DE2457791C1 - Method and arrangement for the gradual encryption and decryption of a digital signal - Google Patents

Description

Der Erfindung liegt die Aufgabe zugrunde, für die hochwertige Verschlüsselung eines digitalen bzw. digital aufbereiteten Klarsignals mit einer Folgefrequenz, die erheblich oberhalb von 1 MHz liegt, mit Hilfe einer stufenweisen Verschlüsselung eine Lösung aufzuzeigen, die einen relativ geringen technischen Aufwand benötigt Ausgehend von einem Verfahren zur stufenweisen Ver- und Entschlüsselung eines digitalen bzw. digital aufbereiteten Klarsignals mit hoher Folgefrequenz, wird diese Aufgabe gemäß der Erfindung dadurch gelöst, daß sendeseitig das Klarsignal skszunächst in m Signalwerte umfassenden Blöcken mittels eines von einem langsamen, kryptologisch hochwertigen Grundschlüsselgerät erzeugten ersten Schlüsselsignals st 1 verschlüsselt wird, dessen Folgefrequenz um den Faktor m niedriger als die Folgefrequenz des Klarsignals ist, daß anschließend die verschlüsselten Klarsignalblöcke mittels eines von einem schnellen Zusatzschlüsselgerät erzeugten zweiten Schlüsselsignals st2 endverschlüsselt werden, dessen Folgefrequenz zur Folgefrequenz des Klarsignals in einem ganzzahligen Verhältnis v in den Grenzen m> val steht, und außerdem das Zusatzschlüsselgerät mittels eines im Grundschlüsselgerät gleichfalls erzeugten Hilfsschlüsselsignals hst gesteuert wird, das von dem beim Grundschlüsselgerät zur Anwendung gelangenden Schlüsselmittel abhängig ist, und daß empfangsseitig das ursprüngliche digitale bzw. digital aufbereitete Klarsignal auf die gleiche Weise mit umgekehrter Schrittfolge zurückgewonnen wird. The invention is based on the task of high-quality encryption a digital or digitally processed clear signal with a repetition frequency, the is well above 1 MHz, with the help of a gradual Encryption to show a solution that has a relatively low technical level Effort required Based on a procedure for step-by-step encryption and decryption a digital or digitally processed clear signal with high repetition frequency, this object is achieved according to the invention in that the clear signal on the transmission side sks initially in blocks comprising m signal values by means of a slow, cryptologically high-quality basic key device generated first key signal st 1 is encrypted, the repetition rate of which is lower by a factor of m than that Repetition frequency of the clear signal is that then the encrypted clear signal blocks by means of a second key signal generated by a fast additional key device st2 are end-encrypted, its repetition frequency to the repetition frequency of the clear signal stands in an integer ratio v in the limits m> val, and moreover the additional key device by means of a likewise generated in the basic key device Auxiliary key signal is controlled hst, which is used by the basic key device for Application of the key means is dependent, and that the receiving side is the original digital or digitally processed clear signal in the same way with the reverse Step sequence is recovered.

Der Erfindung liegt die Erkenntnis zugrunde, daß sich eine hochwertige Verschlüsselung eines digitalen Signals mit einer Folgefrequenz in der Größenordnung von 20 MHz und mehr in außerordentlich vorteilhafter Weise mittels eines langsamen, kryptologisch hochwertigen Grundschlüsselgeräts in der Verbindung mit einem einen einfachen Aufbau aufweisenden schnellen Zusatzschlüsselgerät in der angegebenen Weise durchführen läßt Die Anzahl der für das Schlüsselgerät an sich benötigten teuren Logikbausteine kann dadurch in engen Grenzen gehalten werden. Außerdem hat das Verfahren nach der Erfindung den großen Vorteil, daß sich hierdurch an sich vorhandene kryptologisch hochwertige Grundschlüsselgeräte in einfacher Weise zur Erzeugung höherer Schlüsselfrequenzen ausbauen lassen, und zwar, trotz des einfachen Aufbaus der Zusatzschlüsselgeräte, bei gleichzeitiger Erhöhung des Geheimhaltungsgrades der Gesamtanordnung über den Geheimhaltungsgrad des Grundschlüsselgeräts hinaus. The invention is based on the knowledge that a high quality Encryption of a digital signal with a repetition rate of the order of magnitude of 20 MHz and more in an extremely advantageous manner by means of a slow, cryptologically high-quality basic key device in connection with one simple structure having quick additional key device in the specified Manner can be carried out The number of required for the encryption device per se This means that expensive logic modules can be kept within narrow limits. Also has the method according to the invention has the great advantage that this in itself existing cryptologically high-quality basic key devices in a simple manner Let generation of higher key frequencies expand, despite the simple Structure of the additional key devices, with a simultaneous increase in the degree of secrecy the overall arrangement beyond the level of secrecy of the basic key device.

Im Hinblick auf die genannte Erhöhung des Geheimhaltungsgrades der Gesamtanordnung ist es sinnvoll, wenn die Periodenlänge des ersten Schlüsselsignals St 1 keinen gemeinsamen Teiler mit der Periodenlänge des zweiten Schlüsselsignals st2 des Zusatzschlüsselgerätes aufweist. With regard to the aforementioned increase in the degree of secrecy of the Overall arrangement, it makes sense if the period length of the first key signal St 1 does not have a common divisor with the period length of the second key signal has st2 of the additional key device.

Bei kryptologisch hochwertigen Schlüsselgeräten wird mitunter von einer sogenannten Geheimtextrückführung Gebrauch gemacht. Darunter ist die Einwirkung des bereits erzeugten Geheimsignals auf das für die weitere Verschlüsselung bzw. Entschlüsselung zu bildende Schlüsselsignal zu verstehen. Kryptologisch gesehen ergibt das einen wesentlich höheren Verschlüsselungsgrad. In diesem Zusammenhang ist es zweckmäßig, die Erzeugung des ersten Schlüsselsignals st 1 im Grundschlüsselgerät, abgesehen vom verwendeten Schlüsselmittel, in Abhängigkeit einer Geheimtextrückführung eines jeden m-ten Signalwertes des endverschlüsselten Klarsignals sks vorzunehmen, wobei das Hilfsschlüsselsignal hst ein geräteinternes Signal ist, das von dieser Geheimtextrückführung unbeeinflußt bleibt. In the case of high-quality cryptological key devices, made use of a so-called secret text return. Below is the impact the secret signal that has already been generated to the one used for further encryption or Decryption to understand key signal to be formed. From a cryptological point of view this results in a much higher level of encryption. In this context it is advisable to start the generation of the first key signal st 1 in the basic key device, apart from the key means used, depending on a secret text return of every m-th signal value of the end-encrypted clear signal sks, wherein the auxiliary key signal hst is an internal signal from the device Secret text return remains unaffected.

Auf diese Weise wird sichergestellt, daß die auf der Empfangsseite durch die Geheimtextrückführung bei auftretenden Fehlern bedingte Fehlervervielfachung in vernünftige Grenzen gehalten wird. Mit anderen Worten ist auf diese Weise sichergestellt, daß lediglich das erste Schlüsselsignal st1, nicht aber das zweite Schlüsselsignal st2, von der Geheimtextrückführung beeinflußt wird.In this way it is ensured that the on the receiving side Error multiplication caused by the ciphertext return when errors occur is kept within reasonable limits. In other words, this ensures that that only the first key signal st1, but not the second key signal st2, is influenced by the ciphertext return.

Der Aufbau des Zusatzschlüsselgerätes wird auch dadurch besonders vereinfacht, daß seine Einstellung durch das Grundschlüsselgerät mittels des Hilfsschlüsselsignals hst vorgenommenwird. This also makes the structure of the additional key device special simplified that its setting by the basic key device by means of the auxiliary key signal hst is made.

Ist das digitale bzw. digital aufbereitete Klarsignal sks ein n-stufiges Klarsignal, so ist es sinnvoll, es mittels der ebenfalls n-stufigen digitalen Schlüsselsignale St 1 und st2 einer Modulo-n-Addition zu unterwerfen. Is the digital or digitally processed clear signal sks an n-stage Clear signal, so it makes sense to use the n-level digital key signals as well To subject St 1 and st2 to a modulo-n addition.

Besonders einfache schaltungstechnische Verhältnisse ergeben sich, wenn das digitale Klarsignal und die Schlüsselsignale binäre Signale (n=2) sind und die Verschlüsselung mittels einer Modulo-2-Addition durchgeführt wird. Particularly simple circuit conditions result, when the digital clear signal and the key signals are binary signals (n = 2) and the encryption is carried out by means of a modulo-2 addition.

Bei einer besonders bevorzugten Anordnung zur Durchführung des Verfahrens nach der Erfindung erzeugt in diesem Falle das Zusatzschlüsselgerät das zweite Schlüsselsignal set 2 mittels eines rückgekoppelten Schieberegisters maximaler Periodenlänge, das im Rückkopplungsweg mindestens eine Modulo-2-Addierschaltung aufweist und mit einer Umschalteinrichtung versehen ist. Die Umschalteinrichtung besteht dabei aus einem ersten und einem zweiten Umschalter und einem Trennschalter, von denen der erste Umschalter zum Umschalten des schnellen Bittaktes des Zusatzschlüsselgerätes auf den langsamen Bittakt des Grundschlüsselgerätes in der Taktzuführung, der zweite Umschalter zusammen mit einer weiteren Modulo-2-Addierschaltung für die Steuerung des im rückgekoppelten Schieberegister erzeugten Pseudonoisecodes durch das Hilfsschlüsselsignal hst des Grundschlüsselgerätes im Zuge der Ringschleife und der Trennschalter im Signalausgang angeordnet ist. Hierbei schließt der zweite Umschalter während des vom schnellen Bittakt gesteuerten Normalbetriebs die Ringschleife über die weitere Modulo-2-Addierschaltung und trennt während des mit dem langsamen Bittakt erfolgenden Einstellens des rückgekoppelten Schieberegisters mit dem langsamen Bittakt die Ringschleife auf und schaltet das Hi!fsschlüsselsignal hst an den Eingang der der weiteren Modulo-2-Addierschaltung nachfolgenden Registerzelle an. In a particularly preferred arrangement for carrying out the method According to the invention, the additional key device generates the second key signal in this case set 2 by means of a feedback shift register of maximum period length, the has at least one modulo-2 adder circuit in the feedback path and with one Switching device is provided. The switching device consists of one first and a second changeover switch and a circuit breaker, the first of which Switch to switch the fast bit rate of the additional key device to the slow bit cycle of the basic cipher in the cycle feed, the second Changeover switch together with another modulo-2 adding circuit for the control of the pseudo-noisecode generated in the feedback shift register by the auxiliary key signal hst of the basic key device in the course of the ring loop and the disconnector in the Signal output is arranged. The second switch closes during the from the fast bit rate controlled normal operation the ring loop over the other Modulo-2 adder and separates during the slow bit clock Adjustment of the feedback shift register with the slow bit clock the ring loop and switches the key signal hst to the input of the further modulo-2 adding circuit subsequent register cell.

Wie der Erfindung zugrundeliegende Überlegungen gezeigt haben, ist es nicht erforderlich, die Vor- und die Endverschlüsselung des Klarsignals - entsprechendes gilt für seine Rückgewinnung auf der Empfangsseite -in zwei aufeinanderfolgenden Verschlüsselungsvorgängen durchzuführen. Sie kann vielmehr gleichzeitig dadurch herbeigeführt sein, daß die Modulo-2-Addierschaltung für die Vorverschlüsselung und die Modulo-2-Addierschaltung für die Endverschlüsselung des Klarsignals sks zu einer Schaltungseinheit zusammengefaßt sind, die aus vier UND-Gattern mit je drei Eingängen und einem ODER-Gatter mit vier Eingängen, von denen die vier UND-Gatterausgänge mit den vier Eingängen des ODER-Gatters verbunden sind, besteht, und daß das Klarsignal sks das erste Schlüsselsignal St 1 und das zweite Schlüsselsignal st2 invertiert (ski) oder nicht invertiert (si) in den folgenden vier Dreierkombinatio- nen an den Dreifacheingängen der vier-UNlD-Gatter anstehen: st l st,2sks;'st1 st2 sks; st I st2 sks; st 1 st2 sks. As the considerations on which the invention is based have shown it is not necessary to pre- and final encryption of the clear signal - corresponding applies to its recovery on the receiving side -in two consecutive times Perform encryption operations. Rather, it can do this at the same time be brought about that the modulo-2 adder for the pre-encryption and the modulo-2 adding circuit for the final encryption of the clear signal sks are combined into a circuit unit, which consists of four AND gates with each three inputs and an OR gate with four inputs, of which the four AND gate outputs are connected to the four inputs of the OR gate, and that the clear signal sks inverted the first key signal St 1 and the second key signal st2 (ski) or not inverted (si) in the following four combinations of three nen queued at the triple inputs of the four UNID gates: st l st, 2sks; 'st1 st2 sks; st I st2 sks; st 1 st2 sks.

Anhand eines in der 7;eichnung-dargestellten, weitere Einzelheiten aufweisenden AuSführungsbeispiels soll die Erfindungim folgenden-noch näher erläutert werden. In der Zeichnung bedeutet F i g. 1 die schematische Darstellung derender- und der Empfangsseite eines nach dem Verfahren nach der Erfindung arbeitenden Nachrichtenübertragungssystems, F i g. 2 schaltungstechnische Einzelheiten des Zusatzschlüsselgerätes nach F i g. 1. --In F i g. 1 ist links die sendeseitige Verschlüsselungseinrichtung Sund-rechts die empfangsseitige Entschlüsselungseinrichtung E dargestellt. Die sendeseitige Verschlüsselungseinrichtung besteht aus dem langsamen, kryptologisch hochwertigen Grundschlüsselgerät GSG und dem schnellen Zusatzschlüsselgerät ZSG. In gleicher-Weise besteht die empfangsseitige Entschlüsselungseinrichtung aus dem langsamen kryptologisch hochwertigen Grundschlüsselgerät GSG' und dem schnellen Zusatzschlüsselgerät ZSG' Die Grundschlüsselgeräte GSGund GSG'und die Zusatzschlüsselgeräte ZSG und ZSG' haben praktisch denselben Aufbau und unterscheiden sich lediglich-durch ihre Synchronisiereinrichtung. Using one of the further details shown in FIG. 7 Having exemplary embodiment, the invention is to be explained in more detail in the following will. In the drawing, F i means g. 1 the schematic representation of the and the receiving side of a message transmission system operating according to the method according to the invention, F i g. 2 circuit details of the additional key device according to FIG. 1. - In F i g. 1 is the transmission-side encryption device Sund-right on the left the decryption device E at the receiving end is shown. The sending side Encryption facility consists of the slow, cryptologically high-quality Basic key device GSG and the fast additional key device ZSG. In the same way the decryption device at the receiving end consists of the slow cryptologically high-quality basic key device GSG 'and the fast additional key device ZSG' The basic key devices GSG and GSG 'and the additional key devices ZSG and ZSG' have practically the same structure and differ only in their synchronization device.

Das Zusatzschlüsselgefät ZSG besteht aus der Täktjentrale TZ, dem das zweite Schlüsselsignals st2 erzeugenden Schlüsselgenerator st2-G, der Schalteinrichtung A 12 mit den Modulo-2-Addierern A 1 und A 2, der Synchronisiereinrichtung SYund dem dem Ausgang der Schalteinrichtung A 12 nachgeschalteten Selektor SO und der Synchronsignaleinblendvorrichtung SE. Das Zusatzschlüsselgerät ZSG'-weist abweichend vom Zusatzschlüsselgerät ZSG die Synchronisiereinrichtung SY' auf. Die Synchronsignal-Einblendvorrichtung SE entfällt. The additional key device ZSG consists of the Täktjentrale TZ, the the second key signal st2 generating the key generator st2-G, the switching device A 12 with the modulo-2 adders A 1 and A 2, the synchronization device SY and the selector SO connected downstream of the output of the switching device A 12 and the Synchronization signal fade-in device SE. The additional key device ZSG'-shows differently the synchronization device SY 'from the additional key device ZSG. The sync fade-in device SE is not applicable.

Für die Schilderung der Arbeitsweise genügt es, die sendeseitige Verschlüsselungseinrichtung S zu erläutern, da sich die empfangsseitige Entschlüsselungseinrichtung 1?: wie schon erwähnt, hiervon lediglich durch die Einrichtung für die Synchronisation unterscheidet. For the description of the working method, it is sufficient to refer to the To explain encryption device S, since the receiving-side decryption device 1 ?: as already mentioned, of this only through the device for the synchronization differs.

Ferner ist beim Ausführungsbeispiel nach F i g. 1 davon ausgegangen, daß sowohl das zu verschlüsselnde Klarsignal sks als auch das erste, vom Grundschlüsselgerät GSG gelieferte Schlüsselsignal st 1, das Hilfsschlüsselsignal hst und das zweite Schlüsselsignal st2 des Zusatzschlüsselgerätes ZSG binäre Signale sind. Das Klarsignal sks hat eine Bitrate m k Mbit/s. Das im Schlüsselgenerator st2-G erzeugte zweite Schlüsselsignal ist 2 hat hier die gleiche Bitrate wie das Klarsignal.Furthermore, in the embodiment according to FIG. 1 assumed that both the clear signal to be encrypted sks and the first from the basic encryption device GSG supplied key signal st 1, the auxiliary key signal hst and the second The key signal st2 of the additional key device ZSG are binary signals. The clear signal sks has a bit rate of m k Mbit / s. The second generated in the key generator st2-G Key signal is 2 here has the same bit rate as the clear signal.

Dementsprechend weist auch das der Taktzentrale TZ zugeführte Taktsignal die Frequenz m k MHz auf.The clock signal supplied to the clock center TZ also has a corresponding effect the frequency m k MHz.

Die Bitrate k Mbit/s des Grundschlüsselgeräts GSG ist um den ganzzahligen Faktor m kleiner als die Bitrate des Zusatzschlüsselgerätes ZSG. Der zugehörige Bittakt t 1 wird dem Grundschlüsselgerät von der Taktzentrale .TZüber die gleichfalls mit t 1 bezeichnete Leitung zugeführt.The bit rate k Mbit / s of the basic encryption device GSG is around the integer Factor m smaller than the bit rate of the additional key device ZSG. The associated Bit clock t 1 is also sent to the basic key device by the clock center .TZ over the with t 1 designated line supplied.

Die Vorverschlüsselung des Klarsignals sks erfolgt im Modulo-2-Addierer A 1 der Schalteinrichtung Ä 12, dem über einen ersten Eingang dieses Klarsignals und über einen zweiten Eingang vom Grundschlüsselgerät das erste Schlüsselsignal St 1 über die entsprechend bezeichnete Leitung zugeführt wird. Der Modulo-2-Addierer addiert das Klarsignal jeweils in Blöcken von je m Bit Länge. Die Endverschlüsselung erfolgt im Modulo-2-Addierer Å 2, dem das zweite Schlüsselsignal st2 vom Schlüsselgenerator st2-G über einen zweiten Eingang zugeführt wird. Diese Endverschlüsselung ist bei den übereinstimmenden Bitraten von Klarsignal sks und zweitem Schlüsselsignal st2 eine Einzelbitverschlüsselung. Grundsätzlich wäre es natürlich auch möglich, durch geeignete Wahl der Bitrate des - zweiten Schlüsselsignäls -St 2 eine Zweibitverschlüsselung als Endverschlusselung durchzuführen. The pre-encryption of the clear signal sks takes place in the modulo-2 adder A 1 of the switching device Ä 12, which has a first input of this clear signal and the first key signal via a second input from the basic key device St 1 is supplied via the correspondingly designated line. The modulo-2 adder adds the clear signal in blocks of m bits each. The final encryption takes place in the modulo-2 adder Å 2, to which the second key signal st2 from the key generator st2-G is fed via a second input. This end encryption is at the matching bit rates of the clear signal sks and the second key signal st2 a single bit encryption. In principle it would of course also be possible to go through suitable choice of the bit rate of the second key signal -St 2 a two-bit encryption to be carried out as an end seal.

Der Schlüsselgenerator st2-Gist so bemessen, daß das von ihm erzeugte Schlüsselsignal st2 zwar die volle Bitrate des Klarsignals sks hat, jédoch abhängig ist von der jeweiligen Sdhlüsseleinstellung, z. B. einer Lochkarteninformation des langsamen Gründschlüsselgerätes GSG. Die hierfür erforderliche Einflußnahme auf den Schlüsselgenerator st:2-G,erfolgt durch das im Grundschlüsselgerät GSG erzeugte Hilfsschlüsselsignal hst, das dem - Schlüsselgenerator über die -in Fi g. 1 entsprechend bezeichnete Leitung zugeführt wird. The key generator st2-G is dimensioned in such a way that the generated by it Key signal st2 has the full bit rate of the clear signal sks, but it is dependent depends on the key setting, e.g. B. a punch card information of the slow basic key device GSG. The necessary influence on the key generator st: 2-G, is carried out by the one generated in the basic key device GSG Auxiliary key signal hst that the - key generator via the -in Fi g. 1 accordingly designated line is supplied.

Beispielsweise kann dieses Hilfsschlüsselsignal eine Zwischenfunktion aus dem beim Grundschlüsselgerät GSG benutzen Schlüsselgenerator sein. Von Bedeutung ist in diesem Zusammenhang, daß das Hilfsschlüsselsignal hst lediglich in Abhängigkeit vom eingestellten Schlüssel, also rein maschinenintern gebildet wird.For example, this auxiliary key signal can have an intermediate function from the key generator used in the GSG basic key device. Significant is in this context that the auxiliary key signal hst is only dependent is formed by the set key, i.e. purely within the machine.

Mit Hilfe des erwähnten Selektors SO wird vom Ausgang der Schalteinrichtung A 12, an dem das Geheimsignal sgs bereits ansteht, eine Geheimtextrückführung über die Leitung r zum Grundschlüsselgerät GSG vorgenommen. Dies geschieht in der Weise, daß jedes m-te Bit des Geheimsignals sgs im Selektor SO auf die m-fache Länge gedehnt, und das so erhaltene Signal mit der Bitrate k Mbit/s des Bittaktes t 1 zur geheimtextabhängigen Änderung des ersten Schlüsselsignals St 1 dem Grundschlüsselgerät SGS zugeführt wird. Bei dieser Art der Geheimtextrückführung wird zwar nur von jedem m-ten im Geheimsignal sge enthaltenen Bit Gebrauch gemacht Im Hinblick auf eventuell auftretende Übertragungsfehler ist diese Beschränkung jedoch sinnvoll. Im Mittel verursacht nämlich jedes m-te Fehlerbit bei der Rückgewinnung des Klarsignals auf der Empfangsseite eine dem Fehlervervielfachungsfaktor des Grundschlüsselgerätes entsprechende Anzahl von m-bit langen Blöcken verfälschter Bits. With the help of the mentioned selector SO is the output of the switching device A 12, at which the secret signal sgs is already pending, a secret text return via the line r to the basic key device GSG made. This is done in the way that every m-th bit of the secret signal sgs in the selector SO is stretched to m times the length, and the signal obtained in this way with the bit rate k Mbit / s of the bit clock t 1 for the ciphertext-dependent Change of the first key signal St 1 supplied to the basic key device SGS will. With this type of ciphertext, only every mth im Secret signal sge contained bit use made with regard to possibly occurring However, this restriction makes sense for transmission errors. Caused on average namely every m-th error bit in the recovery of the clear signal on the receiving side a number corresponding to the error multiplication factor of the basic encryption device of m-bit long blocks of corrupted bits.

Die Synchronisiereinrichtung SYdes Zusatzschlüsselgeräts ZSG führt dem Grundschlüsselgerät GSG über die Leitung s ein Synchronisiersignal zu, das eine Einstellung der Zähler im Grundschlüsselgerät, beispielsweise mittels der zuletzt von der Geheimtextrückführung erhaltenen Bits, veranlaßt. Die weiterhin von der Synchronisiereinrichtung SYüber die Synchronsignal-Einblendvorrichtung SE in den Bitfluß deS Geheimsignals sgs eingefügte Synchroninformation wird auf der Empfangsseite von der Synchronisiereinrichtung SY' des Zusatzschlüsselgerätes ZSG' ausgewertet, und zwar zum Senden einer Synchronisierinformation über die Leitung s an das Grundschlüsselgerät GSG'. Diese Synchronisierinformation bewirkt die Einstellung seiner für die Erzeugung des ersten Schlüsselsignals St 1 vorgesehenen Zähler mit den gleichen Signalbits wie auf der Sendeseite. Hierbei basiert der Synchronlauf des Schlüsselgenerators st2-G des sende- und des empfangsseitigen Zusatzschlüsselgerätes auf der Synchronität der Hilfsschlüsselsignale hst in Abhängigkeit der Synchronisierung der Grundschlüsselgeräte, und zwar läuft ein solcher Synchronisiervorgang wie folgt ab. The synchronization device SY of the additional key device ZSG leads the basic key device GSG over the line s to a synchronization signal, the one Setting the counters in the basic key device, for example using the last one bits obtained from the ciphertext return. The continued from the Synchronizing device SY via the synchronizing signal fade-in device SE into the Bit flow of the secret signal sgs inserted synchronous information is on the receiving side evaluated by the synchronization device SY 'of the additional key device ZSG', namely for sending synchronization information over the line s to the basic cipher device GSG '. This synchronization information causes the setting of its for the generation of the first key signal St 1 provided counter with the same signal bits like on the sending side. The synchronous operation of the key generator is based on this st2-G of the sending and receiving side additional key device on the synchronicity the auxiliary key signals hst depending on the synchronization of the basic key devices, namely, such a synchronization process takes place as follows.

Zunächst gibt die Synchronisiereinrichtung SY eine Synchronisierinformation über die Leitung s an das Grundschlüsselgerät GSG zu dessen Zählereinstellung. First, the synchronization device SY gives synchronization information via line s to the basic encryption device GSG for its counter setting.

Zugleich wird dieser Synchronisiervorgang der Empfangsseite dadurch angezeigt, daß-die Synchronisiereinrichtung SY über die Synchronsignal-Einblendvorrichtung SE dem Bitfluß des zur Empfangsseite hin übertragenen Geheimsignals sgs ebenfalls eine Synchronisierinformation hinzufügt. Auf der Empfangsseite wird, wie bereits ausgeführt worden ist, diese Synchronisierinformation in der Synchronisiereinrichtung Syl ausgewertet und über das an das Grundschlüsselgerät GSG' abgegebene Synchronisiersignal dieses synchronisiert. Mit der Synchronisation des sende- und des empfangsseitigen Grundschlüsselgeräts ist jedoch der Synchronisiervorgang noch nicht abgeschlossen, da dies zugleich eine Einstellung des Schlüsselgenerators st 2-G voraussetzt. Dies geschieht in der Weise, daß im Anschluß an die Abgabe der Synchronisierinformation an das sendeseitige Grundschlüsselgerät von der Synchronisiereinrichtung SY zugleich eine Synchronisierinformation an den ihr zugeordneten Schlüsselgenerator st2-G abgegeben wird. Diese Schlüsselinformation bewirkt ein Setzen der Zähler des Schlüsselgenerators st2-G durch das Hilfsschlüsselsignal hst. Gleiches geschieht auf der Empfangsseite.At the same time, this synchronizes the receiving side indicated that-the synchronizing device SY via the synchronizing signal fade-in device SE the bit flow of the secret signal sgs transmitted to the receiving end as well adds synchronization information. On the receiving side, as already has been carried out, this synchronization information in the synchronization device Syl evaluated and via the synchronization signal sent to the basic key device GSG ' this synchronizes. With the synchronization of the sending and receiving side However, the synchronization process has not yet been completed on the basic encryption device. since this also requires the key generator st 2-G to be set. this happens in such a way that following the delivery of the synchronization information at the same time to the transmission-side basic cipher device from the synchronization device SY synchronization information is sent to the key generator st2-G assigned to it will. This key information causes the counters of the key generator to be set st2-G by the auxiliary key signal hst. The same happens on the receiving side.

Dabei beruht die gleiche Einstellung des sende- und des empfangsseitigen Schlüsselgenerators st2-G auf der Synchronität der sende- und empfangsseitigen Hilfsschlüsselsignale hst. Mit der Freigabe der Schlüsselgeneratoren für freien Lauf im Anschluß an diesen Setzvorgang ist der Synchronisiervorgang der Gesamtanordnung abgeschlossen. The same setting is based on the sending and receiving side Key generator st2-G on the synchronicity of the sending and receiving side auxiliary key signals hst. With the release of the key generators for free run after this The synchronization process of the entire arrangement is completed.

Wie Fig. 1 weiterhin erkennen läßt, wird das die Taktzentrale TZ steuernde Taktsignal tks, dessen Frequenz m-kMHz der Bitrate des Klarsignals sks entspricht, über die Taktzentrale hinweg zur Taktzentrale TZ des Zusatzschlüsselgerätes ZSG' auf der Empfangsseite ubertragen, und zwar in einer zum Geheimsignal sgs passenden Phasenlage. Empfangsseitig sind das Geheimsignal mit sge und das Taktsignal mit tke bezeichnet Anstelle einer eigenen Taktsignalübertragungsleitung könnte auch das Taktsignal tke empfangsseitig nach bekannten Verfahren aus dem ankommenden Geheimsignal sge gewonnen werden. As FIG. 1 also shows, this is the clock center TZ controlling clock signal tks, the frequency of which is m-kMHz of the bit rate of the clear signal sks corresponds, across the clock center to the clock center TZ of the additional key device ZSG 'is transmitted on the receiving side, in an appropriate way to the secret signal sgs Phasing. On the receiving side, the secret signal with sge and the clock signal with tke instead of its own clock signal transmission line could also the clock signal tke on the receiving side according to known methods from the incoming secret signal sge to be won.

In F i g. 2 sind der Selektor SO, die Schalteinrichtung A 12 und der Schlüsselgenerator st2-G für eine bevorzugte Ausführungsform angegeben. Beispielsweise betrage die Bitrate des Klarsignals sks 24 Mbit/s. Die um den Faktor m niedrigere Bitrate des ersten Schlüsselsignals st 1 und des Hilfsschlüsselsignals hst sei auf 1,5 Mbit/s, entsprechend einem Faktor m=16, festgelegt. Ebenso habe die Frequenz des Bittaktes t 1 nur die l/m-fache Größe des Taktsignals tks, also 1,5 MHz. In Fig. 2 are the selector SO, the switching device A 12 and the key generator st2-G is given for a preferred embodiment. For example let the bit rate of the clear signal sks be 24 Mbit / s. The lower by a factor of m The bit rate of the first key signal st 1 and of the auxiliary key signal hst is assumed to be 1.5 Mbit / s, corresponding to a factor of m = 16. Likewise have the frequency of the bit clock t 1 is only 1 / m times the size of the clock signal tks, i.e. 1.5 MHz.

Der Selektor SO besteht aus einem D-Flip-Flop F5, an dessen Vorbereitungseingang D das Geheimsignal sgs und an dessen Takteingang der Bittakt t 1 ansteht Das am Ausgang Q abgenommene und dem Grundschlüsselgerät zugeführte Signal ergibt sich somit aus der Dehnung eines jeden m-ten Bit des Geheimsignals sgs auf seine m-fache Länge. The selector SO consists of a D flip-flop F5, at its preparation input D the secret signal sgs and at whose clock input the bit clock t 1 is pending Output Q picked up and fed to the basic key device signal results thus from the expansion of every m-th bit of the secret signal sgs to its m-fold Length.

Das Kernstück der Schalteinrichtung A 12 für die zweifache Modulo-2-Addition ist die Gatteranordnung GA. Sie weist vier UND-Gatter G1 bis G 4 mit drei Eingängen und ein ODER-Gatter G5 mit vier Eingängen auf. Dabei sind die vier Ausgänge der UND-Gatter mit den vier Eingängen des ODER-Gat- ters verbunden. Die Modulo-2-Vor- und Endverschlüsselung des Klarsignals. sks mittels des ersten Schlüsselsignals st 1 und des zweiten Schlüsselsignals st2 erfolgt hier durch eine vorgegebene Zuführung dieser drei Signale zu den jeweils drei Eingängen der UND-Gatter G1 und G4 in einer Kombination, die sich lediglich durch die. Art der Zuführung, und zwar invertiert oder nicht invertiert unterscheidet. Um jeweils neben dem nicht invertierten auch das invertierte Signal zur Verfügung zu haben, sind das erste Schlüsselsignal st 1, das zweite Schlüsselsignal st2 und das. Klarsignal sks jeweils über den Eingang eines ffFIip-Flops Pl, F2 und F3 geführt, an dessen Ausgang jeweils das nicht invertierte und an dessen Ausgang das invertierte Signal ansteht Entsprechend der Bitrate des ersten Schlüsselsignals St ist der Takteingang des ffFlip-Flops F1 mit der Anschlußklemme des Bittaktes t 1 verbunden. In gleicher Weise sind das I>Flip-Flop F2 für das Klarsignal sks und das DLFlip-Flop 3 für das zweite Schlüsselsignal st2 mit ihrem Takteingang an die Eingangsklemme des 24-MHz-Taktes tks angeschlos sen. Weiterhin ist die Anschlußklemme für den Takt tks mit dem Takteingang des OFlip-Flops F6 verbunden, dessen Eingang mit dem Ausgang des ODER-Gatters G 5 in Verbindung steht und dessen Ausgang den Ausgang für das Geheimsignal sgs darstellt. Um die gewünschte doppelte Modulo-2-Addition zu erhalten, sind die jeweils drei Eingänge el, e2 und e3 der UND-Gatter G 1 bis G 4 mit den Ausgängen der D-Flip-Flops F1 bis F3 entsprechend der folgenden Tabelle verbunden. The core of the switching device A 12 for double modulo-2 addition is the gate array GA. It has four AND gates G1 to G 4 with three inputs and an OR gate G5 with four inputs. The four outputs are the AND gate with the four inputs of the OR gate connected. The Modulo 2 pre and final encryption of the clear signal. sks by means of the first key signal st 1 and the second key signal st2 take place here by a predetermined feed these three signals to the three inputs of the AND gates G1 and G4 in one Combination that is only distinguished by the. Type of feed, namely inverted or not inverted. To each next to the non-inverted also Having the inverted signal available is the first key signal st 1, the second key signal st2 and the clear signal sks each via the input of an ffFIip-Flop Pl, F2 and F3, at the output of which the non-inverted and at the output of which the inverted signal is available. Corresponding to the bit rate of the The first key signal St is the clock input of the ffFlip-Flop F1 with the connection terminal of the bit clock t 1 connected. In the same way, the I> Flip-Flop F2 are for the Klarsignal sks and the DLFlip-Flop 3 for the second key signal st2 with her Clock input connected to the input terminal of the 24 MHz clock tks. Farther the terminal for the clock tks is connected to the clock input of the OFlip-flop F6, whose input is connected to the output of the OR gate G 5 and whose Output represents the output for the secret signal sgs. To get the desired double To obtain modulo-2 addition, the three inputs el, e2 and e3 are the AND gates G 1 to G 4 with the outputs of the D flip-flops F1 to F3 accordingly linked to the following table.

ei e2 e3 G1 stl sks st2 G? stl sks st2 G3 stl sks st2 G4 stl sks st2 Durch diese Vereinigung der beiden Modulo-2-Addierer A 1, A 2 nach F i g. 1 wird nicht nur ein Gatter eingespart, sondern auch eine Reduzierung der Laufzeit der Gesamtanordnung erreicht Der Schlüsselgenerator st2-G besteht aus einem rückgekoppelten Schieberegister mit 25 Registerzellen 1 bis 25, das über eine Modulo-2-Addierschaltung MA 1 rückgekoppelt ist Auf diese Weise wird in an sich bekannter Weise ein Pseudonoise-Generator mit maximaler Periodenlänge verwirklicht. In der Taktzuleitung tzzu den Registerzellen 1 bis 25 des rückgekoppelten Schieberegisters ist ein erster Umschalter U1 vorgesehen, über den wahlweise an die Takteingänge der die Zellen darstellenden D-Flip-Flops der langsame Bittakt t 1 und der schnelle Takt tks angeschaltet werden kann. Die Wirkungsweise des ersten Umschalters U1, der aus zwei UND-Gattern, einem ODER-Gatter und einem Inverter besteht, die nicht näher bezeichnet sind, läßt sich aus der Zeichnung ohne weiteres entnehmen, so daß hierzu keine weiteren Ausführungen gemacht zu werden brauchen. ei e2 e3 G1 stl sks st2 G? stl sks st2 G3 stl sks st2 G4 stl sks st2 This union of the two modulo-2 adders A 1, A 2 according to FIG. 1 Not only is a gate saved, but also a reduction in runtime The key generator st2-G consists of a feedback Shift register with 25 register cells 1 to 25 via a modulo-2 adding circuit MA 1 is fed back In this way, a pseudonoise generator is created in a manner known per se realized with maximum period length. In the clock feed line tz to the register cells 1 to 25 of the feedback shift register, a first changeover switch U1 is provided, via the optionally to the clock inputs of the D flip-flops representing the cells the slow bit clock t 1 and the fast clock tks can be switched on. the Operation of the first changeover switch U1, which consists of two AND gates, one OR gate and an inverter, which are not specified, can be seen from the drawing without further ado, so that no further explanations are to be made in this regard to need.

Im Zuge des rückgekoppelten Schieberegisters ist zwischen den Registerzellen 21 und 22 eine weitere Schaltung eingefügt, die aus der Kombination einer weiteren Modulo-2-Addierschaltung MA 2 und eines zweiten Umschalters U2 besteht Sie weist das NAND-Gatter G6, zwei UND-Gatter G7flnd G8 und ein ODER-Gatter G9 auf. Dabei sind die beiden Ausgänge der UND-Gatter G 7 und G 8 mit den beiden Eingängen der ODER-Gatters G9 zur-Bildung der Modulo-2-Addierschaltung verbunden. Das UND-Gatter G 7 weist drei Eingänge und das UND-Gatter G8 zwei Eingänge auf Jeweils~ein Eingang der beiden UND-Gatter ist mit dem Ausgang des NAND-Gatters G 6 verbunden. Der zweite Eingang des UND-Gatters G8 ist mit dem Ausgang des Flip-Flops F4 verbunden, an dessen Eingang das Hilfsschlüsselsignal hst ansteht Zugleich ist der Takteingang des SFlip-Flops F4 an den Bittakt t 1 angeschlossen. Das NAND-Gatter G6 hat ebenfalls drei Eingänge, von denen der erste mit dem Ausgang der vorausgehenden Zelle 21, der zweite zusammen mit dem zweiten Eingang des UND-Gatters G 7 mit der Leitung sy und der dritte zusammen mit dem zweiten Eingang des UND-Gatters G8 mit dem Ausgang des Flip-Flops F4 verbunden sind. Die Leitung sydient der Zuführung des von der Synchronisiereinrichtung Sy bzw. SY' zuzuführenden Umschaltsignals für den ersten und den zweiten Umschalter U1 und U2 Zugleich ist die Leitung sy mit dem invertierenden Clear-Eingang c des 1>FIip-Flops F3 verbunden, dessen Funktion hierdurch zu einem Sperrschalter erweitert ist Das die Sperrschalterfunktion ausübende 1>Flip-Flop F3 ist im Signalausgang für das Schlüsselsignal st2 des Schlüsselgenerators st2-G angeordnet und dient in dieser Funktion zusammen mit den Umschaltern U1 und U2 dem unmittelbar nach beendetem Synchronisiervorgang des Grundschlüsselgerätes erfolgenden Einstellen des rückgekoppelten Schieberegisters Im Normalbetrieb des Schlüsselgenerators mit dem schnellen Takt tks, in dem die Leitung sy im Sinne einer logischen Eins (»1«) eine Spannung führt, gelangt über den ersten Umschalter U1 lediglich der Takt tks auf die Leitung tz für die Taktzuführung. Die Spannung am invertierenden Clear-Eingang c des 1>Flip-Flops F3 gewährleistet zugleich die Übertragung des Schlüsselsignals st2 zu den UND-Gattern G1 bis G4 der Gatteranordnung GA. Weiterhin wirkt die Kombination aus der weiteren Modulo-2-Addierschaltung MA 2 und dem zweiten Umschalter U2 bei Anliegen einer »1« am jeweils zweiten Eingang der UND-Gatter G6 und G7 als Modulo-2-Addierschaltung. Je nach dem, ob das anstehende Bit des Hilfsschlüsselsignals hst eine »0« oder »1« ist, wird eine Folge von m= 16 des am Ausgang Qder Registerzelle 21 anstehenden Bits zum Eingang der Registerzelle 22 unverändert oder invertiert übertragen. In the course of the feedback shift register is between the register cells 21 and 22 inserted a further circuit, which consists of the combination of a further Modulo-2 adding circuit MA 2 and a second changeover switch U2 consists of it the NAND gate G6, two AND gates G7flnd G8 and an OR gate G9 on. The two outputs of the AND gates G 7 and G 8 are with the two Inputs of the OR gate G9 connected to form the modulo-2 adder circuit. The AND gate G 7 has three inputs and the AND gate G8 has two inputs The input of the two AND gates is connected to the output of the NAND gate G 6. The second input of the AND gate G8 is connected to the output of the flip-flop F4, at the input of which the auxiliary key signal hst is present. The clock input is also present of the SFlip-flop F4 connected to the bit clock t 1. The NAND gate G6 also has three inputs, the first of which is connected to the output of the preceding cell 21, the second together with the second input of the AND gate G 7 with the line sy and the third together with the second input of the AND gate G8 with the output of the flip-flop F4 are connected. The line serves to supply the from the Synchronizing device Sy or SY 'to be supplied switchover signal for the first and the second changeover switch U1 and U2. At the same time, the line sy is connected to the inverting one Clear input c of the 1> FIip-flop F3 connected, its function as a result Lock switch is extended The 1> flip-flop that performs the lock switch function F3 is in the signal output for the key signal st2 of the key generator st2-G arranged and serves in this function together with the switches U1 and U2 the occurring immediately after the synchronization process of the basic cipher device has ended Setting the feedback shift register During normal operation of the key generator with the fast clock tks, in which the line sy in the sense of a logical one ("1") carries a voltage, only the clock is passed through the first switch U1 tks on line tz for the clock feed. The voltage at the inverting Clear input c of the 1> flip-flop F3 also ensures the transmission of the key signal st2 to the AND gates G1 to G4 of the gate arrangement GA. The combination continues to work from the further modulo-2 adding circuit MA 2 and the second changeover switch U2 A »1« is applied to the second input of the AND gates G6 and G7 as a modulo-2 adding circuit. Depending on whether the pending bit of the auxiliary key signal is "0" or "1" is, a sequence of m = 16 of the output Q of the register cell 21 becomes Bits to the input of register cell 22 are transmitted unchanged or inverted.

Zum Einstellen der Ausgangsstellung des Schlüsselgenerators st 2-G im Anschluß an die Synchronisierung des Grundschlüsselgenerators GSG bzw. GSG' nach F i g. 1 wird durch Aufschalten einer »0« auf die Leitung sy der Bittakt t 1 auf die Leitung tz für die Taktzuführung geschaltet Zugleich wird das UND-Gatter G 7 und damit die Modulo-2-Addierschaltung MA 2 gesperrt und das Hilfsschlüsselsignal hst über das UND-Gatter G8 und das ODER-Gatter G9 dem Eingang der Stufe 22 zugeführt Für die Dauer von 25 Bit des Bittaktes t 1 gelangt nunmehr das Schlüsselhilfssignal hst in das in seiner Rückkopplungsschleife aufgetrennte Schieberegister. Am Ende dieser 25 Bit ist der Schlüsselgenerator eingestellt. Auf die Leitung sy wird wieder eine »1« gegeben und damit zum Normalbetrieb mit dem schnellen Takt tks übergegangen. To set the starting position of the key generator st 2-G following the synchronization of the basic key generator GSG or GSG ' F i g. 1, bit clock t 1 is set by switching a "0" to line sy the line tz for the clock feed is switched At the same time, the AND gate G 7 and thus the modulo-2 adder circuit MA 2 is blocked and the auxiliary key signal hst fed to the input of stage 22 via the AND gate G8 and the OR gate G9 The auxiliary key signal now arrives for the duration of 25 bits of the bit clock t 1 hst into the shift register separated in its feedback loop. At the end the key generator is set to this 25 bit. The line sy is again given a "1" and thus switched to normal operation with the fast tks cycle.

Wird die Ver- und Entschlüsselungseinrichtung nach der Erfindung für eine gesicherte Fernsehbildübertragung verwendet, bei der die Ver- und Entschlüsselungseinrichtung in regelmäßigen kurzen Zeitabständen neu zu synchronisieren sind, so ist es angebracht, die Anzahl xder Zellen des rückgekoppelten Schieberegisters so zu wählen, daß die Periodenlänge 2X-' mindestens den Abstand zwischen zwei Synchronisiervorgängen überdeckt Im vorliegenden Ausführungsbeispiel, bei dem x=25 ist, ergibt sich für 2X- 1 ungefähr 33,6 106 Bit. Bei Verwendung der Anordnung zur gesicherten Fernsehbildübertragung würden sich die Synchronisiervorgänge nach jeweils 32 TV-Bildern, also im Abstand von 1,28 Sekunden oder30,72 106 Bit wiederholen. If the encryption and decryption device according to the invention used for a secure television image transmission, in which the encryption and decryption device are to be re-synchronized at regular short intervals, it is appropriate to to choose the number x of cells of the feedback shift register so that the Period length 2X- 'covers at least the distance between two synchronization processes In the present exemplary embodiment, in which x = 25, the result for 2X- 1 is approximately 33.6 106 bits. When using the arrangement for secure television image transmission The synchronization processes would each take 32 TV pictures, i.e. at a distance of 1.28 seconds or 30.72 106 bits.

Claims (8)

Patentansprüche: 1. Verfahren zur stufenweisen Ver- und Entschlüsselung eines digitalen bzw. digital aufbereiteten Klarsignals mit hoher Folgefrequenz, d a d u r c h gekennzeichnet, daß sendeseitig das Klarsignal sks zunächst in m Signalwerte umfassenden Blöcken mittels eines von einem langsamen, kryptologisch hochwertigen Grundschlüsselgenerator (GSG) erzeugten ersten Schlüsselsignals set 1 verschlüsselt wird, dessen Folgefrequenz um den Faktor m niedriger als die Folgefrequenz des Klarsignals ist, daß anschließend die verschlüsselten Klarsignalblöcke mittels eines von einem schnellen Zusatzschlüsselgerät (ZSG) erzeugten zweiten ,Schlüsselsignals st2 endverschlüsselt werden, dessen Folgefrequenz zur Folgefrequenz des Klarsignals in einem ganzzahligen Verhältnis vin den Grenzen m>v21 steht, und außerdem das Zusatzschlüsselgerät mittels eines im Grundschlüsselgerät gleichfalls erzeugten Hilfsschlüsselsignals hst gesteuert wird, das von dem beim Grundschlüsselgerät zur Anwendung gelangenden Schlüsselmittel abhängig ist, und daß empfangsseitig das ursprüngliche digitale bzw. Claims: 1. Method for step-by-step encryption and decryption a digital or digitally processed clear signal with high repetition frequency, d a d u r c h that on the transmitting side the clear signal sks initially in m signal values comprehensive blocks by means of one of a slow, cryptologically high-quality Basic key generator (GSG) generated first key signal set 1 encrypted whose repetition frequency is lower by a factor of m than the repetition frequency of the clear signal is that then the encrypted clear signal blocks by means of one of a fast additional key device (ZSG) generated second key signal st2 end-encrypted whose repetition frequency becomes the repetition frequency of the clear signal in an integer Ratio vin the limits m> v21 is, and also the additional key device by means of an auxiliary key signal also generated in the basic key device hst is controlled by the one used in the basic key device Key means is dependent, and that the receiving side is the original digital respectively. digital aufbereitete Klarsignal auf die gleiche Weise mit umgekehrter Schrittfolge zurückgewonnen wird.digitally processed clear signal in the same way with reverse Step sequence is recovered. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Periodenlänge des ersten Schlüsselsignals ist 1 des Grundschlüsselgerätes (GSG) keinen gemeinsamen Teiler mit der Periodenlänge des zweiten Schlüsselsignals set 2 des Zusatzschlüsselgerätes (ZSGlhat. 2. The method according to claim 1, characterized in that the period length of the first key signal is 1 of the basic key device (GSG) not a common one Divider with the period length of the second key signal set 2 of the additional key device (ZSGlhat. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Erzeugung des ersten Schlüsselsignals st 1 im Grundschlüsselgerät (GSG), abgesehen vom verwendeten Schlüsselmittel, in Abhängigkeit einer Geheimtext-Rückführung jedes m-ten Signalwertes des endverschlüsselten Klarsignals sks erfolgt und daß das Hilfsschlüsselsignal hst ein geräteinternes Signal ist, das von dieser Geheimtext-Rückführung unbeeinflußt bleibt 3. The method according to claim 1 or 2, characterized in that apart from the generation of the first key signal st 1 in the basic key device (GSG) of the key means used, depending on a ciphertext return each The m-th signal value of the end-encrypted clear signal sks takes place and that the auxiliary key signal hst is a device-internal signal that is unaffected by this ciphertext feedback remain 4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Einstellen des Zusatzschlüsselgerätes (ZSG) durch das Grundschlüsselgerät (GSG) mittels des Hilfsschlüsselsignals hstvorgenommen wird.4. The method according to any one of the preceding claims, characterized in, that the setting of the additional key device (ZSG) by the basic key device (GSG) is carried out by means of the auxiliary key signal hst. 5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das digitale bzw. digital aufbereitete Klarsignal sks ein n-stufiges Klarsignal ist, das mittels der ebenfalls n-stufigen digitalen Schlüsselsignale st 1 und set 2 einer Modulo-n-Addition unterworfen ist 5. The method according to any one of the preceding claims, characterized in, that the digital or digitally processed clear signal sks is an n-level clear signal is that by means of the likewise n-stage digital key signals st 1 and set 2 is subjected to a modulo-n addition 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das n-stufige Klarsignal sks und die n-stufigen Schlüsselsignal st 1, st2 und hst Binärsignale (n=2) sind und die Modulo-n-Addition eine Modulo-2-Addition ist.6. The method according to claim 5, characterized characterized in that the n-level clear signal sks and the n-level key signal st 1, st2 and hst are binary signals (n = 2) and the modulo-n addition is a modulo-2 addition is. 7. Anordnung zur Durchführung des Verfahrens nach Anspruch 6, dadurch gekennzeichnet, daß das Zusatzschlüsselgerät (ZSG) das zweite Schlüsselsignal st 2 mittels eines rückgekoppelten Schieberegisters (st2-G) maximaler Periodenlänge erzeugt, das im Rückkopplungsweg mindestens eine Modulo-2-Addierschaltung (MA 1) aufweist und mit einer Umschalteinrichtung versehen ist, daß ferner die Umschalteinrichtung aus einem ersten und einem zweiten Umschalter (U1, U2) und einem Trennschalter (F3) besteht, von denen der erste Umschalter zum Umschalten des schnellen Bittaktes des Zusatzschlüsselgerätes (ZSG) auf den langsamen Bittakt des Grundschlüsselgerätes (GSG) in der Taktzuführung, der zweite Umschalter zusammen mit einer weiteren Modulo-2-Addierschaltung (MA 2) für die Steuerung des im rückgekoppelten Schieberegister (st 2- G) erzeugten Pseudonoisecodes durch das Hilfsschlüsselsignal hst des Grundschlüsselgerätes im Zuge der Ringschleife und der Trennschalter im Signalausgang angeordnet ist und daß der zweite Umschalter während des vom schnellen Bittakt gesteuerten Normalbetriebs die Ringschleife über die weitere Modulo-2-Addierschaltung (MA 2) schließt und während des mit dem langsamen Bittakt erfolgenden Einstellens des rückgekoppelten Schieberegisters mit dem langsamen Bittakt die Ringschleife auftrennt und das Hilfsschlüsselsignal an den Eingang der der Modulo-2-Addierschaltung nachfolgenden Registerzelle (22) anschaltet 7. Arrangement for performing the method according to claim 6, characterized characterized in that the additional key device (ZSG) st the second key signal 2 by means of a feedback shift register (st2-G) of maximum period length generated, which in the feedback path at least one modulo-2 adder circuit (MA 1) and is provided with a switching device, that furthermore the switching device from a first and a second changeover switch (U1, U2) and a disconnector (F3) consists of which the first switch to switch the fast bit rate of the Additional key device (ZSG) to the slow bit rate of the basic key device (GSG) in the clock feed, the second switch together with another modulo-2 adding circuit (MA 2) for the control of the shift register (st 2- G) generated in the feedback Pseudonoisecodes by the auxiliary key signal hst of the basic key device im Course of the induction loop and the disconnector is arranged in the signal output and that the second switch during normal operation controlled by the fast bit clock the induction loop closes via the further modulo-2 adding circuit (MA 2) and during the setting of the feedback shift register taking place with the slow bit clock with the slow bit cycle separates the loop and the auxiliary key signal to the input of the register cell (22) following the modulo-2 adding circuit turns on 8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Modulo-2-Addierschaltung für die Vorverschlüsselung und die Modulo-2-Addierschaltung für die Endverschlüsselung des Klarsignals sks zu einer Schaltungseinheit (GA) zusammengefaßt sind, die aus vier UND-Gattern (G i ... G4) mit je drei Eingängen und einem ODER-Gatter (G5) mit vier Eingängen, von denen die vier UND-Gatterausgänge mit den vier Eingängen des ODER-Gatters verbunden sind, besteht, und daß das Klarsignal sks das erste Schlüsselsignal St 1 und das zweite Schlüsselsignal st2 invertiert (si) oder nicht invertiert (si) in den folgenden vier Dreierkombinationen an den Dreifacheingängen der vier UND-Gatter anstehen: stl st2 sks; stl st2 sks; stl st2 sks; st1 st2sks.8. Arrangement according to claim 7, characterized in that the modulo-2 adder circuit for the pre-encryption and the modulo-2 adding circuit for the final encryption of the clear signal sks are combined to form a circuit unit (GA) which consists of four AND gates (G i ... G4) each with three inputs and an OR gate (G5) with four inputs, of which the four AND gate outputs are connected to the four inputs of the OR gate are connected, and that the clear signal sks the first key signal St 1 and the second key signal st2 inverted (si) or not inverted (si) in the following four combinations of three at the triple inputs of the four AND gates queuing: stl st2 sks; stl st2 sks; stl st2 sks; st1 st2sks. Die Erfindung bezieht sich auf ein Verfahren und eine Anordnung zur stufenweisen Ver- und Entschlüsselung eines digitalen bzw. digital aufbereiteten Klarsignals mit hoher Folgefrequenz. The invention relates to a method and an arrangement for step-by-step encryption and decryption of a digital or digitally processed Clear signal with high repetition frequency. Verfahren dieser Art sind für Datenverarbeitungsnetzwerke durch die DE-OS 2231 835 bekannt. Die blockweise und stufenweise Verschlüsselung binärer Daten hat hier den Zweck, einen unberechtigten Zugriff zu den Daten eines Rechenzentrums durch einen von vielen Teilnehmern zu unterbinden. Die stufenweise Verschlüsselung trägt hier dem Umstand Rechnung, den Zugriff der an das Datenverarbeitungsnetzwerk angeschlossenen Teilnehmer zu den ihnen zugehörigen Daten bei möglichst geringem schaltungstechnischen Aufwand zu gewährleisten. Methods of this type are used for data processing networks by the DE-OS 2231 835 known. The block-wise and step-wise encryption of binary data The purpose here is to prevent unauthorized access to the data in a data center to be prevented by one of many participants. The gradual encryption takes into account the fact that the access to the data processing network connected participants to their associated data with the lowest possible to ensure circuitry effort. Der technische Aufwand, der für die Verschlüsselung eines Signals erforderlich ist, wird um so größer, je höher die Folgefrequenz des geheimzuhaltenden digitalen bzw. digital aufbereiteten Klarsignals ist. Dies gilt insbesondere dann, wenn an den Geheimhaltungsgrad des zu übertragenden Signals sehr hohe Anforderungen gestellt werden müssen. The technical effort involved in encrypting a signal is required, the greater the higher the repetition frequency of the secret digital or digitally processed clear signal. This applies in particular if if very high requirements are placed on the level of secrecy of the signal to be transmitted must be asked.