DE2453516A1 - DATA PROCESSING ARRANGEMENT FOR PRINTER - Google Patents

Description

Datenverarbeitungsanordnung für DruckerData processing arrangement for printers

Die Erfindung bezieht sich allgemein auf elektronische Drucker und insbesondere auf Verfahren und Vorrichtungen zur Bereitstellung und Verarbeitung einer Vielzahl von Daten, die gleichzeitig von einem Tastenfeld geliefert werden, bevor sie dem Drucker zugeführt werden, um das Drucken der gewünschten Schriftzeichen bzw. Character zu steuern.The invention relates generally to electronic printers and, more particularly, to methods and apparatus for providing them and processing a plurality of data simultaneously supplied from a keypad prior to being supplied to the printer to control the printing of the desired characters or characters.

Mit Druckern werden Zeichen bzw. Characters gedruckt beim Auftreten von Eingangsdaten, die von einer Quelle, wie beispielsweise einem Tastenfeld, zur Verfügung gestellt werden. Die Information steht im allgemeinen in der Form binärer kodierter digitaler Signale zur Verfügung, die zu druckende Zeichen oder auszuführende Steuerfunktionen darstellen. Die Steuerfunktionen "stehen mit dem richtigen Betrieb des Druck- oder Schreibvorganges in Beziehung und beinhalten Funktionen wie Zeilentransport,With printers characters or characters are printed when they occur of input data provided by a source such as a keypad. The information is generally available in the form of binary encoded digital signals representing characters or characters to be printed represent the control functions to be carried out. The control functions "stand with the correct operation of the printing or writing process in relation and include functions such as line transport,

509828/0456509828/0456

Wagenrücklauf usw. Im normalen oder gewöhnlichen Betrieb treten keine Probleme auf, da jedes Informationszeichen getrennt für eine Ausnutzung durch den Drucker zur Verfügung steht. Probleme treten jedoch auf, wenn mehr als ein Zeichen auftritt, wie beispielsweise in dem Fall, wenn eine Bedienungsperson des Tastenfeldes mehr als eine Taste zur Zeit drückt. Das Problem wird durch die Tatsache kompliziert,·daß, da die zu einem bestimmten Zeichen gehörigen Bits eine endliche Dauer aufweisen, die Überlappung der verschiedenen Zeichen entsprechenden Bits zum Drucken falscher Zeichen oder zum Verlust von Zeichen beim Ausdrucken führen kann.Carriage return etc. There are no problems in normal or normal operation, since each information symbol is separate for utilization by the printer is available. However, problems arise when there is more than one character, such as in the case where a keypad operator presses more than one key at a time. The problem becomes complicated by the fact that, since the bits associated with a given character have a finite duration, the overlap the bits corresponding to different characters for printing incorrect characters or loss of characters when printing.

Es sind verschiedene Versuche gemacht worden, um diese Probleme zu lösen. Beispielsweise ist es bei Tastenfeldern für Fernschreiber häufig wünschenswert, eine Funktion vorzusehen, die als ^tfn-Tasten-Überrollen" bezeichnet w,ird. Diese Funktion bezieht sich auf das Vermögen, eine Folge von Zeichen in der Reihenfolge richtig zu verarbeiten, d.h. anzunehmen, in der sie beim Niederdrükken von Tasten erzeugt werden, und zwar unabhängig davon, ob vorher niedergedrückte Tasten wieder gelöst worden sind oder nicht. Ein Versuch zur Erfüllung dieser Funktion besteht darin, in der Tastenfeldelektronik ein Gedächtnis vorzusehen, das getrennte Indikationen für alle gleichzeitig gedrückten Tasten speichert. Der Inhalt dieses Gedächtnisses kann dann dazu verwendet werden, die zu dieser Taste gehörige Ausgangsgröße bzw. den entsprechenden Output zu sperren, nachdem diese einmal erzeugt worden ist. Diese Lösung ist jedoch teuer, da ein großes Gedächtnis erforderlich ist. Ein alternativer Lösungsversuch besteht darin, Tasten zu verwenden, die ein temporäres Signal oder einen Impuls nur abgeben, wenn sie das erstemal niedergedrückt werden, und ferner ein abtastendes (strobing oder sampling) Signal zu erzeugen, das während der Periode des Impulses benutzt wird. Diese Losung hat sich als komplex und teuer erwiesen. Die Probleme werden noch komplizierter, wenn Signale, die von einzelnen Quellen zur Verfügung stehen, die sich zu irgendeinem Zeitpunkt ändern können, mit einem System synchronisiert werden sollen, in dem sich alle Signale nur zu diskreten Zeitintervallen ändern können, wie bei-Various attempts have been made to solve these problems. For example, in keypads for teleprinters, it is often desirable to provide a function called ^tf n-key scrolling. This function relates to the ability to properly process a sequence of characters in sequence, i.e., accept in which they are generated when keys are pressed, regardless of whether previously pressed keys have been released or not.An attempt to fulfill this function is to provide a memory in the keypad electronics, the separate indications for all simultaneously pressed keys The contents of this memory can then be used to lock the output associated with that key once it has been generated, but this solution is expensive because a large memory is required in using buttons that emit a temporary signal or an I. emit pulses only the first time they are depressed, and also generate a strobing signal that is used during the period of the pulse. This solution has proven complex and expensive. The problems become even more complicated when signals available from individual sources that can change at any point in time are to be synchronized with a system in which all signals can only change at discrete time intervals, as in the case of

50982 8/045650982 8/0456

*■. "X * ■. "X

spielsweise in einer dynamischen logischen Anordnung. Weitere Probleme treten auf, wenn eine Gruppe von miteinander in Bezug stehenden Informationsbits von einem Teil einer Schaltungsanordnung auf einen anderen übertragen wird. Die übertragung kann parallel sein, wobei jedes Inforraationsbit gleichzeitig auf getrennten Leitungen dargestellt wird. Die übertragung kann aber auch der Reihe nach erfolgen, wobei alle Bits auf der gleichen Leitung jeweils eins zur Zeit vorhanden sind. Wenn mehr als eine Datenquelle auf der Datenleitung zu einer Zeit aktiv ist, kann eine Verschmelzung bzw. Vereinigung der Daten auftreten, wodurch die Informationen zerstört werden.for example in a dynamic logical arrangement. Further Problems arise when a group is related to one another standing information bits from part of a circuit arrangement is transferred to another. The transmission can take place in parallel each bit of information is displayed simultaneously on separate lines. The transmission can also be Take place in sequence, with all bits on the same line one at a time. If more than one data source is active on the data line at any one time, a merging or unification of the data can occur, whereby the Information is destroyed.

Gemäß der vorliegenden Erfindung wird deshalb für eine Speicherung und übertragung von Signalen von kurzen Stoßen der Tastenbefähigungsgeschwindigkeit in der"Weise gesorgt, daß der Output richtig in der Reihenfolge des Tastenniederdruckens gedruckt wird, ohne daß ein Fehler oder eine Störung zwischen den Zeichen auftritt.According to the present invention, therefore, for storage and transmitting signals from short bursts of key enable speed in the "way ensured that the output is correct." is printed in the order of key depressions without any error or interference between characters.

Gemäß einem Ausführungsbeispiel der Erfindung wird Überrollen von η Tasten dadurch gelöst, daß die Vorderkante des durch das erste Niederdrücken der Taste erzeugten Signals abgetastet wird, was anzeigt, daß die bestimmte Taste niedergedrückt worden ist, und dann die Eingangsgröße zur Tastenfeldlogik für eine ausreichend lange Zeit abgeblendet bzw. gesperrt wird, um sicherzustellen, daß der Eingangsimpuls vorüber ist. Dadurch wird dafür gesorgt, daß die gleiche Taste für jedes Niederdrücken nicht mehr als einmal angenommen wird.According to one embodiment of the invention, rollover solved by η keys by scanning the leading edge of the signal generated by the first depression of the key, indicating that the particular key has been depressed and then the input to the keypad logic for sufficient is dimmed or blocked for a long time to ensure that the input pulse has passed. This ensures that that the same key for each depression no more than once Is accepted.

Die Erfindung wird nun mit weiteren Merkmalen und Vorteilen anhand der folgenden Beschreibung und der Zeichnung eines Ausführungsbeispiels näher erläutert. , .The invention will now be based on further features and advantages the following description and the drawing of an exemplary embodiment explained in more detail. ,.

Figur 1 zeigt in Blockform ein Ausführungsbeispiel der Erfindung.FIG. 1 shows an exemplary embodiment of the invention in block form.

Figuren 2 bis 5 stellen Wellenformen dar, die bei der Erläuterung der Wirkungsweise der Erfindung.nützlich sind.Figures 2 through 5 illustrate waveforms useful in explaining the operation of the invention.

509 828/0456509 828/0456

Bevor eine detaillierte Beschreibung des in Figur 1 dargestellten bevorzugten Ausführungsbeispiels gegeben wird, wird- es für . notwendig gehalten, einige einleitende Bemerkungen in bezug auf digitale logische Systeme zu geben. In derartigen Systemen bestehen zwei bestimmte und unterschiedliche Signalwerte. Einer dieser Signalwerte wird im folgenden als eine logische 1 bezeichnet und kann als eine relativ niedrige Spannung von beispielsweise -5 Volt dargestellt sind. Der andere logische Wert wird als eine logische 0 bezeichnet und durch eine höhere Spannung von beispielsweise 0 Volt dargestellt. Während der Beschreibung wird auf einen Leiter Bezug genommen. Damit soll entweder eine einzelne oder eine Vielzahl von Verbindungen oder Kopplungen gemeint sein, was davon abhängt, ob ein Signal eine einzige oder eine Vielzahl von Signalkomponenten beinhaltet. Ein Beispiel für den letzten Fall ' ist eine Information in bitparalleler Form. In dem dargestellten Ausführungsbeispiel sind eine Anzahl üblicher logischer Elemente dargestellt, deren Wirkungsweise kurz beschrieben wird. Ein logisches Element, das mit der Bezugszahl 19 versehen ist, ist ein einfaches AND-Gatter. Das AND-Gatter kann viele Eingänge aufweisen, die durch Pfeile dargestellt sind. Die Wirkungsweise des AND-Gatters 19 ist so, daß seine Ausgangsgröße eine logische 1 ist, wenn - und nur wenn - alle Eingangsgrößen eine logische 1 sind. Unter allen anderen Eingangsbedingungen ist die Ausgangsgröße des AND-Gatters eine logische 0. Das mit der Bezugszahl 20 bezeichnete logische Symbol ist ein einfacher Inverter. Bekannt-Before a detailed description of the preferred embodiment shown in Figure 1 is given, it is for. It is felt necessary to make some introductory remarks with regard to digital logical systems. Exist in such systems two specific and different signal values. One of these signal values is referred to below as a logical 1 and can be represented as a relatively low voltage, say -5 volts. The other logical value is considered a logical one 0 and represented by a higher voltage of 0 volts, for example. During the description is on a ladder Referenced. This is intended to mean either a single or a multitude of connections or couplings, which of them depends on whether a signal contains a single signal component or a large number of signal components. An example of the latter case ' is information in bit-parallel form. In the illustrated embodiment, there are a number of common logic elements whose mode of operation is briefly described. A logical element which is indicated by the reference numeral 19 is a simple AND gate. The AND gate can have many inputs, which are represented by arrows. How the AND gate 19 is such that its output variable is a logical 1 if - and only if - all input variables are a logical 1 are. Under all other input conditions, the output variable of the AND gate is a logical 0. That with the reference number 20 denoted logical symbol is a simple inverter. Known-

509 828/0456509 828/0456

lieh arbeitet ein Inverter 20 in der Weise, daß an seinem Ausgang (dargestellt durch den Kreis) eine logische 1 ansteht, wenn sein Eingang (bezeichnet durch den Pfeil) eine logisch 0 ist und umgekehrt. Das mit der Bezügszahl 13 versehene logische Element ist ein einfaches OR-Gatter. Das OR-Gatter 13 arbeitet so, daß sein Ausgang eine logische 1 ist, wenn eine oder mehrere seiner Eingangsgrößen eine logische 1 sind. Da die Synchronisierung der durch ein Tastenfeld erzeugten Daten in bezug auf ein dynamisches logisches System beschrieben werden soll, ist es gut, die Merkmale dieses Systems aufzuzeigen. In einem bestimmten Ausführungsbeispiel wird Bezug genommen auf ein zweiphasiges dynamisches Taktgebersystem zum Steuern des Betriebes des Druckers. In einer derartigen Anordnung können alle logischen Signale ihren Zustand nur ander Vorderkante .de.s. Takt, sign ales -der -Phase 2 ändern. Bei einem Ausführungsbeispiel, das in Figur 2a gezeigt ist, sind Taktimpulse der Phase 2 in der Form einer Rechteckwelle von 10 Mikrosekunden Dauer mit einem negativen Pulsabschnitt von 6,25 Mikrosekunden verwendet. Die Taktimpulse der Phase 1 können nur während des positiven Abschnittes der Taktimpulse der Phase 2 auftreten und werden dazu verwendet/ um für gewünschte Verzögerungen in Signalen zu sorgen, die normalerweise bei der Phase 2 auftreten. Die negativen Impulse der Phase 1 in diesem Ausführungsbeispiel haben eine Dauer von 1,25 Mikrosekunden. Zusätzlich zu diesen Taktimpulsen werden Zeitsteuer- bzw. Timing-Impulse verwendet, die durch eine Rechteekwelle von 100 Mikrosekunden mit einem negativen Abschnitt von 10 Mikrosekunden dargestellt sind, wie es aus Figur 2c hervorgeht.. Diese werden dazu verwendet, die verschiedenen Teile des Systems zu synchronisieren. Die Nützlichkeit dieser verschiedenen Impulse wird noch beschrieben.lent an inverter 20 works in such a way that at its output (represented by the circle) a logical 1 is present when its input (indicated by the arrow) is a logical 0 and vice versa. The logical element with the reference number 13 is a simple OR gate. The OR gate 13 works so that its output is a logical 1 if one or more of its input variables are a logical 1. Since the synchronization of the data generated by a keypad with respect to a dynamic logical system is to be described, it is good to the characteristics to demonstrate this system. In a particular embodiment, reference is made to a two-phase dynamic clock system to control the operation of the printer. In such an arrangement, all logic signals can only change their state other front edge .de.s. Clock, signals of the phase 2 change. At a The exemplary embodiment shown in FIG. 2a are clock pulses of phase 2 in the form of a square wave of 10 microseconds Duration with a negative pulse segment of 6.25 microseconds used. The phase 1 clock pulses can only occur during the positive portion of the phase 2 clock pulses and are used to provide desired delays in signals that normally occur in phase 2. The phase 1 negative pulses in this embodiment are 1.25 microseconds in duration. In addition to these Clock pulses are timing pulses used by a square wave of 100 microseconds with a negative Section of 10 microseconds are shown, as can be seen in Figure 2c. These are used to define the various To synchronize parts of the system. The usefulness of these various impulses will be described later.

Es sei kurz auf die allgemeine Funktion, der Schaltungsanordnung gemäß Figur 1 eingegangen, um später die detailliertere Beschreibung zu erleichtern. Ein Tastenfeld 1 gibt einen kurzen Impuls auf einem Leiterpaar beim Niederdrücken einer Taste ab, die den Buchstaben A darstellt. Der Impuls ist unabhängig von der Dauer, während der die Taste niedergedrückt bleibt. Der Leiter 3 stellt tatsächlich eine Vielzahl von Leitern in zwei Gruppen dar, wobeiLet us briefly refer to the general function, the circuit arrangement according to Figure 1 received in order to later provide a more detailed description to facilitate. A keypad 1 emits a short pulse on a pair of conductors when a key is depressed, which is the Letter A represents. The pulse is independent of the length of time the button is held down. The head 3 represents actually represent a multitude of ladders in two groups, where

509828/0456509828/0456

jede Taste ein einziges Paar von Leitern adressiert, und zwar einen von jeder Gruppe. Wenn sie der Schaltungsanordnung 5 zugeführt sind, führen die Impulspaare zu einem binären Signal von 7 Bit, das den Buchstaben A darstellt, der über normalerweise offene Gatter 6 zum Eingangsregister 7 geleitet wird. Die Gatter sind normalerweise geschlossen. Dieses 7 Bit umfassende Signal wird im Register 7 durch die Kästchen 11 und 12 bewertet, um zu ermitteln, ob es sich um ein gültiges oder ein ungültiges Signal handelt. Ein ungültiges Signal ist dadurch bestimmt, daß es keine Tastenniederdrückung oder eine vielfache Tastenniederdrückung darstellt. Wenn das Zeichen bzw. Character ungültig ist, liefern die Kästchen 11 und 12 ein Befähigungs- bzw. Freigabesignal, wie es in Figur 5e gezeigt ist, an die Gatter 6, damit das Register 7 das nächste Zeichen empfängt. Wenn eine erste Information für gültig befunden wird, werden die Gatter 6 abgeschaltet oder blockiert und das Register 7 bleibt ungelöscht. Beim Auftreten des ersten Zeitsteuerimpulses des Systems nach der letzten Tastenbetätigung werden die Gatter 8 für die Dauer von einem System-Zeitsteuerimpuls geöffnet, und die erste·Information wird vom Register 7 zum zweiten Register 15 übertragen, vorausgesetzt, daß das zweite Register 15 Informationen aufnehmen kann. Wenn das zweite Register 15 nicht leer ist, wird die übertragung verzögert, bis das Register 15 leer ist. Beim Auftreten des zweiten System-Zeitsteuerimpulses nach der Tastenbetätigung wird das Register 7 zurückgestellt oder die erste gespeicherte Information wird gelöscht, die Gatter 6 werden geöffnet und das Register 7 kann neue Informationen empfangen. Die Gatter 37 sind normalerweise geschlossen und blockieren eine Verarbeitung und eine Datenzufuhr vom Register 15 und der Logikschaltung 35 zum Drucker 25,-um einen Druckerbetrieb gemäß den Daten zu bewirken. Wenn das Kästchen 16 signalisiert, daß das Register 15 die erste Information gespeichert hat, werden die Gatter 37 geöffnet, um die ersten im Register 15 gespeicherten Daten dem Schieberegister 40 zuzuführen. Im Schieberegister HO läuft die erste Information, die nun mit Start-, Stop- und Paritätsbits durch die übertragungsgatterschaltung 37 versehen ist, in Reihenbitform um und wird dem Drucker 25 in Reihenbitform zu gewünschten Zeiten zugeführt, dieeach key addresses a single pair of conductors, one from each group. When fed to the circuit arrangement 5, the pulse pairs result in a binary signal of 7 bits, which represents the letter A, which is passed to the input register 7 via normally open gates 6. The gates are normally closed. This 7-bit signal is evaluated in register 7 by boxes 11 and 12 to determine whether it is a valid or an invalid signal. An invalid signal is determined by the fact that it does not represent a key depression or a multiple key depression. If the character is invalid, the boxes 11 and 12 supply an enable or release signal, as shown in Figure 5e, to the gates 6, so that the register 7 receives the next character. If a first piece of information is found to be valid, the gates 6 are switched off or blocked and the register 7 remains uncleared. When the first system timing pulse occurs after the last key actuation, gates 8 are opened for the duration of a system timing pulse and the first information is transferred from register 7 to second register 15, provided that second register 15 can receive information . If the second register 15 is not empty, the transmission is delayed until the register 15 is empty. When the second system timing pulse occurs after the key is pressed, register 7 is reset or the first stored information is deleted, gates 6 are opened and register 7 can receive new information. The gates 37 are normally closed and block processing and data supply from the register 15 and logic circuit 35 to the printer 25 to cause the printer to operate in accordance with the data. When the box 16 signals that the register 15 has stored the first information, the gates 37 are opened in order to feed the first data stored in the register 15 to the shift register 40. In the shift register HO , the first information, which is now provided with start, stop and parity bits by the transmission gate circuit 37, circulates in row bit form and is fed to printer 25 in row bit form at the desired times

50982 8/045650982 8/0456

durch 'Abtastprüf signale (Sampling Strobe . signals) festgelegt sind, welche auf dem Leiter 42 vom Drucker 25 zur Verfügung stehen. Wenn der Drucker das.letzte Bit aufnimmt, das zu den umlaufenden Daten im Register 40 gehört, wird die erste Information im Register 40 durch ein Abtastbefähigungssignal (Strobe Enable signal).gelöscht, das vom Drucker 25 entwickelt wird. Die Gatter 37 wurden nur lange genug geöffnet, damit die Daten im Register. 15 dem Register 40 zugeführt werden können, und dann wieder geschlossen. Das Register 40 muß deshalb warten, bis die zweite Information im Register 15 auftritt, durch die Anordnung 16 abgetastet ist und die Gatter 37 geöffnet sind, um die zweite Information zum Register 40 und dann zum Drucker zu übertragen.are set by 'scanning test signals (Sampling Strobe. Signals), which are available on the conductor 42 from the printer 25. When the printer picks up the last bit that is added to the circulating Data in register 40 is heard, the first information in register 40 is provided by a strobe enable signal (Strobe Enable signal) developed by printer 25. The gates 37 were only opened long enough for the data to be in the register. 15 can be fed to register 40, and then closed again. The register 40 must therefore wait until the second information appears in the register 15, scanned by the arrangement 16 and the gates 37 are open to transfer the second information to the register 40 and then to the printer.

In Figur 1 ist eine Vielfach-Tastenanordnung oder ein Tastenfeld 1 gezeigt, das auf seinem Ausgangsleiter 3 einen negativen Impuls 2 erzeugt, wenn eine zu einem druckbaren Character gehörige Taste niedergedrückt wird. In.einem besonderen Ausführungsbeispiel wird das Tastenfeld.unter Verwendung bekannter Halleffekte betätigt, um einen Impuls kurzer Dauer nur beim Niederdrücken einer Taste zu erzeugen, so daß die Dauer des Impulses unabhängig ist von der Dauer, während der die bestimmte Taste niedergedrückt wird. Der Halleffektschalter wird durch einen Elektro- oder Permanentmagneten betätigt, der, wenn er durch eine Taste betätigt wird, eine Spannung verursacht, die,über den Rändern eines dünnen elektrischen Leiters entwickelt wird. Die Spannung wird erzeugt, wenn das Magnetfeld senkrecht zum Leiter erzeugt, wird. Das Spannungssignal wird durch eine bekannte Schaltung, wie beispielsweise eine die Vorderflanke differenzierende· Schaltung so bearbeitet, daß nur die Vorderflanke durchgelassen wird. InIn Figure 1 is a multiple key arrangement or keypad 1 shows that generates a negative pulse 2 on its output conductor 3 if one belongs to a printable character Button is depressed. In a particular embodiment, the keypad is made using known reverb effects operated to generate a short duration pulse only when a key is depressed, so that the duration of the pulse is independent of the length of time that the particular key is depressed. The hall effect switch is activated by a Electro or permanent magnet operated, which, when pressed by a button, causes a voltage that, over the edges of a thin electrical conductor. The voltage is generated when the magnetic field is perpendicular to the Head is generated. The voltage signal is known by a Circuit, such as a leading edge differentiating Circuit processed so that only the leading edge is allowed through. In

509828/0456509828/0456

einem bestimmten Ausführungsbeispiel bewirkt das Niederdrücken einer Taste für ein druckbares Schriftzeichen, daß ein Ausgangsimpuls von IO - 100 Mikrosekunden geliefert wird. Der signifikante Faktor besteht darin, daß die Impulsbreite klein (in der Größenordnung von 10 Millisekunden) ist im Vergleich zur Schreibgeschwindigkeit eines Operators während des überrollschreibens bzw. Rollover Typing,, d.h. des Schreibens in der Reihenfolge des Niederdrückens von Tasten, unabhängig von der Reihenfolge, in der die Tasten wieder gelöst werden. Damit beträgt der Impuls hoch- ,. stens 1 % der Überroll-Schreibgeschwindigkeit. Die Änderung der Impulsbreite ist der Art der das Signal erzeugenden Schaltungsanordnung zuzuschreiben, die in Verbindung mit dem Halleffekt-Element verwendet wird. Weitere Einzelheiten des Überroll-Problems und wie es gelöst wird, werden im folgenden beschrieben.In one particular embodiment, the depression of a printable character key causes an output pulse of IO-100 microseconds to be provided. The significant factor is that the pulse width is small (on the order of 10 milliseconds) compared to the typing speed of an operator during rollover typing, that is, typing in the order in which keys are pressed, regardless of the order in which they are typed. in which the keys are released again. So the momentum is high,. at least 1 % of the rollover writing speed. The change in pulse width is attributable to the type of signal generating circuitry used in conjunction with the Hall effect element. Further details of the rollover problem and how it is resolved are described below.

Das Tastenfeld 1 erzeugt auch ein einen speziellen Zustand anzeigendes Eingangssignal mit dem logischen Wert 1 für die Dauer des Niederdrückens von irgendeiner Taste. Diese Signale auf dem Leiter 4 werden bei Betätigung einer Taste erzeugt, die eine Kodeänderung darstellen, wie beispielsweise eine Steuerfunktion,, das Schreiben in der oberen oder unteren Umschaltstellung, Wiederholung usw. Dies wird noch im einzelnen beschrieben.The keypad 1 also generates a special state indicating one Input signal with the logical value 1 for the duration of the depression of any key. These signals on the Conductors 4 are generated when a key is pressed, which represent a code change, such as a control function ,, writing in the upper or lower toggle position, repetition, etc. This will be described in detail below.

Die Ausgangsimpulse auf dem Leiter 3 werden in der logischen Kodierschaltung 5 in einzelne binäre Signale von 7 Bit ankodiert, die die druckbaren Schriftzeichen darstellen, die zu den niedergedrückten Tasten gehören. Die Gatter 6 sind normalerweise offen, um die kodierten Signale von der Kodierschaltung 5 zum Eingangsregister 7 durchzulassen, um darin in binärer digitaler Form gespeichert zu werden. Das Eingangsregister 7 ist eine bekannte Schaltungsanordnung und enthält im wesentlichen einen Satz statischer Verriegelungen, die einen Zustand annehmen, der den zugeführten digitalen Signalen entspricht. Das Ergebnis ist, daß das Niederdrücken einer Taste im Tastenfeld 1 bewirkt, daß ein dieses Schriftzeichen darstellendes digitales Signal in dem Register 7 gespeichert wird und an dessen Ausgang im wesentlichen ohne jede Verzögerung auftritt.The output pulses on conductor 3 are in the logic coding circuit 5 encoded into individual 7-bit binary signals representing the printable characters associated with the depressed Buttons belong. The gates 6 are normally open in order to pass the coded signals from the coding circuit 5 to the input register 7 in order to be stored therein in binary digital form to become. The input register 7 is a known circuit arrangement and essentially contains a set of static ones Interlocks that assume a state that corresponds to the supplied digital signals. The result is that Depression of a key in keypad 1 causes a digital signal representing this character in register 7 is stored and occurs at the output essentially without any delay.

509828/0456509828/0456

Die Übertragungsgatter 8 sind normalerweise gesperrt und die im Register 7 gespeicherte digitale Information bleibt dort, bis ein Rückstellsignal mit dem logischen Wert 1 dem Leiter 9 zugeführt wird. Die im Eingangsregister 7 gespeicherten Signale werden auf den Leitern 10 untersucht oder abgetastet, um zu ermitteln, ob die gespeicherte Information ein gültiges Schriftzeichen bezeichnet oder nicht. Wenn die Einrichtung richtig arbeitet, ist der Grund für ein ungültiges Schriftzeichen ein Zustand, bei dem viele Tasten oder gar keine Tasten gedrückt sind, d.h. eine Vielzahl von Tasten arbeitet in einer überlappenden Zeitsequenz oder es ist keine Taste betätigt. Die Abtastschaltungen 12 und 11 sind mit dem Register 7 verbunden und werten die gespeicherte Information aus, um zu ermitteln, ob ein Vielfachtasten-Zustand Vorliegt oder nicht bzw. ob keine Taste betätigt ist. Diese Schaltungsanordnungen enthalten bekannte Vergleichsschaltungen, wie sie beispielsweise in der deutschen Patentanmeldung P 22 Ik 696 vorgeschlagen sind. Wenn einer der Zustände festgestellt wird, wird die Information im Register 7 nicht verarbeitet, da es keine gültige Eingangsgröße ist. Da nach gültigen Daten gesucht wird, stellt das OR-Gatter I3 die Erzeugung eines Befähigun.gs- bzw. Steuersignals oder ein Signal mit einer logischen 1 für das Eingangsgatter 6 (siehe Figur 5e) über den Leiter 14 sicher, wenn diese ungültigen Kodezustände auftreten, damit die nächste Information dem Eingangsregister 7 zur Aus- oder Bewertung zugeführt werden kann. Wenn die vom Tastenfeld empfangene Information für gültig befunden wird, dann wird die Information wie folgt über die Gatter 8 zu dem Zwischenregister I5 übertragen. Beim Auftreten des nächsten Zeitsteuerimpulses nach dem Speichern der Daten im Register 7 werden die Übertragungsgatter 18 entriegelt bei einem Befähigungsbzw. Steuersignal, das auf dem Leiter 17 entwickelt wird, vorausgesetzt, daß auf dem Leiter 18 ein gültiges Kodesignal angezeigt ist. Wenn also das AND-Gatter 19 eine logisch 1 auf dem Leiter ΐβ, die das Auftreten eines Zeitsteuerimpulses anzeigt, und eine logische 1 auf dem Leiter 18 erhält, die ein gültiges Kodesignal anzeigt, dann wird auf dem Leiter 17 eine logische 1 entwickelt, um die Gatter 8 zu öffnen, damit die im Register 7 gespeicherten Daten bzw. Informationen in das Zwischenregister 15 (sieheThe transmission gates 8 are normally blocked and the digital information stored in the register 7 remains there until a reset signal with the logic value 1 is fed to the conductor 9. The signals stored in the input register 7 are examined or scanned on the conductors 10 in order to determine whether the stored information designates a valid character or not. If the device is operating properly, the reason for an invalid character is a condition in which many keys or no keys are depressed, that is, a plurality of keys operate in an overlapping time sequence or no key is operated. The scanning circuits 12 and 11 are connected to the register 7 and evaluate the stored information in order to determine whether a multiple key state is present or not or whether no key has been actuated. These circuit arrangements contain known comparison circuits, such as those proposed in German patent application P 22 Ik 696, for example. If one of the states is detected, the information in register 7 is not processed because it is not a valid input variable. Since the search is for valid data, the OR gate I3 ensures the generation of an enabling or control signal or a signal with a logical 1 for the input gate 6 (see FIG. 5e) via the conductor 14 if these invalid code states occur so that the next information can be fed to the input register 7 for evaluation or evaluation. If the information received from the keypad is found to be valid, then the information is transferred via the gates 8 to the intermediate register I5 as follows. When the next timing pulse occurs after the data has been stored in register 7, the transmission gates 18 are unlocked in the event of a qualification or. Control signal developed on conductor 17 provided that a valid code signal is displayed on conductor 18. Thus, if AND gate 19 receives a logic 1 on conductor ΐβ, which indicates the occurrence of a timing pulse, and a logic 1 on conductor 18, which indicates a valid code signal, then a logic 1 is developed on conductor 17 to to open the gates 8 so that the data or information stored in register 7 is transferred to intermediate register 15 (see

60 9 82 8/0-4-6660 9 82 8 / 0-4-66

Figur 5h) übertragen v/erden. Danach muß das Eingangsregister 7 zurückgestellt werden, d.h. die gespeicherten Signale werden gelöscht und die Eingangsgatter 6 werden geöffnet (befähigt), damit das nächste Schriftzeichen von der Quelle 1 kommen kann. Dies wird dadurch erreicht, daß der vom Gatter 19 verfügbare Ausgangsimpuls einer Verzögerungsschaltung 21 zugeführt wird, die eine Systemtaktzeitverzögerung (von X nach Y) bei der Zeitsteuer-Impulsgeschwindigkeit einführt, wie es in der Kurve a in Figur 5 gezeigt ist. Der von der Verzögerungsschaltung 21 zur Verfügung gestellte Zeitsteuerimpuls wird dem OR-Gatter 13 zugeführt, um ein Signal mit einer logischen 1 auf dem Rückstelleiter 9 nach dem Fluß durch das Gatter 28 zu erzeugen, um eine Rückstellung des Eingangsregisters zu bewirken, d.h. dessen Informationen werden gelöscht, und um ein Signal mit einer logischen 1 auf dem Ansteuer- bzw. Befähigungsleiter l4 zu erzeugen, um die Eingangsgatter6"anzusteuern, damit sie den nächsten Characterkode empfangen. Figure 5h) transferred v / ground. Then the input register 7 must be reset , i.e. the stored signals are deleted and the input gates 6 are opened (enabled) so that the next character can come from source 1. This is achieved in that the output pulse available from the gate 19 a delay circuit 21 which is a system clock time delay (from X to Y) at the timing pulse rate as shown in curve a in FIG is. The timing pulse provided by the delay circuit 21 is fed to the OR gate 13 to produce a signal with a logical 1 on the reset conductor 9 after the flow through generate gate 28 to reset the input register to effect, i.e. its information will be deleted, and to generate a signal with a logic 1 on the control or enable conductor 14 to drive the input gates 6 "so that they receive the next character code.

Ein Teil der bisher beschriebenen Schaltungsanordnung ist auch nützlich bei der Überwindung des Problems des-Überrollschreibens (Rollover Typing). Die Lösung dieses Problems beinhaltet die Fähigkeit, eine Sequenz von Schriftzeichen in der Reihenfolge, in der die Tasten niedergedrückt werden, richtig zu verarbeiten (aufzunehmen), ohne zu berücksichtigen, ob vorher niedergedrückte Tasten bereits wieder gelöst worden sind oder nicht. Eine Lösung zur Ergänzung dieser Funktion besteht darin, in der Elektronik des Tastenfeldes ein Gedächtnis vorzusehen, das getrennte Indikatoren für alle gleichzeitig niedergedrückten Tasten speichert. Der Inhalt dieses Gedächtnisses kann dann dazu verwendet werden, die zu dieser Taste gehörige Ausgangsgröße zu sperren, nachdem sie einmal erzeugt worden ist. Eine alternative Lösung besteht darin, Tasten zu verwenden, die als Ausgangsgröße ein temporäres Signal (Impuls) nur dann liefern, wenn sie das erstemal niedergedrückt sind, wobei ferner ein Abtastsignal (strobing signal) während des Impulses erzeugt wird. Diese Verfahren sind teuer oder komplex.Some of the circuitry described so far is also useful in overcoming the problem of rollover writing (Rollover typing). The solution to this problem involves the ability to put a sequence of characters in the order in that the keys are depressed to process (record) correctly, regardless of whether previously depressed Keys have already been released or not. One solution to complement this function is in electronics of the keypad to provide a memory that has separate indicators for all keys depressed at the same time. The content of this memory can then be used to to block the output variable associated with this key after it has been generated once. There is an alternative solution in using keys that provide a temporary signal (impulse) as an output only when they are pressed down for the first time and a strobing signal is also generated during the pulse. These procedures are expensive or complex.

Die Lösung gemäß der Erfindung für das Überroll-Problem, das auch als Rollover von n-Tasteri bezeichnet wird, ist mit allge-The solution according to the invention for the rollover problem that is also known as rollover of n-Tasteri, is with general

509828/0456509828/0456

meinen Worten die folgende. Wenn eine Taste im Tastenfeld 1 niedergedrückt wird, wird.ein Ausgangsimpuls von kurzer Dauer (10 100 Mikrosekunden) erzeugt, wie es in Figur 5b gezeigt ist. Dieser Impuls wird durch den Kodierer 5 in den geeigneten Kode kodiert, und dieser Kode wird im Eingangsregister 7 gespeichert. Die Eingangsgatter 6 werden dann abgeschaltet, da ein Vielfachtasten- oder Keine-Taste-Zustand fehlt. Wenn der erste Zeitsteuerimpuls X auf der Leitung 36 auftritt, tritt das Schriftzeichen in das Zwischenregis.ter 15 ein (siehe Figur 5h). Der zweite Zeitsteuerimpuls Y bewirkt, daß der Eingang an den Gattern 6 wieder angesteuert wird. Der zweite Zeitsteuerimpuls bewirkt ferner, daß die Informationen zum Schieberegister 40 übertragen werden, vorausgesetzt, daß der Ausgang an der Leitung 31 durch ein Signal angesteuert ist, wie es in Figur 3c gezeigt ist. Der Eingang ist zur Aufnahme eines zweiten gültigen Schriftzeichens zu dieser Zeit nach dem zweiten Zeitsteuerimpuls im Anschluß an das erste Niederdrücken der ersten Taste angesteuert, ob nun die erste Taste wieder gelöst worden ist oder nicht. Die Zeit, während der der Eingang gesperrt ist, nachdem ein Schriftzeichen empfangen worden ist, muß wenigstens so lang sein, wie die längste mögliche Dauer des Impulses, damit der gleiche Impuls nicht zweimal empfangen wird. Sie muß auch klein sein relativ zu der Zeit zwischen aufeinanderfolgenden Schriftzeichen bei,einem Hochgeschwindigkeits-Stromstoß > von aufeinanderfolgenden mehreren Schriftzeichen. Wo die Ausgangsgeschwindigkeit auf ein vorbestimmtes Maximum begrenzt ist, muß ein Speicher vorgesehen sein zum Empfang von Stromstößen der Schriftzeichen, die mit einer größeren Geschwindigkeit auftreten können als diejenige der Ausgangsgröße.my words the following. When a key on keypad 1 is depressed, an output pulse of short duration (10 100 microseconds) is generated as shown in Figure 5b. This pulse is coded into the appropriate code by the encoder 5 and this code is stored in the input register 7. The input gates 6 are then switched off because a multiple key or no key state is absent. When the first timing pulse X occurs on line 36, the character enters intermediate register 15 (see Figure 5h). The second timing pulse Y causes the input to the gates 6 to be activated again. The second timing pulse also causes the information to be transferred to shift register 40, provided that the output on line 31 is driven by a signal as shown in Figure 3c. The input is activated to receive a second valid character at this time after the second timing pulse following the first depression of the first key, whether the first key has now been released or not. The time during which the input is blocked after a character has been received must be at least as long as the longest possible duration of the pulse so that the same pulse is not received twice. It must also be small relative to the time between successive characters in the event of a high speed surge> of successive multiple characters. Where the output speed is limited to a predetermined maximum, a memory must be provided to receive power surges of the characters which can occur at a speed greater than that of the output variable.

In dem Drucker 25 wird die'Vorgenannte Zeitsteuerung von einer freilaufenden Serie von Impulsen von 10 Mikrosekunden Dauer erzeugt, die einmal in jeweils 100 Mikrosekunden auftreten. Kleinere ,Zeitstufen können durch Verwendung der Phase 1- und Phase 2-Taktimpulse erreicht werden, die in der dynamischen' Logikschaltung Anwendung finden. Die Dauer der Phase 1 ist 1,25 Mikrosekunden und die Dauer der Phase 2 ist 6,25 Mikrosekunden. Für eine kein Schriftzeichen oder ein doppeltes Schriftzeichen anzeigende Ein-In the printer 25, the above time control of a free-running series of impulses of 10 microseconds duration are generated, which occur once every 100 microseconds. Smaller, time stages can be achieved by using the phase 1 and phase 2 clock pulses can be achieved, which are used in the dynamic 'logic circuit. The duration of phase 1 is 1.25 microseconds and the duration of phase 2 is 6.25 microseconds. For a no Characters or a double character

BO 9828/0456.BO 9828/0456.

24535182453518

gangsgröße wird das Eingangsregister während des der Phase 1 entsprechenden Abschnittes des Zeitsteuerimpulses zurückgestellt. Ihre zeitliche Relation ist in Figur 2 gezeigt. Der Eingang ist nur während dieses 10 MikroSekunden dauernden Zeitsteuerimpulses abgeschaltet, so daß ein Impuls von jeder Dauer größer als 10 Mikrosekunden abgetastet wird. Dieses Schema ermöglicht, daß der Eingang für eine minimale Zeit während der Rückstellung abgeschaltet wird. .The input register becomes the input value during phase 1 Section of the timing pulse reset. Their temporal relationship is shown in FIG. The entrance is switched off only during this 10 microsecond time control pulse, so that a pulse of any duration greater than 10 Microseconds is sampled. This scheme allows the input to be turned off for a minimum time during the reset will. .

Die Synchronisierung der Informationseingänge zu den Phase 1- und Phase 2-Taktimpulsen (Clocks) wird in der folgenden Weise durchgeführt. Die Eingangsinformation muß gespeichert werden, sobald sie festgestellt wird, ohne Rücksicht auf die Taktimpulse. Dies geschieht im Eingangsregister 7. Diese Information kann während der System-Zeitsteuerimpulse nicht eintreten. Der erste Zeitsteuerimpuls, nachdem die Information in das Register 7 eingegeben worden ist, überträgt diese Information in das Register 15 zu einer Takt-synchronisierten Zeit. Dieses Übertragungs-Timing ist in · Figur 5 gezeigt. Da das Zwischenregister 15 ein Satz statischer Vernegelungen ist, muß diese Übertragung ohne jede unerwünschte Störung oder Verstümmelung durchgeführt werden, die diese Verriegelungen unabsichtlich festhalten könnten. Dieser Zustand wird durch die Übertragungs-Zeitsteuerung verhindert. Diese Zeitsteuerung ist so, daß das die Information zuführende Signal nur auftritt, nachdem die Information eine minimale Zeit von einer dynamischen Taktzeit hatte, um sich festzusetzen. Da es um eine Taktzeit verzögert ist, ist auch sichergestellt, daß das Abtastsignal (Strobe signal) störungsfrei ist.The synchronization of the information inputs to phases 1 and Phase 2 clocks are performed in the following manner. The input information must be stored as soon as it is detected, regardless of the clock pulses. this happens in input register 7. This information cannot occur during the system timing pulses. The first timing pulse, after the information has been entered in the register 7, transfers this information in the register 15 to a Clock-synchronized time. This transmission timing is shown in FIG. Since the intermediate register 15 is a set of static Lockdowns, this transmission must be carried out without any undesirable interference or corruption that these lockdowns cause could inadvertently hold on. This condition is prevented by the transmission timing. This timing is such that the signal supplying the information occurs only after the information has passed a minimum of one time dynamic cycle time had to get stuck. Since it is delayed by one clock time, it is also ensured that the sampling signal (Strobe signal) is free of interference.

Die Datenausgangs-Schnittstelle (data output interface) arbeitet wie folgt. Die Schnittstelle beinhaltet 7 Signale, nämlich die System-Steuerimpulse (Leitung 36) _s das Abtast-Befehlssignal (Bid Strobe signal) auf der Leitung 6*1, das anzeigt, daß ein Schriftzeichen zum Drucker übertragen werden soll, und seine Zeitsteuerung gibt die Priorität der übertragung an, ein Abtast-Befähigungssignal (Leitung 65), das die Abtast-Befehlssignale gemäß dem im Zwischenregister vorhandenen Schriftzeichen ansteuert (befä-The data output interface works as follows. The interface contains 7 signals, namely the system control pulses (line 36) _s the scan command signal (bid strobe signal) on line 6 * 1, which indicates that a character is to be transmitted to the printer, and its timing gives priority the transmission to, a scanning enable signal (line 65), which controls the scanning command signals according to the characters present in the intermediate register (enabled

509828/0456509828/0456

higt) und gemäß der Priorität der Quelle eines derartigen Schriftzeichens relativ zu anderen Schriftzeichen-Quellen, weiterhin die prüfenden Abtastsignale bzw. Sampling Strobe signals (Leitung 42), die Jedes Schriftzeichenbit vom Schieberegister 40 zum Bitpuffer 44 und die Reihenausgangsdateri vom Puffer 44 prüfen, und die Phase 1- und Phase 2-Taktimpulse, die als die Grundtaktimpulse zur Steuerung des Betriebes des Systems dienen.higt) and according to the priority of the source of such a character relative to other character sources, furthermore the checking sampling signals or sampling strobe signals (line 42), the each character bit from shift register 40 to bit buffer 44 and check the row output data from buffer 44, and the phase 1 and phase 2 clock pulses used as the base clock pulses serve to control the operation of the system.

Wenn sich ein Schriftzeichen im Zwischenregister 15 befindet, wird ein Zeichen-vorhanden-Signal auf der Leitung 64 erzeugt, um der Empfangsseite der Schnittstelle (interface) anzuzeigen, daß ein Schriftzeichen übertragen werden soll. Der Drucker 25 spricht auf das Zeichen-vorhanden-Signal an, um 'das Abtast-Befähigungssignal zu null zu machen, wodurch das Lösc-hsignal vom^Schieberegister 40 weggenommen,wird. Bei dem_Sysj;em-Ste..uerimpuls nach dem. Zeichen-vorhanden-Signal wird das dynamische Schieberegister 40 mit den Bits des zu übertragenden 'Schriftzeichens besetzt. Sie zirkulieren dann in diesem Schieberegister, bis sie durch das Abtast-Befähigungssignal gelöscht werden, das zu seinem logischen Wert 1 zurückkehrt, wenn die übertragung von Daten vom Puffer 44 zum Drucker 25 abgeschlossen ist. Während das Schriftzeichen in diesem Schieberegister zirkuliert, prüft das Abtast-Prüfsignal (Sampling Strobe signal) seinen Inhalt. Bei dieser Applikation erfolgt die Prüfung wie folgt. Die Ausgangsinformation soll die Form eines serienmäßigen asynchronen ASCII-Zeichens haben. Das erste Bit ist deshalb ein Character "Startbit". Zu Beginn der Übertragung tritt das prüfende Abtastsignal in Koinzidenz mit dem System-Steuerimpuls auf, der das Startbit wiederholt in den Ausgangspuffer 44 einführt. Dies setzt sich für die Zeitdauer von einem Characterbit fort. Zu der Zeit, zu der das Characterbit 1 übertragen werden soll, ändert das prüfende Abtastsignal die Zeit relativ zum System-Steuerimpuls. Es tritt nun eine Taktzeit später auf als der System-Steuerimpuls, wodurch das Schieberegisterbit 1 in den Ausgangspuffer eingegeben wird. Somit bestimmt die Zeitverzögerung zwischen dem System-Steuerimpuls und dem prüfenden Abtastsignal, welches Informationsbit übertragen wird.If there is a character in intermediate register 15, a character-present signal is generated on line 64 to to indicate to the receiving side of the interface that a character is to be transmitted. Printer 25 speaks on the character present signal to 'the scan enable signal to zero, which causes the reset signal from the ^ shift register 40 is taken away. With dem_Sysj; em control pulse after the. Character-present signal, the dynamic shift register 40 is occupied with the bits of the character to be transmitted. she then circulate in this shift register until they are through the scan enable signal which returns to its logical value 1 when the transfer of data from buffer 44 to printer 25 is complete. While the character is circulating in this shift register, the scan test signal checks (Sampling Strobe signal) its content. In this application, the test is carried out as follows. The output information should be the Take the form of a standard asynchronous ASCII character. The first bit is therefore a character "start bit". At the beginning of In transmission, the checking sample signal occurs in coincidence with the system control pulse, which repeats the start bit in the output buffer 44 introduces. This continues for the duration of one character bit. At the time the character bit 1 is to be transmitted, the checking scanning signal changes the time relative to the system control pulse. It now occurs one cycle time later on as the system control pulse, thereby inputting shift register bit 1 into the output buffer. Thus determines the Time delay between the system control pulse and the scanning signal checking which information bit is transmitted.

509 8 2 8/0456509 8 2 8/0456

Zusammenfassend ist also festzustellen, daß die Vorderkanten der 7 Bit .umfassenden kodierten Signale, die von der Schaltungsanordnung 7 zur Verfügung gestellt werden, abgetastet werden, um festzustellen, daß sie ein gültiges Schriftzeichen bzw. Character darstellen. Ein gültiges Schriftzeichen wird durch die Schaltungsanordnung 11 als ein solches identifiziert, das eine niedergedrückte Taste beinhaltet, und durch die Schaltungsanordnung 12, daß es sich nicht um das Niederdrücken zahlreicher Tasten handelt. Unter diesen Umständen eines gültigen Kodes beseitigen diese Schaltungsanordnungen 11 und 12 sofort das Befähigungs- bzw. Ansteuersignal auf der Leitung U₃ wodurch die Gatter 6 geschlossen werden. Dies sperrt die Applikation von jedem unmittelbar folgenden Character, der als Folge des Überroll-Schreibens (Rollover typing) für ein gegebenes Zeitintervall entwickelt wird. Wie gezeigt ist,- variiert dieses Intervall von ein bis zwei-System- --In summary, it can be stated that the leading edges of the 7-bit encoded signals which are made available by the circuit arrangement 7 are scanned in order to determine that they represent a valid character. A valid character is identified by the circuit arrangement 11 as one which contains a depressed key, and by the circuit arrangement 12 that it is not a question of the depression of numerous keys. Under these circumstances of a valid code, these circuit arrangements 11 and 12 immediately eliminate the enable or control signal on the line U _3, whereby the gates 6 are closed. This blocks the application from each character immediately following that is developed as a result of the rollover typing for a given time interval. As is shown - this interval varies from one to two system- -

Steuerimpuls-Perioden. Wie in Figur 5 gezeigt ist, bewirkt der erste System-Steuerimpuls X nach dem ersten Niederdrücken einer ersten Taste, daß die entsprechende Character-Information vom Eingangsregister 7 zum Zwischenregister 15 übertragen wird. In Figur 1 wird dieser Zeitsteuerimpuls X den Übertragungsgattern 8 über einen Leiter 17 zugeführt, um die Übertragung zu bewirken. In der Anordnung gemäß Figur 1 wird dieser Zeitsteuerimpuls X für eine Steuerimpuls-Periode in der Verzögerungsanordnung 21 verzögert, bevor er dem OR-Gatter 13 zugeführt wird, woraufhin er bewirkt, daß ein Befähigungs- bzw. Steuersignal noch einmal auf dem Leiter U entwickelt wird, um die Gatter 6 zu öffnen. Weiterhin bewirkt er, daß die Schaltungsanordnung 22 das Eingangsregister über den Leiter 9 löscht oder zurückstellt, um den nächsten Informations-Character zu empfangen. Diese Lösung verhindert, daß das Niederdrücken der gleichen Taste ein mehrfaches Schreiben durch den Drucker herbeiführt. Weiterhin verhindert diese Lösung, daß die Character-Information ,die zu ednem zweiten Niederdrücken der Taste während des Überroll-Schreibens gehört, berücksichtigt wird, bis die Information, die zu dem ersten Niederdrücken der Taste gehört, zum Drucken verarbeitet worden ist. Im wesentlichen deshalb werden schmale Impulse erzeugt beim Niederdrücken einer Taste, wobei diese Impulse schmaler sind als das ZeitintervallControl pulse periods. As shown in FIG. 5, the first system control pulse X after the first depression of a first key causes the corresponding character information to be transferred from the input register 7 to the intermediate register 15. In Figure 1, this timing pulse X is applied to the transmission gates 8 via a conductor 17 to effect the transmission. In the arrangement according to FIG. 1, this timing pulse X is delayed for a control pulse period in the delay arrangement 21 before it is fed to the OR gate 13, whereupon it causes an enable or control signal to be developed on the conductor U once again to open gates 6. Furthermore, it causes the circuit arrangement 22 to clear or reset the input register via the conductor 9 in order to receive the next information character. This solution prevents the depression of the same key from causing the printer to write multiple times. Furthermore, this solution prevents the character information associated with the second depression of the key during roll-over writing from being taken into account until the information associated with the first depression of the key has been processed for printing. Essentially, therefore, narrow pulses are generated when a key is depressed, these pulses being narrower than the time interval

509828/0456509828/0456

zwischen aufeinanderfolgenden System-Steuerimpulsen, die ihrerseits so dimensioniert sind, daß sie kleiner als das etwa 10 Millisekunden betragende Intervall zwischen aufeinanderfolgenden Tasten-Niederdrückungen als Folge des Überroll-Schreibens sind. Es wird der erste Zeitsteuerimpuls nach dem ersten Tasten-Niederdrücken verwendet, um Gharacter-Informationen, die zu diesem ersten Tasten-Niederdrücken gehören, zu einem zweiten Register zu übertragen. Der zweite Zeitsteuerimpuls wird dazu verwendet, das erste Register zu löschen und Gatter anzusteuern, um die Character-Informationen aufzunehmen, die zu dem zweiten Tasten-Niederdrücken gehören. Die Vorderkanten der beim Tasten-Niederdrücken erzeugten schmalen Impulse werden dazu verwendet, die kodierten binären Signale festzulegen,die die zu jedem Tasten-Niederdrücken gehörigen ■Character-Informationen darstellen. .between successive system control impulses, which in turn are dimensioned so that they are less than the approximately 10 millisecond interval between successive key depressions as a result of the rollover writing. It becomes the first timing pulse after the first key depression used to provide Gharacter information related to that first key-press belong to a second register. The second timing pulse is used to set the first Clear registers and drive gates to get the character information to record the second key depression belong. The leading edges of the narrow pulses generated when the key is depressed are used to generate the encoded binary Define signals associated with each key depression ■ Display character information. .

Die Arbeitsweise der Schaltung 22 wird nun im einzelnen erläutert. Das OR-Gatter 13 erzeugt ein Signal entsprechend einer logischen 1 zu einer Taktzeit der Phase 2 bei einer logischen 1, die von der Keine-Taste-Schaltung 11, der Vielfach-Tasten-Schaltung 12 oder dem Character-Übertragungssignal stammt, das von der Steuerschaltung 6 gemäß Figur 1 verfügbar ist. Zur gleichen Phase 2-Taktzeit erzeugt das AND-Gatter 28 ein Ausgangssignal mit einer logischen 1 bei einer logischen 1 auf dem Leiter 14 und dem Auftreten des Zeitsteuerimpulses auf der Leitung 23. Die logische 1 wird in dem Inverter 26 an seinem- Ausgang in eine logische 0 umgewandelt, um der vier Transistoren aufweisenden Signalgeneratorschaltung 24 zugeführt zu werden, die eine logische 1 auf der Rückstelleitung 9 zur Phase 1-Taktzeit erzeugt. Die Erzeugung des Rückstellimpulses während der Taktzeit der Phase 1 ist in den Wellenformen gemäß Figur 2 dargestellt.The operation of the circuit 22 will now be explained in detail. The OR gate 13 generates a signal corresponding to a logical 1 at a clock time of phase 2 in the case of a logical 1, which is determined by the No key circuit 11, the multiple key circuit 12 or the character transmission signal originating from the control circuit 6 according to Figure 1 is available. At the same phase 2 cycle time the AND gate 28 generates an output signal with a logic 1 in the event of a logical 1 on conductor 14 and the occurrence of the Timing pulse on line 23. The logic 1 is converted in the inverter 26 at its output into a logic 0, to be fed to the four transistor signal generator circuit 24 having a logic 1 on the reset line 9 generated at phase 1 cycle time. The generation of the reset pulse during the phase 1 clock time is in the waveforms shown in FIG.

Wenn sich das zuerst erzeugte Schriftzeichen in dem Zwischenregister 15 befindet, die Gatter 8 geschlossen sind und das Eingangsregister zurückgestellt ist, dann steuern die Gatter 6 das nächste Schriftzeichen in das Eingangsregister 7 zur Bewertung. Wenn unter diesen Umständen die Information im Register 7 für gültig ermittelt wird, dann verschwindet das Befähigungssignal und die Eingangsgatter 6 werden geschlossen. Da die übertragungs-If the character generated first is in the intermediate register 15, the gates 8 are closed and the input register is reset, then the gates 6 control the next Characters in the input register 7 for evaluation. If under these circumstances the information in register 7 is valid is determined, the enable signal and disappears the input gates 6 are closed. Since the transmission

509828/0456509828/0456

gatter 8 geschlossen sind, kommt es zu keiner Störung der Daten im Register 7 mit den Daten, die vorher in dem Zwischenregister 15 gespeichert waren. Auf das Speichern von Daten im Register 15 hin wird im Kästchen 16 ein Signal entwickelt, das ein vorhandenes Schriftzeichen anzeigt. Dies kann ein Flip-Flop sein, das auf das Einbringen eines Schriftzeichens in das Register 15 hin eingestellt wird. Wie noch beschrieben werden wird, wird die Ausgangsgröße des Zeichen-vorhanden-Kästchens 16 mit einer logischen 1 dazu verwendet, dem Drucker 25 zu signalisieren, daß die Character-Information fertig ist, urn vom Puffer 44 zum Drucker für eine Verarbeitung übertragen zu werden. Unter diesen Umständen wird die im Register 15 gespeicherte Information verfügbar gemacht über den Leiter 34 nach einer Verarbeitung in der den Kode ändernden logischen Schaltung 35 unter der Steuerung von einen speziellen Zustand anzeigenden Eingangssignalen auf dem Leiter 4. Die Übertragungsgatter 34 sind normalerweise beim Fehlen eines Befähigungssignales auf dem Leiter 38 geschlossen und verhindern die weitere Applikation der im Zwischenregister 15 gespeicherten Characterdaten und soweit sie in der logischen Schaltung 35 modifiziert werden, daß sie der Dätensammelleitung 30 mittels des Schieberegister 40, des AND-Gat.ters 43 und des Bitpuffers 44 zugeführt werden. Die Gatterschaltung 37 empfängt den 7 Bit umfassenden Character-Kode von der logischen Schaltung 35 und ein Start-, Stop- und Paritätsbit in der Form eines Signals entsprechend einer logischen 0, einer logischen 1 bzw. einer logischen 0 von einzelnen Spannungsquellen. Sie steuert diese Signale parallel als ein 10 Bit ASCII-Kode zum Register 40 und unter der Steuerung von Signalen aus dem AND-Gatter 50. Während die Übertragungsgatter 37 gesperrt bleiben, zirkuliert die Information vom Zwischenregister 15, die vorher in dem dynamischen Reihenschieberegister 40 gespeichert war, in Serienbitform, wie es durch die Rückkopplungsleitung 41 angedeutet ist. Beim Auftreten eines prüfenden Abtastsignals (Sampling Strobe signal), das durch die Signale auf der Leitung 42 vom Drucker 25 festgelegt wird, spricht das AND-Gatter 43 auf das bestimmte Bit an, das am Ausgang des Schieberegisters 40 während der Zeit des. prüfenden Abtastsignals auftritt, um den Zustand des Bitpuffers 44gate 8 are closed, there is no disturbance of the data in register 7 with the data that were previously stored in intermediate register 15. The saving of data in register 15 towards a signal is developed in box 16 that an existing Indicates characters. This can be a flip-flop which is set to the introduction of a character in the register 15 will. As will be described, the output of the character-present box 16 becomes a logical one 1 is used to signal the printer 25 that the character information is ready to move from the buffer 44 to the printer to be transferred for processing. Under these circumstances, the information stored in register 15 becomes available made over the conductor 34 after processing in the den Code changing logic circuit 35 under the control of Input signals indicating a particular condition on conductor 4. The transmission gates 34 are normally in the absence a qualification signal on the conductor 38 closed and prevent the further application of the character data stored in the intermediate register 15 and to the extent that they are in the logic circuit 35 are modified so that they are the data bus 30 by means of the shift register 40, the AND gate 43 and the bit buffer 44 are fed. The gate circuit 37 receives the 7-bit character code from the logic circuit 35 and a start, stop and parity bit in the form of a signal corresponding to a logic 0, a logic 1 and a logic, respectively 0 from individual voltage sources. It controls these signals in parallel as a 10 bit ASCII code to register 40 and under the control of signals from AND gate 50. While transmission gates 37 remain disabled, information circulates from intermediate register 15 previously stored in dynamic row shift register 40 in serial bit form such as it is indicated by the feedback line 41. When a testing strobe signal occurs, this is determined by the signals on line 42 from printer 25 the AND gate 43 responds to the specific bit, which occurs at the output of the shift register 40 during the time of the scanning signal to be checked, to the state of the bit buffer 44

509828/0456509828/0456

■für eine Applikation über die Datensammelleitung 30 zum Drukcer zur Verarbeitung einzustellen. Das prüfende Abtastsignal, das auf der Leitung 42 ansteht und zu den 10 Bit-Zeiten des im Register 40 zirkulierenden Schriftzeichens gehört, steuert die Übertragung der Daten bzw. Information.■ for an application via the data bus line 30 to the printer to discontinue processing. The checking scan signal that is present on line 42 and at the 10 bit times of the in the register 40 circulating characters controls the transmission the data or information.

Figur 2 stellt graphisch die relative Zeitsteuerung der Taktimpulse für die Phase 1 und Phase 2, die durch den Drucker 25 auf den Leitern 39 und 49 entwickelt werden, sowie die System-Steuerimpulse dar, die auf dem Leiter 36 entwickelt werden. Weiterhin ist ein Beispiel eines Rückstellsignales oder Rückstellimpulses gezeigt, der auf dem Leiter 9 während des -der Phase 1 entsprechenden Abschnittes eines System-Steuerimpulses entwickelt wird, der von einem auf dem Leiter 14 entwickelten Signal abhängig ist, welches anzeigt, daß ein gültiges Schriftzeichen am Ausgang des Eingangsregisters 7 festgestellt oder daß ein gültiges Schriftzeichen von dem Register 7 zum Zwischenregister 15 übertragen worden ist.Figure 2 graphically depicts the relative timing of the clock pulses for phase 1 and phase 2 developed by printer 25 on conductors 39 and 49 and the system control pulses which are developed on the conductor 36. Also is an example of a reset signal or reset pulse shown on the conductor 9 during the phase 1 corresponding A portion of a system control pulse is developed which is dependent on a signal developed on conductor 14, which indicates that a valid character has been detected at the output of the input register 7 or that a valid character from register 7 to intermediate register 15 has been.

Figur 3 stellt graphisch ein Zeichen-vorhanden-Signal, das durch Schaltung 16 (Figur 3a) entwickelt wird, und die Relation eines Abtastbefähigungssignais dazu dar, das auf dem Leiter 31 entwikkelt wird.Figure 3 graphically depicts a character-present signal through Circuit 16 (Figure 3a) is developed and the relation of a scan enable signal developed on conductor 31 thereto will.

Figur 4 stellt graphisch dar, wie die Character-Information aus dem Schieberegister 40 in den Bitpuffer 44 gegeben wird für eine Applikation zum Drucker 25 über die Datensammelleitung 30, um ein Drucken der Schriftzeichen und die Ausführung der zugehörigen Steuerfunktion zu bewirken.Figure 4 graphically shows how the character information is made the shift register 40 in the bit buffer 44 is given for an application to the printer 25 via the data bus 30 to to cause the characters to be printed and the associated control function to be carried out.

Figur 4 zeigt auch die zeitliche Relation zwischen den prüfenden Abtastimpulsen, die auf dem Leiter 42 verfügbar sind, und den System-Steuerimpulsen, die auf dem Leiter J>6 verfügbar sind für verschiedene Gharacter-Bit-Zeiten. Wenn der Drucker 25 das letzte Bit aufnimmt, das zu dem Schriftzeichen gehört, das zuletzt in dem Schieberegister 40 zirkuliert, wird ein Abtast-Befähigungs-Figure 4 also shows the temporal relationship between the test strobe pulses available on conductor 42 and the system control pulses available on conductor J> 6 for different character bit times. When the printer 25 picks up the last bit belonging to the character that last circulated in the shift register 40, a scan enable

509828/045 6509828/045 6

signal mit einer logischen 1 durch den Drucker 25 auf dem Leiter 31 entwickelt. Für diese Zeit sei angenommen, daß ein Signal mit einer logischen 1 auch auf dem Leiter 45 besteht. Unter diesen Umständen zeigt ein Signal mit einer logischen 1 von der Anordnung 16 an, daß im Register 15 ein Schriftzeichen vorhanden ist. Diese logische 1 signalisiert dem Drucker, daß ein weiteres Schriftzeichen in dem Zwischenspeicher-Register 15 bereit ist, zum Drucker übertragen zu werden. Das einer logischen 1 entsprechende Signal auf dem Leiter 46 wird in dem Flip-Flop 48 gespeichert, bis der nächste Timing-Impuls auf dem Leiter 36 verfügbar ist. Das AMD-Gatter 50 spricht auf die Ausgangsgröße des Flip-Flop 48 und den Timing-Impuls auf dem Leiter 36 an, um dem Übertragungsgatter 37 über den Leiter 38 ein Ansteuersignal zuzuführen, um die in dem Register 15 gespeicherten Daten, wie sie durch die logische Schältung 35 iⁿ paralleler Form modifiziert sind, zu dem die Parallelform in eine Serienform umwandelnden dynamischen Schieberegister 40 zu übertragen, wo die Information in Serien-Bit-Form zirkuliert, wie es vorstehend bereits erläutert wurde. Die prüfenden Abtastsignale, die auf dem Leiter 42 bestehen, führen nun die entsprechenden Bits des im Register 40 zirkulierenden Schriftzeichens über den Bitpuffer 44 der Datensammelleitung 30 zu, um durch den Drucker 25 benutzt zu werden. Die Applikation der im Register 40 gespeicherten Daten an den Drucker 25 setzt sich fort, wie es vorstehend beschrieben wurde, bis das zum 10. Characterbit gehörige prüfende Abtastsignal auftritt, woraufhin das Ausgangsregister durch das Abtast-Befähigungssignal auf dem Leiter 31 gelöscht wird. Das Übertragungsgatter 37 war nur lange genug geöffnet, um eine übertragung der Daten bzw. Informationen von dem Zwischenregister zum Schieberegister 40 zu gestatten. Das Register 40 muß die nächste öffnung der Gatter 37 unter der Steuerung von Signalen auf dem Leiter 38 abwarten, bevor dem Drucker die nächsten Characterdaten zur Verfügung gestellt werden.signal with a logic 1 developed by printer 25 on conductor 31. For this time it is assumed that a signal with a logical 1 also exists on conductor 45. Under these circumstances, a logic 1 signal from array 16 indicates that register 15 contains a character. This logical 1 signals to the printer that another character in the buffer register 15 is ready to be transferred to the printer. The signal on conductor 46 corresponding to a logic 1 is stored in flip-flop 48 until the next timing pulse on conductor 36 is available. The AMD gate 50 responds to the output of the flip-flop 48 and the timing pulse on the conductor 36 in order to supply the transmission gate 37 via the conductor 38 with a drive signal to control the data stored in the register 15 as indicated by the logical peeling Tung 35 are modified i ⁿ parallel form to which to transfer the parallel form in a serial form converting dynamic shift register 40, where the information in serial-bit form circulated, as already explained above. The checking scan signals which exist on conductor 42 now feed the corresponding bits of the character circulating in register 40 via bit buffer 44 to data bus 30 in order to be used by printer 25. The application of the data stored in register 40 to printer 25 continues, as described above, until the checking scan signal associated with the 10th character bit occurs, whereupon the output register is cleared by the scan enable signal on conductor 31. The transfer gate 37 was only open long enough to allow the data or information to be transferred from the intermediate register to the shift register 40. The register 40 must wait for the next opening of the gates 37 under the control of signals on the conductor 38 before the next character data are made available to the printer.

Figur 5 stellt graphisch die relative Zeitsteuerung bzw. das Timing der System-Steuerimpulse dar, die durch den Drucker 25 entwickelt werden, und das Ansprechverhalten der Eingangsgatter 6,FIG. 5 graphically depicts the relative timing of the system control pulses generated by printer 25 are developed, and the response of the input gates 6,

509828/0456509828/0456

■ - 19 -■ - 19 -

der Eingangs- und Zwischenregister 7 und 15 und des Schieberegisters hO auf ein Ausgangssignal, das durch das Tastenfeld 1 erzeugt wird. In einem bestimmten Ausführungsbeispiel hatten die Zeitsteuerimpulse eine Dauer von 10 Mikrosekunden und traten mit einer periodischen Geschwindigkeit von 10 000 Impulsen pro Sekunde auf.the input and intermediate registers 7 and 15 and the shift register hO to an output signal which is generated by the keypad 1. In a particular embodiment, the timing pulses were 10 microseconds in duration and occurred at a periodic rate of 10,000 pulses per second.

509828/0456509828/0456

Claims (1)

- 20 Patentansprüche - 20 claims 1.) Datenübertragungseinrichtung zur Einfügung zwischen einem. Datenverarbeiter und einer Datenquelle, die intermittierend Daten in kodierten Impulsgruppen bei variierenden Zeitinterva'llen und in gelegentlich überlappender Relation liefert und ein erstes Datenregister, ein zweites Datenregister, eine erste Ansteuervorrichtung, die zwischen den Eingang des ersten Registers und die Datenquelle geschaltet ist, und eine zweite Ansteuervorrichtung umfaßt, die zwischen den Eingang des zweiten Registers und das erste Register geschaltet ist, dadurch gekennzeichnet , daß eine überwachungsschaltung mit dem ersten Datenregister verbunden ist und auf das Vorhandensein eines Referenzzustandes oder auf eine ein einzelnes gültiges Signal darstellende Kodegruppe in dem ersten Register anspricht, um der ersten Ansteuervorrichtung ein Signal zuzuführen, das eine weitere darüber erfolgende Übertragung abschaltet.1.) Data transmission device for insertion between a. Data processor and a data source, the intermittent data in coded pulse groups with varying time intervals and supplies in occasionally overlapping relation and a first data register, a second data register, a first control device, which is connected between the input of the first register and the data source, and a second control device, which is connected between the input of the second register and the first register, characterized in that a monitoring circuit is connected to the first data register and for the presence of a reference state or for a code group representing a single valid signal in the first register responds to the first control device to supply a signal that switches off any further transmission taking place over it. 2. Datenübertragungseinrichtung nach Anspruch 1, dadurch gekennzeichnet , daß ferner eine zweite überwachungsschaltung vorgesehen ist, die auf den Inhalt des zweiten Datenregisters anspricht, um die Übertragung durch die erste Ansteuervorrichtung wieder herzustellen.2. Data transmission device according to claim 1, characterized in that there is also a second monitoring circuit is provided, which is responsive to the content of the second data register to the transmission by the restore the first control device. 3. Datenübertragungseinrichtung nach Anspruch 2, dadurch gekennzeichnet , daß eine dritte Ansteuervorrichtung zur Lieferung von Signalen vom Ausgang des zweiten Datenregisters angeschlossen ist und die Signale der zweiten überwachungsschaltung derart verbindbar sind, daß die dritte Ansteuervorrichtung in ihren Übertragungszustand bringbar ist, das zweite Register gelöscht wird, die zweite Ansteuervorrichtung in ihren Übertragungszustand gebracht ist, das erste Datenregister gelöscht wird und anschließend die erste Ansteuervorrichtung wieder in ihren Übertragungszustand gebracht wird.3. Data transmission device according to claim 2, characterized in that a third control device for supplying signals from the output of the second data register and the signals of the second Monitoring circuit can be connected in such a way that the third Control device can be brought into its transmission state, the second register is cleared, the second control device is brought into its transmission state, the first data register is deleted and then the first control device is brought back into its transmission state. 509828/0456509828/0456 -.21 --.21 - h. Datenubertragungseinriclitung nach Anspruch. 3j dadurch ge kenn zeich, net , daß eine Zeitsteuersignalquelle vorgesehen ist, die Impulse mit einer wesentlich längeren Periode liefert als das normale Intervall zwischen aufeinanderfolgenden Signalgruppen von der Datenquelle, und diese das System steuernden Impulse der Steuerschaltung für die ersten und zweiten Ansteuervorriciitungen aufdrückbar sind. H. Data transmission device according to claim. 3j characterized in that a timing signal source is provided which supplies pulses with a substantially longer period than the normal interval between successive signal groups from the data source, and these system-controlling pulses of the control circuit for the first and second drive devices can be impressed. 5· Datenübertragungseinrichtung nach. Anspruch ¹J, dadurch gekennzeichnet , daß die Datenquelle ein Tastenfeld und der Datenverarbeiter ein Drucker ist.5 · Data transmission facility according to. Claim ¹ J, characterized in that the data source is a keypad and the data processor is a printer. 6. Datenübertragungseinrichtung nach Anspruch 4, dadurch g e k e η η ζ eic h η e t , daß Impulse, die die Daten von der Quelle darsteilen, 10 Mikrosekunden nicht wesentlich überschreiten und die Periode dieser das System steuernden Impulse nicht kürzer als im wesentlichen 100 Mikrosekunden ist.6. Data transmission device according to claim 4, characterized in that g e k e η η ζ eic h η e t that pulses that the data from the source, 10 microseconds does not matter and the period of these system control pulses not less than substantially 100 microseconds is. 7. Datenübertragungseinrichtung nach Anspruch 4, dadurch gekennzeichnet , daß das erste Datenregister gelöscht und der ühertragungszustand durch die erste Ansteuervorrichtung hergestellt ist bei dem zweiten System-Steuerimpuls, der nach dem Auftreten einer aufgenommenen Eingangsdatengruppe auftritt.7. Data transmission device according to claim 4, characterized in that the first data register deleted and the transmission status is established by the first control device at the second system control pulse, which occurs after the occurrence of a recorded input data group. 5 0 9 8 2 8/04565 0 9 8 2 8/0456 L e e r s e i t eL e r s e i t e