DE2447844A1 - Monitor lamp driving circuit for telecommunication display - has panel which consists of integrated circuitry which drives a display lamp in two flashing and one static modes - Google Patents

Abstract

The monitor lamp driving circuit is for use in telecommunication monitor panel equipment, and consists of integrated circuitry, which can drive the display lamp in several useful modes. Integrated circuit logic NAND gates are used. The circuit is required to light a display lamp in a fast flashing mode when a fault occurs, steadily after a test switch is closed, and the fault remains, in a slow flashing mode when the fault is cleared, and to extinguish the lamp which the test switch is opened. This is achieved by applying fast and slow clock signals (T1, T2) to NAND gates (G5, G6) the other inputs of which are suppled from a flip-flop consisting of two further NAND gates (G1, G2). The flip-flop is driven by the appearance of a fault condition into a state which gates the fast clock pulses on to the base of a transistor (TS) which then flashes the lamp. A test switch input (Q) reverses the flip-flop state and leaves the lamp lit. The clearance of the fault gates through slow clock (T2) and flashes the lamp slowly, whilst the removal of the test switch input (Q) extinguishes the lamp if the fault is cleared.

Description

Anordnung zur Steuerung von Alarmanzeigelampen in einem zentralen Anzeigefeld für Betriebsüberwachung von Nachrichtenübertragungssystemen Zusatz 1 935 612 Das Hauptpatent betrifft eine elektronische Anordnung zur Steuerung von Alarmanzeigelampen in einem zentralen Anzeigefeld für Nachrichtenübertragungssysteme, bei der jede mögliche Störung durch einen Überwachungsempfänger auswertbar ist, der einrtn Alarmkontakt beim Auftreten einer Störung gegen Erde schiesst und bei der für jede mögliche Störung eine Anzeigelampe vorgesehen ist, die derart gesteuert ist, dass bei BoginzS der Störung und Schliessen des Alarmkontakts die Lampe zu flackern anfängt, beim Drücken einer Quittierungstaste die Lampe stetig brennt, beim Ende der Störung und Öffnen de Alarmkontakts die Lampe wieder flackert und beim weiteren Dicken der Quittierungstaste (Quittierung des Störungsendes) dis Lampe erlischt, wobei die Steueranordnung aus einem Lampentriansistor, dessen Emitter mit dem Erdpotential entgegengesetzten Po der Versorgungsspannung, dessen Kollektor über die An:eigelampe mit Erdpotential und dessen Basis über einen Basivorwiderstand mit dem Alarmkontakt verbunden ist, und aus einem elektronischen Quittierungsspeicher besteht, der über einen elektronischen Umschalter einen Taktgeber derart steuert, dqss in seiner Ruhelage ein kurzschliessender Taktgeberausgang im Rhythmus der Blinkfrequenz den Basisstromkreis des Lampe transistors kurzschliesst und die brennende Lampe periodisch zum Erlöschen bringt, während in seinem angeregten Zustand ein stromliefernder Taktgeberausgang im Rhythmus der Blnkfrequenz der Basis des Lampentransistors bei offenem Alarmkontakt einen Steuerstrom zuführt und die Lampe periodisch zum Aufleuchten bringt, wobei der Quittierungsspeicher vom Alarmkontakt und von einer Quittierungstaste derart gesteuert ist, dass bei offenem Alarmkontakt der Quittierungsspeicher durch die Quittierulngstaste nur in seine Ruhelage und bei geschlossenem Alarmkontakt nur in seine angeregte Lage gebracht werden kann und der Quittierungsspeicher aus zwei Nand-Gattern besteht, deren Ausgänge zu einem der beiden Eingänge des komplementären Gatters zlyrückgekoppelt sind und deren andere Eingänge Setzeingänge sind, üer die der Zustand des Speichers durch Anlegen kurzer O-Impulse bestimmt wird, wobei die Setzeingänge ausserhalb der SetWzeit den Zustand 1 haben können. Arrangement for the control of alarm indicator lamps in a central Display panel for operational monitoring of communication systems, addendum 1 935 612 The main patent relates to an electronic arrangement for controlling Alarm indicator lamps in a central display panel for communication systems, in which every possible fault can be evaluated by a monitoring receiver, the one alarm contact shoots against earth when a fault occurs and with an indicator lamp is provided for every possible malfunction, which is controlled in this way is that at BoginzS the malfunction and closing of the alarm contact the lamp starts to flicker, when you press an acknowledgment button, the lamp lights steadily, at the end of the fault and opening de alarm contact the lamp again flickers and when the acknowledgment button is pressed again (acknowledgment of the end of the fault) dis lamp goes out, the control arrangement consisting of a lamp triansistor whose Emitter with the opposite ground potential Po of the supply voltage, whose Collector via the on-line lamp with earth potential and its base via a basic series resistor is connected to the alarm contact, and from an electronic acknowledgment memory exists, which controls a clock generator via an electronic switch in such a way that dqss in its rest position a short-circuiting clock output in the rhythm of the flashing frequency the base circuit of the lamp transistor short-circuits and the burning lamp periodically extinguishes, while in its excited state a current-supplying Clock output at the rhythm of the flashing frequency of the base of the lamp transistor supplies a control current to an open alarm contact and the lamp lights up periodically brings, the acknowledgment memory from the alarm contact and from an acknowledgment button is controlled in such a way that the acknowledgment memory through when the alarm contact is open the acknowledgment button is only in its rest position and when the alarm contact is closed can only be brought into its excited position and the acknowledgment memory off consists of two NAND gates whose outputs are complementary to one of the two inputs Gatters are fed back and whose other inputs are set inputs, via the the state of the memory is determined by applying short 0-pulses, whereby the Set inputs outside the SetWzeit can have the state 1.

Der elektronische Umschalter der Anordnung nach dem Haupt patent besteht aus der Gegentaktschaltung zweier Transistoren (Ttl und Tt2), deren Basisanschlüsse mit dem Ausgang des Quittierungsspeichers, deren Kollektoranschlüsse über einen SpazpXnungsteiler mit der Basis des Lampentransistors und deren Emitter mit dem Ausgang des schnellen bzw. langsamen Taktgebers verbunden sind. Beim Einsatz eines aus integrierten Digitalgattern aufgebauten Quittierungsspeichers, wie er im Haulptpatent beschrieben ist, ergeben sich Anpassungsschwierigkeiten zwischen dem integrierten Quittierungsspeicher und dem nicht integrierten Umschalter.The electronic switch of the arrangement according to the main patent consists from the push-pull circuit of two transistors (Ttl and Tt2), their base connections with the output of the acknowledgment memory, whose collector connections have a Voltage divider with the base of the lamp transistor and its emitter with the Output of the fast or slow clock are connected. When using a Acknowledgment memory built up from integrated digital gates, as described in the Haulpt patent is described, there are adjustment difficulties between the integrated Acknowledgment memory and the non-integrated switch.

Bei einer modernen Lösung aus einem Guss mit Verwendung von möglichst nur integrierten Bausteinen, ist es sinnvoll, auch den elektronischen Umschalter aus integrierten Digitalgattern aufubauen.With a modern solution from a single source with the use of if possible only integrated building blocks, it makes sense to also use the electronic switch build from integrated digital gates.

Das Ziel dieser Erfindung ist es, die Anordnung nach dem Hauptpatent so auszubilden, dass der Quittierungsspeicher und der elelstroniJche Umschalter aus gleichen integrierten Digitalgattern besteht.The aim of this invention is the arrangement according to the main patent to be designed in such a way that the acknowledgment memory and the electronic switch consists of the same integrated digital gates.

Erf;ndungsgemäss ist die Anordnung dadurch gekennzeichnet, das zwei zur Taktverarbeitung bestimmte Gatter vorgesehen sind, von denen das erste von einem ersten Taktgeber und dem ersten Ausgang des Quittierungsspeichers und das zweite von einem zweiten Taktgeber mit kleinerer Taktfrequenz und dem komplementären zweiten Ausgang des Quittierungsspeichers gesteuert wird, dass der Ausgang des ersten Gatters mit dem einen Eingang eines Hilfsgatters verbunden ist, dessen zweiter Eingang vom zugehörigen Alarmkontakt gesteuert wird und dass die Ausgänge des Hilfsgatters und des zweiten Gatters übr je einen Widerstand mit der Basis des Lampentransistors verbunden sind.According to the invention, the arrangement is characterized in that the two intended for clock processing certain gates are of those the first of a first clock generator and the first output of the acknowledgment memory and the second of a second clock with lower clock frequency and the complementary second output of the acknowledgment memory is controlled that the output of the first Gate is connected to one input of an auxiliary gate, the second input of which is controlled by the associated alarm contact and that the outputs of the auxiliary gate and the second gate has a resistor connected to the base of the lamp transistor are connected.

Ein Ausführungsbeispiel der Erfindung zeigt die Figur.The figure shows an embodiment of the invention.

Die Gatter G1 und G2 bilden den Quittierungsspeicher, der über die Steuerungs-Gatter G 3 und G4 von dem Quittierimpuls an der Klemme Q oder vom Potential des Meldeeingangs E gesteuert wird. Die Wirkungsweise dieses Teils der Anordnung ist die gleiche wie im Hauptpatent.The gates G1 and G2 form the acknowledgment memory, which is via the Control gates G 3 and G4 from the acknowledgment pulse at terminal Q or from the potential of the message input E is controlled. The operation of this part of the arrangement is the same as in the main patent.

G5 und G6 sind ein erstes und zweites Taktgatter, G7 das Hilfsgatter. Alle Gatter sind Nand-Gatter.G5 and G6 are first and second clock gates, G7 the auxiliary gate. All gates are NAND gates.

Die Wirkungsweise der Anordnung ist folgende: Im storungs£reien Zustand herrscht am Ausgang Afl des Quittiog rungsspeichers der Zustand 1, am Augsgang A2 der Zustand 0, am Ausgang des Taktgatters G6 der Zustand 1, am Meldeeingang E dr Zustand 0 und am Ausgang des Hilfsgatters G7 der Zustand 1.The mode of operation of the arrangement is as follows: In the trouble-free condition the status at output Afl of the acknowledgment memory is 1, at output A2 the state 0, am The output of the clock gate G6 is 1 at the message input E dr state 0 and state 1 at the output of auxiliary gate G7.

Dlbr Lampentransistor Ts erhält keinen Basisstrom und die Lampe leuchtet nicht.Dlbr lamp transistor Ts receives no base current and the lamp lights up not.

Tritt eine Störung auf, so erhält der Melde eingang E den Zustand 1. Das Taktgatter G5 folgt dem schnellen Takt seines Eingangs Tt, weil sein zweiter Eingang von Al den Zustand 1 hat. Das Hilfsgatter G7 folgt dem Ausgangs takt des ersten Taktgatters G5, weil sein zweiter Eingang von E den Zustand 1 hat. Über den Widerstand R2 erhält der Lampentransistor im Rhythmus des schnellen Taktes Basisstrom und die Lampe flackert schnell.If a fault occurs, the message input E receives the status 1. The clock gate G5 follows the fast clock of its input Tt because its second Input from Al has the state 1. The auxiliary gate G7 follows the output clock of the first clock gate G5, because its second input of E has the state 1. On the Resistor R2 receives the lamp transistor in the rhythm of the fast clock base current and the lamp flickers quickly.

Nsch dem Quittieren durch Anlegen einer 1 an die Klemme Q kippt der Quittierungsspeicher um; sein Ausgang At erhält den Zustand 0 und sein Ausgang A2 den Zustand 1. Der Ausgang des Ta,ktgatters G5 erhält den Zustand 1, damit erhält der Ausgang des Hilfsgatters G7 den Zustand 0. Das zweite Taktgatter G6 kann jetzt dem langsamen Takt folgen. Der Lampentransistor erhält über R2 dauernd Basisstrom und über Rt zusätzlich einen getakteten Basisstrom. Die Lampe leuchtet stetig.After the acknowledgment by applying a 1 to terminal Q, the toggles Acknowledgment memory to; its output At receives the state 0 and its output A2 the state 1. The output of the Ta, ktgatters G5 receives the state 1, thus receives the output of the auxiliary gate G7 has the state 0. The second clock gate G6 can now follow the slow beat. The lamp transistor constantly receives base current via R2 and a clocked base current via Rt. The lamp lights steadily.

Wqnn die Störung beendet ist und der Alarmkontakt geöffnet wl,,rd, erhält der Meldeeingang E wieder eine 0. Der Ausgang des Hilfsgatters G7 erhält eine 1, der Lampentransistor erhält nur vom zweiten Taktgatter G6 über Rt einen getakteten Basisstrom und flackert im langsamen Rhythmus.If the fault has ended and the alarm contact is open, the message input E receives a 0. The output of the auxiliary gate G7 receives a 1, the lamp transistor receives only from the second clock gate G6 via Rt a clocked base current and flickers in a slow rhythm.

Nach abermaligem Quittieren über das Steuergatter G3 kippt der Quittierungsspeicher in seine Ruhelage und die Lampe erlischt.After another acknowledgment via control gate G3, the acknowledgment memory flips over into its rest position and the lamp goes out.

Claims (1)

patentanspruch patent claim Elektronische Anordnung zur Steuerung von Alarmanzeigelampen in einem zentralen Anzeigefeld für Nachrichtenübertragungssysteme, bei der jede mögliche Störung durch einen Überwachungsempfänger auswertbar ist, der einen Alarmkontakt beim Auftreten einer Störung gegen Erde schliesst und bei der für jede mögliche Störung eine Anzeigelampe vorgesehen ist, die derart gesteuert ist, dass bei Beginn der Störung und Schliessen des Alarmkontakts die Lampe zu flackern anfängt, beim Drücken einer Quittierungstaste die Lampe stetig brennt, beim Ende der Störung und Öffnen des Alarmkontakts die Lampe wieder flackert und beim weiteren Drücken der Quittierungstaste (Quittierung des Störungsendes) die Lampe erlischt, wobei die Steueranordnujng aus einem Lampentransistor, dessen Emitter mit dem dem Erdpotential entgegengesetzten Pol der Versorgungsspannung, dessen Kollektor über die Anzeigelampe mit Erdpotential und dessen Basis über einen Basisvorwiderstand mit dem Alarmkontakt verbunden ist, und aus einem elektronischen Quittierungsspeicher besteht, der über einen elektronischen Umschalter einer Taktgeber derart steuert, dass in seiner Ruhelage ein kurzs«;hliessender Taktgeberausgang im Rhythmus der Blinkfrequenz den BasisstromIreis des Lampentransistors Siurzschliesst und die brennende Lampe periodique zum Erlöschen brint, während in seinem angeregten Zustand ein stromliefernder Taktberausgang im Rhythmus der Blinkfroquenz der Basis des Lampentrausisors bei offenem Alarmkontakt einen Steuerstrom zuführt und die Lampe periodisch zum Aufleuchten bringt, der Quittierunsspeicher vom Alarmkontakt und von einer Quittierungstaste derart gesteuert ist, dass bei offenem Alarmkontakt der Quittierungsspeicher durch die Quittierungstaste nur in seine Ruhelage und bei geschlossenem Alarmkontakt nur in seine angeregte Lage gebracht werden kann und der Quittierungsspeicher aus zwei Nand-Gattern besteht, deren Ausgänge zu einem der beiden Eingänge des komplementären Gatters zurückgekoppelt sind und deren andere Eingänge Setzeingänge sind, über die der Zustand des Speichers durch Anlegen kurzer O-Impulse bestimmt wird, wobei die Setzeingänge ausserhalb der Setzzeit den Zustand 1 haben nach Patent 1 935 612, dadurch gekennzeichnet, dass zwei zur Taktverarbeitung bestimmte Gatter vorgesehen sind, von denen das erste (G5) von einem ersten Taktgeber (T1) und dem ersten Ausgang (A1) des Quittierungsspeichers und das zweite (G6) von einem zweiten Taktgeber (T2) mit kleiner Taktfrequenz und dem komplementären zweiten Ausgang (A2) des Quittierungsspeichers gesteuert wird, dass der Ausgang des ersten Gatters mit dem einen Eingang eines Hilfsgatters (G7) verbunden ist, dessen zweiter Eingang vom zugehörigen Ale,rmkontakt (E) gesteuert wird und dass die Ausgänge des Hilfsgatters und des zweiten Gatters über je einen Widerstand (R2 bzw. R1) mit der Basis des Lampentransistors (Ts) verbunden sind.Electronic arrangement for controlling alarm indicator lamps in one central display field for communication systems, where every possible Disturbance can be evaluated by a monitoring receiver that has an alarm contact in the event of a fault against earth closes and in the case of each possible Disturbance an indicator lamp is provided, which is controlled such that at the beginning the malfunction and closing of the alarm contact the lamp starts to flicker when Pressing an acknowledgment button the lamp lights continuously, at the end of the fault and When the alarm contact is opened, the lamp flickers again and when the button is pressed again Acknowledgment button (acknowledgment of the end of the fault) the lamp goes out, whereby the Steueranordnujng from a lamp transistor, whose emitter with that of the earth potential opposite pole of the supply voltage, the collector of which is via the indicator lamp with earth potential and its base via a base series resistor with the alarm contact is connected, and consists of an electronic acknowledgment memory that is via an electronic switch controls a clock generator in such a way that it is in its rest position a short pulse generator output in the rhythm of the flashing frequency the base current circuit of the lamp transistor Si short-circuits and the burning lamp periodically goes out brint, while in its excited state a current-supplying clock output im The rhythm of the blinking frequency of the base of the lamp comforter with open Alarm contact supplies a control current and the lamp lights up periodically brings the acknowledgment memory from the alarm contact and from an acknowledgment button is controlled in such a way that the acknowledgment memory through when the alarm contact is open the acknowledgment button only in its rest position and only when the alarm contact is closed can be brought into its excited position and the acknowledgment memory of two NAND gates, whose outputs are complementary to one of the two inputs of the Gatters are fed back and the other inputs are set inputs through which the state of the memory is determined by applying short 0-pulses, whereby the Set inputs outside the set time have state 1 according to patent 1 935 612, characterized in that two gates intended for clock processing are provided are, the first of which (G5) from a first clock (T1) and the first output (A1) of the acknowledgment memory and the second (G6) from a second clock (T2) with a low clock frequency and the complementary second output (A2) of the acknowledgment memory is controlled that the output of the first gate with one input of a Auxiliary gate (G7) is connected, whose second input from the associated ale, rmkontakt (E) is controlled and that the outputs of the auxiliary gate and the second gate connected via a resistor (R2 or R1) to the base of the lamp transistor (Ts) are.