DE2440336B2 - Abtasteinrichtung sowie festkoerper- bildaufnahmevorrichtung und speicherschaltung damit - Google Patents

Description

Die Erfindung betrifft eine Abtasteinrichtung gemäß dem Oberbegriff des Anspruchs 1 sowie eine Festkörper-Bildaufnahmevorrichtung und eine Speicherschaltung mit einer solchen Abtasteinrichtung.

Es ist eine auf einem Chip angeordnete Verzögerungsschaltung bekannt (vgl. IBM Technical Disclosure Bulletin. Vol. 14, Nr. 4. September 1971, S. 1082/1083), die aus einem Bezugsspannungs-Generator und einer FET's verwendenden Mehrstufen-Verzögerungsschaltung besteht und bei der eine Ausgangsspannung des Bezugsspannungsgenerators jeder Stufe der mehrstufigen Verzögerungsschaltung so zugeführt wird, daß die Änderung der Verzögerungszeit aufgrund von Teunperaturäiiderungen durch entsprechende Änderung der Ausgangsspannung vom Bezugsspannungsgenerator kompensiert wird. Die Mehrstufen-Verzögerungsschaltung ist so aufgebaut, daß mehrere jeweils aus einem FET-Paar bestehenden Stufen in Kaskadenschaltung reihengcschaltet sind, und daß bei einem FET jeder Stufe der Sourceanschluß mit einer Gleichspannungsquelle und der Gateanschluß mit dem Bezugsspannungsgenerator verbunden sind.

Eine übliche Festkörper· Bildaufnahmevorrichtung hat eine Abtasteinrichtung aus mehreren fotoelektrischen Wandlereinrichtungen, wie z. B. Fotodioden mit pn-Übergang, die in einem linearen oder zweidimensionalen Muster angeordnet sind, Schalteinrichtungen, wie z. B. MOSFET's, um die Ausgangssignale der fotoelektrischen Wandlereinrichtungen wahlweise in eine Ausgangsleitung zu speisen, und ein Schieberegister zur Erzeugung von Impulsen, um die Schalteinrichtungen in einer Zeitfolge zu betätigen. Vorzugsweise sind die einzelnen Bauelemente und die die Festkörper-Bildaufnahmevorrichtung bildenden Schaltungen integriert in der Oberfläche eines Einkristall-Siliziumsubstrates vorgesehen. Eine integrierte Schaltung der Abtasteinrichtung für die Bildaufnahmevorrichtung ist eine Anordnung, bei der mehrere Einheitsschaltungen, deren jede aus vier MOSFET's besteht, so kaskadengeschaltet sind, daß durch Einspeisung von zwei Taktsignalen mit unterschiedlichen Phasen in jede Einheitsschaltung eine

<f

Folge von Impulsen nacheinander von der Einheitsschaltung erhalten werden kann, die um eine den Taktsignalen eigene Verzögerungszeit verschoben sind. Eine derartige Anordnung ist vorteilhaft klein, und ihr Licht- und Energieverbrauch ist gering, während ihre Zuverlässigkeit sehr hoch ist (vgL R.H. Dyck, G. P. W eck le r; »A New Self-Scanned Photodiode Array«, Solid StateTechiL, Bd 14[197I], 7, S. 37-42).

Bei einer derartigen Abtasteinrichtung, wie sie auch in den Fig. 1 bis 3 dargestellt ist, werden mehrere to Takts»»nalfolgen mit unterschiedlichen Phasen an jede der Einheitsschaltungen angelegt, und werden Ausgangssignale, die nacheinander um eine konstante Verzögerungszcit verschoben sind, die einer Zeitsteuerperiode der Taktsignale entspricht, sequentiell oder hintereinander von den Einheitsschaltungen abgegeben. Nachteilig wird dabei durch die Verwendung mehrerer Taktsignalfolgen das Tastverhältnis (Impulsdauer/Impulsperiode) auf unter 50% gesetzt weshalb die Abtasteinrichtung nicht betreibbar wird, wenn die Verzögerung in jeder Einheitsschaltung nicht innerhalb der Impulsdauer beendet ist, d. h., es muß eine Taktsignalfolge an jede Einheitsschaltung angelegt werden, deren Periode mindestens doppelt so lang wie die Verzögerungszeit ist. Wenn die Anstiegs- und Abfallzeiten der Impulse berücksichtigt werden, muß die Periode der Taktsignalfolge praktisch drei- oder viermal so lang wie die Verzögerungszeit sein. Folglich wird unvermeidbar die Frequenz der Ausgangssignale herabgesetzt. Da die Taktsignale durch Str^ukapazitäten differenziert werden, treten bei der bekannten Abtasteinrichtung nachteilig die differenzierten Taktsignale an den Ausgangssigna I-Leitungen als Rauschen auf. wodurch der Rausch- oder Störabstand verschlechtert wird.

Der Leitwert g_m der verwendeten MOSFET's führt also zu einer Beschränkung der verfügbaren Frequenzen des Taktsignals: Wenn die impulsfrequenz zu hoch ist, kann die Einrichtung nicht genau arbeiten, so daß die Eingangsimpulse nicht verschiebbar sind. Folglich beträgt nachteilig die obere Grenze der Betriebsfrequenz höchstens 4-5 MHz.

Es ist zwar grundsätzlich möglich, die obere Grenze der Betriebsfrequenz durch Erhöhung des Leitwertes g_m jedes MOSFET's zu erhöhen, aber in einem derartigen Fall wird die durch den MOSFET eingenommene Fläche größer, so daß nachteilig keine hohe Integrationsdichte möglich ist.

Es ist Aufgabe der Erfindung, eine Schaltung anzugeben, die eine Impulsfolge hoher Frequenz mit hohem Rauschabstand abgibt, wobei die Verzögerungszeit jedes Impulses beliebig verstellbar ist.

Die Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst.

Die Erfindung wird durch die in den Unteransprüchen angegebenen Merkmale vorteilhaft weitergebildet, insbesondere wird eine hohe Integrationsdichte der Abtasteinrichtung dadurch erreicht, daß jede Einheitsschaltung aus MOS-Transistoren, insbesondere MOSFET's, aufgebaut ist.

Eine Festkörper-Bildaufnahmevorrichtung mit einer erfindungsgemäßen Abtasteinrichtung weist vorteilhaft fotoelektrische Wandlereinrichtungen, insbesondere pn-Fotodioden, die entsprechend dem Ausgangsglied vorgesehen sind, und Schalteinrichtungen, die wahlweise entsprechend den Ausgangssignalen des Ausgangsgliedes das Ausgangssignal von den fotoelektrischen Wandlereinrichtungen abnehmen, auf.

Eine Speicherschaltung mit einer erfindungsgemäßen Abtasteinrichtung weist vorteilhaft kapazitive Bauelemente, die entsprechend dem Ausgangsglied angeordnet und zum Schreiben und Lesen von Information geeignet sind, und Schalteinrichtungen auf, d»e entsprechend den Ausgangssignalen des Ausgangsgliedes wahlweise Information in die kapazitiven Bauelemente schreiben und diese Information aus den kapazitiven Bauelementen lesen.

Eine derartige Festkörper-Bildaufnahmevorrichtung und eine derartige Speicherschaltung sind einfach betreibbar und leicht integrierbar.

Die Erfindung gibt also eine Schaltung an, die aus mehret en kaskadegeschalteten Einheitsschaltungen besteht, deren jede zwei Polaritäts-Inverter aufweist, deren jeder zwei MOS-Transistoren enthält und mit Gleichspannung bzw. -strom versorgt ist, wobei jeder Einheitsschaltung Ausgangssignale entnommen werden. Ein zusätzlicher MOS-Transistor ist zwischen die aufeinanderfolgenden Inverter jeder Einheitsschaltung geschaltet und/oder am Ausgang des jeweils nachfolgenden Inverters angeschlossen und zusätzlich mit Gleichspannung bzw. -strom versorgt. Da diese Schaltung die Ausgangssignale nacheinander um die jeder Einheitsschaltung eigene Verzögerungszeit verzögert oder verschoben abgibt, kann nicht nur die Ausgangsfrequenz mindestens doppelt so groß (in der Praxis drei- bis viermal so groß) wie die bekannter Abtasteinrichtungen gemacht werden, weshalb schnelles Abtasten durchführbar ist. sondern es kann auch das durch die Differenzierung der Taktsignale sich ergebende Rauschen so beseitigt werden, daß der Rauschab stand beträchtlich verbessert ist Das heißt, die Ausgangsimpulsfolge braucht keinen konstanten Takt (Zeiteinstellung) aufzuweisen, wenn die in die Abtasteinrichtung eingespeisten Eingangsimpulse einen konstanten Takt besitzen müssen. Folglich muß die Linearität eines Sägezahnsignals, das mit beispielsweise dem Horizontal-Synchronisiersignal synchronisiert ist, für das Abtasten des Elektronenstrahls in einer Bildaufnahmeröhre verwendet wird, nicht in einem idealen Zustand gehalten werden. Das heißt, die kleine Verzerrung in der Linearität des Sägezahnsignals ist vergleichbar mit dem Takt der Ausgangsimpulsfolge von der Festkörper-Abtasteinrichtung. Daraus ergibt sich, daß die Einspeisung von Taktsignalen in die Abtasteinrichtung, die bisher als wesentlich betrachtet wurde, nicht erforderlich ist. Durch den erfindungsge mäßen Schaltungsaufbau kann außerdem vorteilhaft die Verzögerungszeit von Abtastsignalen, die von entsprechenden Einheitsschaltungen aogegeben werden, durch Ändern der Amplitude der dem fünften MOS-Transistor gegebenenfalls dem sechsten MOS-Transistor zugeführten Gleichspannung in weiten Bereichen gesteuert oder eingestellt werden, da die Amplitudenänderung eine entsprechende Änderung der Leitfähigkeit dieser MOS-Transistoren hervorruft.

Durch die Schaltung gemäß der Erfindung kann also vorteilhaft eine Impulsfolge hoher Frequenz erhalten werden, und kann der Rausch- oder Störabstand erheblich verbessert werden.

Nachfolgend wird die Erfindung anhand der Zeichnung näher erläutert. Es zeigt

F i g. 1 ein Blockschaltbild einer Festkörper-Bild aufnahmevorrichtung,

F i g. 2 ein Schaltbild einer Festkörper-Bildaufnahme vorrichtung mit einer herkömmlichen Abtasteinrichtung,

F i g. 3 ein Takt- oder Zeiteinstellungsdiagramm zur Erläuterung des Betriebs der in der F i g. 2 dargestellten Abtasteinrichtung,

F i g. 4 ein Schaltbild einer Festkörper-Bildaufnahmevorrichtung mit einer anderen Abtasteinrichtung,

Fig.5 ein Takt- oder Zeiteinstellungsdiagramm zur Erläuterung des Betriebs der in der F i g. 4 dargestellten Abtasteinrichtung,

F i g. 6 eine Kennlinie der in der F i g. 4 dargestellten Abtasteinrichtung,

Fi g. 7 ein Schaltbild einer Festkörper-Bildaufnahmevorrichtung, die eine Abtasteinrichtung gemäß einem Ausführungsbeispiel der Erfindung verwendet, und

F i g. 8 eine Abtasteinrichtung für eine Speicherschaltung.

F i g. 1 zeigt ein Blockschaltbild einer linearen Festkörper-Bildaufnahmevorrichtung. In F i g. 1 werden zwei bis vier Taktsignale 2 mit verschiedenen Phasen und ein Eingangsimpuls 3 in eine Abtasteinrichtung 1 mit dem Aufbau und der Funktion eines Schieberegisters eingespeist. Wenn die Taktsignale 2 zusammen mit dem Eingangssignal 3 in die erste Stufe oder Einheitsschaltung des Schieberegisters eingespeist werden, wird eine Ausgangsimpulsfolge, die aus den Eingangsimpulsen 3 erzeugt und zeitlich um das den Taktsignalen 2 eigene Impulsintervall verschoben sind, nacheinander in die Ausgangsleitungen 4 der jeweiligen Einheitsschaltungen des Schieberegisters gespeist. Eine Folge von Schalteinrichtungen 5 wird zeitlich nacheinander durch die Ausgangsimpulsfolge betätigt, und die Signale von einer Folge fotoelektrischer Wandlereinrichtungen 6 werden in eine Ausgangsleitung 7 gespeist. Da die Signale von den fotoelektrischen Wandlereinrichtungen 6 dem auf sie projizierten optischen Bild entsprechen, kann ein Videosignal auf die oben beschriebene Weise erhalten werden.

Um hohe Auflösung mit einer Festkörper-Bildaufnahmevorrichtung der oben beschriebenen Art zu erhalten, ist es erforderlich, 500 fotoelektrische Wandlereinrichtungen. 500 Schalteinrichtungen und 500 Einheitsschaltungen für die Abtastung zu verwenden. Die Festkörper-Bildaufnahmevorrichtung wird daher mit den MOS-LSI-Technologien hergestellt, die die hohe Integrationsdichte der Schaltungen erleichtern. Ein Beispiel hierfür ist in Fig.2 dargestellt. In Fig.2 hat eine Abtasteinrichtung 1 mehrere kaskadengeschaltete Einheitsschaltungen, deren jede aus vier MOSFET's Q\ bis <?4 besteht. Die Gateanschlüsse einer Folge von Schalt-MOSFET's 8 sind jeweils mit den Einheitsschaltungen verbunden. Eine Folge von pn-Fotodioden 9 ist jeweils mit den Sourceanschlüssen der Schalt-MOSFET's 8 verbunden. Bei der Abtasteinrichtung 1 werden Eingangsimpulse Vw abhängig von zwei außen eingespeisten Taktsignalen Φι und Φ₂ mit verschiedenen Phasen verschoben, um Ausgangsimpulse Oj, O2, Oj... zu erzeugen, die voneinander um eine halbe Periode des Taktsignais verschoben sind, wie dies in der Fig.3 gezeigt ist In der Beschreibung sind lediglich p-Kanal-MOSFET's erwähnt und wird »negative Logik« verwendet Durch Betätigung der Schalt-MOSFET's 8 durch die Ausgangsimpulse werden die Signale von den Fotodioden 9 in eine Ausgangs'eitung 10 gespeist, die mit den Drainanschlüssen der Schalt-MOSFET's 8 verbunden ist

Die oben beschriebene Festkörper-Bildaufnahmevorrichtung ist kleiner, heller und zuverlässiger und verbraucht weniger Energie als eine herkömmliche Bildaufnahmeröhre. Deshalb hat eine Festkörpervorrichtung zahlreiche Vorteile gegenüber den herkömmli chen Röhren.

Andererseits ist jedoch der Betrieb der Abtasteinrich tung vom Schieberegistertyp (Fig.2) durch die Leitwerte g_m der MOSFET's begrenzt, die die Schaltun gen bilden, so daß die Einrichtung: für Taktsignale mii hohen Frequenzen unwirksam wird, d. h., die Eingangsimpulse können nicht verschoben werden. Demgemäß beträgt die obere Grenze der Betriebsfrequens gegenwärtig üblicher Abtasteinrichtung höchstens 4 bis 5 MHz. Wenn der Leitwert g_m jedes MOSFET's erhöhl wird, um diese obere Grenze zu erhöhen, nimmt die durch den MOSFET eingenommene Fläche so zu, daß eine hohe Integrationsdichte der Einrichtung schwierig herstellbar ist. Die Abtasteinrichtung vom Schieberegistertyp benötigt Taktimpulse, um die Eingangsimpulse mit einem bestimmten konstanten Takt zu verschieben, und hat deshalb den nicht zu vermeidenden Nachteil, daß die für den Betrieb wesentlichen Taktimpulse durch parasitäre Kapazitäten differenziert werden und als Rauschen in der Signalausgangsleitung auftreten, um den Rauschabstand zu verschlechtern. Tatsächlich führen die Ausgangsimpulse zu einem Rauschen, aber ein einzelner Ausgangsimpuls wird lediglich durch eine einzelne Einheitsschaltung erzeugt, während ein Taktsignal gleichzeitig in wenigstens zwei Einheitsschaltungen eingespeist wird. Deshalb tragen die Ausgangsimpulse wesentlich weniger zum Rauschen bei als die Taktimpulse.

Fig.4 zeigt ein Schaltbild einer linearen Festkörper-Bildaufnahmevorrichtung, die eine andere Abtasteinrichtung verwendet. F i g. 4 zeigt eine Abtasteinrichtung 11, Schalt-MOSFET's 12 und pn-Fotodioden 13. Die Abtasteinrichtung 11 besteht aus mehreren Einheitsschaltungen 15. die nacheinander kaskadengeschaltet sind, wobei jede Einheitsschaltung zweier Inverter 19 und 20 aufweist, die kaskadengeschaltet sind. Der crsic Inverter 19 besteht aus einem Lasi-MOSFET 16 und einem Ansteuer-MOSFET 17, und Drain und Gate des Last-MOSFET's 16 sind gemeinsam mit einer Gleichstromquelle V_DD verbunden. Der Drainanschluß des Ansteuer-MOSFET's 17 ist mit dem Sourceanschluß des Last-MOSFET's 16 verbunden, während der Sourceanschluß des Ansteuer-MOSFET's 17 geerdet ist.

Der zweite Inverter 20 besteht aus einem Last-MOS-FET 21 und einem Ansteuer-MOSFET 22. Drain und Gate des Last-MOSFET's 21 sind gemeinsam mit der Gleichstromquelle V_DD verbunden, und der Sourceanschluß des Last-MOSFET's 21 ist nut dem Drainanschluß des Ansteuer-MOSFET's 22 verbunden, während der Sourceanschluß des Ansteuer-MOSFET's geerdet ist Der Verbindungspunkt von Source des Last-MOSFET's 16 und Drain des Ansteuer-MOSFET's 17 des ersten Inverters 19 ist mit dem Gateanschluß des Ansteuer-MOSFET's 22 des zweiten Inverters 20 verbunden.

Ein Eingangsimpuls 18 wird in den Gateanschluß des Ansteuer-MOSFET's 17 der Einheitsschaltung 15 als erster Stufe der Abtasteinrichtung 11 eingespeist, und das Ausgangssignal am Verbindungspunkt von Source des Last-MOSFET's 21 und Drain des Ansteuer-MOSFET's 22 der Einheitsschaltung 15 der ersten Stufe wird nicht nur in den Gateanschluß des Schalt-MOSFET's 12 als ein Ausgangsimpuls O₁, sondern auch in die Einheitsschaltung der nächsten Stufe aus Invertern 23 und 24 als Eingangssignal gespeist Parasitäre Kapazitäten sind mit Cs 1 und Csj bezeichnet

Die folgende Beschreibung geht davon aus. daß alle

verwendeten MOSFET's vom p-K.anal-Typ sind und »negative Logik« eine entscheidende Rolle spielt, aber die Beschreibung gilt auch für n-Kanal-MOSFET's, wenn die Polarität der Spannung umgekehrt eingestellt ist

Wenn ein negativer Eingangsimpuls 18 mit Logik-Pegel »1« in den Gateanschluß des Ansteuer-MOSFET's des ersten Inverters 19 der Einheitsschaltung 15 der ersten Stufe zum Zeitpunkt f₀ eingespeist wird, wird ein Ausgangssignal A mit Logik-Pegel »0«, der umgekehrt zum Eingangsimpuls 18 ist, am Ausgangsanschluß (N\ in F i g. 4) des ersten Inverters 19 erzeugt, wie dies aus dem Diagramm der Fig.5 hervorgeht. Die Abfallzeit ^(das Abfallen ist als Übergang vom Logik-Pegel »1« zum Logik-Pegel »0« definiert) des Signals des Ausganges A ist abhängig von der Zeitkonstante bestimmt, die der Entladung der bis dahin in den Streukapazitäten C₅₁ gespeicherten elektrischen Ladungen durch den Ansteuer-MOSFET 17 zugeordnet ist, wobei die Streukapazität Cj ι die Summe der Übergangskapazität zwischen Drain des Ansteuer-MOSFET's 17 und Source des Last-MOSFET's 16 des ersten Inverters 19 und der Gatekapazität des Ansteuer-MOSFET's 22 des zweiten Inverters 20 ist, der direkt mit dem ersten Inverter 19 verbunden ist. Die Anstiegszeit t_r (der Anstieg ist definiert als Übergang vom Logik-Pegel »0« zum Logik-Pegel »1«) ist bestimmt durch die Zeitkonstante, die der Aufladung der Streukapazität Csι durch den Last-MOSFET 16 zugeordnet ist. Wenn der Widerstandswert des Last-MOSFET's 16 im leitenden Zustand Row und der Leitwert des Last-MOSFET's 16 g_m\ sind, dann ist die Anstiegszeit t_r gegeben durch den folgenden Ausdruck:

= 18 R₁

ONl

Q₁ = 18 -i- C

si ·

In einem gewöhnlichen Inverter ist der Leitwert des Last-MOSFET's so ausgelegt, daß er Vis bis V20 des Leitwertes des Ansteuer-MOSFET's beträgt, weshalb die Abfallzeit des Ausgangsimpulses A am Verbindungspunkt N] 15- bis 20ma! kürzer als die Anstiegszeit des gleichen Impulses ist.

Der Ausgangsimpuls A wird dann in den Gateanschluß des Ansteuer-MOSFET's 22 des nächsten, zweiten Inverters 20 eingespeist. Der Ansteuer-MOS-FET 22 wird nur abgeschaltet, wenn die Amplitude des Ausgangsimpulses A kleiner als eine Schwellenwertspannung Vt wird. Wenn der Zeitpunkt, in dem die Amplitude des Ausgangsimpulses A gleich zu Vr wird, mit ii bezeichnet ist dann wird die Streu-Ausgangskapazität Cs2 vom Zeitpunkt fi an über den Last-MOSFET 21 aufgeladen. Wenn die Amplitude des Ausgangsimpulses A die Schwellenwertspannung VV überschreitet wird der Ansteuer-MOSFET 22 in den leitenden Zustand geschaltet so daß die in der Streukapazität Cs 2 gespeicherten Ladungen freigegeben werden, um einen Impuls mit Logik-Pegel »1« und einer dem Eingangsimpuls entsprechenden Breite als Ausgangsimpuls der Einheitsschaltung 15 zo erzeugen. Der Ladeimpuls mit einer langsamen Anstiegszeit ist ein Ausgangsimpuls Vb ι, um den ersten Schalt-MOSFET 12 zu betätigen. Die Verzögerung tpd(— U-to) des Ausgangsimpulses Vox gegenüber dem Eingangsimpuls ist sehr klein, da der Abfall des Ausgangsimpulses steil ist.

Sodann wird der Ausgangsimpuls Vo 1 in den ersten Inverter 23 der Einheitsschaltung der nächsten Stufe gespeist Wenn die zum Anstieg der Spannung des Impulses Vo\ auf die Schwellenwertspannung V erforderliche Zeit mit tpd" bezeichnet wird, fällt da; Ausgangssignal des ersten Inverters 23 schnell auf der Logik-Pegel »0« nach der Zeit tpd" ab, und wenn dei Ausgangsimpuls Vo ι zum Logik-Pegel »0« zurückkehrt steigt das Ausgangssignal des Inverters 23 langsan wieder auf den Logik-Pegel »I« an. Wenn da: Ausgangssignal in den nächsten, zweiten Inverter 2^ gespeist ist, wird ein Ausgangsimpuls V02 mit eine:

Verzögerungszeit

tpd( = tpd + tpd)

gegenüber dem Ausgangsimpuls Vb 1 erzeugt. Der Ausgangsimpuls Vo 2 wird als Eingangsimpuls in die Einheitsschaltung der nächsten Stufe gespeist, und ein Ausgangsimpuls Vb 3 mit der Verzögerungszeit tpd· usw. wird anschließend auf die gleiche Weise, wie oben beschrieben, erzeugt.

Wie erläutert, hat der Ausgangsimpuls Vo 1 eine kurze Verzögerung tpd· gegenüber dem Eingangsimpuls, während der Ausgangsimpuls V02 oder V03 eine Verzögerung tpd gegenüber dem gerade vorhergehenden Ausgangsimpuls hat. Deshalb wird mit Ausnahme des ersten Ausgangsimpulses eine Folge von Ausgangsimpulsen, deren jeder eine Verzögerung tpd gegenüber dem unmittelbar vorangehenden Ausgangsimpuls aufweist, nacheinander in die Schalt-MOSFET's 12 eingespeist.

Wie aus der obigen Beschreibung hervorgeht, wird die Verzögerungszeit tpd allein durch den Leitwert g_m des Last-MOSFET's und die Streukapazitäten Csi und Cs2 (insbesondere C52 des Ausgangsabschnittes) der Einheitsschaltung bestimmt.

F i g. 6 zeigt die Kennlinie einer Abtasteinrichtung mit dem in F i g. 4 dargestellten Aufbau, d. h. das Meßergebnis der Verzögerungszeit tpd. wenn der Leitwert g_m des Last-MOSFET's geändert wird. d. h.. wenn die Spannung der Spannungsquelle geändert wird. Nahe der unteren Grenze der Betriebsspannung der Abtasteinrichtung (unterhalb -8 V) steigt die Verzögerungszeit tpd rasch an, nimmt jedoch mit zunehmender Spannung ab. Dies beruht darauf, daß die Spannung-Strom-Kennlinie des MOSFET's von zweiter Ordnung ist, so daß die Beziehung zwischen der Verzögerungszeit tpd und der Spannung der Quelle V_DD durch eine quadratische Kurve wiedergegeben wird.

Deshalb können Verzögerungszeiten von zehn bis einigen hundert ns leicht erhalten werden, indem die Ausgangskapazität und der Leitwert g_m geeignet ausgewählt werden, und wenn die Zeitkonstante zum Lesen des Signals von jeder fotoelektrischen Wandlereinrichtung so ausgelegt ist daß sie kleiner als die Verzögerungszeit tpd ist, dann können Videosignale mit einer Abtastgeschwindigkeit von wenigen bis zu hundert MHz/bit erzeugt werden, die durch tpd

bestimmt ist.

Auf diese Weise ist die oben erzielte Abtastgeschwindigkeit um mehr als eine Größenordnung höher als die gewöhnliche Abtastgeschwindigkeit von drei bis fünf MHz (F i g. 2, 3). Die Abtasteinrichtung benötigt kein Taktsignal, weshalb nicht nur äußere Schaltungen, wie beispielsweise Taktsignalerzeuger, die die gesamte

Schaltung kompliziert machen, weggelassen werden können, sondern auch kein Rauschen vorliegt das durch die Taktimpulse induziert wird und in der Signalausgangsleitung auftritt und so den Rauschabstand des

609553/394

Videosignals verschlechtert. Dies bedeutet, daß die Lichtempfindlichkeit vorteilhaft wesentlich verbessert ist.

Bei dem in Fig.4 dargestellten Ausführungsbeispiel dient eine einzige Gleichstromquelle zur Ansteuerung der Schaltung und zur Steuerung der Verzögerungszeit.

Fig.7 zeigt eine Abtasteinrichtung gemäß einem Ausführungsbeispiel der Erfindung. Die erfindungsgemäße Abtasteinrichtung unterscheidet sich von der in Fig.4 dargestellten Einrichtung dadurch, daß eine weitere, zweite Gleichstromquelle Vpo- und ihr zugeordnete MOSFET's zur Erzeugung der Zeitverzögerung zusätzlich vorgesehen sind, um den Betrieb der Abtasteinrichtung von der Steuerung der Verzögerungszeit zu trennen. In Fig.7 dient die zweite Gleichstromquelle VOd zur Steuerung der Verzögerungszeit, und fünfte und sechste MOSFET's 25 und 26 sind zur Erzeugung der Zeitverzögerung jeweils am Ausgang der ersten Inverter 19, 23 und der zweiten Inverter 20, 24 vorgesehen. Source und Drain des fünften MOSFET's 25 sind jeweils mit dem Verbindungspunkt von Source des (ersten) Last-MOSFET's 16 und Drain des (zweiten) Ansteuer-MOSFET's 17 des ersten Inverters 19 bzw. mit dem Gateanschluß des (vierten) Ansteuer-MOSFET's 22 des zweiten Inverters 20 verbunden. Source und Drain des sechsten MOSFET's 26 sind jeweils mit dem Verbindungspunkt von Source des (dritten) Last-MOSFET's 21 und Drain des (vierten) Ansteuer-MOSFET's 22 des zweiten Inverters 20 bzw. mit dem Gateanschluß des (ersten) Ansteuer-MOSFET's des nächsten ersten Inverters 23 verbunden. Die Gateanschlüsse der (fünften und sechsten) MOSFET's 25 und 26 sind mit der zweiten Gleichstromquelle VW verbunden. Da die Leitwerte g_m der fünften und sechsten MOSFET's 25 und 26 sich abhängig von der Spannung der zweiten Gleichstromquelle Vod- ändern, kann die Verzögerungszeit ipa in diesem Fall ebenfalls geändert werden. Bei dem in F i g. 7 dargestellten Ausführungsbeispiel besteht jede Einheitsschaltung 15 aus sechs MOSFET's, von denen zwei zur Steuerung der Zeitverzögerung verwendet werden; aber es ist auch möglich, jede Einheitsschaltung 15 aus fünf MOSFET's aufzubauen, wobei lediglich einer zur Steuerung der Verzögerungszeit dient. Der Betrieb der in F i g. 7 dargestellten Schaltung entspricht dem Betrieb der Schaltung der Fig.4, und eine Folge von Ausgangsimpulsen, die zeitlich zueinander verschoben sind, wie dies in F i g. 5 dargestellt ist, kann von der jeweiligen Stufe der Abtasteinrichtung erhalten werden.

Die erläuterten Ausführungsbeispiele zeigen Abtasteinrichtungen (für Festkörper-Bildaufnahmevorrichtungen), bei denen die fotoelektrischen Wandlereinrichtungen zeitlich nacheinander angewählt sind.

F i g. 8 zeigt eine Abtasteinrichtung für eine Speicherschaltung, wobei kapazitive Bauelemente nacheinander angewählt werden. In Fig.8 sind kapazitive Bauelemente 27 dargestellt, die MOSFET-Kapazitäten oder pn-Dioden-Kapazitäten (Varaktor-Dioden) sind, und eine gemeinsame Eingangs/Ausgangs-Leitung 28 ist

ίο gemeinsam mit den Drainanschlüssen der Schalt-MOS-FET's 12 verbunden. Wenn analoge oder digitale Information in die Leitung 28 gespeist wird, so wird sie in das jeweilige kapazitive Bauelement 27 durch Anwahl des Schalt-MOSFET's 12 geschrieben. Nach einer Speicherung für eine erforderliche Zeit kann die Information durch Betreiben der Abtasteinrichtung wieder gelesen werden. Mit der erfindungsgemäßen Abtasteinrichtung kann das Schreiben und Lesen von Information mit hoher Geschwindigkeit von einigen 10 M Hz durchgeführt werden.

Durch die Erfindung ist vorteilhaft eine mit hoher Geschwindigkeit arbeitende Abtasteinrichtung geschaffen, bei der keine äußere Schaltung zur Erzeugung von Taktimpulsen erforderlich ist, und großer Rauschabstand erreichbar ist Die Erfindung eignet sich daher besonders zur Verbesserung der Eigenschaften und zur ■•Ausdehnung der Anwendungsmöglichkeiten von Festkörper-Bildaufnahmevorrichtungen.
Durch die erfindungsgemäße Abtasteinrichtung aus mehreren kaskadengeschalteten Einheitsschaltungen, deren jede zweite Inverter sowie einen oder zwei MOSFET's zur Erzeugung der Zeitverzögerungen aufweist, kann, da die Leitwerte g_m des Last-MOSFET's 16, 21 und des Verzögerungs-MOSFET's 25, 26 durch

Änderung der Spannungen der Gleichstromquellen V₀/; und Von änderbar sind, die Verzögerungszeit I_1x innerhalb eines gewissen Bereiches (vgl. F i g. 6) ohne Änderung des Schaltungsaufbaus geändert werden. Weiterhin ist es auch möglich, Fototransistoren oder Lawinendioden (Avalanche-Dioden) als fotoeleklrische Wandlereinrichtungen vorzusehen. Weiterhin können die bei den Ausführungsbeispielen vorgesehenen MOSFET's durch Feldeffekttransistoren mit pn-Übergang oder bipolare Transistoren ersetzt werden 45 Schließlich kann die Erfindung nicht nur bei einei ; · linearen Abtasteinrichtung (vgl. die Ausführungsbeispiele), sondern auch bei einer Abtasteinrichtung für eine zweidimensionale Bildaufnahmevorrichtung und allgemein für eine Schaltung zur Abgabe von Folger (zeit-)verschobener Impulse verwendet werden.

Hierzu 8 Blatt Zeichnungen

Claims (8)

1. Patentansprüche:

   , t. Abtasteinrichtung mit einem Schaltungsglied t aus mehreren kaskadengeschalteten Einheitsschal· tungen, deren jede einen ersten und einen zweiten Inverter aufweist, wobei das Ausgangssignal des ersten Inverters als Eingangssignal in den zweiten Inverter einspeisbar ist, mit einer ersten Stromquelle, die Gleichstrom in jede Einheitsschaltung ι ο einspeist, mit einem Eingangsglied zur Einspeisung eines Eingangssignals in die erste Stufe des Schaltungsgliedes, wobei der erste Inverter aus einem ersten und einem zweiten MOS-Transistor und der zweite Inverter aus einem dritten und einem vierten MOS-Transistor bestehen, wobei jeder MOS-Transistor einen Eingangsanschluß ύηά einen ersten und einen zweiten Ausgangsanschluß aufweist, wobei jeweils der Eingangsanschluß und der erste Ausgangsanschluß des ersten und dritten MOS-Transistors gemeinsam mit einem Anschluß der ersten Stromquelle, der zweite Ausgangsanichluß des ersten und dritten MOS-Transistors jeweils mit dem ersten Ausgangsanschluß des tweiten und vierten Transistors, der zweite Ausgangsanschluß des zweiten und vierten MOS-Transittors mit dem anderen Anschluß der ersten Stromquelle und der erste Ausgangsanschluß des rweiten Transistors mit dem Eingangsanschluß des vierten MOS-Transistors verbunden sind, d a durch gekennzeichnet, daß ein Ausgangsglied das Ausgangssignal des zweiten Inverters (20) jeder Einheitsschaltung (15) entnimmt, daß eine iweite Stromquelle (VW) jeder Einheitsschaltung (15) Gleichstrom zuführt, und daß jede Einheits-Schaltung (15) einen fünften MOS-Transistor (25; 26) enthält, dessen Eingangsanschluß mit der zweiten Stromquelle (VW). dessen erster Ausgangsanschluß mit einem der ersten Ausgangsanschlüsse des tweiten Transistors (17) und des vierten Transistors (22) und dessen zweiter Ausgangsanschluß mit einem der Eirgangsanschlüsse des vierten Transittors (22) und des Ausgangsgliedes verbunden sind (Fig· 7).
2. 2. Abtasteinrichtung nach Anspruch 1. dadurch gekennzeichnet, daß der erste Ausgangsanschluß ies fünften MOS-Transistors (25) mit dem ersten Ausgangsanschluß des zweiten MOS-Transistors (17) verbunden ist, während der zweite Ausgangsantchluß mit dem Eingangsanschluß des vierten Transistors (22) verbunden ist.
3. 3. Abtasteinrichtung nach Anspruch 1. dadurch gekennzeichnet, daß der erste Ausgangsanschluß des fünften MOS-Transistors (26) mit dem ersten Ausgangsanschluß des vierten Transistors (22) verbunden ist. während der zweite Ausgangsanlchluß mit dem Ausgangsglied verbunden ist.
4. 4. Abtasteinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß jede Einheitsschaltung (15) einen sechsten MOS-Transistor (26) enthält, dessen Eingangsanschluß mit der zweiten Stromquelle (VW), dessen erster Ausgangsanschluß mit dem ersten Ausgangsanschluß des vierten MOS-Transistors (22) und dessen zweiter Ausgangsanschluß mit dem Ausgangsglied verbunden sind (F i g. 7).
5. 5. Abtasteinrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die MOS-Transistoren (16,17,21,22,25,26) MOSFET's sind.
6. 6. Festkörper-Bildaufnahmevorrichtung mit einer Abtasteinrichtung nach einem der Ansprüche 1 bis 5, gekennzeichnet durch fotoelektrisrhe Wandlereinrichtungen (13), die entsprechend dem Ausgangsglied vorgesehen sind, und Schalteinrichtungen (12), die wahlweise entsprechend den Ausgangssignalen des Ausgangsgliedes das Ausgangssignal von den fotoelektrischen Wandlereinrichtungen (13) abnehmen.
7. 7. Festkörper-Bildaufnahmevorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die fotoelektrischen Wandlereinrichtungen (13) pn-Fotodioden sind.
8. 8. Speicherschaltung mit einer Abtasteinrichtung nach einem der Ansprüche 1 bis 5, gekennzeichnet durch kapazitive Bauelemente (27), die entsprechend dem Ausgangsglied angeordnet und zum Schreiben und Lesen von Information geeignet sind, und Schalteinrichtungen (12). die entsprechend den Ausgangssignaien des Ausgangsgliedes wahlweise Information in die kapazitiven Bauelemente (27) schreiben und diese Information aus den kapazitiven Bauelementen (27) lesen.