DE2426529A1 - PLANAR DIFFUSION METHOD - Google Patents
PLANAR DIFFUSION METHODInfo
- Publication number
- DE2426529A1 DE2426529A1 DE19742426529 DE2426529A DE2426529A1 DE 2426529 A1 DE2426529 A1 DE 2426529A1 DE 19742426529 DE19742426529 DE 19742426529 DE 2426529 A DE2426529 A DE 2426529A DE 2426529 A1 DE2426529 A1 DE 2426529A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- emitter
- zones
- epitaxial layer
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 title claims description 32
- 238000013461 design Methods 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007499 fusion processing Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0821—Combination of lateral and vertical transistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
Deutsche ITT Industries GAibH H. Herrmann 6German ITT Industries GAibH H. Herrmann 6
78 Freiburg, Hans-Bunte-Str. 19 Go/kn78 Freiburg, Hans-Bunte-Str. 19 go / kn
30. Mai 1974May 30, 1974
DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNGDEUTSCHE ITT INDUSTRIES GESELLSCHAFT LIMITED LIABILITY
FREIBURG I. BR.FREIBURG I. BR.
PlanardiffusionsverfahrenPlanar diffusion process
Die Erfindung beschäftigt sich mit der Herstellung eines für dieThe invention is concerned with the manufacture of one for
I L-Auslegung einer monolithisch integrierten Schaltung vorge-I L design of a monolithic integrated circuit
sehenen Transistors. Die Bezeichnung I L leitet sich als Abkürzung aus der in der englischsprachxgen Literatur verwendeten Bezeichnungseen transistor. The designation I L is derived from an abbreviation from the designation used in the English-language literature
"Integrated Injection Logic""Integrated Injection Logic"
ab, vgl. "Philips Technical Review" (33) Nr. 3 (1973), Seiten 76 bis 85. Dieses Auslegungsprinzip wird aixch als "Merged Transistor Logic" bezeichnet, vgl. "1972 IEEE International Solid-State Circuits Conference, Digest of Technical Papers", Seiten 90 bis 93. Im gleichen Zusammenhang vräre auf die DT-OS 2 021 zu verweisen. Das Hauptmerkmal diesem AusLegungsprinzips ist ein Injektor, der als Tail einer lateralen Transistorstruktur denfrom, see "Philips Technical Review" (33) No. 3 (1973), pages 76 to 85. This design principle is called aixch "Merged Transistor Logic ", see" 1972 IEEE International Solid-State Circuits Conference, Digest of Technical Papers ", pages 90 to 93. In the same context, refer to DT-OS 2 021 to refer. The main feature of this design principle is a Injector, which is the tail of a lateral transistor structure
η Ο -♦η Ο - ♦
509850/0574509850/0574
Fl 810 H. Herrmann 6Fl 810 H. Herrmann 6
Stromfluß in einem vertikalen, invers betriebenen Transistor, dessen Kollektor also an der Halbleiteroberfläche liegt, steuert. Der Injektor kann im Ersatzschaltbild als Ersatzschaltbild-Transistor dargestellt werden, dessen Basis auf Emitterpotential des betreffenden vertikalen Transistors und dessen Kollektor an der Basis des vertikalen Transistors liegt. Die Kollektorzone des Ersatzschaltbild-Transistors ist identisch mit der Basiszone des vertikalen Transistors.Current flow in a vertical, inversely operated transistor, the collector of which is therefore on the semiconductor surface, controls. In the equivalent circuit diagram, the injector can be represented as an equivalent circuit transistor with its base at emitter potential of the vertical transistor in question and whose collector is connected to the base of the vertical transistor. The collector zone of the equivalent circuit transistor is identical to the base zone of the vertical transistor.
Vorteile dieses vorstehend erwähnten Auslegungsprinzips der In-Advantages of this above-mentioned interpretation principle of the in-
2
jektionslogik (I L) sind ein relativ geringer Oberflächenbedarf
an Halbleitermaterial und die Möglichkeit der leichten Realisierbarkeit von digitalen Schaltungen mit Mehrfachkollektortransistoren
in normaler Planardiffusionstechnik ohne Widerstände und Kondensatoren. Ferner sind keine besonderen Stromquellen, beispielsweise
Konstantstromquellen, für die einzelnen Transistoren erforderlich, da die Stromversorgung über die vorhandenen Injektoren
erfolgt.2
jection logic (IL) are a relatively low surface area requirement for semiconductor material and the possibility of easy implementation of digital circuits with multiple collector transistors in normal planar diffusion technology without resistors and capacitors. Furthermore, no special current sources, for example constant current sources, are required for the individual transistors, since the power supply takes place via the existing injectors.
Entsprechend der bei der Herstellung von monolithisch integrier-According to the production of monolithically integrated
ten Schaltungen angewendeten Technik werden auch bei der I L-Auslegung die Zonen - Kollektorzonen, Basiszonen, Isolierzonen in der Epitaxschicht des einen Leitungstyps auf einem plattenförmigen Substratkörper, insbesondere aus Silicium, des anderen Leitungstyps unter Anwendung des allgemein bekannten Planardiffusionsverfahrens hergestellt. Um ausreichend hohe Stromverstärkungs-The technology used is also used in the I L design the zones - collector zones, base zones, isolation zones in the epitaxial layer of one conduction type on a plate-shaped one Substrate body, in particular made of silicon, of the other conductivity type using the generally known planar diffusion process manufactured. In order to achieve sufficiently high current amplification
2
werte der I L-Transistoren zu gewährleisten, ist jedoch eine dünnere Epitaxschicht erforderlich, als sie bei einer herkömmli-2
to ensure values of the I L transistors, a thinner epitaxial layer is required than is the case with a conventional
chen Bipolar-Auslegung im Unterschied zu einer I L-Auslegung erforderlich ist.Chen bipolar design in contrast to an I L design is required is.
Wird also eine monolithisch integrierte Schaltung ausgelegt,So if a monolithic integrated circuit is designed,
2
welche einen Teil in I L-Aüslegung und einen Teil in herkömmlicher2
which a part in IL design and a part in conventional
509850/0574509850/0574
Fl 810 H. Herrmann 6Fl 810 H. Herrmann 6
Bipolar-Auslegung - insbesondere mit für höhrere Spannungen erforderlichen größeren Dicken der Epitaxschicht - enthält, so sind zusätzliche Arbeitsgänge erforderlich, um die sich widerstrebenden Anforderungen hinsichtlich der Dicke der Epitaxschicht zu erfüllen.Bipolar design - especially for higher voltages Required greater thicknesses of the epitaxial layer - contains, so additional operations are required to the reluctant To meet requirements regarding the thickness of the epitaxial layer.
Im Rahmen des vorstehend geschilderten Problems liegt die der Erfindung zugrundeliegende Aufgabenstellung der Erhöhung bzw.In the context of the problem outlined above, the object on which the invention is based is to increase or decrease
Erhaltung von elektrischen Werten eines in I L-Auslegung hergestellten Transistors mit relativ dicker Epitaxschicht. Die Lösung dieser Aufgabe ermöglicht die Herstellung einer monolithisch integrierten Festkörperschaltung, bei der auf einem Substratkörper gleichzeitig mit minimalem Prozeßaufwand und bei bestmöglicher Kompatibilität der Prozeßschritte zugleich mit einem Bereich inPreservation of electrical values of a manufactured in I L design Transistor with a relatively thick epitaxial layer. The solution to this problem enables the production of a monolithically integrated Solid-state circuit in which on a substrate body at the same time with minimal process effort and with the best possible Compatibility of the process steps at the same time with an area in
2
I L-Auslegung ein Bereich in konventioneller Bipolar-Auslegung hergestellt werden kann. Dabei kann nämlich wie in herkömmlicher
Bipolar-Auslegung von einem Substratkörper des einen Leitungstyps mit einer einheitlich dicken Epitaxschicht mit hochdotierten
Zwischenschichten ("Buried Layers") ausgegangen werden.2
I L design an area can be produced in a conventional bipolar design. As in the conventional bipolar design, a substrate body of one conduction type with a uniformly thick epitaxial layer with highly doped intermediate layers (“buried layers”) can be assumed.
Die Erfindung betrifft ein Planardiffusionsverfahren zum Her-The invention relates to a planar diffusion method for producing
stellen -eines für die I L-Auslegung einer monolithisch integrierten Schaltung vorgesehenen Transistors, der mindestens eine an der Halbleiteroberfläche liegende Kollektorzone und eine Emitterzone aufweist, welche aus einer ersten hochdotierten Zwischenschicht an der Grenzfläche zwischen einem Substratköiper des einen Leitungstyps einerseits und einer Epitaxschicht des anderen Leitungstyps andererseits und einem Teil der Epitaxschicht besteht, in die eine Injektorzone des einen Leitungstyps eingesetzt ist.provide one for the I L design of a monolithically integrated Circuit provided transistor, the at least one collector zone lying on the semiconductor surface and one emitter zone comprises, which consists of a first highly doped intermediate layer at the interface between a substrate body of the one conduction type on the one hand and an epitaxial layer of the other conduction type on the other hand and part of the epitaxial layer, into which an injector zone of one line type is inserted.
Die vorstehend genannte Aufgabe wird erf in dungs gemäß dad\irch gelöst, daß gleichzeitig mit der Kollektorzone bzw. den Kollektorzonen cine über eine Kontaktierzone mit der Emitterzone verbundeneThe above-mentioned object is achieved according to the invention according to dad \ irch, that simultaneously with the collector zone or zones cine connected to the emitter zone via a contact zone
509850/0574 " 4 509850/0574 " 4
Fl 810 H. Herrmann 6Fl 810 H. Herrmann 6
Emitterteilzone derart diffundiert wird, daß die Emitterteilzone den an der Halbleiberoberflache liegenden Basiszonenteil zwischen mindestens einer Kollektorzone und der Kontaktierzone einengt.Emitter subzone is diffused in such a way that the emitter subzone is between the base zone part lying on the semiconductor surface at least one collector zone and the contact zone.
Zur Lösung"der genannten Aufgabe kann das Planardiffusionsverfahren auch so durchgeführt werden, daß gleichzeitig mit einer Isolationsdiffusion von Dotierungen vom Leitungstyp des Grundkörpers zum Herstellen von rahmenförmig die Elemente des bipolaren Bereichs der Festkörperschaltung umgebenden und die Epitaxschicht durchdringenden Isolationszonen mit Transistoren, deren Emitterzonen an der Halbleiteroberfläche liegen, in Berührung mit der Injektorzone eine Injektorteilzone diffundiert wird, welche von einer Zwischenschicht vom Leitungstyp der Epitaxschicht begrenzt wird.The planar diffusion process can also be carried out in such a way that simultaneously with an insulation diffusion of dopants of the conductivity type of the base body for producing a frame-like structure surrounding the elements of the bipolar region of the solid-state circuit and the epitaxial layer penetrating isolation zones with transistors, the emitter zones of which are on the semiconductor surface, in contact with the Injector zone, an injector sub-zone is diffused, which is bounded by an intermediate layer of the conductivity type of the epitaxial layer will.
Im Interesse eines geringen Zuleitungswiderstandes ist es günstig, daß die Kontaktierzone die Epitaxschicht U-förmig durchdringt.In the interest of a low lead resistance, it is beneficial to that the contact zone penetrates the epitaxial layer in a U-shape.
Die gleichzeitige Herstellung der Emitterteilzone mit den Kollektorzonen bzw. der Kollektörzone bei dem Verfahren nach der Erfindung hat den Vorteil, daß sehr enge Toleranzen und daher kleine Abstände zwischen der Emitterteilzone und den Kollektorzonen bzw. der Kollektorzone reproduzierbar eingehalten werden können. Außerdem besteht die Möglichkeit, reproduzierbar die ß-Werte dor einzelnen Transistoren durch Wahl und Festlegung mittels einer einzigen Diffusionsmaske einzustellen, so daß die Emitterteilzonen den an der Halbleiteroberfläche liegenden Basiszonenteil zwischen mehreren Kollektorzonen und der Kontaktierzone entsprechend den ß-Werten unterschiedlich einengen.The simultaneous creation of the emitter zone with the collector zones or the collector zone in the method according to the invention has the advantage that very tight tolerances and therefore small Distances between the emitter zone and the collector zones or the collector zone can be maintained reproducibly. There is also the possibility of reproducible the ß-values dor each Set transistors by selection and definition by means of a single diffusion mask, so that the emitter sub-zones the base zone part lying on the semiconductor surface between several collector zones and the contacting zone according to the Narrow down ß-values differently.
Im folgenden wird ein bevorzugres Ausführungsbeispiel der Her-In the following a preferred embodiment of the manufacturer
stellung eines für die I L-Auslegung einer monolithisch integrierten SchaJtung, welche noch einen Teil in herkömmlicher Bipolar-Auslegung aufweist, anhand, der Zeichnung beschrieben, derenposition of a monolithically integrated one for the I L design Estimation, which still has a part in conventional bipolar design has, with reference to the drawing, whose
509850/0574509850/0574
Γ*Γ *
Fl 810 H. Herrmann 6Fl 810 H. Herrmann 6
Fig. 1 - 4 ausschnittsweise Ansichten von Schnitten senkrecht zur Oberflächenseite eines plattenförmigen Substratkörpers zeigen, die zur Erläuterung der aufeinanderfolgenden Arbeitsprozesse des Planardiffusionsverfahrens nach der Erfindung dienen, und derenFIGS. 1-4 are partial views of sections perpendicular to the surface side of a plate-shaped one Show substrate body to explain the successive work processes of the planar diffusion process serve according to the invention, and their
Fig. 5 eine 'Aufsicht zur Schnittansicht entlang derFig. 5 is a 'plan view of the sectional view along the
Schnittlinie A-A entsprechend der Fig. 4 bedeutet.Section line A-A according to FIG.
Zur Herstellung einer monolithisch integrierten Festkörperschaltung mit einem bipolaren Bereich 8, der in üblicher Bipolar-Ausiegung ausgebildete Planartransistorelemente, pn-Diodenelemente und/oder diffundierte Widerstandselemente aufweisen kann und der ferner einen durch das Planardiffusionsverfahren nach der Erfindung aus-For the production of a monolithically integrated solid-state circuit with a bipolar area 8, which is in the usual bipolar configuration may have formed planar transistor elements, pn diode elements and / or diffused resistance elements and the further one made by the planar diffusion method according to the invention
gelegten und anhand der Figuren der Zeichnung erläuterten I L-Bereich mit einem entsprechend ausgelegten Transistor aufweist, wird zunächst auf einem plattenförmigen Substratkörper aus Silicium des einen Leitungstyps, beispielsweise vom p-Leitungstyp entsprechend dem Ausführungsbeispiel, unter Anwendung des bekannten Planardiffusionsverfahrens am Ort der herzustellenden Isolationszone 7 eine ρ-leitende Zone 13, auf welche auch verzichtet werden kann, und am Ort der herzustellenden Emitterzone 4 des Transistors derlaid and explained with reference to the figures of the drawing I L area having a correspondingly designed transistor, is first of all on a plate-shaped substrate body made of silicon a conduction type, for example of the p-conduction type accordingly the embodiment, using the known planar diffusion method a ρ-conductive zone 13 at the location of the insulation zone 7 to be produced, which can also be dispensed with, and at the location of the emitter zone 4 of the transistor to be produced
2 +2 +
I L-Auslegung eine η -leitende Zone hergestellt. Nach Entfernung der. Diffusionsmaske wird anschließend eine n-?.eitende Epitaxschicht 9 aufgebracht, so daß eine: Anordnung gemäß der Fig. 1 entsteht. Diese Anordnung enthält somit neben der Emitterzone 4 eine Isolationsteilzone 13 in Form von "vergrabenen Schichten". Die Dicke dsr Epitaxschicht 9 wird entsprechend den maximal geforderten elektrischen Werten des bzw. der Transistoren, Dioden und/oder Widerstandseiemente. im bipolaren Bereich 8 bemessen. Die Dicke der Epitaxschicht 9 ist daher, insbesondere bei höheren Anforderungen an die Spannungsfestigkeit der Elemente im bipolaren Bereich 8,I L design, an η -conductive zone is established. After removing the. Diffusion mask is then an n - ?. applied eitende Epitaxschicht 9, so that: is formed according to the arrangement of Fig. 1. In addition to the emitter zone 4, this arrangement thus contains an insulation sub-zone 13 in the form of “buried layers”. The thickness of the epitaxial layer 9 is corresponding to the maximum required electrical values of the transistor or transistors, diodes and / or resistance elements. measured in the bipolar area 8. The thickness of the epitaxial layer 9 is therefore, in particular with higher demands on the dielectric strength of the elements in the bipolar region 8,
größer, als für die optimale Auslegung des T L-Bereichs tragbar ist.larger than is bearable for the optimal design of the T L area.
509850/0574 " ■ - 6 -509850/0574 "■ - 6 -
Fl 810 H. Herrmann 6Fl 810 H. Herrmann 6
Dies gilt insbesondere für die Ergiebigkeit der Emitterzone 4.
Dieser ist zwar ebenfalls ein η-leitender Zonenteil vorgelagert
mit einer Dotierungskonzentration entsprechend der Epitaxschicht 9,
diese Dotierungskonzentration muß aber so niedrig entsprechend einem spezifischen Widerstand von einigen Ohm·cm bemessen werden,
daß praktisch nur die Dotierungskonzentration der eigentlichen Emitterzone 4 in die Emitterergiebigkeit eingeht. Da die Emitterzone
4 aber etwa in einem Abstand der um die Basiszonendicke verminderten Dicke der Epitaxschicht 9 vom Emitter-Bases-pn-übergang
zu liegen kommt, 1
ß-Werte erhalten.This applies in particular to the productivity of the emitter zone 4. This is also preceded by an η-conductive zone part with a doping concentration corresponding to the epitaxial layer 9, but this doping concentration must be so low, corresponding to a specific resistance of a few ohm · cm, that practically only the Doping concentration of the actual emitter zone 4 is included in the emitter yield. However, since the emitter zone 4 comes to lie approximately at a distance of the thickness of the epitaxial layer 9, which is reduced by the base zone thickness, from the emitter-base pn junction, 1
ß-values obtained.
zu liegen kommt, werden im Bereich der I L-Auslegung zu niedrigecomes to rest, are too low in the area of the I L design
Durch das Planardiffusionsverfahren nach der Erfindung wird dieses Problem ohne zusätzliche Planardiffusionsprozesse gelöst, d.h. beim Planardiffusionsverfahren nach der Erfindung ist neben den ohnehin bei der herkömmlichen bipolaren Auslegung üblichen Diffusionsprozessen zum Herstellen der "vergrabenen Schichten", den Isolationszonen, den Basiszonen, den Emitterzonen einschließlich den Kontaktierungszonen kein weiterer Planardiffusionsprozeß erforderlich. By the planar diffusion method according to the invention, this is Problem solved without additional planar diffusion processes, i.e. in the planar diffusion process according to the invention, in addition to the diffusion processes which are customary anyway in the conventional bipolar design for producing the "buried layers", the isolation zones, the base zones, the emitter zones including the No further planar diffusion process required in contacting zones.
Es liegt zwar im Rahmen der Erfindung, die Epitaxschicht 9 auch in zWei Schritten aufzubringen und zwischen den beiden Teilschichten weitere "vergrabene Schichten" vorzusehen, wodurch eine Erhöhung der Emitterergiebigkeit und eine erhöhte Packungsdichte erzielt werden kann, die Genauigkeit und Einstellmöglichkeit hinsichtlich der einzelnen ß-Werte wird hierdurch aber nicht erzielt, worauf noch näher eingegangen wird.It is within the scope of the invention to apply the epitaxial layer 9 in two steps and between the two partial layers to provide further "buried layers", as a result of which an increase in the emitter yield and an increased packing density are achieved can be, the accuracy and adjustability in terms of of the individual β values is not achieved as a result, which will be discussed in more detail below.
Als nächstes werden nun gemäß der Fig. 2 in die freiliegende Oberfläche der Epitaxschicht 9 unter Verwendung von p-dotierenden Diffusionsmaterialien die Basiszonen 12 und die Injektorzonen 10 gleichzeitig mit der Basiszonendiffusion des bipolaren Bereichs 8 hergestellt, üie Herstellung dieser Zonen kann beim VerfahrenNext, according to FIG. 2, in the exposed surface of the epitaxial layer 9 using p-doping Diffusion materials, the base zones 12 and the injector zones 10 produced at the same time with the base zone diffusion of the bipolar region 8, üie production of these zones can in the process
509850/0574509850/0574
Fl 810 H. Herrmann 6Fl 810 H. Herrmann 6
nach der Erfindung auch so erfolgen, daß zunächst im Bereich deraccording to the invention also take place so that initially in the area of
I L-Auslegung eine p-leitende Schicht einheitlicher Dicke hergestellt wird, welche anschließend entsprechend dem erforderlichen Muster der einzelnen Basiszonen 12 und der davon getrennten Injektorzonen 10 unter Anwendung einer diese Schicht einheitlicher Dicke durchdringenden Planardiffusion aufgeteilt wird.I L design, a p-type layer of uniform thickness is produced which then according to the required pattern of the individual base zones 12 and the injector zones separated therefrom 10 is divided using planar diffusion penetrating this layer of uniform thickness.
Gemäß der Fig. 3 werden nun p~dotierende und η-dotierende Materialien entsprechend den herzustellenden Isolationszonen 7 und den Kontaktierungszonen 3 unter Anwendung des Planardiffusionsverfahrens aufgebracht und entsprechend der Fig. 3 mindestens bis an die Isolationszone 13 bzw. bis an die Emitterzone 4 diffundiert.According to FIG. 3, p-doping and η-doping materials are now used corresponding to the insulation zones 7 and the to be produced Contacting zones 3 applied using the planar diffusion process and, in accordance with FIG. 3, at least up to the Isolation zone 13 or diffused up to the emitter zone 4.
Vorzugsweise wird diese Kontaktierzone U-förmig ausgebildet, wie die Aufsicht der Fig. 5 erkennen läßt. Dadurch wird der Bahnwiderstand von der Emitterzone 4 zu der noch herzustellenden Emitterteilzone 2 auf niedrige Werte gebracht. Gleichzeitig kann zur Erhöhung der Ergiebigkeit der Injektorzone 10 und damit ebenfalls zur Erhöhung des ß-Wertes des Transistors mindestens bis an die Injektorzone 10, vorzugsweise innerhalb deren Berandung, eine Injektorteilzone 11 gleichzeitig mit der Isolationszone 7 diffundiert werden, welche auf die η-leitende Emitterzone 4 aufläuft und dadurch begrenzt wird. 'This contact zone is preferably U-shaped, as can be seen from the top view of FIG. As a result, the sheet resistance from the emitter zone 4 to the emitter sub-zone 2 still to be produced is brought to low values. At the same time, to increase the productivity of the injector zone 10 and thus also to increase the ß-value of the transistor, at least up to the injector zone 10, preferably within its boundary, a partial injector zone 11 can be diffused simultaneously with the insulation zone 7, which on the η-conductive Emitter zone 4 runs up and is thereby limited. '
Als nächstes werden gemäß der Fig. 4 unter Anwendung des Planardif fusionsverf ahrens gleichzeitig mit den Emitterzonen des bipola-Next, according to FIG. 4, using the Planardif fusion process simultaneously with the emitter zones of the bipolar
ren .Bereichs 8 im Bereich der I L-Auslegung die Kollektorzonen 1 und entsprechend dem Verfahren nach der Erfindung die Emitterteilzonen 2 derart diffundiert,, daß die Emitterteilzonen in Berührung mit der Kontaktierzone 3 den an der Halbleiteroberfläche liegenden Basiszonenteil L zwischen mindestens einer Kollektorzone 1 und de'r Kontaktierzone 3 einengen. Dadurch kann der ß-Wert des Transistors der I"L-Auslegung wesentlich erhöht werden, zumal aufgrund der gleichzeitigen Flanardiffusion und der. dazu erforderlichen photo-Ren .Area 8 in the area of the I L design, the collector zones 1 and, according to the method according to the invention, the emitter sub-zones 2 diffused in such a way that the emitter sub-zones in contact with the contacting zone 3 the base zone part L lying on the semiconductor surface between at least one collector zone 1 and Narrow the contact zone 3. As a result, the ß-value of the transistor of the I "L design can be increased significantly, especially because of the simultaneous flanar diffusion and the photo-
509 85 0/0574509 85 0/0574
Fl 810 H. Herrmann 6Fl 810 H. Herrmann 6
lithographischen Ätzprozesse beim Planardiffusionsverfahren nach der Erfindung geringste Abstände möglich und darüber hinaus auch sehr genau einstellbar sind.lithographic etching processes in the planar diffusion process According to the invention, the smallest distances are possible and, moreover, can also be set very precisely.
Dieser Vorteil des Planardiffusionsverfahrens nach der Erfindung macht es in Weiterbildung möglich, die einzelnen ß-Werte auf unterschiedliche Werte einzustellen, indem die Abstände der Emitterteilzone 2 bzw. der Emitterteilzonen über deren Verlauf zu den einzelnen Kollektorzonen 1 auf unterschiedliche Werte gebracht werden, wodurch die an der Halbleiteroberfläche liegenden Basiszonenteile zwischen den Kollektorzonen 1 und der Kontaktierzone 3 unterschiedlich eingeengt sind.This advantage of the planar diffusion method according to the invention makes it possible in a further development to increase the individual β values set different values by adjusting the distances of the emitter subzone 2 or the emitter sub-zones brought to different values over their course to the individual collector zones 1 whereby the base zone parts lying on the semiconductor surface between the collector zones 1 and the contacting zone 3 are narrowed differently.
Es ist zwar unter Anwendung des bereits erwähnten Verfahrens mit einer Aufbringung von zwei Teilschichten anstelle einer Epitaxschicht 9 und dazwischen angeordneten "vergrabenen Schichten" eben-It is true that the method already mentioned is applied with the application of two partial layers instead of an epitaxial layer 9 and "buried layers" arranged in between
2 falls möglich, die ß-Werte der Transistoren im Bereich der I 'L-Auslegung zu erhöhen; dieses im Rahmen der Erfindung liegende Verfahren hat jedoch nicht die vorstehend erwähnten Vorteile einer Einstellung der einzelnen ß-Werte unter Ausnutzung der beim Planardiffusionsverfahren nach der Erfindung erreichbaren Toleranzen. Die Diffusion der Injektorteilzone 11 in Berührung mit der Injektorzone 10 hat bei einer streifenförmigen Injektorzone 10 gemäß der Fig. 5 den Vorteil, daß in der Injektorzone 10 der Bahnwiderstand im Verlauf dieser Injektorzone 10 wesentlich herabgesetzt wird und infolgedessen der Spannungsabfall verringert wird. Dies führt, insbesondere dort, wo die Injektorzone 10 infolge darüberliegender Leiterbahnen nicht durch Metallisierung kurzgeschlossen werden kann, zu einer merklichen Verbesserung des Injektionswirkungsgrades auf der Gesamtlänge der Injektorzone 10.2 If possible, the ß-values of the transistors in the area of the I 'L design to increase; however, this method, which is within the scope of the invention, does not have the advantages mentioned above Adjustment of the individual ß-values using the planar diffusion method tolerances achievable according to the invention. The diffusion of the injector subzone 11 in contact with the injector zone 10 has a strip-shaped injector zone 10 according to FIG Fig. 5 has the advantage that in the injector zone 10 the sheet resistance is substantially reduced in the course of this injector zone 10 and, as a result, the voltage drop is reduced. This leads to, especially where the injector zone 10 as a result of overlying Conductor tracks cannot be short-circuited by metallization, resulting in a noticeable improvement in the injection efficiency on the total length of the injector zone 10.
509850/0574 " 9 ~509850/0574 " 9 ~
Claims (5)
für die I L-Auslegung einer monolithisch integrierten Schaltung vorgesehenen Transistors Zonen mindestens eines Transistors hergestellt werden, dessen Emitterzone an der Halbleiteroberfläche liegt.2
transistor zones of at least one transistor whose emitter zone lies on the semiconductor surface are produced for the I L design of a monolithically integrated circuit.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742426529 DE2426529C3 (en) | 1974-05-31 | 1974-05-31 | Planar diffusion process for manufacturing a transistor in a monolithically integrated I2 L circuit |
| GB2212775A GB1482298A (en) | 1974-05-31 | 1975-05-22 | Monolithically integrated circuit |
| IT2374275A IT1038519B (en) | 1974-05-31 | 1975-05-27 | PLANAR DIFFUSION FOR THE FABERI CAATION OF A TRANSISTOR |
| FR7516605A FR2273373B3 (en) | 1974-05-31 | 1975-05-28 | |
| NL7506334A NL7506334A (en) | 1974-05-31 | 1975-05-29 | PROCEDURE FOR PLANAR DIFFUSION. |
| JP50065986A JPS515974A (en) | 1974-05-31 | 1975-05-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742426529 DE2426529C3 (en) | 1974-05-31 | 1974-05-31 | Planar diffusion process for manufacturing a transistor in a monolithically integrated I2 L circuit |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2426529A1 true DE2426529A1 (en) | 1975-12-11 |
| DE2426529B2 DE2426529B2 (en) | 1979-12-20 |
| DE2426529C3 DE2426529C3 (en) | 1980-08-28 |
Family
ID=5917044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19742426529 Expired DE2426529C3 (en) | 1974-05-31 | 1974-05-31 | Planar diffusion process for manufacturing a transistor in a monolithically integrated I2 L circuit |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS515974A (en) |
| DE (1) | DE2426529C3 (en) |
| FR (1) | FR2273373B3 (en) |
| GB (1) | GB1482298A (en) |
| IT (1) | IT1038519B (en) |
| NL (1) | NL7506334A (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541533B2 (en) * | 1974-12-04 | 1980-10-24 | ||
| JPS52141587A (en) * | 1976-05-20 | 1977-11-25 | Matsushita Electric Ind Co Ltd | Semiconductor device and its process |
| DE3004681A1 (en) * | 1980-02-08 | 1981-08-13 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Diode element for integrated circuit - achieves low noise and small differential impedance by using three specified zones |
| US20080187018A1 (en) | 2006-10-19 | 2008-08-07 | Amberwave Systems Corporation | Distributed feedback lasers formed via aspect ratio trapping |
| US9508890B2 (en) | 2007-04-09 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon |
| US8183667B2 (en) | 2008-06-03 | 2012-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial growth of crystalline material |
-
1974
- 1974-05-31 DE DE19742426529 patent/DE2426529C3/en not_active Expired
-
1975
- 1975-05-22 GB GB2212775A patent/GB1482298A/en not_active Expired
- 1975-05-27 IT IT2374275A patent/IT1038519B/en active
- 1975-05-28 FR FR7516605A patent/FR2273373B3/fr not_active Expired
- 1975-05-29 NL NL7506334A patent/NL7506334A/en unknown
- 1975-05-31 JP JP50065986A patent/JPS515974A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| NL7506334A (en) | 1975-12-02 |
| JPS515974A (en) | 1976-01-19 |
| DE2426529B2 (en) | 1979-12-20 |
| DE2426529C3 (en) | 1980-08-28 |
| FR2273373A1 (en) | 1975-12-26 |
| IT1038519B (en) | 1979-11-30 |
| GB1482298A (en) | 1977-08-10 |
| FR2273373B3 (en) | 1978-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2757762C2 (en) | Monolithic combination of two complementary bipolar transistors | |
| DE1944793C3 (en) | Method for manufacturing an integrated semiconductor device | |
| DE19704996A1 (en) | Process for the production of IGBT components | |
| DE1764274C3 (en) | Monolithically integrated semiconductor structure for supplying supply voltages for semiconductor components to be subsequently integrated and a method for their production | |
| DE2749607B2 (en) | Semiconductor device and method for the production thereof | |
| DE1764570C3 (en) | A method of manufacturing a semiconductor device having complementary NPN and PNP transistors | |
| DE1764556A1 (en) | Junction capacitor element, especially for a monolithic solid-state circuit | |
| DE2633569A1 (en) | TRANSISTOR WITH LOW COLLECTOR RAIL RESISTANCE IN AN INTEGRATED CIRCUIT, AS WELL AS THE ASSOCIATED MANUFACTURING PROCESS | |
| DE1903870A1 (en) | Process for producing monolithic semiconductor devices | |
| DE1764578C3 (en) | Method for producing a semiconductor arrangement with a field effect transistor | |
| DE1639549C2 (en) | Integrated semiconductor circuit | |
| DE2426529C3 (en) | Planar diffusion process for manufacturing a transistor in a monolithically integrated I2 L circuit | |
| DE2525529A1 (en) | SEMICONDUCTOR ARRANGEMENT WITH COMPLEMENTARY TRANSISTOR STRUCTURES AND PROCESS FOR THEIR PRODUCTION | |
| DE2800363C2 (en) | Semiconductor device and method for the production thereof | |
| DE2318179A1 (en) | CONDUCTOR ARRANGEMENT AND METHOD OF MANUFACTURING THIS ARRANGEMENT | |
| DE2403816C3 (en) | Semiconductor device and method for its manufacture | |
| DE2507038C3 (en) | Inverse planar transistor and process for its manufacture | |
| DE2627922A1 (en) | SEMI-CONDUCTOR COMPONENT | |
| DE2602395C3 (en) | Monolithically integrated I2 L planar transistor and process for its manufacture | |
| DE1769271C3 (en) | Method of manufacturing a solid-state circuit | |
| DE2557911C2 (en) | Method for producing a monolithic integrated circuit | |
| DE2101278A1 (en) | Integrated semiconductor device and method for making same | |
| DE7605242U1 (en) | INTEGRATED MONOLITHIC ARRANGEMENT WITH POWER TRANSISTOR AND SIGNAL TRANSISTOR AREAS | |
| DE2457106A1 (en) | THYRISTOR | |
| DE7015087U (en) | INSULATING FIELD EFFECT TRANSISTOR. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| C3 | Grant after two publication steps (3rd publication) | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |