DE2419871C2

DE2419871C2 - Verfahren und Schaltung zur Beseitigung eines Maßstabsfaktorfehlers in einem Analog/Digital-Umsetzer

Info

Publication number: DE2419871C2
Application number: DE2419871A
Authority: DE
Inventors: Arnold J. Parsippany N.J. Brand; Sidney M. Monsey N.Y. Sacks; William R. Glen Rock N.J. Slump
Original assignee: Singer Co
Current assignee: Singer Co
Priority date: 1973-05-24
Filing date: 1974-04-24
Publication date: 1983-09-08
Also published as: IL44607A; GB1412232A; FR2231160A1; US3828347A; FR2231160B1; IL44607A0; JPS5912046B2; DE2419871A1; CA1005921A; SE397159B; JPS5021669A

Description

a) vor der Umsetzung der Spannungen E, und — Ercf wird an jeden der beiden Eingangsverstärker (13 und 35) eine Testspannung E_lcs, angelegt;

b) das Ausgangssignal - Ki E,_a, des zweiten Eingang* /erstärkers (35) wird während des Zeitintervalls Tm die 'ntegrationsstufe (23) angelegt;

c) das Ausgangssignal K\ £"_ - des ersten Eingangsverstärkers (13) wird für die Rückintegration nach Null an die Integrationsstufe (23) angelegt;

d) das für die Rückintegration nach Null erforderliche Zeitintervall t, = (Ki/K₁)TwWd festgestellt und gespeichert und

c) das Ausgangssignal K\ E_x des ersten Eingangsverstärkers (13) wird statt über das Zeitintervall Tinnerhalb dieses Zeitintervalls t\ integriert.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Zeitintervall Tdurch Zurückzählen eines Zählers (75), in welchem das digitale Äquivalent dieses Zeitintervalls T gespeichert ist, ermittelt wird, und daß das Zeitintervall ii durch Hochzählen eines Zählers (33) bis zum Nulldurchgang der Integrationsstufe (23) festgestellt wird.

3. Schaltung zur Durchführung des Verfahrens nach Anspruch 1 oder 2, gekennzeichnet durch eine Testspannungsquelle (57). zwei Wechselschalter (59 und 61) zum Anlegen der Testspannung £",„, an den zweiten bzw. ersten Eingangsverstärker (35 bzw. 13), einen Schalter (43) zum Anlegen des Ausgangssignals — K₂ E,„, des zweiten Eingangsverstärkers (35) während des bestimmten Zeitintervalls Tan die Integrationsstufe (23), einen weiteren Schalter (21) zum Anlegen des Ausgangssignals K₁ E,„, des ersten Eingangsverstärkers (13) nach dem Zeitintervall T an die Integrationsstufe (23), einen Zähler (33), einen Taktimpulsgenerator (51), eine den Taktimpulsgenerator (51) während des Anliegens des Ausgangssignals K\ Ei_is, des ersten Eingangsverstärkers (13) an der Integrationsstufe (24) mit dem Zähler (33) verbindende und durch ein Signal des Nulldurchgangdetektors (53) vom Zähler (33) trennende Start-Stop-Logikstufe (47) und eine Zeitlogikstufe (19) zur Steuerung der Analop/Digital-Umsetzung der Eingangsspannung E_t, in welche der im Zähler (33) gespeicherte Wert für die Integration des Ausgangssignals K\ E_x des ersten Eingangsverstärkers (13) eingebbar ist.

4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß der ausgangssei tig an den zweiten Eingangsverstärker (35) angeschlossene Wechselschalter (59) zwischen der Testspannung E_tes, und der Bezugsspannung — E^r und der ausgangsseitig an den ersten Eingangsverstärker (13) angeschlossene

is Wechselschalter (61) zwischen der Testspannung Etat und der Eingangsspannung E_x umschaltbar ist, und daß die Zeitlogikstufe (19) einen ersten Ausgang (63) aufweist, durch den die beiden Wechselschalter (59 und 61) über eine Testperiode und eine Hauptumsetzungsperiode gleicher Dauer umschaltbar sind, ferner einen zweiten Ausgang (41) und einen dritten Ausgang (3i), durch welchen der den Ausgang des zweiten Eingangsverstärkers (35) mit der Integrationsstufe (23) verbindende Schalter (43) nur in der ersten Hälfte jeder Testperiode und in der zweiten Hälfte jeder Hauptumsetzungsperiode bzw. der den Ausgang des ersten Eingangsverstärkers (13) mit der Integrationsstufe (23) verbindende Schalter (21) nur während der zweiten Hälfte jeder Testperiode und während der ersten Hälfte jeder Hauptumsetzungsperiode schließbar ist.

5. Schaltung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Start-Stop-Logikstufe (47) einen Eingang für einen vierten Ausgang (45) der Zeitlogikstufe (19) und einen Eingang für den Ausgang des Nulldurchgangdetektors (53) aufweist und über eine Startleitung (49) und eine Stopleitung (55) mit dem Zähler (33) verbunden ist.

6. Schaltung nach Anspruch 5. dadurch gekennzeichnet, daß der Zähler (33) eilten Rücksetzeingang aufweist, welcher mit dem dritten Ausgang (31) der Zeitlogikstufe (19) verbunden ist.

Die Erfindung bezieht sich auf ein Verfahren der im Oberbegriff des Patentanspruchs 1 angegebenen Gattung sowie eine Schaltung zur Durchführung des darin gekennzeichneten Verfahrens.

Analog/Digital-Umsetzer sind bekannt (DE-OS 14 720 und 22 01 440). bei denen einer Integrationsstüfe mit der Zeitkonstanten RC zunächst die umzusetzende analoge Größe, nämlich eine unbekannte Eingangsspannung E„ während eines bestimmten Zeitintervalls T und dann eine bekannte Bezugsspannung - Eref entgegengesetzter Polarität zugeführt wird, um eine Rückintegration nach Null zu bewirken. Das Zeitintervall t, das zur Rückintegration nach Null erforderlich ist, wird durch Zählen von Taktimpulsen in einem Speicher bzw. Zähler bestimmt, welcher mittels eines an die Integrationsstufe angeschlossenen Nulldurchgangdetektors stillgesetzt wird. Das dem Zeitintervall t entsprechende Zählergebnis im Zähler stellt

^b5 gemäß den folgenden Gleichungen das digitale Äquivalent der Eingangsspannung E_x dar:

(E_x T)ZRC- (Ercf OZRC= 0

Es ist bekannt, bei solchen Analog/Digital-Umsetzern zur Erweiterung des Einsatzbereiches unter Vermeidung von Verstärkern ein veränderliches, dem Amplitudenbereich der jeweils umzusetzenden, unbekannten Eingangsspannung E_x angepaßtes Zeitintervall T anzuwenden, was einer entsprechenden Verstärkung der Eingangsspannung E_x entspricht, so daß ein Verstärker überflüssig wir J und ein und derselbe Analog/Digital-Umsetzer für die Umsetzung von Eingangsspannungen c, unterschiedlicher Größenordnungen benutzt werden kamnDE-OS 19 14 72G).

Gewöhnlich werden jedoch die unbekannte Eingangsspannung E_x und die Bezugsspannung — E_nI über zwei gesonderte Eingangsverstärker mit einem nominellen Verstärkungsfaktor K zugeführt. Aufgrund von unvermeidlichen Herstellungstoleranzen weisen die beiden Eingangsverstärker aber tatsächlich unterschiedliche Verstärkungsfaktoren K, und K₂ auf, so daß sich aus den obigen Gleichungen mit K₁ E_x statt E_x und - K₂

E, = (K₂I K

Es zeigt sich also, daß durch die Toleranzen der Eingangsverstärker ein Fehler entsprechend dem Faktor (K₂IKi) entsteht.

Aufgabe der Erfindung ist es, diesen Fehler zu beseitigen.

Diese Aufgabe ist durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst Vorteilhafte Weiterbildungen der Erfindung sind in den restlichen Patentansprüchen gekennzeichnet

Nachstehend ist ein Ausführungsbeispiel der Erfindung anhand der Zeichnung beschrieben. Darin zeigt

Fig. 1 ein Blockschaltbild eines Analog/Digital-Umsetzers mit einer bevorzugten Ausführungsform der Schaltung zur Beseitigung eines Maßstabsfaktorfehlers und

F i g. 2 ein Blockschaltbild der Zeitlogikstufe und der Start-Stop-Logikstufe gemäß F i g. 1.

Der Analog/Digital-Umsetzer gemäß F i g. 1 wird mit einer unbekannten Eingangsspannung E_x und einer Bezugsspannung -E_Ki entgegengesetzter Polarität beaufschlagt. Die Eingangsspannung E_x wird auf einer Leitung 11 über einen Eingangswiderstand 15 an einen zugehörigen ersten Eingangsverstärker 13 angelegt, welcher einen Rückkopplungswiderstand 17 aufweist, der zusammen mit seinem Eingangwiderstand 25 den Verstärkungsfaktor K\ des ersten Eingangsverstärkers 13 bestimmt, so daß dieser das Ausgangssignal K, E, liefert.

Eine Zettlogikstufe 19 schließt einen Schalter 21 der beispeilsweise aus einem Transistor bestehen kann, so daß das Ausgangssignal K₁ E_x des ersten Eingangsverstärkers 13 zu einer Integrationsstufe 23 gelangt, welche einen Verstärker 25, einen Eingangswiderstand 27 und einen Rückkopplungskondensator 29 aufweist. Die Integration läuft über ein bestimmtes Zeitintervall Tab, an dessen Ende der Schalter 21 durch ein Ausgangssignal der Zeitlogikstufe 19 auf einer Leitung 31 geöffnet wird. Dieses Ausgangssignal gelangt auch zu einem Zähler 33, um denselben rückzusetzen.

Die Bezugsspannung - E_ref wird an einen zweiten Eingangsverstärker 35 angelegt, welcher einen Eingangswiderstand 37 und einen Rückkopplungswiderstand 39 aufweist, der nominell gleich dem Eingangswiderstand 15 bzw. den, Rückkopplungswiderstand 117 des ersten Eingangsverstärkers 13 sein soil, um so die gleiche Verstärkung im ersten Eingangsverstärker 13 und im zweiten Eingangsverstärker 35 zu erhalten. Es ist jedoch unmöglich, die vollkommen gleiche Verstärkung zu erhalten, so daß der Verstärkungsfaktor K₂ des zweiten Eingangsverstärkers 35 mit demjenigen des ersten Eingangsverstärkers 13 nicht identisch ist. Der zweite Eingangsverstärker 35 liefert daher das Ausgangssignal - K₂ Ervf-

ίο Nachdem der Schalter 21 geöffnet und der Zähler 33 rückgesetzt ist, veranlaßt ein Ausgangssignal der Zeitlogikstufe 19 auf einer Leitung 41, daß ein Schalter 43 geschlossen wird, um so das Ausgangssignal — A^ E_nT des zweiten Eingangsverstärkers 35 an die Integrationsstufe 23 anzulegen. Gleichzeitig gelangt ein Ausgangssignal der Zeitlogikstufe 19 über eine Leitung 45 zu einer Start-Stop-Logikstufe 47, welche einen Startbefehl über eine Leitung 49 an den ZähJer 33 liefert, so daß er die in einem Taktimpulsgenerator 51 erzeugten Taktimpulse zählt Da die Bezugsspannung - E_n/ eine der Eingangsspannung E_x entgege- gesetzte Polarität aufweist, begännt die !r.tegraiionsstufc 73 abwärts nach Null zu integrieren. Der Ausgang der Integrationsstufe 23 liegt an einem Nulldurchgangdetektor 53, der ein Ausgangssignal an die Start-Stop-Logikstufe 47 nefert, wenn das Ausgangssignal der !ntegrationsstufe 23 den Wert Null erreicht, so daß die Start-Stop-Logikstufe 47 auf einer Leitung 55 einen Stopbefehl an den Zähler 33 liefert Das im Zähler 33 gespeicherte Zählergebnis entspricht dem Zeitintervall t der Rüdüntegration nach Null gemäß den folgenden Gleichungen:

(K₁ E_x T)ZRC-(K₂ Ercft)/RC=0 )

Aus den vorstehenden Gleichungen erkennt man, daß sich bei den bekannten Analog/Digital-Umsetzern ein Fehler infolge des Faktors (K₁IK₂) ergibt Wenn es möglich wäre, identische Eingangsverstärker 35 und 13 (Ki = K₂) zu bauen, dann würde sich dieser Fehler nicht ergeben. Mit einer derartigen Genauigkeit können jed ..ch Verstärker nicht hergestellt v/erden. Es müssen daher besondere Vorkehrungen getroffen werden, um diesen Fehler zu korrigieren.

Dazu wird der Analog/Digital-Umsetzer gemäß F i g. 1 zusätzlich zu den Spannungen - E„e und E_x mit einer Testspannung E,„, beaufschlagt, welche von einer Testspannungsquelle 57 geliefert und an einen einpoligen Wechselschalter 59. dessen zweiter Eingang an der

><i Bezugsspannung — E_ret liegt, sowie an einen weiteren Wechselschalter 61, welcher mit seinem zweiten Eingang an der Eingangsspannung E_x liegt, angelegt wird. Die Wechselschalter 59 und 61 können als mecf-viische Schalter, Relais oder Halbleiterschalter ausgebildet sein. Die Betätigung der Wechselschalter 59 und 61 wird dur'h die Zeitlogikstufe 13 über eine Leitung 63 gesteuert.

Der erwähnte zwangsläufig entstehende Fehler wird dadurch korrigiert, daß das feste Zeitintervall Γ für die Integration des Ausgangssignals K, E_x des ersten Eingangsverstärkers 13 in der Integrationsstufe 23 um den Faktor (K₂IKx) zu einem festen Zeitintervall t\=(K₂IK\)T verändert wird, so daß In der obigen Gleichung für das Zeitintervall t der Faktor (KiIK₂) verschwindet und das System ohne Fehler arbeitet. Dazu werden die Wechseischalter 59 und 61 zunächst durch ein Ausgangssignal der Zeitlogikstufe 19 über die Leitung 63 auf die Testspannung E,„, umgeschaltet, und

wird zuerst der Schalter 43 über das feste Zeilintervall T geschlossen, so daß die Integrationsstufe 23 das Ausgangssignal K₂ E_lc„ des zweiten Eingangsverstärkers 35 integriert. Danach wird der Schalter 21 geschlossen, so daß die Integration des Ausgangssignals K\ E,„, des ersten Eingangsverstärkers 13 wie bei der oben beschriebenen normalen Arbeitsweise in umgekehrter Richtung erfolgt.

Das am Ende dieser Umsetzung im Zähler 33 gespeicherte Zählergebnis entspricht dem Zeitintervall /ι der Rückintegration nach Null, welches den erforderlichen Korrekturfaktor (KilK\) enthält, und wird zur Zeitlogikstufe 19 rückgespeist, um dort für die anschließende Umsetzung der unbekannten Eingangsspannung F, verwendet zu werden. Die Wechselschalter 59 und 61 werden dabei auf die dargestellte Position umgeschaltet, und diese Umsetzung läuft ab, wie oben beschrieben, wobei allerdings anstelle des festen

Zeitinterväüs T nun UStS ^'•«"piohpptp 7#»i(intpryalj /■

verwendet wird. Die folgenden Gleichungen veranschaulichen die geschilderten Schritte:

1 - (K₂ £·,„, T)ZRC- (K_x £,„, I₁)ZRC= 0

U= (K₂/ K_x) T
2. (KiE_x(K₂ZK₁T)ZRC-K₂ErcftyRC=Q t=(TZE_ref)E,.

Auf diese Weise wird also der durch die unterschiedlichen Verstärkungsfaktoren K\ und K₂ der Eingangsverstärker 13 und 35 verursachte Fehler wirksam ausgelöscht.

F i g. 2 veranschaulicht die Zeitlogikstufe 19 und die Start-Stop-Logikstufe 47 gemäß F i g. 1. Die Taktimpulse des Taktimpulsgenerators 51 werden durch sechs Flipflops 71/4 bis 71 Fheruntergeteilt. deren Anzahl von der jeweiligen Ausbildung und der jeweils gewünschten Genauigkeit des Systems abhängt.

Das letzte Flipflop 71 Funterteilt jeden Arbeitszyklus des Analog/Digital-Umsetzers in zwei gleichlange Perioden zur Bestimmung des Zeitintervalls ti (Testperiode) bzw. für die normale Umsetzung (Hauptumsetzungsperiode), wobei der Ausgang Q des letzten Flipflops 71F die eine Periode und dessen Ausgang T^ die andere Periode bestimmt. Das vorletzte Flipflop 71 £ arbeitet mit der doppelten Frequenz und unterteilt jede vom letzten Flipflop 71F vorgegebene Periode in zwei Halbperioden, in welchen der Ausgang Q bzw. der Ausgang φ des vorletzten Flipflops 71E ein Ausgangssignal liefert.

Die Ausgangssignale des letzten Flipflops 71F werden zur Ste;:2rung der Wechselschalter 59 und 61 verwendet. Während der Testperiode liefert der Ausgang Q ein Ausgangssignal, um die Wechselschalter 59 und 61 auf die Testspannungsquelle 57 umzuschalten. Zuerst wird dabei der Ausgang des zweiten Eingangs-Verstärkers 35 auf die Integrationsstufe 23 geschaltet und zwar während des Zeitintervalls T. Daher beaufschlagt der Ausgang Q des letzten Flipflops 71F mit dem Ausgangssignal auch einen Eingang eines UND-Gatters 73, dessen beide weiteren Eingänge mit dem Ausgang Q des vorletzten Flipflops 71E bzw. mit einem Zähler 75 verbunden sind, und ein UND-Gatter 79, um das in einem Register 77 gespeicherte, gleichbleibende Zeitintervall Γ zu Beginn der Testperiode in den Zähler 75 zu übertragen, welcher das UND-Gatter 73 so lange beaufschlagt, wie ein Wert im Zähler 75 gespeichert ist

Da das UND-Gatter 73 auch vom Ausgangssignal des Ausgangs ζ) des vorletzten Flipflops 7IE beaufschlagt wird, liefert es ein Ausgangssignal, welches den Schalter 43 schließt, so daß das Ausgangssignal K₂ E,„, des zweiten Eingangsverstärkers 35 in der Integrationsstufe 23 integriert wird. Gleichzeitig wird der Zähler 75 an einem Rückzähleingang über eine Leitung 81 mit Taktinipulsen vom Taktimpulsgenerator 51 her beaufschlagt, um die gespeicherte Zahl bis auf Null herunterzuzählen. Dann schaltet das UND-Gatter 73 ab und wird der Schalter 43 geöffnet, so daß die Integrationsstufe 23 stehen bleibt.

Kurz darauf schaltet das vorletzte Flipflop 71 Fum, so daß das Ausgangssignal des Ausgangs Q verschwindet und statt dessen am Ausgang ζ5 ein Ausgangssignal erscheint, mit weichemein UN D-Gatter 85 beaufschlagt wird, dessen zweiter Eingang mit dem Ausgang Q des letzten Flipflops 71F verbunden ist, so daß das UND-Gatter 85 nur während der Testperiode durchschalten kann. Das UND-Gatter 85 liefert daher

:i> während der zweiten Hälfte der Testperiode ein Ausgangssignal, welches den Schalter 21 schließt, so daß der Ausgang des ersten Eingangsverstärkers 13 mit der Integrationsstufe 23 verbunden ist und mit dessen Ausgangssignal K_x F,„,nach Null rückintegriert wird.

>3 Durch das Ausgangssignal am Ausgang Q des vorletzten Flipflops 71F wird ferner der Zähler 33 rückgesetzt und ein UND-Gatter 87 beaufschlagt, dessen beide weiteren Eingänge über eine Leitung 89 und einen Inverter 91 mit dem Nulldurchgangdetektor

jo 53 bzw. über die Leitung 81 mit dem Taktimpulsgenerator 51 verbunden sind. Da der Nulldurchgangdetektor 53 während der Rückintegratio.n in der Integrationsstufe 23 nach Null kein Ausgangssignal liefert, liegt dann hinter dem Inverter 91 ein hoher Signalpegel vor, mit welchem das UND-Gatter 87 über die Leitung 89 beaufschlagt wird, so daß die Taktimpulse durch das UND-Gatter 87 geleitet und im Zähler 33 gezählt werden. Sobald der Nulldurchgangdetektor 53 ein Ausgangssignal abgibt, sperrt das UND-Gatter 87 und bleibt der Zähler 33 stehen.

Wenn nunmehr das letzte Flipflop 71F am Ende der Testperiode umschaltet, dann liefert der Ausgang ~Q ein Ausgangssignal an ein UND-Gatter 93, so daß das im Zähler 33 gespeicherte Zählergebnis in den Zähler 75

■15 übertragen wird. Ferner wird dieses Ausgangssignal je einem Eingang zweier UND-Gatter 95 und 97 zugeführt. Zwei weitere Eingänge des UND-Gatters 97 sind mit dem Ausgang Q des vorletzten Flipflops 71E bzw. mit dem Zähler 75 über die Leitung 83 verbunden.

Da der Zähler 75 nicht leer ist, wird das UN D-Gatter 97 über die Leitung 83 beaufschlagt, ferner durv.ii das Ausgangssignal am Ausgang Q des vorletzten Flipflops 7 XE, so daß es ein Ausgangssignal liefert und den Schalter 21 schließt, um den Ausgang des ersten Eingangsverstärkers 13 mit der Integrationsstufe 23 zu verbinden und dessen Ausgangssignal K_x E_x zu integrieren.

Dabei wird der Zähler 75, wie vorher während der Testperiode, auf Null rückgezählt wobei das UND-Gat-

Λ ter 97 beim Zählerstand Null abschaltet Die Rückzählung erfolgt jedoch nun während des Zeitintervalls ti= (K₂ZK_x) T. Wenn das vorletzte Flipflop 71 £ dann umschaltet und am Ausgang Q ein Ausgangssignal liefert, dann wird das UND-Gatter 95 eingeschaltet und

'5 der Schalter 43 geschlossen, so daß der Ausgang des zweiten Eingangsverstärkers 35 mit der Integrationsstufe 23 verbunden ist und das Ausgangssignal - K₂ F._rerdes zweiten Eingangsverstärkers 35 nach Null rückinte-

grien wird, wobei der Zähler 33, wie vorher während der Testperiode, mit Taktimpulsen vom Taktimpulsgenerator 51 her beaufschlagt und durch ein Ausgangssignal des Nulldcrchgangdetektors 53 über das UND-Gatter 87 abgeschaltet wird. Das Zählergebnis stellt das endgültige digitale Äquivalent der unbekannten Eingangsspannung E, dar und kann dem Zähler 33 zur weiteren Verwendung entnommen werden.

Ein Anwendungsgebiet für derartige Analog/Digital-Umsetzer besteht darin, die Gleichspannungsausgangssignale von Drehmeldern, welche proportional dem Sinus bzw. Cosinus des Drehwinkels Φ sind, in den digitalen Tangens Φ oder Cotangens Φ umzusetzen, indem beispielsweise die obenerwähnte Eingangsspannung £\ durch die Sinusspannung und die Bezugsspan- ι ί nung - £_rc./durch die Cosinusspannung ersetzt wird. Im allgemeinen ist es bei derartigen Umsetzungen wünschenswert, ein Ausgangssignal zwischen den Werten Null und 1 zu erhalten, weswegen auch die Cotangens- und Tangensfunktionen verwendet werden, und zwar jeweils diejenige Funktion, die einen Wert kleiner als I liefert. Das herkömmliche Verfahren, um eine solche Umsetzung durchzuführen, besteht darin, zuerst die Polarität der Sinusspannung zu bestimmen, um festzustellen, ob der Drehwinkel Φ größer oder kleiner als 180° ist. Dann wird die Polarität der Cosinusspannung bestimmt, um zusammen mit dem Ergebnis der ersten Feststellung zu ermitteln, in welchem Quadranten der Drehwinkel Φ liegt. Schließlich wird die Sinus- mit der Cosinusspannung verglichen, um festzustellen, welche )o absol't größer ist und in welchem Octanten der Drehwinkel Φ somit liegt, ob also Tangens Φ oder Cotangens Φ zu liefern ist.

Bisher wurde dieses Verfahren unter Verwendung gesonderter Komparatoren durchgeführt, welche von der Umsetzung getrennt sind. Dabei ist es erforderlich, daß die Genauigkeit der Komparatoren mit der Genauigkeit der Umsetzung vergleichbar ist. Es ist jedoch möglich, diese Vergleiche innerhalb des Analog/ Digital-Umsetzers gemäß Fig. I und 2 durchzuführen, welcher bei entsprechender Abwandlung in der ersten Hälfte jeder Hauptumsetzungsperiode die kleinere Sinus- bzw. Cosinusspannung und in der zweiten Hälfte die größere Cosinus- bzw. Sinusspannung integriert, so daß im Zähler 33 schließlich das digitale Äquivalent des Tangens Φ bzw. Cotangens Φ gespeichert ist. Wenn während der ersten Hauptumsetzungshalbperiode der Sinus Φ kleiner ist, dann ist in der Integrationsstufe 23 der Wert (Sinus Φ T)ZRCgespeichert, welcher während der zweiten Halbperiode nach unten integriert wird, und /war lim rjpn Wprt iCoSiHüS Φ O^RC. Es ergibt sich 2ÜS den folgenden Gleichungen für den Inhalt t des Zählers 33:

(Sin Φ T)ZRC-(CosΦ t)/RC=0

bzw. mit der Fehlerkorrektur zum Ausgleich der unterschiedlichen Verstärkungsfaktoren K\ und K₂ der beiden Eingangsverstärker 13 und 35:

(K₁ Sin Φ(Κ₂/KOT)ZRC- (K₂ Cos Φ I)ZRC= 0
1=Τ\.%Φ.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Verfahren zur Beseitigung eines Maßstabsfaktorfehlers in einem Analog/DigitaJ-Umsetzer mit mindestens einem ersten Eingangsverstärker, einem zweiten Eingangsverstärker, einer Integrationsstufe, einer Steuerschaltung, einem Nulldurchgangdetektor und einem Speicher, wobei die beiden Eingangsverstärker gleiche Verstärkungsfaktoren K\ bzw. Ki unterschiedlicher Toleranz aufweisen und jeweils mit einer Eingangsspannung E_x bzw. einer Bezugsspannung -Ercf beaufschlagt werden sowie ein Ausgangssignal K\ E_x bzw. -Ki E^r abgeben, wobei ferner zunächst das Ausgangssignal K_x E_x des ersten Eingangsverstärkers und dann das Ausgangssignal — Ki En* des zweiten Eingangsverstärkers in der Integrationsstufe innerhalb eines bestimmten Zeitintervalls T bzw. r= T(Ki E_xZKi E_nr) integriert wird, und wobei schließlich das für die Integration des Ausgangssignals — Ki E_re/des zweiten Eingangsverstärkers hinunter bis zum Nuüdurchgang der Integrationsstufe erforderliche Zeitintervall t im Speicher digital gespeichert wird, gekennzeichnet durchdie folgenden Schritte: