DE2419642B2 - Analog-Digital-Umsetzer - Google Patents
Analog-Digital-UmsetzerInfo
- Publication number
- DE2419642B2 DE2419642B2 DE2419642A DE2419642A DE2419642B2 DE 2419642 B2 DE2419642 B2 DE 2419642B2 DE 2419642 A DE2419642 A DE 2419642A DE 2419642 A DE2419642 A DE 2419642A DE 2419642 B2 DE2419642 B2 DE 2419642B2
- Authority
- DE
- Germany
- Prior art keywords
- analog
- output
- digital
- converter
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung betrifft Analog-Digital-Umsetzer mit einer ersten Digitalisiereinrichtung, durch welche ein
analoges Eingangssignal mit einem aus einer Anzahl von Grob-Amplitudenbereichen in Beziehung gesetzt
werden kann, und zur Abgabe eines digitalen Ausgangssignals, welches den Grobbereich anzeigt, in welchen
das Eingangssignal fällt, einer Subtrahiereinrichtung zum Bestimmen der Differenz zwischen dem analogen
Eingangssignal und der Grobstufe, die dem Grobbereich entspricht, in den das Eingangssignal fällt, und einer
zweiten Digitalisiereinrichtung zur Abgabe eines digitalen Ausgangssignals, welche die erwähnte Differenz
anzeigt.
Ein Umsetzer dieser Art wird nachfolgend in Verbindung mit den Zeichnungen näher beschrieben,
und zwar zeigt
F i g. 1 ein Blockschaltbild eines bekannten Analog-Digital-Umsetzers,
F i g. 2A ein Eingabesignal und dessen Beziehung zu den groben Stufen des Umsetzers,
F i g. 2B die Ausgabe der Subtrahiereinrichtung bzw. des Subtraktors im Umsetzer für das Eingabesignal von
F i g. 2A und
F i g. 3,4 und 5 verschiedene Fehlerarten, die bei dem
Umsetzer nach F i g. 1 auftreten können, wobei bei A die Ausgabe des Subtraktors gezeigt ist und bei B das
Analogäquivalent der Digitalausgabe des Umsetzers.
Der in F i g. 1 dargestellte elektrische Analog-Digital-Umsetzer
besitzt eine Analogeingabe 10, die mit einer ersten Parallelstufe 12 verbunden ist. In dieser Stufe
wird die Eingabe mit einer Anzahl grober Quantisierungsstufen verglichen und wird eine Ausgabe erzeugt,
welche anzeigt, in welchen einer entsprechenden Anzahl von groben Quantisierungsbereichen das Eingabesignal
fällt. Diese Ausgabe bildet einen Teil der Ausgabe des Umsetzers und wird auch einem
Digital-Analog-Umsetzer 14 zugeführt Dieser generiert die grobe Stufe, die dem groben Bereich zugeordnet ist,
in welchen die Analogeingabe fällt und führt diese grobe Stufe einer Subtrahiereinrichtung bzw. einem Subtraktor
16 zu.
Dem Subtraktor 16 kann ferner das Analog-Eingabesignal
über eine Verzögerungseinheit 18 zugeführt werden, die dazu dient, die Laufzeit des Eingabesignals
am Subtraktor zu korrigieren. Die Subtraktorausgabe ist ein Maß des Betrages, um welcher das Eingabesignal
von einer der Grobstufen abweicht und wird einer zweiten Parallelstufe 20 zugeführt. Diese Stufe vergleicht
das Differenzsignal mit einer Anzahl Feinquantisierungsstufen und erzeugt eine Ausgabe, die anzeigt, in
welche einer entsprechenden Anzahl von Feinquantisierungsbereichen das Differenzsignal fällt. Die Ausgabe
der zweiten Parallelstufe 20 bildet den Rest der Ausgabe des Umsetzers.
Der Umsetzer kann dazu verwendet werden, analoge Fernsehsignale in digitale Signale umzusetzen. Das
Analogsignal wird zuerst abgetastet, um eine Reihe von Analogabtastungen zu erhalten, die der Eingabe 10
zugeführt werden. Zweckmäßig hat die digitale Ausgabe Binärform und gewöhnlich werden acht
Binärbits zum Codieren von Fernsehsignalen verwendet, was 28 = 256 Quantisierungsstufen ergibt.
Ein Beispiel der Wirkungsweise des Umsetzers nach F i g. 1 wird nachfolgend in Verbindung mit F i g. 2A
beschrieben. Die 256 möglichen Stufen werden in 16 grobe Stufen unterteilt und das Eingabesignal wird mit
Bezug auf diese durch die erste Parallelstufe gemessen. Wenn das Signal den in F i g. 2A gezeigten Wert Vl hat,
d. h. zwischen den Stufen 144 und 160 liegt, ergibt die erste Parallelstufe 12 eine Ausgabe, welche der Stufe
144 entspricht. Diese Stufe ist in der Tat die grobe Stufe 9 und die Stufe 12 erzeugt den Binärausgang 1001. Wie
sich auf F i g. 1 ergibt, bildet dieser die ersten vier Ziffern der Binärausgabe des Umsetzers.
Der Digital-Analog-Umsetzer 14 nimmt ferner die Eingabe 1001 auf und generiert eine Analogausgabe der
Stufe 144, die der Spannung V2 in Fig.2A äquivalent
ist. Dem Subtraktor 16 werden daher die Spannungen Vi und V 2 zugeführt, welcher die Differenz zwischen
beiden bildet. Diese Differenz wird der zweiten Parallelstufe 20 zugeführt, die eine Binärausgabe
so erzeugt, welche den Betrag darstellt, um welchen die
Eingabespannung die nächst darunter befindliche Grobstufe überschreitet. Diese Binärausgabe bildet die
vier niedrigstwertigen Stellen der Umsetzerausgabe.
Die 16 Stufen in der zweiten Parallelstufe 20 betragen
Ί5 je ein Sechzehntel der Amplitude derjenigen in der
ersten Parallelstufe 12. Daher waren, obwohl die Amplitude des Eingabesignals mit einem Teil in 256
ermittelt wurde, nur 32 (d.h. 2 χ 16) Meßelemente
hierfür notwendig.
Wenn an die Eingabe 10 eine kontinuierlich zunehmende Wellenform von der in Fig.2A gezeigten
Art gelegt wird, erhält die Ausgabe des Subtraktors 16 die in Fig.2B gezeigte Form. Die gestrichelten Linien
zeigen die Enden des Quantisierungsbereichs der zweiten Parallelstufe 20 entsprechend einem Bereich
von 0 bis 15 Feinstufen. An jeder Grobstufe verändert sich die Ausgabe des Subtraktors 16 von der Stufe IS auf
die Stufe 0 und nimmt dann an der nächsten Grobstufe stetig wieder auf 15 zu.
Drei typische Fehler in der Arbeitsweise des Umsetzers nach F i g. 1 werden nun nachfolgend in
Verbindung mit F i g. 3,4 und 5 beschrieben. F i g. 3 zeigt bei A die Ausgabe des Subtraktors 16, wenn eine
Gleichstromversetzung stattgefunden hat. In der zweiten Parallelstufe 20 erzeugt eine Eingabe von mehr als
Stufe 15 eine Ausgabe von 15, während eine Eingabe von weniger als 0 eine Ausgabe von 0 erzeugt. Die stetig
zunehmende Zählung in der zweiten ParaJlelstufe wird daher unterbrochen, was eine Verzerrung der Übertragungscharakteristik
zur Folge hat, wie bei B gezeigt. Codes, welche durch die Subtraktorausgabe dargestellt
sind und über der Stufe 15 liegen, fehlen in der Ausgabe, was einen sehr unbefriedigenden Verlauf ergibt
F i g. 4 zeigt die Art von Fehler, die aus Zunahmefehlern in dem Digital-Analog-Umsetzer 14 oder in der
Verzögerungsleitung 18 erhalten werden. Die Subtraktorausgabe kann dann die bei A gezeigte Form erhalten.
Die resultierende Umsetzerausgabe ist bei B angegeben und entsteht, wie in Verbindung mit F i g. 3 beschrieben,
jedoch nimmt in diesem Falle die Verzerrung mit zunehmender Signalamplitude zu.
Aus F i g. 2B ist ersichtlich, daß die vertikalen Übergänge an der Subtraktorausgabe durch die erste
Parallelstufe 12 verursacht werden, welche registriert, daß das Eingabesignal eine der Grobstufen überschreitet.
Wenn die für diesen Vorgang verantwortliche Komponente fehlerhaft ist und in der Tat eine
Entscheidung lange nach der Überschreitung der Stufe erreicht, ist die Subtrakiorausgabe wie bei A in F i g. 5
gezeigt. Hier ist angenommen, daß der Umstand, daß das Eingabesignal die Stufe 144 überschritten hat, erst
erkannt worden ist, als es die Stufe 150 erreichte. Dies ergibt eine einzelne Nichtlinearität im Ausgabesignal,
wie bei B gezeigt. Diese Art von Fehler kann über die ganze Übertragungscharakteristik regellos auftreten.
Diese drei Fehler können direkt additiv sein und wenn der Gesamtfehler auf nicht höher als ±1/2 des
Zuwachses zwischen den Feinstufen gehalten werden soll, beträgt das Stabilitätserfordernis für jede Fehlerart
in dem beschriebenen Beispiel etwa ± 0,07%. Dies erfordert teuere Bauelemente und ist nicht leicht über
einen Temperaturbereich zu erzielen.
Aufgabe der Erfindung ist es, einen Analog-Digital-Umsetzer
zu schaffen, bei dem auf einfache Weise im Analogteil auftretende Fehler wirksam korrigiert
werden können.
Gemäß der Erfindung gelingt dies durch Einrichtungen zum Feststellen, wenn das Ausgangssignal der
Subtrahiereinrichtung einen Bereich überschreitet, der durch den Grobbereich definiert ist und zum Erzeugen
eines Korrektursignals aufgrund dieser Feststellung, und durch Vorrichtungen zum digitalen Addieren des
digitalen Korrektursignals zum digitalen Ausgangssignal der ersten Digitalisiereinrichtung und zum
Verändern des Ausgangssignals der zweiten Digitalisiervorrichtung, so daß ein digitales Ausgangssignal
erzeugt wird, das der Differenz zwischen dem analogen Eingangssignal und einer Grobstufe entspricht, die
derjenigen am nächsten liegt, die durch die ersten Digitalisierungseinrichtungen angegeben wird.
Die Erfindung wird nachfolgend beispielsweise in Verbindung mit den übrigen Figuren der Zeichnung weiter beschrieben, und zwar zeigt
Die Erfindung wird nachfolgend beispielsweise in Verbindung mit den übrigen Figuren der Zeichnung weiter beschrieben, und zwar zeigt
F i g. 6 ein Schaltbild eines Analog-Digital-Umsetzers von der in F i g. 1 gezeigten Art in der erfindungsgemäßen
Weise modifiziert und
F i g. 7 ein Wellenformdiagramm, welches die Arbeitsweise
des modifizierten Umsetzers darstellt.
Ein großer Teil des Umsetzers nach Fi g. 6 ist mit
dem nach F i g. 1 identisch, so daß entsprechende Einzelheiten nicht nochmals beschrieben werden.
Einander entsprechende Teile sind mit den gleichen Bezugsziffern versehen. Aus F i g. 6 ergibt sich, daß die
zweite Parallelstufe 20 mit zwei Überlaufdetektoren versehen worden ist, nämlich mit einem Positivüberlaufdetektor
24 und einem Negativüberlaufdetektor 26. Der Positivüberlaufdetektor 24 liefert eine Anzeige, wenn
die Ausgabe aus dem Subtraktor über der Stufe 15 liegt, während der Negativüberlaufdetektor 26 eine Anzeige
liefert, wenn die Ausgabe aus dem Subtraktor unter der Stufe 0 liegt. Die jeweilige Ausgabe aus den Überlaufdetektoren
wird der entsprechenden Eingabe eines arithmetischen Elements bzw. Rechenwerks 28 zugeführt,
das mit der Ausgabe der ersten Parallelstufe 12 verbunden ist.
jo Die zweite Parallelstufe 20 empfängt ferner Signale aus den Überlaufdetektoren und wird hierdurch
modifiziert, so daß eine »Rückfalte«-Wirkung erhalten wird, d. h. wenn ein positiver Überlauf angezeigt wird,
ist die an der Ausgabe der zweiten Parallelstufe erzeugte Zahl gleich dem tatsächlich erhaltenen Wert
minus der größten Zahl von Zuwachsen, den die Stufe 20 anzeigen kann. Daher ist, wenn die Ausgabe des
Subtraktors 16 der Zahl 20 entspricht, die Ausgabe der zweiten Parallelstufe 20 — 16 = 4. In ähnlicher Weise
wird, wenn ein negativer Überlauf angezeigt wird, eine Zahl, die gleich der größten Zahl von Zuwachsbeträgen
ist, die angezeigt werden kann, zum Inhalt der zweiten Parallelstufe addiert, so daß, wenn die letztere 5
Zuwachsbeträge unter Null liegt, die Ausgabe der Stufe 20 wie folgt ist: 16 + (-5) = 11.
Die Kombination dieser Maßnahmen bewirkt die Überwindung von Fehlern in den Schaltungskomponenten,
die dem Subtraktor 16 vorgeschaltet sind. In F i g. 7 ist mit voll ausgezogenen Linien die Subtraktoirausgabe
so bei einem Fehler in der ersten Parallelstufe 12 gezeigt,
wie vorangehend in Verbindung mit F i g. 5 beschrieben. Am Punkt A in F i g. 7 hat die erste Parallelstufe die
Stufe 128 registriert und ist die Ausgabe des Subtraktors und damit der zweiten Parallelstufe Null. Die Gesamtausgabe
des Umsetzers beträgt daher 128 + 0 = 128.
Am Punkt B beträgt die Ausgabe 128 aus der ersten
Parallelstufe 12 und 7 aus der zweiten Paralleistufe, was
insgesamt 135 ergibt, wie für den Umsetzer nach F i g. 1.
Am Punkt C stellt die Ausgabe des Subtraktors
to jedoch die Zahl 18 dar und die Arbeitsweise des
Umsetzers ist dann wie folgt: der Positivüberlaufdetektor 24 gibt der zweiten Parallelstufe 20 die Anweisung,
16 von ihrem Ausgabecode abzuziehen, so daß die Stufe 20 eine Ausgabe liefert, die 18 — 16 = 2 darstellt Dies
6i ist mit gestrichelten Linien in Fig. 7 dargestellt.
Gleichzeitig addiert das arithmetische Element 1 zur Ausgabe der ersten Parallelstufe 12. Diese Eins stellt
jedoch numerisch 16 dar und die Ausgabe des
arithmetischen Elements ist daher nun 128 + 16 = 144.
Die Gesamtausgabe ist 144 + 2 = 146 und diese ist die
gleiche wie diejenige, die erhalten worden wäre, wenn kein Fehler und kein Überlauf bestanden haben würde.
Durch die Anzeige der Fehler bei ihrem Eintragen in die letzte Parallelstufe im Umsetzer kann ihre
Gesamtwirkung gemessen werden, welche Information dazu verwendet wird, die Ausgabe zu korrigieren.
Durch das dargestellte System wird die bisher erforderliche kritische Genauigkeit der ersten Parallelstufe
herabgesetzt, was eine höhere Genauigkeit und/oder geringere Herstellungskosten ermöglicht.
Ferner kann ein Temperaturdrift geduldet werden, ohne daß eine nichtlineare Verzerrung die Folge ist.
Hierzu 5 Blatt Zeichnungen
Claims (3)
1. Analog-Digital-Umsetzer mit einer ersten Digitalisiereinrichtung, durch welche ein analoges
Eingangssignal mit einem aus einer Anzahl von Grop-Amplitudenbereichen in Beziehung gesetzt
werden kann, und zur Abgabe eines digitalen Ausgangssignals, welches den Grobbereich anzeigt,
in welchen das Eingangssignal fällt, einer Subtrahiereinrichtung zum Bestimmen der Differenz zwischen
dem analogen Eingangssignal und der Grobstufe, die dem Grobbereich entspricht, in den das Eingangssignal
fällt, und einer zweiten Digitalisiereinrichtung zur Abgabe eines digitalen Ausgangssignals, welche
die erwähnte Differenz anzeigt, gekennzeichnet durch Einrichtungen (24,26) zum Feststellen
wenn das Ausgangssignal der Subtrahiereinrichtung (16) einen Bereich überschreitet, der durch den
Grobbereich definiert ist und zum Erzeugen eines Korrektursignals aufgrund dieser Peststellung, und
durch Vorrichtungen (28) zum digitalen Addieren des digitalen Korrektursignals zum digitalen Ausgangssignal
der ersten Digitalisiereinrichtung und zum Verändern des Ausgangssignals der zweiten
Digitalisiervorrichtung (20), so daß ein digitales Ausgangssignal erzeugt wird, das der Differenz
zwischen dem analogen Eingangssignal und einer Grobstufe entspricht, die derjenigen am nächsten
liegt, die durch die ersten Digitalisierungseinrichtungen (14) angegeben wird.
2. Analog-Digital-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß der Eingang der
Feststelleinrichtungen (24, 26) mit den zweiten Digitalisiereinrichtungen (20) verbunden ist.
3. Analog-Digital-Umsetzer nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Subtrahiereinrichtung
einen Digital-Analog-Umsetzer (14) besitzt, der ein digitales Ausgangssignal von der ersten
Digitalisiereinrichtung empfängt, sowie eine analog Subtrahiervorrichtung (16) die das Ausgangssignal
des Digital-Analog-Umsetzers und das analoge Eingangssignal empfängt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2419642A DE2419642C3 (de) | 1974-04-24 | 1974-04-24 | Analog-Digital-Umsetzer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2419642A DE2419642C3 (de) | 1974-04-24 | 1974-04-24 | Analog-Digital-Umsetzer |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2419642A1 DE2419642A1 (de) | 1975-11-20 |
DE2419642B2 true DE2419642B2 (de) | 1978-05-24 |
DE2419642C3 DE2419642C3 (de) | 1981-01-15 |
Family
ID=5913725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2419642A Expired DE2419642C3 (de) | 1974-04-24 | 1974-04-24 | Analog-Digital-Umsetzer |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2419642C3 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2940228A1 (de) * | 1979-10-04 | 1981-04-16 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung fuer einen analog-digital-umwandler nach dem pipelineprinzip mit einer grobumwandlungs- und einer nachgeschalteten feinumwandlungsstufe |
DE2946934A1 (de) * | 1979-11-21 | 1981-05-27 | Rainer Dipl.-Ing. 3000 Hannover Marquardt | Schneller analog-digital-umsetzer |
DE3021880A1 (de) * | 1980-06-11 | 1981-12-17 | Philips Patentverwaltung | Schaltungsanordnung fuer eine analog-digital-umwandler |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51128255A (en) * | 1975-05-01 | 1976-11-09 | Sony Corp | Analog-digital converter |
US4144525A (en) * | 1977-10-21 | 1979-03-13 | Bell Telephone Laboratories, Incorporated | Cascadable analog to digital converter |
US4485372A (en) * | 1981-10-09 | 1984-11-27 | Analog Devices, Incorporated | Two-stage a-to-d converter |
JPS5875920A (ja) * | 1981-10-30 | 1983-05-07 | Sony Corp | A/dコンバ−タ回路 |
-
1974
- 1974-04-24 DE DE2419642A patent/DE2419642C3/de not_active Expired
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2940228A1 (de) * | 1979-10-04 | 1981-04-16 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung fuer einen analog-digital-umwandler nach dem pipelineprinzip mit einer grobumwandlungs- und einer nachgeschalteten feinumwandlungsstufe |
DE2946934A1 (de) * | 1979-11-21 | 1981-05-27 | Rainer Dipl.-Ing. 3000 Hannover Marquardt | Schneller analog-digital-umsetzer |
DE3021880A1 (de) * | 1980-06-11 | 1981-12-17 | Philips Patentverwaltung | Schaltungsanordnung fuer eine analog-digital-umwandler |
Also Published As
Publication number | Publication date |
---|---|
DE2419642C3 (de) | 1981-01-15 |
DE2419642A1 (de) | 1975-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2216349C3 (de) | Analog-Digital-Umsetzer für bipolare Eingangssignale | |
DE2122799A1 (de) | Analog/Digital-Umsetzer | |
DE2411062C3 (de) | Dynamisch vorgespannte Differentialverstärkeranordnung | |
DE1280297B (de) | Korrekturschaltung fuer fehlerhafte Vergleiche bei einem Analog-Digital-Umsetzer | |
DE2419642C3 (de) | Analog-Digital-Umsetzer | |
DE2129383B2 (de) | Pulscodemodulator mit knickkennlinien-amplitudenwandler | |
DE69219216T2 (de) | Analog-Digitalumsetzer mit erhöhter Auflösung | |
DE2850059A1 (de) | Digital/analog-wandler | |
WO1995014236A1 (de) | Phasenmessvorrichtung | |
EP0151769B1 (de) | Integrierbarer Analog/Digitalwandler | |
DE2756675C3 (de) | Analog/Digital-Wandlereinrichtung | |
DE2059862B2 (de) | Analog-digitalwandler und verwendung eines integrators | |
DE2547725A1 (de) | Analog-digital-wandler | |
DE1232196B (de) | Digital-Analog-Wandler fuer binaere Codesignale | |
DE3613962A1 (de) | Codier-ausgangsfehler-detektorschaltung | |
DE4009383C2 (de) | ||
DE2826314A1 (de) | Analog-digital-wandler | |
DE3215519C2 (de) | ||
DE2852095C2 (de) | Analog-Digital-Wandlung mit stufenweiser Approximation eines Digitalsignals an ein umzusetzendes Analogsignal | |
DE2410633C2 (de) | Schaltungsanordnung zur Umsetzung einer analogen Eingangsspannung in einen digitalen Ausgangswert | |
DE2315804C3 (de) | Schaltungsanordnung zur Frequenzüberwachung | |
DE4312697A1 (de) | Vorrichtung zum Digitalisieren einer Analogspannung | |
DE2930040A1 (de) | Verfahren zur fehlerkorrektur bei integrierenden analog-digital-wandlern | |
DE1277320B (de) | Verfahren zur Verbesserung der Differentiallinearitaet von Analog-Digitalumsetzern und Schaltung zur Durchfuehrung des Verfahrens | |
DE2362414C3 (de) | Schaltungsanordnung zur Umschaltung der Zeitkonstante von RC-Glledern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |