DE2407954C2 - PCM regenerator - Google Patents

Description

Die Erfindung betrifft einen PCM-Regenerator mit einem Eingangsübertrager, der über einen Amplitudenentscheider sowohl mit einem Phasendiskriminator als auch mit einem Zeitentscheider verbunden ist, bei dem an den Zeitentscheider ein Pulsverstärker und ein Pulsformer angeschlossen ist und bei dem an den Phasendiskriminator über ein Tiefpaßfilter ein Taktgenerator angeschlossen ist, von dessen Ausgang eine Verbindung zu dem Zeitentscheider und zu dem Phasendiskriminator bestein.The invention relates to a PCM regenerator with an input transformer, which has an amplitude decider is connected to both a phase discriminator and a time discriminator in which a pulse amplifier and a pulse shaper are connected to the time decider and to the phase discriminator A clock generator is connected via a low-pass filter, from the output of which a connection is established to the time decider and to the phase discriminator.

Einrichtungen dieser Art sind bekannt. In der Veröffentlichung »Nachrichtenübertragung« von H ö I ζ 1 e r und Thierbach, Springer-Verlag Berlin, Heidelberg, New York, 1966, S. 498 bis 503, insbesondere Abb. 18, auf S. 498, ist ein derartiger Regenerator beschrieben, dessen Taktgenerator durch eine Reaktanz nachgestimmt wird und Schwingungen mit einer Frequenz von etwa 90 MHz abgibt. Weitere Anordnungen dieser Art sind in Technische Rundschau, Nr. 9, vom 5.3.1971, auf den Seiten 9, 1! und 13, in der DT-AS 19 61 950 und in der DT-OS 20 04 036 beschrieben.Facilities of this type are known. In the publication "News transmission" by H ö I ζ 1 e r and Thierbach, Springer-Verlag Berlin, Heidelberg, New York, 1966, pp. 498 to 503, in particular Fig. 18, on p. 498, such a regenerator is described, whose clock generator is tuned by a reactance and oscillations with a frequency of about 90 MHz. Further arrangements of this type are in Technische Rundschau, No. 9, from March 5, 1971, on pages 9, 1! and 13, in DT-AS 19 61 950 and in DT-OS 20 04 036.

Bei der weiteren Verbreitung der PCM-Technik ergibt sich die Notwendigkeit, eine größere Zahl von Sprechkanälen über eine PCM-Übertragungsstrecke zu übertragen. Dies erfordert entsprechende Einrichtungen, insbesondere Streckenregeneratoren, die sehr hohe Bitraten verarbeiten können. Um dabei den Aufwand in vertretbaren Grenzen halten zu können, erhebt sich gleichzeitig die Forderung, einen möglichsl großen Teil der PCM-Einrichtungen in integrierter Technik auszuführen. Dies ist bei den bekannten Einrichtungen nach dem Stande der Technik nur im be grenzten Umfange möglich.With the further spread of PCM technology, there is a need to use a larger number of To transmit speech channels over a PCM transmission link. This requires appropriate facilities, especially line regenerators that can process very high bit rates. To take the effort To be able to keep within acceptable limits, the demand arises at the same time, a possible to implement a large part of the PCM facilities in integrated technology. This is the case with the known facilities According to the state of the art, this is only possible to a limited extent.

Der Erfindung stellt sich damit die Aufgabe, eine PCM-Regeneratorschaltung zu entwickeln, die für die Verarbeitung höherer Bitraten, also höherer Frequen zen, geeignet ist und zu einem möglichst großen Teil ir integrierter Technik ausgeführt werden kann. Dabe muß die Regeneratorschaltung Sin²-Halbwellensignali verarbeiten können, die vorzugsweise als Eingangssi gnale bei höheren Bitraten verwendet werden, da ein« Entzerrung auf diese Signalform eine optimale Befrei ung des Systems von Störungseinflüssen, wie thermi sches Rauschen und Nebensprechen, gewährleistet Außerdem ist zu beachten, daß wegen der Speisung dei über die Übertragungsstrecke verteilten Regenerato ren durch das Nachrichtenkabel jeder dieser Regenera toren nur einen bestimmten, nicht überschreitbarer Stromverbrauch haben darf.The object of the invention is thus to develop a PCM regenerator circuit which is suitable for processing higher bit rates, that is to say higher frequencies, and which can be implemented with integrated technology to the greatest possible extent. The regenerator ^{circuit must be able to process Sin 2} half-wave signals, which are preferably used as input signals at higher bit rates, since equalization on this signal form ensures optimal freedom from the system from interfering influences such as thermal noise and crosstalk that because of the feeding of the regenerators distributed over the transmission path through the communication cable, each of these regenerators may only have a certain power consumption that cannot be exceeded.

Die Aufgabe wird erfindungsgemäß dadurch gelöst daß der Amplitudenentscheider einen Signalweg fü positive und einen Signalweg für negative Signale ent hält und jeder der beiden Signalwege aus einem au zwei in Emitterschaltung betriebenen und aus je : Transistoren bestehenden Differenzverstärkern gebil det wird und die Basis jeweils eines der beiden Transi stören mit jeweils einem sekundärseitigen Anschlul des Eingangsübertragers verbunden ist, bei dem jeweil der Ausgang eines der Differenzverstärker mit einen Eingang des Zeitentscheiders direkt und über eim Rückschaltungsdiode mit dem entsprechenden AusThe object is achieved according to the invention in that the amplitude decider has a signal path for contains positive and one signal path for negative signals and each of the two signal paths consists of one au two differential amplifiers operated in emitter circuit and each consisting of transistors det is and the base interferes with one of the two transi each with a secondary-side connector of the input transformer is connected, in each case the output of one of the differential amplifiers with a Input of the time decision maker directly and via a reset diode with the corresponding off

gang des Zeitentscheiders verbunden ist und die Kollektoren der Eingangstransistoren der beiden Differenzverstärker miteinander und über eine Zenerdiode mit dem ersten Eingang eines Stromgenerators verbunden sind, daß der Phasendiskriminator zwei D-Flipflops und einen Stromgenerator enthält und der Setzeingang jeweils eines der beiden D-Flipflops mit dem Ausgang jeweils eines der Differenzverstärker des Amplitudenentscheiders verbunden ist, daß der D-Eingang der beiden P-Flipflops mit Masse verbunden ist und deren Q-Ausgänge über jeweils eine Diode an einem Widerstand zusammengeführt sind, der mit dem zweiten Eingang des Stromgenerators verbunden ist, daß der Stromverstärker einen über eine Zenerdiode an den ersten Stromverstärkereingang angeschlossenen und aus zwei npn Transistoren bestehenden Differenzverstärker enthält, dessen Ausgang mit dem Stromverstärkerausgang verbunden ist und daß der Stromverstärker eine in Emitterschaltung betriebene und aus einem pnp-Transistor bestehende Verstärkerstufe enthält, dessen Eingang mit dem zweiten Stromverstärkereingang und deren Ausgang mit dem Stromverstärkerausgang verbunden ist, daß der Stromverstärkerausgang über ein Tiefpaßfilter mit dem Eingang eines als Taktgenerator wirkenden an sich bekannten nachgezogenen Quarzoszillators verbunden ist und eine Taktschwingung über einen Rechteckformer an den Zeitentscheider und über diesen an die Auslöseeingänge der beiden D-Flipflops des Phasendiskrirrinators abgibt. output of the time decider is connected and the collectors of the input transistors of the two differential amplifiers connected to each other and via a Zener diode to the first input of a current generator are that the phase discriminator contains two D flip-flops and a current generator and the set input one of the two D flip-flops with the output of one of the differential amplifiers of the amplitude decision maker is connected that the D input of the two P flip-flops is connected to ground and their Q outputs are brought together via a diode at a resistor, which is connected to the second input of the current generator is connected, that the current amplifier is connected to the first via a Zener diode Current amplifier input connected and consisting of two npn transistors differential amplifier contains, the output of which is connected to the current amplifier output and that the current amplifier contains an amplifier stage operated in emitter circuit and consisting of a pnp transistor, its input to the second current amplifier input and its output to the current amplifier output is connected that the current amplifier output via a low-pass filter with the input of a clock generator acting per se known retraced quartz oscillator is connected and a clock oscillation Via a rectangular shaper to the time decision maker and via this to the triggering inputs of the two D flip-flops of the phase discriminator.

Die Erfindung macht sich die Erkenntnis zunutze, daß im ungesättigten Betrieb arbeitende transistorisierte Schaltstufen einen relativ geringen Stromverbrauch besitzen und bis zu sehr hohen Frequenzen zufriedenstellend arbeiten. Die Vorteile der Erfindung liegen insbesondere darin, daß durch die weitgehende lntegrierbarkeit und durch die direkte Ansteuerungsmöglichkeit von TTL-Schaltungen bei Wegfall von Anpassungsstufen sich insgesamt ein wesentlich verringerter Aufwand ergibt.The invention makes use of the knowledge that transistorized ones working in unsaturated operation Switching stages have a relatively low power consumption and are satisfactory up to very high frequencies work. The advantages of the invention are in particular that due to the extensive integrability and through the direct control option of TTL circuits when there are no adjustment levels overall there is a significantly reduced effort.

Treten am Eingang der Regeneratorschaltung nur binäre Impulse einer einzigen Polarität auf, also solche vom sogenannten RZ-Format, dann ergibt sich gemäß einer Weiterbildung der Erfindung ein weiter verringerter Aufwand dadurch, daß zur Verarbeitung binärer Signale ein vereinfachter Amplitudenentscheider vorgesehen ist, der nur einen aus zwei Transistoren bestehenden Differenzverstärker enthält, daß ein vereinfachter Phasendiskriminator vorgesehen ist, der nur ein D-Flipflop enthält, dessen Q-Ausgang ohne Zwischenschaltung von Dioden über einen Widerstand mit dem zweiten Eingang des Stromgenerators verbunden ist und daß ein vereinfachter Zeitentscheider vorgesehen ist, der nur einen Stromweg enthält.If only binary pulses of a single polarity occur at the input of the regenerator circuit, i.e. such from the so-called RZ format, then, according to a further development of the invention, a further reduced format results Expenditure due to the fact that a simplified amplitude decider is provided for processing binary signals that contains only a differential amplifier consisting of two transistors, that a simplified one Phase discriminator is provided which contains only a D flip-flop, the Q output of which is not interposed of diodes is connected to the second input of the current generator via a resistor and that a simplified time arbiter is provided which contains only one current path.

Die Erfindung wird im folgenden an Hand der Zeichnungen näher erläutert. Dabei zeigtThe invention is explained in more detail below with reference to the drawings. It shows

F i g. 1 das Blockschaltbild eines PCM-Regenerators für bipolare Signale,F i g. 1 the block diagram of a PCM regenerator for bipolar signals,

Fig. la das Augendiagramm des entzerrten PCM-Signals am Eingang des PCM-Regenerators nach F i g. 1 und 2,Fig. La shows the eye diagram of the equalized PCM signal at the input of the PCM regenerator F i g. 1 and 2,

Fig. Ib das Augendiagramm eines regenerierten PCM-Signals am Ausgang eines PCM-Regenerators nach F i g. 1 und 2,Fig. Ib the eye diagram of a regenerated PCM signal at the output of a PCM regenerator according to FIG. 1 and 2,

Fig. 2 ein detailliertes Schaltbild eines PCM-Regenerators nach der Erfindung,Fig. 2 is a detailed circuit diagram of a PCM regenerator according to the invention,

F i g. 3 ein erstes Impulsdiagramm des PCM-Regenerators nach F i g. 2 für das PCM-Wort »1-1-1-1-0«,F i g. 3 shows a first timing diagram of the PCM regenerator according to FIG. 2 for the PCM word »1-1-1-1-0«,

F i g. 4 ein weiteres Impulsdiagramm des PCM-Regenerators nach F i g. 2 für aas PCM-Wort »0-1-1-0«,F i g. 4 is a further timing diagram of the PCM regenerator according to FIG. 2 for aas PCM word »0-1-1-0«,

F i g. 5 die Kennlinie eines Phasendiskriminators ohne Rückschaltungsdioden für das PCM-Wort »0-1-1 -0« undF i g. 5 the characteristic of a phase discriminator without switching back diodes for the PCM word »0-1-1 -0 «and

F i g. 6 die Kennlinie eines Phasendiskriminators mit Rückschaltungsdioden für das gleiche PCM-Wort.F i g. 6 the characteristic of a phase discriminator with switching back diodes for the same PCM word.

Das in der F i g. 1 dargestel'te Blockschaltbild enthält die wesentlichen Teile eines PCM-Regenerators nach der Erfindung.The in the F i g. 1 contains block diagram illustrated the essential parts of a PCM regenerator according to the invention.

Das am Eingang des PCM-Regenerators zugeführte PCM-Signal 1 liegt gewöhnlich in Sinus²-Halbwellen vor und ist in der Fig. la dargestellt. Die Darstellung nach der F i g, la erfolgt als Augendiagramm und zeigt übereinander geschrieben in Abhängigkeit von der Zeit alle an einer bestimmten Stelle möglichen Funktionsverläufe, d. h. alle möglichen Übergänge von einem Bit zum nächsten, beispielsweise von »1« nach »0«, von »1« nach »-1« und entsprechend.The PCM signal 1 fed to the input of the PCM regenerator is usually present in sine ² half-waves and is shown in FIG. The representation according to FIG. 1 a takes the form of an eye diagram and shows, written one on top of the other, depending on the time, all possible function processes at a certain point, ie all possible transitions from one bit to the next, for example from "1" to "0", from " 1 «to» -1 «and accordingly.

Mit dem Eingang des PCM-Generators ist ein Eingangsübertrager verbunden, dessen Sekundärwicklung eine Mittelanzapfung aufweist. Die beiden Anschlüsse der Sekundärwicklung des Eingangsübertragers sind mit den beiden Eingängen eines Amplitudenentscheiders AE verbunden, dem dadurch die PCM-Signale zugeführt werden. Der Amplitudenentscheider AE stellt einen Schwellwertschalter dar, dessen in der F i g. 1 a mit +Sund -S angedeutete Schwellen auf die halbe positive und die halbe negative Signalspitzenspannung eingestellt sind. Im Amplitudenentscheider AE werden die positiven und die negativen Impulse gleichgerichtet und stehen getrennt an den mit + bzw. mit - bezeichneten Ausgängen und miteinander kombiniert an dem mit + - bezeichneten Ausgang zur Verfügung. Alle drei Ausgänge des Amplitudenentscheiders /\£sind mit den Eingängen eines Phasendiskrimiiiators PD verbunden, der durch Vergleich zwischen diesen zugeführten Signalen und einem ebenfalls zugeführten, vom Rechteckformer RF gebildeten Taktsignal eine Regelspannung ableitet, die über ein Tiefpaßfilter TPF zu einem Taktgenerator TG geführt wird. Der Taktgenerator TG enthält im frequenzbestimmenden Kreis eine spannungsabhängige Kapazität, so daß die zugeführte Spannung zu einer Veränderung der Frequenz der vom Taktgenerator sbgegebenen Sinusschwingungen führt. An den Ausgang des Taktgenerators ist der Eingang eines Rechteckformers RF angeschlossen, der die zugeführten Sinusschwingungen in eine Rechteckschwingung, den Taktpuls, verwandelt und diese an den Phasendiskriminator PD und den Zeitentscheider ZE abgibt. Dadurch ergibt sich ein geschlossener Regelkreis nach dem »phased-Iocked-Ioopw-Prinzip. Der Zeitentscheidtr ZE erhält über zwei, mit den + und — Ausgängen des Amplitudenentscheiders verbundene Eingänge getrennt die positiven und die negativen Impulse des Ampütudenentscheiders und gibt diese in Abhän gigkeit von der zugeführten rechteckförmigen Taktschwingung in der zeitlichen Mitte des jeweiligen Bit: getrennt nach positiven und negativen Impulsen an die beiden Eingänge eines Pulsverstärkers PV ab. Im Puls Verstärker PV erfolgt voneinander getrennt die Ver Stärkung der positiven und negativen Impulse und ir einem nachgeschalteten Pulsformer PF, der einen Übertrager mit Tiefpaßcharakter darstellt, die Umfor mung der verstärkten Impulse in Sinushalbwellen.An input transformer, the secondary winding of which has a center tap, is connected to the input of the PCM generator. The two connections of the secondary winding of the input transformer are connected to the two inputs of an amplitude decision maker AE, to which the PCM signals are thereby fed. The amplitude decision maker AE represents a threshold value switch, whose in FIG. 1 a with + Sund - S indicated thresholds are set to half the positive and half the negative signal peak voltage. In the amplitude decision maker AE, the positive and negative pulses are rectified and are available separately at the outputs marked + and - and combined with one another at the output marked + -. All three outputs of the amplitude decider / \ £ are connected to the inputs of a phase discriminator PD , which derives a control voltage by comparing these supplied signals and a clock signal formed by the rectangular shaper RF, which is fed to a clock generator TG via a low-pass filter TPF . The clock generator TG contains a voltage-dependent capacitance in the frequency-determining circuit, so that the supplied voltage leads to a change in the frequency of the sinusoidal oscillations given by the clock generator sb. The input of a square wave shaper RF is connected to the output of the clock generator, which converts the supplied sinusoidal waves into a square wave, the clock pulse, and sends them to the phase discriminator PD and the time decider ZE . This results in a closed control loop based on the »phased-locked-Ioopw principle. The time decider ZE receives the positive and negative pulses from the ampute decider separately via two inputs connected to the + and - outputs of the amplitude decider and outputs them depending on the supplied square-wave clock oscillation in the middle of the respective bit: separated into positive and negative Pulses to the two inputs of a pulse amplifier PV . In the pulse amplifier PV , the amplification of the positive and negative pulses takes place separately from one another and, in a downstream pulse shaper PF, which is a transformer with a low-pass filter, the amplified pulses are converted into half-sine waves.

In der F i g. Ib ist in einem zweiten Augendiagramn das vom Pulsformer PF abgegebene regeneriert! PCM-Signal dargestellt, das für eine Übertragung übeIn FIG. Ib is regenerated in a second eye diagram that emitted by the pulse shaper PF! PCM signal shown that practice for a transmission

eine weitere Teilstrecke zur Verfugung steht.another section is available.

Die F i g. 2 zeigt in einem detaillierteren Schaltbild die einzelnen aus der F i g. 1 bekannten Schaltungsteile. Unmittelbar mit dem PCM-Eingang ist der Eingangsübertrager verbunden, an den sich der Amplitudenentscheider /4£anschließt. Der Amplitudenentscheider AE besteht aus 4 npn-Transistoren 7Ί ... 74, die zu jeweils zwei Differenzverstärkern (71 + 72, 73 + 74) zusammengefaßt sind. Über die sekundärseitige Mittelanzapfung des Eingangsübertragers EU wird durch den aus den beiden Widerständen Al, R2 gebildeten Spannungsteiler der Arbeitspunkt der Eingangstransistoren 71, 73 der beiden Differenzverstärker eingestellt. Die Kollektoren der beiden Eingangstransistoren 7Ί, 73 sind miteinander und mit dem Ausgang (+ -) des Amplitudenentscheiders AEiür die kombinierten positiven und negativen Impulse verbunden; außerdem wird diesen Kollektoren über einen Widerstand A3 eine Betriebsspannung zugeführt. Von den Kollektoren der ausgangsseitigen Transistoren 72, 74 der beiden Differenzverstärker sind getrennt die positiven und die negativen Impulse des zugeführten PCM-Signals abnehmbar. Diese Kollektoren sind deshalb jeweils mit einem entsprechenden Eingang A, B des Zeitentscheiders ZE und des Phasendiskriminators PD und über jeweils einen Widerstand mit der Betriebsspannung verbunden. Während die Basen der beiden eingangsseitigen Transistoren durch den Spannungsteiler negativ vorgespannt sind und dadurch die Amplitudenschwelle für die positiven und negativen Impulse gemeinsam eingestellt ist, sind die Basen der beiden ausgangsseitigen Transistoren auf ein mittleres Potential, das ist in diesem Fall Masse, gelegt. Die Spannungsdifferenz zwischen der mittleren Spannung + UX und der Versorgungsspannung -I- Ul ist zu etwa 5 Volt gewählt, so daß an die Kollektoren der beiden ausgangsseitigen Transistoren direkt TTL-Bausteine angeschlossen werden können.The F i g. FIG. 2 shows the individual from FIG. 2 in a more detailed circuit diagram. 1 known circuit parts. The input transformer, to which the amplitude decider / 4 £ is connected, is directly connected to the PCM input. The amplitude decider AE consists of 4 npn transistors 7Ί ... 74, which are combined to form two differential amplifiers (71 + 72, 73 + 74). The operating point of the input transistors 71, 73 of the two differential amplifiers is set by the voltage divider formed from the two resistors A1, R2 via the center tap on the secondary side of the input transformer EU. The collectors of the two input transistors 7Ί, 73 are connected to one another and to the output (+ -) of the amplitude decider AEiür the combined positive and negative pulses; In addition, an operating voltage is fed to these collectors via a resistor A3. The positive and negative pulses of the supplied PCM signal can be removed separately from the collectors of the output-side transistors 72, 74 of the two differential amplifiers. These collectors are therefore each connected to a corresponding input A, B of the time decider ZE and the phase discriminator PD and each connected to the operating voltage via a resistor. While the bases of the two transistors on the input side are negatively biased by the voltage divider and the amplitude threshold for the positive and negative pulses is set together, the bases of the two transistors on the output side are set to a medium potential, which in this case is ground. The voltage difference between the mean voltage + UX and the supply voltage -I- Ul is selected to be about 5 volts, so that TTL components can be connected directly to the collectors of the two transistors on the output side.

Ein derartig aufgebauter Amplitudenentscheider hat eine Reihe von Vorteilen, die insbesondere darin liegen, daß die Amplitudenschwelle temperaturunabhängig ist, die Transistoren bei Ansteuerung von TTL-Bausteinen in ungesättigtem Betrieb arbeiten und dadurch bei geringem Stromverbrauch kurze Schaltzeiten aufweisen und wegen des Aufbaues aus npn-Transistoren und Widerständen eine Integrierung des Amplitudenentscheiders leicht möglich ist.An amplitude decision maker constructed in this way has a number of advantages, in particular: that the amplitude threshold is temperature-independent, the transistors when driving TTL modules work in unsaturated mode and thus have short switching times with low power consumption and because of the structure of npn transistors and resistors, an integration of the amplitude decider is easily possible.

An den Amplitudenentscheider schließt sich der Zeitentscheider ZE an, der aus zwei D-Flipflops FA, FB, den beiden NAND-Gattern GA, GB und zwei Inverterstufen NX, Nl besteht. Die D-Eingänge der D-Flipflops stellen gleichzeitig die Eingänge des Zeitentscheiders ZE dar, wobei der D-Eingang des ersten D-Flipflops FA über den Eingang A des Zeitentscheiders ZE mit dem Ausgang ( + ) für die positive Impulsfolge des Amplitudenentscheiders und der D-Eingang des zweiten D-Flipflops FB über den Eingang B des Zeilentscheiders mit dem Ausgang (-.) des Amplitudenentscheiders für die negativen Impulse verbunden ist. Der Ausgang Q des ersten D-FIipflops FA ist über das NAND-Gatter GA mit einem ersten Ausgang des Zeitentscheiders und der Ausgang ζ)des zweiten D-Flipflops FB ist über das NAND-Gatter Cßmit einem zweiten Ausgang des Zeitentscheiders verbunden. Die zweiten Eingänge der beiden NAND-Gatter GA, GB sind miteinander und mit dem Inverter /V2 verbunden, über den die Zuführung des Taktsignals erfolgt. Die beiden Inverter NX und /V2 sind in der Zuleitung für die Taktsignale hintereinandergeschaltet, zwischen beiden befindet sich eir Anschluß, an dem ein inverses Taktsignal abgenommer wird, das den beiden Setzeingängen der D-Flipflop: FA, FB des Zeitentscheiders ZE zugeführt wird.The amplitude decision maker is followed by the time decision maker ZE , which consists of two D flip-flops FA, FB, the two NAND gates GA, GB and two inverter stages NX, Nl . The D inputs of the D flip-flops also represent the inputs of the time decider ZE , the D input of the first D flip-flop FA via the input A of the time decider ZE with the output (+) for the positive pulse train of the amplitude decider and the D. -Input of the second D flip-flop FB is connected via input B of the line decision maker to the output (-.) Of the amplitude decision maker for the negative pulses. The output Q of the first D flip-flop FA is connected to a first output of the time decider via the NAND gate GA and the output ζ) of the second D flip-flop FB is connected to a second output of the time decider via the NAND gate Cß. The second inputs of the two NAND gates GA, GB are connected to one another and to the inverter / V2, via which the clock signal is supplied. The two inverters NX and / V2 are connected in series in the supply line for the clock signals, between the two there is a connection at which an inverse clock signal is taken which is fed to the two set inputs of the D flip-flop: FA, FB of the time decision maker ZE.

Der Phasendiskriminato· PD besteht aus dem eigent liehen Phasendiskriminator und dem Stromgenerator J Der eigentliche Phasendiskriminator enthält die beider D-Flipflops FDA und FDB, die beiden Dioden DX unc Dl und einem Widerstand. An diesem ist einer der beiThe phase discriminator PD consists of the actual phase discriminator and the current generator J The actual phase discriminator contains the two D flip-flops FDA and FDB, the two diodes DX and Dl and a resistor. At this one is one of the

ίο den Eingänge des Stromgenerators / angeschlossen der mit der Basis eines in Emitterschaltung betriebener pnp-Transistors 76 verbunden ist. Der zweite Eingang des Stromgenerators / ist über die Zenerdiode Zl mil dem Ausgang (+ -) des Amplitudenentscheiders AE füi das kombinierte Signal verbunden. Dieser Eingang des Stromgenerators /ist mit der Basis eines ersten Transistors 77 eines aus zwei npn-Transistoren 77 und 78 bestehenden Differenzverstärkers angeschlossen. Der Kollektor des zweiten Transistors 78 des Differenzverstärkers stellt gleichzeitig den Ausgang für de,i Differenzverstärker dar. Dieser ist mit dem Kollektor des Transistors 76, also mit dem Ausgang der Emitterstufe und mit dem Eingang des Tiefpaßfilters TPF verbunden. ίο connected to the inputs of the current generator / which is connected to the base of a pnp transistor 76 operated in the emitter circuit. The second input of the current generator / mil is via the zener diode Zl the output (+ -) connected to the amplitude discriminator AE Fuei the combined signal. This input of the current generator / is connected to the base of a first transistor 77 of a differential amplifier consisting of two npn transistors 77 and 78. The collector of the second transistor 78 of the differential amplifier also represents the output for the de, i differential amplifier. This is connected to the collector of the transistor 76, that is to say to the output of the emitter stage and to the input of the low-pass filter TPF .

Der Phasendiskriminator ist also in seinem Aufbau auf den Zeitentscheider ZE abgestimmt, so daß es zweckmäßig ist, die beiden Baugruppen in ihrer Funktion gemeinsam zu betrachten. In beiden Baugruppen werden D-Flipflops in TTL-Technik verwendet. Diese schalten bei der positiven Flanke einer zugeführten Taktschwingung. Im eingeschwungenen Zustand muß die positive Taktflanke in der zeitlichen Mitte des Bits, das ist die zeitliche Mitte eines positiven Impulses am D-Eingang eines der beiden D-Flipflops des Zeitent-The structure of the phase discriminator is therefore matched to the time decision maker ZE , so that it is expedient to consider the function of the two assemblies together. D flip-flops in TTL technology are used in both assemblies. These switch on the positive edge of a supplied clock oscillation. In the steady state, the positive clock edge must be in the middle of the bit, that is the middle of a positive pulse at the D input of one of the two D flip-flops of the timing.

scheiders gehalten werden. Dabei erscheint eine positive Halbwelle des bipolaren PCM-Signals als positiver Impuls am D-Eingang des ersten D-FIipfiops FA des Zeitentscheiders ZE als Signal A und eine negative Halbwelle des bipolaren PCM-Signals als positiver Im-Scheiders are held. A positive half-wave of the bipolar PCM signal appears as a positive pulse at the D input of the first D-FIipfiops FA of the time decider ZE as signal A and a negative half-wave of the bipolar PCM signal as a positive im-

puls am D-Eingang des zweiten D-Flipflops FB als Signal B. Zur gleichen Zeit wird jeweils das bipolare PCM-Signal A bzw. Seinem der beiden D-Flipflops des Phasendiskriminators über dessen Setzeingang 5 zugeführt, wodurch diese D-Flipflops zur Umschaltungpulse at the D input of the second D flip-flop FB as signal B. At the same time, the bipolar PCM signal A or its of the two D flip-flops of the phase discriminator is fed via its set input 5, which causes these D flip-flops to switch

durch eine zugeführte Taktschwingung vorbereitet werden. Erscheint nun eine positive Taktflanke, so schalten das erste D-Flipflop des Zeitentscheiders ZE und gleichzeitig das erste D-Flipflop des Phasendiskriminators PD oder das zweite D-Flipflop FB des Zeitentscheiders ZE und das zweite D-Flipflop FDB des Phasendiskriminators PD den logischen Zustand an dem jeweiligen Ausgang Q um. Während die beiden D-Flipflops FDA und FDB des Phasendiskriminators durch die Zuführung der Signale A und B zu den Setz-be prepared by a supplied clock oscillation. If a positive clock edge appears, the first D flip-flop of the time decider ZE and at the same time the first D flip-flop of the phase discriminator PD or the second D flip-flop FB of the time decider ZE and the second D flip-flop FDB of the phase discriminator PD switch on the logic state the respective output Q to. While the two D flip-flops FDA and FDB of the phase discriminator by feeding the signals A and B to the setting

eingängen unmittelbar durch diese Signale rückgesetzt werden, erfolgt die Rückschaltung der beiden D-FIipflops FA und FB des Zeitentscheiders ZEerst bei der nächsten Taktflanke, die frühestens eine Bitbreite später eintrifft. Die zeitliche Dauer der Ausgangsimpulse an den Diskriminator-Flipflops FDA und FDB ist damit im Gegensatz zur Dauer der Ausgangsimpulse an den D-Flipflops des Zeitentscheiders direkt abhängig von der Phasenlage der Taktschwingung. Dies wird bei einer Betrachtung der F i g. 3 verständlich, die neben dem PCM-Eingangssignal PCMX die geschilderten Signalverläufe, den Verlauf der Taktschwingung H und den Verlauf des PCM-Ausgangssignals PCM! zeigt. Aus der F i g. 3 ist ersichtlich, daß bei einer zu niedrigeninputs are reset immediately by these signals, the two D-Flipflops FA and FB of the time decider ZE are first switched back on the next clock edge, which arrives at the earliest one bit width later. The duration of the output pulses at the discriminator flip-flops FDA and FDB is thus, in contrast to the duration of the output pulses at the D flip-flops of the time decider, directly dependent on the phase position of the clock oscillation. This becomes clear when considering FIG. 3 understandable, in addition to the PCM input signal PCMX, the signal curves described, the curve of the clock oscillation H and the curve of the PCM output signal PCM! indicates. From FIG. 3 it can be seen that if the

Taktfrequenz sich scheinbar die positive Flanke der Taktschwingung H in Richtung zur Rückflanke der Signale A bzw. B bewegt. Dadurch wird der über die beiden Dioden Dl und Dl verknüpfte Ausgangsimpuls KU des Phasendiskriminators immer schmaler, während sich bei einer zu hohen Taktfrequenz entsprechend eine Verbreiterung dieses Impulses K ergibt.Clock frequency, the positive edge of clock oscillation H apparently moves in the direction of the trailing edge of signals A or B. As a result, the output pulse KU of the phase discriminator linked via the two diodes Dl and Dl becomes increasingly narrow, while this pulse K is correspondingly widened if the clock frequency is too high.

Dieser von der Taktphase direkt abhängige Diskriminatorausgangsimpuls wird in der Emitterverstärkerstufe mit dem Transistor 76 in einen Stromimpuls konstanter Amplitude verwandelt. Durch die Gegenschaltung der zur gleichen Zeit am Ausgang (H—) für die kombinierten Signale des Amplitudenentscheiders abgegebenen Ausgangsimpulse C die über die Zenerdiode Zl zu den aus den Transistoren 77 und 78 gebildeten Differenzverstärkern in Stromimpulse mit der Amplitude / und der konstanten Breite M umgewandelt worden sind, entsteht am Verbindungspunkt der Kollektoren der beiden Transistoren 76 und 78 ein Signal M. Dieses Signal M wird über das Tiefpaßfilter TPF dem Taktgenerator TG zugeführt, verändert die Spannung an der im frequenzbestimmenden Kreis liegenden Kapazitätsdiode und damit die Schwingfrequenz des Taktgenerators.This discriminator output pulse, which is directly dependent on the clock phase, is converted in the emitter amplifier stage with transistor 76 into a current pulse of constant amplitude. By switching the output pulses C emitted at the same time at the output (H—) for the combined signals of the amplitude decider , the differential amplifiers formed by the transistors 77 and 78 via the Zener diode Z1 have been converted into current pulses with the amplitude / and the constant width M. are, at the connection point of the collectors of the two transistors 76 and 78 is a signal M. arises This signal M is supplied to the clock generator TG via the low-pass filter LPF, the voltage changes to the in-frequency-determining circuit capacitance diode and hence the oscillation frequency of the clock generator.

Das Tiefpaßfilter TPFzwischen dem Phasendiskriminator und dem Taktgenerator dient dabei lediglich zur Siebung der Stromimpulse und zur Einstellung der Regelkreisverstärkung und verhindert, daß der Einzelimpuls vom Phasendiskriminator PD auf den Taktgenerator TGX direkt durchgreift. Im eingeschwungenen Zustand stellt sich am Verbindungspunkt der Kollektoren der zweiten Transistoren 76 und 78 des Phasendiskriminators ein Stromgleichgewicht ein, das durch Veränderung der Stromamplitude /im Kollektorkreis von D6 eingestellt werden kann. Eine veränderte Einstellung der Stromamplitude / bewirkt eine entsprechende Veränderung der Phasenlage der Taktschwingung in bezug auf die einzelnen Bits des PCM-Signals.The low-pass filter TPF between the phase discriminator and the clock generator only serves to filter the current pulses and to set the control loop gain and prevents the individual pulse from the phase discriminator PD from reaching the clock generator TGX directly. In the steady state, a current equilibrium is established at the connection point of the collectors of the second transistors 76 and 78 of the phase discriminator, which can be set by changing the current amplitude / in the collector circuit of D6. A changed setting of the current amplitude / causes a corresponding change in the phase position of the clock oscillation with respect to the individual bits of the PCM signal.

Der Taktgenerator ist als quarzgesteuerter Oszillator mit einer zusätzlichen Kapazitätsdiode in einstufiger Basisschaltung mit einem Rückkopplungsübertrager ausgeführt. Die Begrenzung der Schwingamplitude des Taktgenerators erfolgt an der Kollektorbasiskennlinie eines Eingangstransistors 710 eines als Rechteckformer RFwirkenden aus 2 npn-Transistoren bestehenden Differenzverstärkers. An dem Ausgangstransistor 711 des Rechteckformers kann unmittelbar eine rechteckförmige Taktschwingung abgenommen werden, so daß die Erzeugung der Rechteckschwingung in vorteilhafter Weise in einer wenig aufwendigen und sehr wenig Strom verbrauchenden Schaltungsanordnung geschieht The clock generator is a single-stage crystal-controlled oscillator with an additional capacitance diode Basic circuit implemented with a feedback transformer. The limitation of the vibration amplitude of the clock generator takes place on the collector base characteristic of an input transistor 710 as a rectangular shaper RF acting differential amplifier consisting of 2 npn transistors. At the output transistor 711 of the rectangular shaper can directly be a rectangular one Clock oscillation can be removed, so that the generation of the square wave is advantageous Way happens in a little expensive and very little power consuming circuit arrangement

Die beiden D-Flipflops FA und FB des Zeitentscheiders ZE geben an ihren Q-Ausgängen die beiden Impulsreihen D bzw. £an jeweils einen Eingang eines der beiden NAND-Gatter GA bzw. Gßab,The two D flip-flops FA and FB of the time decision maker ZE send the two pulse series D or £ to an input of one of the two NAND gates GA or Gßab at their Q outputs,

Entsprechend der zugeführten Taklschwingung geben die Gatter GA bzw. GB an die beiden Ausgänge des Zeitentscheiders halbbitbreite negative Impulse ab, die in der F i g. 3 dargestellt und mit Fbzw. G bezeichnet sind.According to the supplied clock oscillation, the gates GA and GB emit half-bit-wide negative pulses to the two outputs of the time decider, which are shown in FIG. 3 shown and with Fbzw. G are designated.

Von den Ausgängen des Zeitentscheiders ZE gelangen die Impulse F bzw. G zu den beiden Eingängen eines Pulsverstärkers, der aus zwei pnp-Transistoren und entsprechenden Widerständen als Schaltverstärker mit gemeinsamen Emitterwiderstand aufgebaut ist. An den Kollektorkreis der beiden Transistoren ist der Pulsformer PF angeschlossen, der aus einem Übertrager mit definierter Streuung zwischen Primär- und Sekundärseite besteht und mittels Kondensatoren in der Primär- und Sekundärseite zu einem an den Wellenwiderstand des Kabels angepaßten Tiefpaß ergänzt ist. An der Sekundärseite des Pulsformer-Übertragers ist das in der Fig.3 mit PLKfI bezeichnete PCM-Ausgangssignal entnehmbar bzw. zur Speisung in eine Kabelstrecke vorbereitet.From the outputs of the time decider ZE , the pulses F and G arrive at the two inputs of a pulse amplifier, which is made up of two pnp transistors and corresponding resistors as a switching amplifier with a common emitter resistor. The pulse shaper PF is connected to the collector circuit of the two transistors. On the secondary side of the pulse shaper transformer, the PCM output signal labeled PLKfI in FIG . 3 can be taken or prepared for feeding into a cable section.

Durch die Aufspaltung des Signalwegs im Zeitentscheider und im Phasendiskriminator in zwei getrennte Signalwege verringert sich die Arbeitsfrequenz in den die getrennten Signalwege führenden Bausteinen. Durch diese Verringerung der Arbeitsgeschwindigkeit und durch den im ungesättigten Betrieb arbeitenden Stromgenerator / ergibt sich die Möglichkeit der Verarbeitung sehr hoher Bitfolgefrequenzen.By splitting the signal path in the time decider and in the phase discriminator into two separate ones Signal paths, the operating frequency in the components leading the separate signal paths is reduced. Because of this reduction in the working speed and because of the unsaturated operation Current generator / results in the possibility of processing very high bit rate frequencies.

In dem vorstehend beschriebenen PCM-Reg^nerator kann sich bei bestimmten PCM-Signalen der Phasenregelkreis kurzzeitig auf einen falschen Arbeitspunkt einstellen, was zu Phasensprüngen der Taktschwingung führt. Werden beispielsweise dem Eingang des beschriebenen PCM-Regenerators quasistatistische Impulsmuster, beispielsweise Pseudorandom-Signale aus rückgekoppelten Schieberegistern oder bestimmte periodische Wortfolgen mit starken Speklrallinien bei den ersten Subharmonischen der Taktfrequenz zugeführt, so kann sich eine bestimmte falsche Phase einstellen. In der F i g. 4 ist in einem, der F i g. 3 entsprechenden Impulsdiagramm ein derartiger Fall dargestellt. Als kritisches Impulsmuster wurde das sich wiederholende PCM-Wort 0-1-1-0 gewählt, das zu einer derartigen falschen Phaseneinstellung führt. In der F i g. 4 sind die beiden Möglichkeiten eingezeichnet, die beide zu einem Stromgleichgewicht am Ausgang des Phasendiskriminators führen können und damit eine stabile Phasenlage markieren. Im Fall a ist die Phasenverschiebung zwischen dem ankommenden Bit und der positiven Ranke der Taklschwingung ψ = 180° und im Falle b ist φ = 0°.In the PCM regulator described above, the phase-locked loop can briefly set itself to an incorrect operating point in the case of certain PCM signals, which leads to phase jumps in the clock oscillation. If, for example, quasi-statistical pulse patterns, for example pseudorandom signals from feedback shift registers or certain periodic word sequences with strong special spiral lines at the first subharmonics of the clock frequency, are fed to the input of the PCM regenerator described, a certain incorrect phase can occur. In FIG. 4 is in one that is shown in FIG. 3 shows such a case. The repeating PCM word 0-1-1-0 was chosen as the critical pulse pattern, which leads to such an incorrect phase setting. In FIG. 4 shows the two possibilities that can both lead to a current equilibrium at the output of the phase discriminator and thus mark a stable phase position. In case a the phase shift between the incoming bit and the positive tendril of the clock oscillation is ψ = 180 ° and in case b φ = 0 °.

In der Fig.5 ist die Phasendiskriminatorkennlinie für das erwähnte PCM-Wort 0-1-1-0 dargestellt, wobei neben dem ersten stabilen Kennlinienteil mit der richtigen Phase STR ein zweiter stabiler Kennlinienteil mit der falschen Phase STF erkennbar ist. Die Kennlinie nach F i g. 5 entsteht dadurch, daß kontinuierlich die Phase φ zwischen dem ankommenden Bit und der positiven Flanke der Taktschwingung verändert wird und sich dabei das Strom-Zeitprodukt / · T am Ausgang des Phasendiskriminators über das gewählte PCM-Wort betrachtet, entsprechend ändert. Da in beider Teiler, der Kennlinie die Differentialquotienten das gleiche Vorzeichen haben, sind beide Kennlinienteile stabil.In FIG. 5, the phase discriminator characteristic curve for the mentioned PCM word 0-1-1-0 is shown, with a second stable characteristic curve part with the wrong phase STF being recognizable in addition to the first stable characteristic curve part with the correct phase STR. The characteristic curve according to FIG. 5 arises from the fact that the phase φ is continuously changed between the incoming bit and the positive edge of the clock oscillation and the current-time product / · T at the output of the phase discriminator over the selected PCM word changes accordingly. Since the differential quotients have the same sign in both divisors of the characteristic, both parts of the characteristic are stable.

Eine rechnerische Betrachtung zeigt, daß sich die fal sehe Phase erst dann stabil einstellen kann, wenn dei Strom / durch den Transistor 76 des Stromgenerator: des Phasendiskriminators mehr als doppelt so groß wi< der Strom durch den Transistor 78 des Differenzver stärkers des Stromgenerators ist. Um mit Sicherheit di( Einstellung der Phase auf den zweiten stabilen Kennli nienteil mit der falschen Phase auszuschließen, sind ent sprechend der Erfindung zwei zusätzliche Rückschal tungsdioden im Zeitentscheider vorgesehen, die in je dem der beiden Signalwege des Zeitentscheiders dei Ausgang mit dem Eingang verbinden. Durch diesi Maßnahme wird erreicht, daß, wie in der F i g. 6 darge stellt, aus dem ehemals stabilen Kennlinienteil mit de falschen Phase entsprechend der F i g. 5 ein instabileA mathematical consideration shows that this is wrong see phase can only be set stable when dei Current / through transistor 76 of the current generator: of the phase discriminator more than twice as large wi < the current through transistor 78 of the differential amplifier of the current generator is. To be sure of the ( Setting the phase to the second stable part of the characteristic curve with the wrong phase must be avoided According to the invention, two additional switching diodes are provided in the time decider, which are in each Connect the output to the input using the one of the two signal paths of the time decision maker. Through diesi Measure is achieved that, as shown in FIG. 6 shown represents, from the previously stable part of the characteristic curve with the wrong phase according to FIG. 5 an unstable

Kennlinienteil entsteht, in dem der Differentialquotient der Kennlinie zu Null wird und dort damit ein stabiler Betrieb unmöglich wird.Part of the characteristic curve arises in which the differential quotient of the characteristic curve becomes zero and is therefore more stable there Operation becomes impossible.

In dem oberen Teil der in der F i g. 6 dargestellten Phasendiskriminatorkennlinie ist weiterhin gestrichelt ein Kennlinienteil dargestellt, der sich bei einer Verzögerungszeit bis zu einem Sechstel der Taktperiode ergibt. Diese bei praktischen Messungen festgestellte Verzögerungszeit von T/6 ergibt sich durch Signallaufzeiten in den einzelnen Bausteinen, wirkt sich aber, wie die F i g. 6 zeigt, nicht negativ auf die Funktion der Schaltung aus. Zusätzlich verringern die beiden Rückschaltungsdioden die Störanfälligkeit der Schaltung. Sie verhindern nämlich, daß zwei Bits gleicher Polarität direkt hintereinander auftreten, da sie die D-EingängeIn the upper part of the FIG. 6 shown Phase discriminator characteristic curve is also shown in dashed lines a part of the characteristic curve, which is in the case of a delay time results in up to one sixth of the clock period. This found in practical measurements The delay time of T / 6 results from the signal propagation times in the individual modules, but it affects how the F i g. 6 shows, does not negatively affect the function of the circuit. In addition, the two switchback diodes reduce the susceptibility of the circuit to failure. Namely, they prevent two bits of the same polarity from being sent directly occur one after the other as they are the D inputs

ίοίο

der D-Flipflops FA und FB des Zeitentscheiders ZE nach Übernahme eines Impulses beim Erscheinen der nächsten Taktflanke sperren.block the D flip-flops FA and FB of the time decision maker ZE after accepting a pulse when the next clock edge appears.

Bei geringen Ansprüchen an die Frequenzstabilität des Regenerators ist der Ersatz des Quarzoszillators durch einen LC-Oszillator möglich. In diesem Falle tritt ein erhöhter Grundjitter der Taktphase auf, der automatisch ein Herausspringen aus dem stabilen Kennlinienteil des Phasendiskriminators mit falscher Phase (STF in Fig. 5) bewirkt. In diesem Fall kann auf die Rückschaltungsdioden verzichtet werden. Die Rückschaltungsdioden sind auch nicht erforderlich, wenn das PCM-Eingangssignal PCMi in Sinus-Halbwellenform oder als binäres RZ-Signal vorliegt.If the demands on the frequency stability of the regenerator are low, the crystal oscillator can be replaced by an LC oscillator. In this case, an increased basic jitter of the clock phase occurs, which automatically causes a jump out of the stable characteristic part of the phase discriminator with the wrong phase (STF in FIG. 5). In this case, the switching back diodes can be dispensed with. The switching-back diodes are also not required if the PCM input signal PCMi is in the form of a half-wave sine wave form or as a binary RZ signal.

Hierzu 5 Blatt ZeichnungenIn addition 5 sheets of drawings

Claims (2)

Patentansprüche:Patent claims: 1. PCM-Regenerator mit einem Eingangsübertrager, der über einen Amplitudenentscheider sowohl mit einem Phasendiskriminator als auch mit einem Zeitentseheider verbunden ist, bei dem an den Zeitentscheider ein Pulsverstärker und ein Pulsformer angeschlossen ist und bei dem an den Phasendiskriminator über ein Tiefpaßfilter ein Taktgenerator angeschlossen ist, von dessen Ausgang eine Verbindung zu dem Zeitentscheider und zu dem Phasendiskriminator besteht, dadurch gekennzeichnet, daß der Amplitudenentscheider (AE) einen Signalweg für positive und einen Signalweg für negative Signale enthält und jeder der beiden Signalwege aus einem aus zwei in Emitierschaltung betriebenen und aus je 2 Transistoren (71, 72; 73, T4) bestehenden Differenzverstärkern gebildet wird und die Basis jeweils eines der beiden Transistoren mit jeweils einem sekundärseitigen Anschluß des Eingangsübertragers verbunden ist, bei dem jeweils der Ausgang eines der Differenzverstärker mit einem Eingang des Zeitentscheiders (ZE) direkt und über eine Rückschaltungsdiode (DZ, DA) mit dem entsprechenden Ausgang des Zeitentscheiders (ZE) verbunden ist und die Kollektoren der Eingangstransistoren (71, 73) der beiden Differenzverstärker miteinander und über eine Zenerdiode (22) mit dem ersten Eingang eines Stromgenerators (J) verbunden sind, daß der Phasendiskriminator (PD) zwei D-Flipflops (FDA, FDB)and einen Stromgenerator (J)enthält und der Setzeingang (^jeweils eines der beiden D-Flipflops (FDA, FDB) mit dem Ausgang jeweils eines der Differenzverstärker des Amplitudenentscheiders (AE) verbunden ist, daß der D-Eingang der beiden D-Flipflops (FDA, FDB) mit Masse verbunden ist und deren Q-Ausgänge über jeweils eine Diode (Dl, D2) an einem Widerstand zusammengeführt sind, der mit dem zweiten Eingang des Stromgenerators verbunden ist, daß der Stromverstärker einen über eine Zenerdiode an den ersten Stromverstärkereingang angeschlossenen und aus zwei npn-Transistoren (77, 78) bestehenden Differenzverstärker enthält, dessen Ausgang mit dem Stromverstärkerausgang verbunden ist und daß der Stromverstärker eine in Emitterschaltung betriebene und aus einem pnp-Transistor (76) bestehende Verstärkerstufe enthält, dessen Eingang mit dem zweiten Stromverstärkereingang und deren Ausgang mit dem Stromverstärkerausgang verbunden ist, daß der Stromverstärkerausgang über ein Tiefpaßfilter (TPF) mit dem Eingang eines als Taktgenerator wirkenden an sich bekannten nachgezogenen Quarzoszillators (TG) verbunden ist und eine Taktschwingung über einen Rechteckformer (RF) an den Zeitentscheider (ZE) und über diesen an die Auslöseeingänge der beiden D-Flipflops (FDA, FDB) des Phasendiskriminators (PD) abgibt.1. PCM regenerator with an input transformer, which is connected to a phase discriminator as well as to a time discriminator via an amplitude discriminator, in which a pulse amplifier and a pulse shaper are connected to the time discriminator and in which a clock generator is connected to the phase discriminator via a low-pass filter , from the output of which there is a connection to the time decider and to the phase discriminator, characterized in that the amplitude decider (AE) contains a signal path for positive and a signal path for negative signals and each of the two signal paths consists of one of two operated in emitter circuit and of each 2 transistors (71, 72; 73, T4) existing differential amplifiers is formed and the base of one of the two transistors is connected to a respective secondary connection of the input transformer, in each of which the output of one of the differential amplifiers is connected to an input of the time decider ( ZE) is connected directly and via a switch-back diode (DZ, DA) to the corresponding output of the time decider (ZE) and the collectors of the input transistors (71, 73) of the two differential amplifiers are connected to one another and via a Zener diode (22) to the first input of a current generator (J) are connected that the phase discriminator (PD) contains two D flip-flops (FDA, FDB) and a current generator (J) and the set input (^ one of the two D flip-flops (FDA, FDB) with the output each one the differential amplifier of the amplitude decision maker (AE) is connected, that the D input of the two D flip-flops (FDA, FDB) is connected to ground and their Q outputs are brought together via a diode (Dl, D2) at a resistor, the is connected to the second input of the current generator that the current amplifier contains a differential amplifier connected to the first current amplifier input via a Zener diode and consisting of two npn transistors (77, 78) lt, the output of which is connected to the current amplifier output and that the current amplifier contains an amplifier stage operated in emitter circuit and consisting of a pnp transistor (76), the input of which is connected to the second current amplifier input and the output of which is connected to the current amplifier output Low-pass filter (LPF) is connected to the input of a well-known retraced quartz oscillator (TG), which acts as a clock generator, and a clock oscillation is sent via a square-wave shaper (RF) to the time decider (ZE) and via this to the triggering inputs of the two D flip-flops (FDA, FDB) of the phase discriminator (PD) . 2. PCM-Regenerator nach Anspruch 1, dadurch gekennzeichnet, daß zur Verarbeitung binärer Signale ein vereinfachter Amplitudenentscheider vorgesehen ist, der nur einen aus zwei Transistoren bestehenden Differenzverstärker enthält, daß ein vereinfachter Phasendiskriminator vorgesehen ist, der nur ein D-Flipflop enthält, dessen Q-Ausgang ohne Zwischenschaltung von Dioden über einen Widerstand mit dem zweiten Eingang des Stromgenerators verbunden ist und daß ein vereinfachter Zeitentscheider vorgesehen ist, der nur einen Stromweg enthält.2. PCM regenerator according to claim 1, characterized in that for processing binary signals a simplified amplitude decider is provided, the only one consisting of two transistors Differential amplifier contains that a simplified phase discriminator is provided, the Contains only one D flip-flop, the Q output of which is without the interposition of diodes via a resistor is connected to the second input of the current generator and that a simplified time decider is provided which contains only one current path.