DE2402129A1 - LAYER SYSTEM, PREFERRED FOR THIN LAYER HYBRID CIRCUITS - Google Patents
LAYER SYSTEM, PREFERRED FOR THIN LAYER HYBRID CIRCUITSInfo
- Publication number
- DE2402129A1 DE2402129A1 DE19742402129 DE2402129A DE2402129A1 DE 2402129 A1 DE2402129 A1 DE 2402129A1 DE 19742402129 DE19742402129 DE 19742402129 DE 2402129 A DE2402129 A DE 2402129A DE 2402129 A1 DE2402129 A1 DE 2402129A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- tinnable
- hybrid circuits
- thin
- nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
- H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
Schichtsystem vorzugsweise für Dünnschicht-Hybrid-Schaltungen Die Erfindung betrifft ein ufgedampftes, bondfähiges und abgleichbares kehrschichtsystem mit niedrigem blächenwiderstand der Leiterbahnen und der Kontaktflächen vorzugsweise für Dünnschicht-Hybrid-Schaltungen, aber auch für reine Dünnschichtschaltungen, wie Widerstandsnetzwerke.Layer system preferably for thin-film hybrid circuits The invention relates to a vapor-deposited, bondable and adjustable topcoat system with low surface resistance of the conductor tracks and the contact surfaces preferably for thin-film hybrid circuits, but also for pure thin-film circuits, like resistor networks.
In der Dünnschichttechnik ist die Verwendung von Chrom-Nickel-Widerstandsschichten, die ausgezeichnet auf dem meist verwendeten Glassubstrat haften, sehr verbreitet. Leiterbahrnen und Kontaktflächen für Außenanschlüsse und rür den Anschluß diskreter Bauelemente werden auf diese Chrom-Nickel-Widerstandsschichten entweder aus Gold oder aus einer anschließend verzinnten Eisen-Nickel-Schicht aufgebracht. Die Anschlüsse auf der Goldschicht werden durch Bonden (Ultraschallschweißen oder Thermokompression) befestigt und auf der verzinnten Schicht durch Löten. achteilig bei der Goldschicht ist der Verbrauch an Edelmetall, da die Goldschicht aus Gründen der mechanischen Haltbarkeit und der geforderten Leitfähigkeit eine gewisse Dicke haben mtiß. Hauptnachteil der Lötverbindungen mit verzinrten Kontaktflächen sind beschrinkte Zuverlässigkeit und großer Platzbedarf, da instesondere diskrete Halbleiterbauelemente nur mit lötfähigen Anschlüssen varsehen eingebaut werden können. Dies bedeutet je Anschluß des diskreten Bauelenents eine zusätzliche Kontaktstelle und entsprechende Abmessungen der Anschlußdrähte bzw. - bänder und der Halbleitergehäuse. Auch lassen sich verzinnte Leiterbahnen nicht mittels Elejktronenstrahl auftrennen, was bei bestimmten Abgleichaufgaben von Vorteil wäre.In thin-film technology, the use of chrome-nickel resistance layers, which adhere excellently to the most commonly used glass substrate, very common. Conductor tracks and contact surfaces for external connections and for connection more discrete Components are either made of gold on these chrome-nickel resistive layers or applied from a subsequently tinned iron-nickel layer. The connections on the gold layer are bonded (ultrasonic welding or thermocompression) attached and on the tinned layer by soldering. disadvantageous with the gold layer is the consumption of precious metal, as the gold layer for the sake of mechanical Durability and the required conductivity must have a certain thickness. Main disadvantage the soldered connections with galvanized contact surfaces are of limited reliability and large space requirements, since instes special discrete semiconductor components only with solderable Connections can be built in. This means each connection of the discrete Components an additional contact point and corresponding dimensions of the connecting wires or - tapes and the semiconductor housing. Tin-plated conductor tracks can also be used do not split by means of an electron beam, which is the case with certain adjustment tasks would be an advantage.
Es ist Zweck der Erfindung, die Mängel des Standes der Technik hinsichtlich Zuverlässigkeit und Platzbedarf insbesandere bei Dünns chicht -HS-brid-Schsl tunen zu beheben.It is the purpose of the invention to address the shortcomings of the prior art Reliability and space requirements, especially with thin-layer HS-brid-Schsl tuning to fix.
Der Erfindung liegt lie Aufgabe zugrunde, ein Schichtaystem vorzugsweise fur Dünnschicht-Hybrid-Schaltungen zu schaffen, das keine Edelmetalle enthalt und den Einbau sowie die Kon;aktierung unverkapselter (sogenannt;t'r "nackter") diskreter Mauelemente durch Eondung sowie Die nachträgliche Auftrennung bestimmter Leiterbahnen ermöglicht.The invention is based on the object, preferably a layer system for creating thin-film hybrid circuits that contain no precious metals and the installation and the contact of unencapsulated (so-called; t'r "naked") more discrete Mauelemente by Eondung as well as the subsequent separation of certain conductor tracks enables.
Erfindungsgemäß wird diese Aufgabe bei einem Schichtsystem aus einer Chrom-Nickel-Widerstandsschicht und einer verzirinbren Schicht für leiterbehnen und Kontaktflächen dadurch gelöst, daß auf Teilen der verzinnbaren Schicht, wo beispielsweise unverkspselte diskrete Halbl-iterbauelemente darch Bonden vongeschlossen oder eine nur im Verlauf des Abgleichens benötigte Leiterhben durchgetrennt werden sollen, eine dritte nicht velzinnbare aber bonafähige Schicht angeordnet ist.According to the invention, this object is achieved in a layer system of one Chrome-nickel resistance layer and a galvanized layer for ladder treatment and contact surfaces solved in that on parts of the tinnable layer, where for example unencapsulated discrete half-iter components darch bonding of closed or a only the ladder lifts required during the adjustment should be cut, a third non-finnable but bonafable layer is arranged.
Es ist vorteilhaft, wenn diese dritte nicht verzinnbare aber bondfähige Schicht auS Chrom-Nickel oder aus aluminium besteht, kombiniert mit einer an sich bekann-ten verzinnbarn Schicht aus Eisen-Nichel. Aluminium wird für die dritte Schicht besonders dann gewählt, wenn gute Leitfähigkeit, d.h. geringer Spannungsabfall auf einer @iderstandszuleitung, die spleer durchgetrennt werden soll, erforderlich ist.It is advantageous if this third one cannot be tin-plated but is bondable Layer made of chrome-nickel or aluminum, combined with one per se Well-known tin-plated layer made of iron nichel. Aluminum is used for the third layer especially chosen if there is good conductivity, i.e. low voltage drop a resistance feed line, which should be severed later, is required.
Die erfindungsgemäße Lösung ermöglicht durch den Anschluß unverkapselter diskreter Halbleiter- oder anderer bauelemente eine höhere Bauelementendichte, die Einsparung von Verkapselungsarbeitsgängen bei der Herstellung dieser Bauelemente und schließlich eine grundsätzliche höhere Zuverlässigkeit wege der kleineren Zahl an Verbindungsstellen, Durch die Möglichkeit, nach dem Abgleich bestimmter @iderstände nicht mehr benötigte Leiterbahnen mit dem Elektromenstr@hl durchautrommen, ergeben sich neue, interessante köglichkeites für die Topologie von Dünnschicht-Hybrid-Schaltungen, ohne für die übrigen Literbahnen auf die Vorzäge der Verzinnung (gute Leitfähigkeit mit gegenüber Gold preiswerten Materialien, mech nische Unempfindlichkeit insbesondere gegenüber den Kont kspitzen der Abgleichappartur) verzichten zu rüssen.The solution according to the invention is made possible by the connection of unencapsulated discrete semiconductor or other components have a higher component density, the Saving of encapsulation operations in the manufacture of these components and finally a fundamentally higher reliability because of the smaller number at connection points, through the possibility of after the adjustment Certain @ iderstands no longer required conductor tracks with the Elektromenstr @ hl if it is clear, there are new, interesting possibilities for the topology of thin-film hybrid circuits without using the Vorzäge for the remaining liter tracks tin-plating (good conductivity with materials that are inexpensive compared to gold, mech nical insensitivity, especially to the contact peaks of the balancing apparatus) refrain from sooting.
Die Erfindung ird n@chetebend en einem Ausführungsbeispiel näher erläutert. Die beigefügte Zeichnung z igt in der Draufsicht einen Ausschnitt aus dem Substrat einer Dünnschicht-Hybrid-Schaltung vor dem Einsetzen der @@kreten Banelemente, wobei die das ganze Substrat bedeckende und durch krenn- und abgleichst @be 1.1 und 2 aufgeteilte Chrom-Nickel-Widar standsschicht nicht durch Schraffur hervorgehoben ist. Die darauf befindliche verzinnbare Eisen-Nickel-Schicht bildet Leiterbahnen 3.1 und Kontaktflächen 4.1 und ist einfach schaffiert Bestimmte Abschnitte 3.2 und 4.2 dieser Leiterbahnen bzv. Kontaktflächen sind mit einer dritten, nicht verzinnbaren aber bondfähigen Schicht aus Aluminium bedappft und doppel schriffiert dergestellt. Die Buchstaben-Zahlen-Kombination kennzeichnen die Anschlüsse bestimmter diskreter Bauelemente, nobei im vorliegenden Beispmel ein erster und ein zweiter Transistor und ein Kondensator hervorgehoben werden sollen. Der nicht dargestellte Eondensabor hat die lötfähigen Anschlüsse 01 und C2, die an die entsprechenden verzinnbaren Kontaktflächen 4.1 angeschlossen werden können. Dabei ist die Kontaktfläche 4.1 für den Anschluß G2 nach Ptei461 @@@DDR Patentanmeldung WP HO1b/167 473 zweckmäßigerweise kammartig ausgebildet. Die verzinnbare Kontektfläche 4.1 far for Kondensaboranschluß C1 ist schmaler als jener, wodurch in zweckmäßiger Weise mittels des Kondenestoranschlusses über eine dazwischen @iegende, nicht verzinnbare und daher dünnere Leiterbahn 3.2 hinwag eine Verbindung zum verzinnb dem Abschnitt der leiterbahn 3.1 und damit zum Anschlum B2 des zweiten Transistors hergestellt werden kann.The invention is explained in more detail below in an exemplary embodiment. The attached drawing shows a section of the substrate in plan view a thin-film hybrid circuit before inserting the @@ kreten Banelemente, where the one covering the entire substrate and by means of marking and balancing @be 1.1 and 2 split chrome-nickel resistance layer not highlighted by hatching is. The tinnable iron-nickel layer on it forms conductor tracks 3.1 and contact areas 4.1 and is simply created Certain sections 3.2 and 4.2 of these conductor tracks or Contact surfaces are with a third, not tinnable but a bondable layer of aluminum coated and double-hatched. The combination of letters and numbers identify the connections of certain discrete connections Components, nobei in the present example a first and a second transistor and a capacitor should be highlighted. The Eondensabor, not shown has the solderable connections 01 and C2, which are connected to the corresponding tinnable Contact surfaces 4.1 can be connected. The contact area is 4.1 for the connection G2 according to Ptei461 @@@ DDR patent application WP HO1b / 167 473 expediently designed like a comb. The tinnable contact area 4.1 far for condenser connection C1 is narrower than that, which is conveniently done by means of the condenser connection via an intermediate one that cannot be tinned and is therefore thinner Track 3.2 hinwag a connection to the tinned section of the conductor track 3.1 and thus can be made to terminal B2 of the second transistor.
Ein ebenfalls nicht dargestellter, diskreter, gchäuselerer erst r Transistor hat einen lötfähigen Kollektoremschluß K1, der auf der entsprechenden verzinnbaren Kont@tfläche 4.1 aufliegt und dort verlötet aird, h end seine Emitter- und Basisanschlußdrähtchen E1 bzw. B1 -n den entsprechenden nicht verzinnbaren aber bondfähigen Kontaktflächen 4.2 durch Bonden befestigt werden. In gleicher Weise erfolgt der Anschluß des zweiten Transistors, von dessen Anschlußfl@chen nu@ K2 und B2 dargestellt sind.A also not shown, discrete, gchäuselerer only r The transistor has a solderable collector connection K1, which is connected to the corresponding tinnable contact surface 4.1 rests on it and is soldered there, with its emitter and base connection wires E1 or B1 -n the corresponding non-tinnable but bondable contact surfaces 4.2 are attached by bonding. In the same way the connection of the second transistor takes place, from whose connection surfaces nu @ K2 and B2 are shown.
Von Interesse ist schließlich noch der durch Abgleichstricht 2 abgeglichene @iderstand R, der schaltungemäßig mit der Basis des zweiten Transistors B2, nicht jedoch mit der verzinnbaren Kontäktfläche 4.1 des Außenanscholuses links untem verbunden ein soll. Die für den Abgleich notwendige Verbindung zu diese Außenanschluß wird daher auf einen nicht verzinmbaren, aber Dank der Alumimiumauflage gut leitfähigem Abschmitt 3.2 der Leiterbahn durch einen Trennstrich 1.2 aufgetrennt. Das gleich gilt für die von C2 ausgehende Leiterbahn 3.2, die der vorüber gehenden Kontaktierung eines nicht dargestellten, an K2 angeschlossenen weiteren Widerstandes dient.Finally, the one that has been calibrated by calibration funnel 2 is also of interest @ Resistor R, which is connected to the base of the second transistor B2, does not but connected to the tin-tinnable contact surface 4.1 of the outer connector on the lower left a should. The connection to this external connection required for the adjustment is therefore on a non-tinnable, but thanks to the aluminum layer, good conductive Section 3.2 of the conductor path separated by a dividing line 1.2. The same applies to the conductor track 3.2 emanating from C2, that of the temporary contact a further resistor, not shown, connected to K2 is used.
Dieses Ausführungsbeispiel beschränkt den Erfindungsgedanken in keiner leise, Beispielsweise kann man die nicht verzinnbarer Leiterbahnen 3.2 und die nicht verzinnbaren Kontaktflächen 4.2 aus unterschiedlichen Material ausdampfen. Dieses müßte sich für erstere durch gute Leitfähigkeit und für letztere durch gute Bondfähigkeit auszeichnen.This exemplary embodiment does not restrict the inventive concept in any way quietly, for example, you can use the non-tin-tinnable conductor tracks 3.2 and the not vaporizable tinnable contact surfaces 4.2 made of different materials. This ought to have good conductivity for the former and good bondability for the latter distinguish.
Claims (4)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD16862973A DD102035A1 (en) | 1973-02-02 | 1973-02-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2402129A1 true DE2402129A1 (en) | 1974-08-08 |
Family
ID=5489959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19742402129 Pending DE2402129A1 (en) | 1973-02-02 | 1974-01-17 | LAYER SYSTEM, PREFERRED FOR THIN LAYER HYBRID CIRCUITS |
Country Status (3)
Country | Link |
---|---|
CH (1) | CH567866A5 (en) |
DD (1) | DD102035A1 (en) |
DE (1) | DE2402129A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3107943A1 (en) * | 1981-03-02 | 1982-09-16 | Siemens AG, 1000 Berlin und 8000 München | METHOD FOR THE PRODUCTION OF SOLDERABLE AND TEMPERATURE-ENDED METAL-FREE THICK-LAYER CONDUCTORS |
DE3107857A1 (en) * | 1981-03-02 | 1982-09-16 | Siemens AG, 1000 Berlin und 8000 München | Method for fabricating thin-film circuits having conductor track layer systems of excellent solderability |
-
1973
- 1973-02-02 DD DD16862973A patent/DD102035A1/xx unknown
-
1974
- 1974-01-17 DE DE19742402129 patent/DE2402129A1/en active Pending
- 1974-02-01 CH CH145874A patent/CH567866A5/xx not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3107943A1 (en) * | 1981-03-02 | 1982-09-16 | Siemens AG, 1000 Berlin und 8000 München | METHOD FOR THE PRODUCTION OF SOLDERABLE AND TEMPERATURE-ENDED METAL-FREE THICK-LAYER CONDUCTORS |
DE3107857A1 (en) * | 1981-03-02 | 1982-09-16 | Siemens AG, 1000 Berlin und 8000 München | Method for fabricating thin-film circuits having conductor track layer systems of excellent solderability |
Also Published As
Publication number | Publication date |
---|---|
CH567866A5 (en) | 1975-10-15 |
DD102035A1 (en) | 1973-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3913221A1 (en) | SEMICONDUCTOR ARRANGEMENT | |
DE2132939A1 (en) | Process for making thick film hybrid circuits | |
DE3428881C2 (en) | Method of grounding the mounting bracket of an integrated circuit | |
DE2817258A1 (en) | METHOD OF PRODUCING AN INSULATING LAYER FIELD EFFECT TRANSISTOR STRUCTURE | |
DE19548048C2 (en) | Electronic component, in particular component working with surface acoustic waves (SAW component) | |
DE1956501C3 (en) | Integrated circuit arrangement | |
DE3638286A1 (en) | Electrical component, made of ceramic and having multilayer metallisation, and a method for its production | |
DE1912045A1 (en) | Mounting arrangement for a semiconductor component | |
DE3913066C2 (en) | ||
DE19936924C1 (en) | High temperature detection device and method for manufacturing same | |
DE3637513C2 (en) | ||
EP0078470B1 (en) | Method for the production of an optical radiation sensor | |
DE3606690A1 (en) | NETWORK RESISTANCE UNIT | |
DE2402129A1 (en) | LAYER SYSTEM, PREFERRED FOR THIN LAYER HYBRID CIRCUITS | |
DE3930858C2 (en) | module Design | |
DE2528119A1 (en) | ELECTRIC CONDUCTIVE TAPE | |
DE2028821B2 (en) | HOUSING FOR A SEMICONDUCTOR COMPONENT | |
EP0431625B1 (en) | Varistor of high capacity | |
DE1764477B1 (en) | CERAMIC CAPACITOR | |
DE1764572A1 (en) | Multi-layer, solderable semiconductor connection | |
DE1904118A1 (en) | Semiconductor device with improved electrode connection structure | |
EP0827160A1 (en) | Multilayer electro-ceramic component and process of making the same | |
EP0277488B1 (en) | Discharge lamp, particularly a flash tube | |
DE2003423C3 (en) | Method for contacting semiconductor arrangements | |
DE3443784C2 (en) |