DE2348490C3 - Verfahren zum Betreiben eines Ladungsverschiebespeichers - Google Patents
Verfahren zum Betreiben eines LadungsverschiebespeichersInfo
- Publication number
- DE2348490C3 DE2348490C3 DE2348490A DE2348490A DE2348490C3 DE 2348490 C3 DE2348490 C3 DE 2348490C3 DE 2348490 A DE2348490 A DE 2348490A DE 2348490 A DE2348490 A DE 2348490A DE 2348490 C3 DE2348490 C3 DE 2348490C3
- Authority
- DE
- Germany
- Prior art keywords
- storage
- information
- loops
- cycle
- regeneration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/287—Organisation of a multiplicity of shift registers
Landscapes
- Dram (AREA)
- Shift Register Type Memory (AREA)
- Semiconductor Memories (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zum Betreiben eines Ladungsverschiebcspeichers, bei dem
zur Regenerierung der in Speicherschleifen enthaltenen Informationen diese Informationen in Abhängigkeit von
einem Regenerierungstakt über Regenerierungsstufen geschoben werden und Informationen bei der Ein- bzw.
Ausgabe in Abhängigkeit von einem Arbeitstakt über eine Eingabestufe eingeschrieben bzw. über eine
Ausgabestufe ausgelesen werden.
Ladungsverschiebeanordnungen (CCD charge coupled devices) sind bekannt (z. B. Electronics 21.6.1971,
Seiten 50 bis 58, Bell System Technical Journal, Bd. 940, Heft 4, 1970, Seiten 587 bis 593). Sie bestehen im
wesentlichen aus einem Halbleitersubstrat, einer darauf aufgebrachten elektrisch isolierenden Schicht und auf
dieser Schicht aufgebrachten Metallelektroden. Die Metallelektroden sind voneinander getrennt Das
Prinzip der Ladungsverschiebeanordnungen beruht darauf, durch Anlegen von geeignet gewählten Spannungen an diese Metallelektroden an der Grenzfläche
zwischen isolierender Schicht und Halbleitersubstrat günstige Potentialverhältnisse zu schaffen, in denen
Minoritätsladungsträger gespeichert werden können. Eine besondere Einschreibvon ichtung speist im geeigneten Zeitpunkt Minoritätsladungsträger in diese
Potentialtöpfe ein oder sperrt den Zufluß von Minoritätsladungsträgern, wie es jeweils die einzuschreibende Information bestimmt. Solche Ladungsverschiebeanordnungen können somit besonders gut für
Schieberegister verwendet werden.
Es ist auch bekannt, Ladungsverschiebeanordnungen als Speicher zu benutzen. Dazu wird am Anfang der als
Schieberegister aufgebauten Ladungsverschiebeanord
nung eine Eingabestufe, am Ausgang des Schieberegisters eine Ausgabestufe und zwischen Ende und Anfang
des Schieberegisters eine Regenerierungsstufe vorgesehen. Ein solcher Aufbau wird als Speicherschleife
bezeichnet Da die einzelnen Speicherelemente einer solchen Speicherschleife die Information nur für eine
gewisse Zeit speichern können, läuft die gespeicherte Information fortwährend um. Sie wird dadurch auch
über die Regenerierungsstufe geführt und dabei bei
ίο jedem Umlauf regeneriert Eine solche Betriebsweise
eines Ladungsverschiebespeichers verursacht eine große Verlustleistung. Es ist daher vorgeschlagen worden,
die Verlustleistung dadurch herabzusetzen, daß außer dem Arbeitstaktsignal hoher Frequenz für nicht
adressierte Speicherschleifen ein Regenerierungstakt niedrigerer Frequenz verwendet wird, der die Information nicht adressierter Speicherschleifen ständig umlaufen läßt und damit für kontinuierliche Regenerierung
sorgt Aber auch bei dieser Betriebsweise ist die
Aufgabe der Erfindung ist es darum, ein Verfahren
zum Betreiben eines Ladungsverschiebespeichers anzugeben, durch das die Verlustleistung erheblich herabgesetzt werden kann. Diese Aufgabe wird dadurch gelöst
daß die in den Speicherelementen der einzelnen Speicherschleifen enthaltenen Informationen kurz vor
Ablauf der maximalen Speicherzeit der Speicherelemente in einem einzigen, vollständigen Umlauf regeneriert werden und daß als Regenerierungstakt der
Als Arbeitstakt wird derjenige Takt bezeichnet, mit dem Informationen in die Speicherschleife eingeschrieben oder aus ihr ausgelesen werden. Regenerierungstakt heißt derjenige Takt mit dem die in den
Speicherschleifen gespeicherten Informationen zur Regenerierung über die Regenerierungsstufen geführt
werden. Erfindungsgemäß wird als Regenerierungstakt der Arbeitstakt verwendet Jedoch wird der Regenerierungstakt (Arbeitstakt) nur dann an eine Speicherschlei-
fe angelegt, wenn die maximale Speicherzeit der Speicherelemente dieser Speicherschleife fast abgelaufen ist. Die Speicherzeit kann z. B. zwischen 10
Millisekunden und einer Sekunde liegen. In der Zwischenzeit ruhen die Speicherschleifen. Der Ladungs-
»5 Verschiebespeicher wird somit nach dem Start-Stop-Prinzip betrieben.
Speicherschleifen, in die Information eingelesen wird oder aus denen Information entnommen wird, können in
diesem Zusammenhang regeneriert werden. Ein beson
derer Regenerierungsumlauf der Information ist dann
nicht notwendig.
Es ist vorteilhaft, die gesamte Anzahl von Speicherschleifen des Ladungsverschiebespeichers in Bereiche
einzuteilen und jeweils nur immer einen Bereich zu
regenerieren. In die Speicherschleifen der übrigen
Bereiche kann dann Information eingeschrieben werden oder es kann Information aus ihnen ausgelesen werden.
Anhand eines Ausführungsbeispiels, das in der Figur dargestellt ist, wird die Erfindung weiter erläutert.
(ίο Eine Reihe von Speicherelementen SE bildet ein
Register. Am Ausgang des Registers ist eine Eingabestufe ES am Ausgang des Registers eine Ausgabestufe
AS angeordnet. Die Ausgabestufe AS ist mit der Eingabestufe ES über eine Regenerierungsstufe RS
<i5 verbunden. Zur Verschiebung der Information von
einem Speicherelement zu einem anderen werden zwei Takte 7Ί und T2 über Taktleitungen TL zugeführt.
Ladungsverschiebeanordnungen, die mit zwei Takten
TX und Tl auskommen, sind bekannt
Zum Einschreiben bzw. zum Auslesen von Informationen wird ein Arbeitstakt TX, T2 angelegt Die
einzuschreibende Information gelangt von der Eingabestufe ES in die Speicherelemente des Registers.
Entsprechend wird eine Information über die Ausgabestufe AS ausgelesen.
Der Arbeitstakt TX,T2 liegt jedoch an den Leitungen
TL nicht immer an. Speicherschleifen, die nicht
adressiert sind, ruhen so lange, bis die maximale Speicherzeit der Speicherelemente fast abgelaufen ist
Dann wird zur Regenerierung der in den Speicherelementen der Speicherschleife enthaltenen Information
der Arbeitstakt TX, Tl an die Taktleitungen TL angelegt und die Information in einem vollständigen
Umlauf durch die Speicherelemente und über die Regenerierungsstufen Abgeschoben. Nach dem Umlauf
stehen die Informationen aufgefrischt wieder in demselben Speicherelement wie vorher.
Das erfindungsgemäße Verfahren hat erhebliche Vorteile: Durch den Start-Stop-Betrieb wird die Verlustleistung stark herabgesetzt; dadurch kann auf einem Halbleiterchip eine größere Speicherkapazität integriert werden. Außerdem ist ein einheitliches Taktsystem einfacher zu realisieren als zwei Takte mit
Das erfindungsgemäße Verfahren hat erhebliche Vorteile: Durch den Start-Stop-Betrieb wird die Verlustleistung stark herabgesetzt; dadurch kann auf einem Halbleiterchip eine größere Speicherkapazität integriert werden. Außerdem ist ein einheitliches Taktsystem einfacher zu realisieren als zwei Takte mit
ίο verschiedenen Frequenzen, einmal für den Arbeitstakt,
zum anderen für den Regenerierungstakt Wird der Ladungsverschiebespeicher als Seitenspeicher eines
virtuellen Speichersystems verwendet, dann kann die Zugriffszeit herabgesetzt werden, weil der Seitenanfang
immer an der Lese-ZSchreibstation der Speicherschleifen
steiien kann.
Hierzu 1 Blatt Zeichnungen
Claims (3)
1. Verfahren zum Betreiben eines Ladungsverschiebespeichers, bei dem zur Regenerierung der in
Speicherschleifen enthaltenen Informationen diese Informationen in Abhängigkeit von einem Regenerierungstakt über Regenerierungsstufen geschoben
werden und Informationen bei der Ein- bzw. Ausgabe in Abhängigkeit von einem Arbeitstakt
über eine Eingabestufe eingeschrieben bzw. über eine Ausgabestufe ausgelesen werden, dadurch
gekennzeichnet, daß die in den Speicherelementen der einzelnen Speicherschleifen enthaltenen
Informationen kurz vor Ablauf der maximalen Speicherzeit der Speicherelemente in einem einzigen, vollständigen Umlauf regeneriert werden und
daß als Regenerierungstakt der Arbeitstakt verwendet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die gesamte Anzahl von Speicherschleifen in Bereiche eingeteilt wird und jeweils
immer nur die in den Speicherelementen der Speicherschleifen eines Bereiches enthaltenen Informationen regeneriert werden.
3. Verfahren nach Anspruch 1 oder 2, bei dem der Ladungsverschiebespeicher als Seitenspeicher verwendet wird, dadurch gekennzeichnet, daß der
Seitenanfang an den in den Speicherschleifen angeordneten Ausgabestufen steht
Priority Applications (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2348490A DE2348490C3 (de) | 1973-09-26 | 1973-09-26 | Verfahren zum Betreiben eines Ladungsverschiebespeichers |
AT646674A AT343389B (de) | 1973-09-26 | 1974-08-07 | Verfahren zum betreiben eines ladungsverschiebespeichers |
GB3521074A GB1471071A (en) | 1973-09-26 | 1974-08-09 | Charge shift storage system |
NL7411464A NL7411464A (nl) | 1973-09-26 | 1974-08-28 | Werkwijze voor het werken met een ladingsver- vingsgeheugen. |
US05/505,332 US3974485A (en) | 1973-09-26 | 1974-09-12 | Process for operating a charge shift store |
FR7431492A FR2245052A1 (de) | 1973-09-26 | 1974-09-18 | |
ES430371A ES430371A1 (es) | 1973-09-26 | 1974-09-24 | Procedimiento para manejar una memoria desplazadora de car-gas. |
CH1291874A CH577226A5 (de) | 1973-09-26 | 1974-09-24 | |
IT27614/74A IT1022238B (it) | 1973-09-26 | 1974-09-24 | Memoria a spostamento di carica |
SE7412053A SE401577B (sv) | 1973-09-26 | 1974-09-25 | Sett att driva laddningsforskjutningsminne |
BE148936A BE820384A (fr) | 1973-09-26 | 1974-09-26 | Procede pour la commande d'une memoire a deplacement de charges |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2348490A DE2348490C3 (de) | 1973-09-26 | 1973-09-26 | Verfahren zum Betreiben eines Ladungsverschiebespeichers |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2348490A1 DE2348490A1 (de) | 1975-04-10 |
DE2348490B2 DE2348490B2 (de) | 1978-11-23 |
DE2348490C3 true DE2348490C3 (de) | 1979-07-26 |
Family
ID=5893740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2348490A Expired DE2348490C3 (de) | 1973-09-26 | 1973-09-26 | Verfahren zum Betreiben eines Ladungsverschiebespeichers |
Country Status (11)
Country | Link |
---|---|
US (1) | US3974485A (de) |
AT (1) | AT343389B (de) |
BE (1) | BE820384A (de) |
CH (1) | CH577226A5 (de) |
DE (1) | DE2348490C3 (de) |
ES (1) | ES430371A1 (de) |
FR (1) | FR2245052A1 (de) |
GB (1) | GB1471071A (de) |
IT (1) | IT1022238B (de) |
NL (1) | NL7411464A (de) |
SE (1) | SE401577B (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4158240A (en) * | 1977-12-19 | 1979-06-12 | International Business Machines Corporation | Method and system for data conversion |
JPH0628868A (ja) * | 1992-04-07 | 1994-02-04 | Takayama:Kk | メモリーデバイス |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU461729B2 (en) * | 1971-01-14 | 1975-06-05 | Rca Corporation | Charge coupled circuits |
US3858184A (en) * | 1973-01-22 | 1974-12-31 | Monolithic Syst Corp | Automatic non-interrupting refresh technique |
US3859640A (en) * | 1973-10-01 | 1975-01-07 | Sperry Rand Corp | Concurrent data address and refresh control for a volatile lsi memory system |
-
1973
- 1973-09-26 DE DE2348490A patent/DE2348490C3/de not_active Expired
-
1974
- 1974-08-07 AT AT646674A patent/AT343389B/de not_active IP Right Cessation
- 1974-08-09 GB GB3521074A patent/GB1471071A/en not_active Expired
- 1974-08-28 NL NL7411464A patent/NL7411464A/xx not_active Application Discontinuation
- 1974-09-12 US US05/505,332 patent/US3974485A/en not_active Expired - Lifetime
- 1974-09-18 FR FR7431492A patent/FR2245052A1/fr not_active Withdrawn
- 1974-09-24 ES ES430371A patent/ES430371A1/es not_active Expired
- 1974-09-24 IT IT27614/74A patent/IT1022238B/it active
- 1974-09-24 CH CH1291874A patent/CH577226A5/xx not_active IP Right Cessation
- 1974-09-25 SE SE7412053A patent/SE401577B/xx unknown
- 1974-09-26 BE BE148936A patent/BE820384A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
NL7411464A (nl) | 1975-04-01 |
AT343389B (de) | 1978-05-26 |
BE820384A (fr) | 1975-03-26 |
DE2348490B2 (de) | 1978-11-23 |
GB1471071A (en) | 1977-04-21 |
US3974485A (en) | 1976-08-10 |
SE401577B (sv) | 1978-05-16 |
FR2245052A1 (de) | 1975-04-18 |
CH577226A5 (de) | 1976-06-30 |
ES430371A1 (es) | 1976-09-16 |
DE2348490A1 (de) | 1975-04-10 |
ATA646674A (de) | 1977-09-15 |
IT1022238B (it) | 1978-03-20 |
SE7412053L (de) | 1975-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2063313A1 (de) | Speicher aus Schieberegistern mit kontinuierlicher Datenübertragung | |
DE19882486B4 (de) | Synchroner, nicht-flüchtiger Seitenmodus-Speicher | |
DE2748536C2 (de) | ||
DE2607868A1 (de) | Datentraeger | |
DE2803989A1 (de) | Wahlfreie zugriffsspeichervorrichtung fuer digitale daten | |
EP0013697B1 (de) | Auffrischung benötigendes seitenorganisiertes Speichersystem | |
DE2526722A1 (de) | Stapel-speicher-organisation mit ladungskopplung | |
DE2348490C3 (de) | Verfahren zum Betreiben eines Ladungsverschiebespeichers | |
DE2146905C3 (de) | Datenspeicher, insbesondere monolithisch integrierter Halbleiter-Datenspeicher | |
DE2558287C2 (de) | Informationsspeicher | |
DE2817559A1 (de) | Steueranordnung fuer eine speichervorrichtung | |
DE1950695C3 (de) | Datenspeicher mit Speicherstellen aus jeweils mehreren Halbleiterelementen | |
EP0006466A2 (de) | Ladungsverschiebungseinrichtung und Verfahren zum Betrieb dieser Einrichtung | |
DE60221140T2 (de) | Versorgungsarchitektur für die Einspeisespannung von mehreren Speichermodulen | |
DE2650275A1 (de) | Speicher mit fluechtiger datenspeicherung und wahlfreiem zugriff | |
DE1549422B2 (de) | Datenverarbeitungsanlage mit variabel vorwaehlbarer wortlaenge | |
DE2841832C2 (de) | ||
DE1952402A1 (de) | Magnetkopf | |
DE2526244C2 (de) | Schaltungsanordnung für taktgesteuerte Umlaufspeicher | |
DE4122831A1 (de) | Integrierte halbleiterschaltung | |
DE1549422C3 (de) | Datenverarbeitungsanlage mit variabel vorwählbarer Wortlänge | |
DE2346947A1 (de) | Speicheranordnung aus halbleiterspeicherbausteinen | |
DE2111409C3 (de) | Dynamisches Schieberegister | |
DE1935390C3 (de) | Integrierter Halbleiterspeicher | |
DE2303786C3 (de) | Mehrstufiges Speicherregister |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |