DE2333253A1 - MODULATOR FOR GENERATING FREQUENCY MODULATED SIGNALS - Google Patents

Description

Modulator zvm Erzeugen von freouenzEoaul.ierten SignalenModulator for the generation of freewheeling signals

Die Erfindung bezieht sich auf einen Modulator zum Erzeuger« von frequenzsodulierten Signalen, wobei eine erste bzw. zweite Kennfrequenz einem ersten bzw. zweiten Binärwert eines Datensignals zugeordnet ist und wobei ein Frequenzteiler vorgesehen ist, an dessen Ausgang die frequenzraodulierten Signale abgegeben werden.The invention relates to a modulator for the generator « of frequency-modulated signals, a first and a second Characteristic frequency of a first or second binary value of a data signal is assigned and wherein a frequency divider is provided, at the output of which the frequency-modulated signals be delivered.

Unter Verwendung einer, bekannten Modulators werden frequeii2-modulierte Signale mit Hilfe eines LC-Oszillators erzeugt. Der LC-Oszillator enthält einen Schwingkreis, der durch Zuschalten einer Spule oder' einen Kondensators induktiv oder kapazitiv verstimmt wird. Dieser bekannte Modulator hat den Nachteil, öoB er Bauelemente enthält, die infolge von AlterungserscheImogen oder infolge einer Temperaturabhängigkeit Abweichungen der Kennfrequenzen von ihren Sollfrequenzen verursachen können. Außerdem müssen die Schwingkreise bei jeder Änderung der Kennfrequenzen neu abgestimmt werden.Using a known modulator, frequency-modulated signals are generated with the aid of an LC oscillator. The LC oscillator contains an oscillating circuit which is detuned inductively or capacitively by connecting a coil or a capacitor. This known modulator has öoB it contains components that can cause due to AlterungserscheImogen or due to a temperature dependence of the characteristic frequencies deviations from their desired frequencies disadvantage. In addition, the resonant circuits must be re-tuned each time the characteristic frequencies are changed.

Es wäre denkbar, die Nachteile des bekannten Modulators durch einen digitalen Modulator zu beseitigen. Ein digitaler Modulator kann aus einem Quarzoszillator, der Rechtecksignale konstanter Folgefrequenz abgibt und einem nachgeschalteten Frequenzteiler mit veränderbaren Teilungsverhältnis aufgebaut werden. Das Teilungsverhältnis wird in Abhängigkeit von den Datensignalen umgeschaltet und am Ausgang des Frequenzteilers werden frequcnzrijodulierte Signale abgegeben, deren Kennfrequenzen durch die Teilungsverhältnissa bestimmt v/erden. EinIt would be conceivable to eliminate the disadvantages of the known modulator by means of a digital modulator. A digital modulator can consist of a quartz oscillator, which emits square-wave signals of constant repetition frequency, and a downstream Frequency divider with variable division ratio can be built. The division ratio will depend on the Data signals switched and at the output of the frequency divider Frequency-tri-iodulated signals are emitted, their characteristic frequencies determined by the division ratio. A

VPA 9/240/0054 Ret/RamVPA 9/240/0054 Ret / Ram

AG988W0651AG988W0651

BAD ORIGINALBATH ORIGINAL

derartiger digitaler Modulator hat die Nachteile, daß der Frequenzteiler mit veränderbarem Teilungsverhältnis einen großen Aufwand erfordert und daß die Kennfrequenzen der frequenzmodulierten Signale nur um ganzzahlige Faktoren kleiner sein können als die Folgefrequenz der vom Quarzoszillator abgegebenen Rechtecksignale.Such a digital modulator has the disadvantages that the frequency divider with a variable division ratio requires great effort and that the characteristic frequencies of the frequency-modulated Signals can only be smaller by integer factors than the repetition frequency emitted by the crystal oscillator Square wave signals.

Die Aufgabe der Erfindung ist es. einen digitaler Modulator anzugeben, der frequenzmodulierte Signale erzeugt, deren Kennfrequenzen eine große Konstanz aufweisen und der einen geringen Aufwand erfordert.It is the object of the invention. specify a digital modulator that generates frequency-modulated signals whose characteristic frequencies have a high degree of constancy and which requires little effort.

Die Aufgabe wird bei dem Modulator der eingangs genanntem Art gemäß der Erfindung dadurch gelöst, daß eine Gatterschaltung vorgesehen ist, der erste bzw. zweite Rechtecksignalo mit einer ersten bzw. zweiten konstanten Folgefrequenz und das Datensignal zugeführt werden, daß die Gatterschaltung an ihrem Ausgang die ersten bzw. zweiten Rechtecksignale abgibt, \:enn das Datensignal den ersten bzw. zweiten Binär-wert annimmt, daß der Ausgang der Gatterschaltung mit dem Eingang des Frequenzteilers verbunden ist und daß der Frequenzteiler einen konstanten Teilungsfaktor besitzt.The object is achieved in the modulator of the type mentioned according to the invention in that a gate circuit is provided, the first and second square-wave signals are supplied with a first and second constant repetition frequency and the data signal that the gate circuit at its output the first and second square wave signals emits \: hen the data signal to the first and second binary value is assumed that the output of the gate circuit is connected to the input of the frequency divider and that the frequency divider has a constant division factor.

Der Modulator gemäß der Erfindung hat die Vorteilt, daß dio Kennfrequenzen wegen der ausschließlichen Verwendung von digitalen Schaltelementen nicht infolge von Temp jrti tür schwankungen oder Alterungserscheinungen verändert werden, daß die verwendeten Kennfrequenzen in einem weiten Bsreich frei wählbar· sind und daß bei der Umschaltung von einer Kennfrequenz auf die andere ein auftretender Phasensprung durch Wahl eines entsprechend großen Teilungsfaktors hinreichend klein gehalten werden kann. Weiterhin hat er den Verteil, daß er mit Hilfe von handelsüblichen integrierten Digitalbausteinen raumsparend und kostengünstig aufgebaut werden kann.The modulator according to the invention has the advantages that dio Characteristic frequencies because of the exclusive use of digital Switching elements not as a result of temperature fluctuations in the door or aging phenomena are changed so that the characteristic frequencies used can be freely selected over a wide range are and that when switching from one characteristic frequency to the other a phase jump occurs by selecting one correspondingly large division factor can be kept sufficiently small. Furthermore, he has the distribution that he is with help can be set up in a space-saving and cost-effective manner using commercially available integrated digital modules.

VPA 9/240/0054 - 3 -VPA 9/240/0054 - 3 -

4Q9884/Q651
8AD ORIGINAL 4Q9884 / Q651
8AD ORIGINAL

- 3 - 2333753- 3 - 2333753

Falls der Modulator in einem Datensender eingesetzt wird, der vorwiegend aus integrierten Digitalbausteinen mit NATiD-Gl ie dem aufgebaut ist, kann er mit besonders geringem Aufwand aufgebaut werden, wenn die Gatterschaltung aus drei NAND-Gliedern und einem Inverter besteht, wenn das Datensignal dein Inverter zugeführt wird, der an seinem Ausgang das invertierte Datensignal abgibt, wenn das Datensignal und die ersten Rechtecksignale dem ersten NAKD-Glied zugeführt werden, wenn das invertierte Datensignal und die zweiten Rechtecksignale dem zweiten HAIiD-GlM zugeführt v/erden, wenn die Ausgänge des ersten und zweiten NAIID-Gliedo mit den Eingängen des dritten NAND-Glieds verbunder, sind und wenn als Frequenzteiler ein Dualzähler verwendet wird, dessen Zähleingang mit dem Ausgang des dritten NAND-Glieds verbunden ist.If the modulator is used in a data transmitter that consists primarily of integrated digital modules with NATiD links is constructed, it can be constructed with particularly little effort if the gate circuit consists of three NAND gates and an inverter when the data signal is fed to your inverter which emits the inverted data signal at its output when the data signal and the first square-wave signals dem first NAKD element are fed when the inverted data signal and the second square-wave signals are supplied to the second HAIiD-GlM when the outputs of the first and second NAIID element connected to the inputs of the third NAND element, and if a dual counter is used as a frequency divider, its counting input with the output of the third NAND gate is connected.

Jm folgenden wird anhand eines in den Figuren 1 und 2 dargestellten Ausführungsbeispiels die Funktion des Modulators beschrieben. Gleiche Signale sind mit gleichen Bezugszeichen versehen.
Es zeigen:
Fig. 1 ein Schaltbild eines Modulators zur Erzeugung von frequenzmodulierten Signalen>The function of the modulator is described below with reference to an exemplary embodiment shown in FIGS. The same signals are provided with the same reference symbols.
Show it:
1 shows a circuit diagram of a modulator for generating frequency-modulated signals

Fig. 2 mehrorc Zeitdiogramme an verschiedenen Punkten des Modulators .Fig. 2 shows more orc time diograms at different points of the modulator .

Das in Fig. 1 dargestellte Schaltbild eines Modulators zur Erzeugung freqiienzmodulierter Signale zeigt eine Gatterschaltung G, die aus drei NAI'D-Gliedern 111 bis N3 und einem Inverter 11 besteht und einen digitalen Frequenzteiler FT, der aus zwei vierstelligen Dualzählern Z1 und Z2 aufgebaut ist. Die Funktion des Modulators wird im folgenden zusammen mit den in Fig. 2 dargestellten Zeitdiagrammen beschrieben.The circuit diagram of a modulator for generating frequency-modulated signals shown in FIG. 1 shows a gate circuit G, which consists of three NAI'D members 111 to N3 and one Inverter 11 and a digital frequency divider FT, which is made up of two four-digit dual counters Z1 and Z2 is. The function of the modulator is summarized below with the timing diagrams shown in FIG.

Die Fig. 2 zeigt einige Signale, die beim Betrieb des in Fig. 1 dargestellten Modulators anfallen. In Abszissenrich-FIG. 2 shows some signals which occur when the modulator shown in FIG. 1 is operated. In abscissa

YPA 9/240/0054 - 4 -YPA 9/240/0054 - 4 -

409884/0651409884/0651

BAbBAb

tung ist die Zeit t und in Crdinatenrichtung sind die Amplituden der Signale aufgetragen. Da alle Signale Binärsignale sind, können sie nur die als O oder 1 bezeichneten Binärwerte annehmen.The time t is measured and the amplitudes of the signals are plotted in the direction of the data. Since all signals are binary signals they can only use the binary values designated as O or 1 accept.

Der in Fig. 1 dargestellten Gatterschaltung G werden zwei Rechtecksignale si und s2 zugeführt, die von je einem Oszillator mit großer Frequenzkonstanz, beispielsweise einem Quarzoszillator erzeugt v/erden und in Fig. 2 dargestellt sind« Die Rechtecksignale si bzw. s2 werden in der Gatterschaltung G an je einen ersten Eingang eines ersten NAND-Glieds N1 bzw« eines zweiten NAND-Glieds N2 angelegt. Einem zweiten Eingang des ersten NAND-Glieds N1 wird das Datensignal d zugeführt, das ebenfalls in Fig. 2 dargestellt ist. Wenn das Datensignal d den Binärwert 1 annimmt, werden die ersten Rechtecksignale si zum Ausgang des ersten NAND-Glieds N1 durchgeschaltet und dort invertiert abgegeben. Mit Hilfe eines Inverters 11 der Gatterschaltung G wird das Datensignal d invertiert und einem zweiten Eingang des zweiten NAND-Glieds N2 zugeführt. V/enn das Datensignal d den Binärwort 0 annimmt und damit am Ausgang des Inverters II der Binärwert 1 anliegt, werden die zweiten Rechtecksignale .s2 zum Ausgang des zweiten NAND-Glieds N2 durchgeschaltet und dort invertiert abgegeben. Die Ausgänge der NAND-Glieder N1 und N2 sind mit den Eingängen eines dritten NAND-Glieds N3 der Gatterschaltung G verbunden. Am Ausgang des dritten NAND-Glieds 113» der auch gleichzeitig der Ausgang A der Gatterschaltung G ist, v/erden, wie das Signal a in Fig. 2 zeigt, die ersten bzw. die zv/eiten Rechtecksignale si bzw. s2 abgegeben, wenn das Datensignal d den Binärwert bzw. den Binärwert 0 annimmt.The gate circuit G shown in Fig. 1 is supplied with two square-wave signals si and s2, each from an oscillator with high frequency constancy, for example a crystal oscillator, and are shown in FIG Square-wave signals si and s2 are in the gate circuit G. applied to a first input of a first NAND element N1 or a second NAND element N2. A second entrance of the first NAND element N1, the data signal d, which is also shown in FIG. 2, is fed. When the data signal d assumes the binary value 1, the first square-wave signals si are switched through to the output of the first NAND element N1 and there delivered inverted. With the help of an inverter 11 of the gate circuit G, the data signal d is inverted and a supplied to the second input of the second NAND gate N2. V / enn the data signal d assumes the binary word 0 and thus at the output of the inverter II the binary value 1 is applied, the second square-wave signals .s2 to the output of the second NAND gate N2 switched through and output inverted there. The outputs of the NAND gates N1 and N2 are connected to the inputs of a third NAND gate N3 of the gate circuit G connected. At the output of the third NAND element 113, also at the same time the output A of the gate circuit G is ground, as the signal a in FIG. 2 shows, the first or the second square-wave signals si or s2 emitted when the data signal d assumes the binary value or the binary value 0.

Da die Rechtecksignale si und s2 von eigenen Oszillatoren erzeugt werden und zueinander keine festgelegte Phasenbeziehung besitzen, können beim Umschalten zwischen den Rechtecksignalen am Ausgang A der Gatterschaltung G Phasensprünge bis zu - 180°Since the square wave signals si and s2 are generated by their own oscillators and do not have a fixed phase relationship to one another, can when switching between the square-wave signals at the output A of the gate circuit G phase jumps of up to - 180 °

VPA 9/240/0054 - 5 -VPA 9/240/0054 - 5 -

409884/.Q651409884 / .Q651

SAD OBlGlMALSAD OBlGlMAL

auftreten. In der Fig. 2 wurde angenommen, daß zum Zeitpunkt ti, zu dem das Datensignal d vom Binärwert 1 auf den Binärwert O wechselt, zwischen den Rechtecksignalen si und s2 eine Phasenverschiebung § von 90°, bezogen auf die Folgefrequenz der Rechtecksignale si vorhanden ist. Das Signal a am Ausgang A der Gatterschaltung G besitzt folglich nach dem Zeitpunkt ti ebenfalls einen Phasensprung von 90 .appear. In FIG. 2 it was assumed that at time ti, at which the data signal d changes from the binary value 1 to the binary value O, there is a phase shift § of 90 ° between the square-wave signals si and s2, based on the repetition frequency of the square-wave signals si. The signal a at the output A of the gate circuit G consequently also has a phase jump of 90 after the time ti.

Da Phasensprünge beim Umschalten der Rechteckschv.'ingungcn zu Verzerrungen der frequenzmodulierten Signale führen, wir"d zur Beseitigung von Phasensprüngen der Gatterschaltung G der Frequenzteiler FT nachgeschaltet. Der Frequenzteiler FT besitzt ein konstantes Teilungsverhältnis und er teilt die Folgefrequenz der Rechtecksignale an seinem Eingang nach diesem Teilungsverhältnis. Der Absolutwert eines Phasensprungs § am Eingang des Frequenzteilers FT bleibt auch am Ausgang FM des Frequenzteilers FT erhalten. Da der Frequenzteiler FT jedoch die Folgefrequenz der Rechtecksignale an seinem Eingang um das Teilungsverhältnis vermindert, wird der auf die Periodendauer der Rechtecksignale am Ausgang FM des Frequenzteilers FT bezogene relative Phasensprung uiu dasselbe Teilungsverhältnis vermindert wie die Folgefrequenz.Since phase jumps when switching the square wave signals lead to distortion of the frequency-modulated signals, the frequency divider FT is connected downstream of the gate circuit G to eliminate phase jumps. The frequency divider FT has a constant division ratio and it divides the repetition frequency of the square wave signals at its input according to this Division ratio. The absolute value of a phase jump § at the input of the frequency divider FT is also retained at the output FM of the frequency divider FT. Since the frequency divider FT, however, reduces the repetition frequency of the square-wave signals at its input by the division ratio, the period of the square-wave signals at the output FM of the Frequency divider FT related relative phase jump uiu the same division ratio reduced as the repetition frequency.

Zur Veranschaulichung der Beseitigung des PhasenSprungs § sind in Fig. 2 Ausgargssignale f1 bis f3 dargestellt, wie sie an den Ausgängen F1 bis F3 der ersten drei Zählstufen des ersten Dualzählers Z1 auftreten. Jede Zählstufe wird mit der steigenden Flanke des Signals an ihrem Eingang gekippt. Wie Fig. 2 zeigt, bleibt bei den dargestellten Ausgangssignalen f1 bis f3 des ersten Dualzählers Z1 der Absolutwert des Phasensprungs § konstant. Da aber jede Z&hlstufe die Frequenz der Signale an ihrem Eingang halbiert, wird der auf die Periode des jeweiligen Ausgangssignals bezogene relative Phasensprung von Zählstufe zu Zählstufe ebenfalls halbiert. Der in Signa] a am Ausgang A der Gatterschaltung G vorhandene relative Phasen-To illustrate the elimination of the phase jump § , output signals f1 to f3 are shown in FIG. 2 as they occur at the outputs F1 to F3 of the first three counting stages of the first dual counter Z1. Each counter stage is toggled with the rising edge of the signal at its input. As FIG. 2 shows, with the output signals f1 to f3 of the first dual counter Z1 shown, the absolute value of the phase jump § remains constant. However, since each counter stage halves the frequency of the signals at its input, the relative phase jump from counter stage to counter stage related to the period of the respective output signal is also halved. The relative phase present in Signa] a at output A of gate circuit G

VPA 9/240/0054 - 6 -VPA 9/240/0054 - 6 -

409884/0651409884/0651

sprung von 90 beträgt am Ausgang F3 der dritten Zählstufe nur noch 11,25°.jump from 90 is at output F3 of the third counting stage only 11.25 °.

Bei bestimmten Datenubertragungssystemen führt ein Phasensprung von 1° zu einer Verzerrung der Datensignale von 1 %. Will man in diesem Fall die in dem hier behandelten Demodulator erzeugten Verzerrungen unter 1 % halten, εο muß der Frequenzteiler FT die Folgefrequenzen der Re elite cksignale an seinem Eingang um mindestens den Teilimgsfaktor 180 verkleinern. Bei dem in Fig. 1 dargestellten Ausführungsbeispiel wurde als Teilungsfaktor 256 gewählt. In diesem Fall ist jeder Phasensprung am Ausgang FiI des Frequenzteilers FT kleiner als 1°. Außerdem kann der Frequenzteiler P¹T sehr einfach mit Hilfe der beiden hintereinandergeschalteten vierstufigen Dualzähler Z1 und Z2 aufgebaut v/erden.In certain data transmission systems, a phase jump of 1 ° leads to a distortion of the data signals of 1 %. If, in this case, the distortions generated in the demodulator discussed here are to be kept below 1 % , the frequency divider FT must reduce the repetition frequencies of the Re elite signals at its input by at least the division factor 180. In the exemplary embodiment shown in FIG. 1, 256 was selected as the division factor. In this case, each phase jump at the output FiI of the frequency divider FT is less than 1 °. In addition, the frequency divider P ¹ T can be set up very easily with the aid of the two four-stage dual counters Z1 and Z2 connected in series.

Wegen der Einführung des Frequenzteilers FT müssen die Folf/efrequenzen der Rechtecksignale si und s2 um den Teilungsfaktor 256 größer sein als die gewünschten Kennfrequenzen der frequenzmodulierten Signale am Ausgang FM des Frequenzteilers FT. Soll beispielsweise ein Träger mit einer Frequenz von 50 kHz durch das Datensignal d mit einem Frequenzhub von ί 0,95 kHz moduliert werden, so müssen die■ersten Rechtecksignale si eine Folgefrequenz von (50 + 0,95) kHz · 256 =13 und die zweiten Rechtecksignale s2 eine Folgefrequenz von (50 - 0,95) kHz . 256 =12,6 MHz besitzen.Because of the introduction of the frequency divider FT, the following frequencies of the square-wave signals si and s2 must be greater than the desired characteristic frequencies by the division factor 256 frequency-modulated signals at the output FM of the frequency divider FT. For example, if a carrier with a frequency of 50 kHz are modulated by the data signal d with a frequency deviation of ί 0.95 kHz, the ■ first square-wave signals must si a repetition frequency of (50 + 0.95) kHz · 256 = 13 and the second square-wave signals s2 have a repetition frequency of (50-0.95) kHz. 256 = 12.6 MHz.

2 Patentansprüche
2 Figuren2 claims
2 figures

VPA 9/240/0054 _ - 7 -VPA 9/240/0054 _ - 7 -

409884/0651409884/0651

BADBATH

Claims (1)

PatentansprücheClaims Modulator zum Erzeugen von frequenzmodulierten Signalen, wobei eine erste bzw. zweite Kennfrequenz einem ersten bzw. zweiten Binärwert eines Datensignals zugeordnet ist und wobei ein Frequenzteiler vorgesehen ist, an dessen Ausgang die frequenzmodulierten Signale abgegeben werden, dadurch gekennzeichnet, daß eine Gatterschaltung (G) vorgesehen ist, der erste bzw. zweite Rechtecksignale (si bzw« s2) mit einer ersten bzw. zweiten konstanten Folgefrequenz und das Datensignal (d) zugeführt v/erden, daß die Gatterschaltung (G) an ihrem Ausgang (A) die ersten bzv. zweiten Rechtecksignole (si bzw. s2) abgibt, wenn das Datensignal (d) den ersten bzv;. zweiten Binärwert (1 bzw. 0) annimmt, und dai3 der Ausgang (A) dor Gatterschaltung (G) mit den Eingang des Frequenzteilers (FT) verbunden ist und daß der Frequenzteiler (FT) einen konstanten Teilungsfaktor besitzt.Modulator for generating frequency-modulated signals, a first and a second characteristic frequency being a first and a second Binary value of a data signal is assigned and a frequency divider is provided, at the output of which the frequency-modulated Signals are emitted, characterized in that that a gate circuit (G) is provided, the first or second square wave signals (si or «s2) with a first or second constant repetition frequency and the data signal (d) supplied v / ground that the gate circuit (G) at their exit (A) the first resp. emits second square-wave signals (si or s2) when the data signal (d) exceeds the first or. assumes the second binary value (1 or 0), and that the output (A) dor gate circuit (G) is connected to the input of the frequency divider (FT) and that the frequency divider (FT) has a constant Has division factor. Modulator nach Anspruch 1, dadurch gekennzeichnet, daß die Gatterschaltung (G) aus drei NAND-Gliedern (NI bis N3) und einem Inverter (H) besteht, daß das Datensignal (d) dem Inverter (11) zugeführt wird, der an seinem Ausgang das invertierte Datensignal abgibt, daß das Datensignal (d) und die ersten Rechtecksignale (si) dem ersten NAND-Glied (111) zugeführt v/erden, daß das invertierte Datensignal und die zweiten Rechtecksignale (s2) dem zweiten NAND-Glied (N2) zugeführt werden, daß die Ausgänge des ersten und zweiten NAND-Glieds (N1 und N?.) mit den Eingängen des dritten NAND-Glieds (N3) verbunden sind und daß als Frequenzteiler (FT) ein Dualzähler (Z1, Z2) verwendet wird, dessen Zähleingang mit dem Ausgang (A) des dritten NAND-Glieds (N3) verbunden ist.Modulator according to Claim 1, characterized in that that the gate circuit (G) consists of three NAND gates (NI to N3) and an inverter (H) that the Data signal (d) is fed to the inverter (11) which emits the inverted data signal at its output, that the data signal (d) and the first square-wave signals (si) supplied to the first NAND gate (111) v / ground that the inverted data signal and the second square wave signals (s2) to the second NAND gate (N2) are fed that the outputs of the first and second NAND gate (N1 and N ?.) with the inputs of the third NAND gate (N3) are connected and that a dual counter (Z1, Z2) is used as the frequency divider (FT), the counting input of which is connected to the output (A) of the third NAND gate (N3). VPA 9/240/0054VPA 9/240/0054 4O988W06514O988W0651 LeerseiteBlank page