DE2315402A1 - Verfahren zum automatischen zerschneiden von halbleiterplaettchen in chips und zum orientierten aufloeten von chips auf modulsubstrate - Google Patents
Verfahren zum automatischen zerschneiden von halbleiterplaettchen in chips und zum orientierten aufloeten von chips auf modulsubstrateInfo
- Publication number
- DE2315402A1 DE2315402A1 DE2315402A DE2315402DA DE2315402A1 DE 2315402 A1 DE2315402 A1 DE 2315402A1 DE 2315402 A DE2315402 A DE 2315402A DE 2315402D A DE2315402D A DE 2315402DA DE 2315402 A1 DE2315402 A1 DE 2315402A1
- Authority
- DE
- Germany
- Prior art keywords
- chips
- station
- chip
- module substrates
- holding device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T225/00—Severing by tearing or breaking
- Y10T225/30—Breaking or tearing apparatus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T225/00—Severing by tearing or breaking
- Y10T225/30—Breaking or tearing apparatus
- Y10T225/371—Movable breaking tool
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/51—Plural diverse manufacturing apparatus including means for metal shaping or assembling
- Y10T29/5176—Plural diverse manufacturing apparatus including means for metal shaping or assembling including machining means
- Y10T29/5177—Plural diverse manufacturing apparatus including means for metal shaping or assembling including machining means and work-holder for assembly
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/53039—Means to assemble or disassemble with control means energized in response to activator stimulated by condition sensor
- Y10T29/53043—Means to assemble or disassemble with control means energized in response to activator stimulated by condition sensor including means to divert defective work part
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
Amtliches Aktenzeichen:
Neuanmelduna
Aktenzeichen der Anmelderin: BU 972 001
Verfahren zum automatischen Zerschneiden von Halbleiterplättchen in Chips und zum orientierten Auflöten von Chips
auf Modulsubstrate.
Die Erfindung betrifft ein Verfahren zum automatischen Zerschneiden
von integrierte Schaltungen tragenden Halbleiterplättchen in Chips sowie zum Aufsetzen der fehlerfreien Chips auf Modulsubstrate
und zum anschließenden Verlöten der Chips mit den Modulsubstraten.
Nach der Fertigstellung der integrierten Schaltkreise durchlaufen die Chips eine Reihe von Verfahrensschritten, wie z.B.
Zerschneiden der Halbleiterplättchen in Chips, elektrische und visuelle Prüfung und Aufsetzen der Chips auf Modulsubstrate, bei
denen die Chips in einer bestimmten Orientierung zu einem Werkzeug und/oder zueinander ausgerichtet sein müssen.
Das Ausrichten ist apparativ und zeitlich aufwendig, insbesondere wenn dabei Drehbewegungen und nicht nur Verschiebungen in der
JC- «nd Y-etefttung durchzuführen »lud. ffltiut möglich sollt· deshalb
die Zahl der Justiervorgänge auf ein Minimun beschränkt werden und, wenn eine Justierung unvermeidlich ist, sollte sie
auf Verschiebungen in der X- und Y-Richtung beschränkt werden.
Es 1st ein Verfahren bekannt, die Halbleiterplättchen vor dem
309840/0987
Zerschneiden orientiert auf eine Halterung aufzukleben. Auf diese
Weise behalten die Chips während des Zerschneidens und bei evtl.
nachfolgenden Prüfschritten ihre Orientierung zueinander bei. Die
eigentliche Justierarbeit ist bei diesem Verfahren gegenüber älteren Verfahren beträchtlich reduziert. Sie ist aber dadurch aufwendig,
daß nicht nur die Halbleiterplättchen aufgeklebt, sondern die Chips nach dem Prüfen abgelöst und gereinigt werden müssen. Hinzu
kommt, daß bei nachfolgenden Verfahrensschritten die Chips jeweils
einzeln neu justiert werden müssen.
Eine Vorrichtung, mit deren Hilfe die Ausrichtung der Chips auch
während und nach dem Ablösen und Reinigen beibehalten werden kann, ist aus der OS 2 028 910 bekannt» Bei dieser Vorrichtung sind
zur Aufnahme der Chips Vakuumsonden vorgesehen, die in ihren Abmessungen auf die Größe der Chips abgestimmt sind. Da aber beim
Zerschneiden der Chips unvermeidliche Schwankungen in den Chipgrößen auftreten, müssen die Vakuumsonden eine Toleranz zum Ausgleich
der unterschiedlichen Chipgrößen aufweisen, was eine der Toleranz proportionale üngenauigkeit bei der Ausrichtung der, Chips
zur Folge hat. Diese Ungenauigkeit beeinträchigt nicht die Brauchbarkeit
des Verfahrens bei der Bearbeitung von Chips mit konventionellen integrierten Schaltkreisen. Es werden aber heute zunehmend
integrierte Schaltkreise mit so kleinen Abmessungen hergestellt, daß die Toleranz der Vakuumsonden nicht mehr tragbar
ist. Bei integrierten Schaltungen mit so kleinen Abmessungen ist es aber nicht nur wichtig, genau auszurichten, sondern auch die
Orientierung bei dem folgenden Arbeitsgang genau beizubehalten,
insbesondere dann, wenn das Chip bei diesem Arbeitsgang verschoben wird. Mit den bekannten Verfahren kann dabei die Ausrichtung
nicht mit der notwendigen Genauigkeit, jedenfalls nicht mit dem
in einer Fabrikation vertretbaren Aufwand„ beibehalten.werden«,
Schließlich wurde festgestellt, daß viele Chips, die bei einer
ersten Prüfung als fehlerhaft eingestuft worden waren, eine erneute Prüfung nach dem Sortieren in gute und schlechte Chips be-
BU 972 ooi 3 0 9 8 4 0/0987
stehen. Bei den bekannten Verfahren müssen vor dieser erneuten Prüfung die Chips einzeln neu ausgerichtet werden.
Es ist dehalb die Aufgabe der Erfindung, ein Verfahren zum Bearbeiten
von Halbleiterchips mit hochintegrierten, kleindimensionierten Schaltkreisen anzugeben, bei dem die Zahl der Justiervorgänge
möglichst klein gehalten wird, bei unvermeidlichen Justiervorgängen die Chips nur in der X- und Y-Richtung verschoben
werden, bei dem ein Chip, auch wenn es verschoben wird, seine Orientierung zu einem Bezugsgegenstand exakt beibehält, bei dem
das Prüfen ohne wesentlichen, zusätzlichen Justieraufwand wiederholt
werden kann und- bei dem fehlerhafte Chips nicht mehr nachfolgenden
Bearbeitungsschritten unterworfen werden.
Diese Aufgabe wird erfindungsgemäß mit einem Verfahren der eingangs
genannten Art dadurch gelöst, daß die Halbleiterplättchen zunächst auf einer Haltevorrichtung, die im Bereich jedes
Chips mindestens eine Unterdrucköffnung aufweist, ausgerichtet
und auf dieser Haltevorrichtung nacheinander Prüfeinrichtungen der Plättchenschneidestation, der Chipaufsetzstation, in welcher
die 'fehlerfreien Chips mit ihren Kontaktpunkten genau über die entsprechenden Kontaktfinger auf unter ihnen und parallel zu
ihnen liegenden Modulsubstraten ausgerichtet und dann durch eine vertikale Bewegung nach unten auf die Modulsubstrate gesetzt werden
und noch einmal zum erneuten Prüfen der zunächst als fehlerhaft eingestuften Chips den Prüfeinrichtungen zugeführt werden,
daß die aufgesetzten Chips mit den Modulsubstraten verlötet, daß nach einer weiteren Prüfung die guten Moduls zur Modul-Linie weitergeleitet
und von den fehlerfaften Moduls die Chips abgelötet werden und die von den Chips befreiten Modulsubstrate zur
Chipaufsetzstation zurücktransportiert werden.
Nur beim Justieren des Halbleiterplättchens auf die Haltevorrichtung
ist eine Drehbewegung notwendig. Beim nachfolgenden Prüfen und Zerschneiden des Halbleiterplättchens und vor dem Aufsetzen
auf das Modulsubstrat muß jeweils nur die Haltevorrichtung
Bü 972 OOl »Μ·40/0··7 "
in X- und/oder Y-Richtung verschoben werden. Durch diese Vorkehrungen
werden Justierschritte eingespart und die unumgänglichen vereinfacht. Beim Aufsetzen legt das Chip eine kurze, geradlinige
Strecke zurück, wobei es so geführt wird? daß es seine Orientierung
genau beibehält. Da von jedem Chip außer dem Prüfergebnis auch seine genaue Lage registriert wird, können fehlerhafte Chips
von nachfolgenden Bearbeitungsschritten ausgeschlossen werden. Schließlich lassen sich die als fehlerhaft eingestuften Chips,
die nach dem Abnehmen der guten Chips noch orientiert auf der Haltevorrichtung festgehalten werden, ohne erneute Justierung
noch einmal prüfen.
In vorteilhafter Weise läßt sich das Verfahren beschleunigen und sein Ablauf überwachen wenn die Prüfeinrichtungen, die
Plättchenschneidestation und die Chipaufsetzstation durch einen
Prozeßrechner gesteuert werden»
Die Justierschritte lassen sich in vorteilhafter Weise dadurch
weiter vereinfachen, daß die Haltevorrichtung mit dem ausgerichteten
Halbleiterplättchen auf ©inem Koordinatentiseh von Station
zu Station verschoben wird«
Es ist vorteilhaft, wenn die Halbleiterplättehen in der Plättchenschneidestation
mit einem Laserstrahl zerschnitten werden, da
auf diese Weise die Chips beim Zerschneiden keinen Schubkräften
ausgesetzt werden. Außerdem läßt sieh in vorteilhafter Weis© ein von einem Prozeßrechner gesteuerter Laserstrahl dazu benutsen,
aus einem Halbleiterplättchen mit geringer Ausbeute an guten Chips nur fehlerfreie Chips.heraus3uschneideno
Das erfindungsgemäße Verfahren läßt sich besonders vorteilhaft durchführen unter Verwendung einer Haltevorrichtung mit einem
einen mit einer Vakuumleitung verbundenen Hohlraum einschließenden Gehäuse mit einer flachen Oberseite? die mindestens so viele
zum Festhalten der Chips dienende Bohrungen aufweist, daß auf jedes Chip mindestens eine entfällt f mit Löchern in der Obersei-
Bü 972 ooi 309840/0987
te, von denen je eines einem der Chips zugeordnet ist und mit
mindestens einem an eine Vakuumleitung angeschlossenen, senkrecht zur Oberseite in den Löchern verschiebbaren, zum Abtrennen der
Chips von der Oberseite und zum Aufsetzen der nach unten hängenden Chips auf die Modulsubstrate dienenden Aufsetzrohr. Eine
solche Haltevorrichtung ist handlich und läßt sich ohne weiteres an einen Koordinatentisch anpassen. Es ist nicht notwendig, die
Chips festzukleben, was Arbeitsgänge, z.B. Reinigungen, einspart, sondern die Chips lassen sich mit einstellbarer Saugwirkung festhalten.
Vor allem können die Chips mit Hilfe dieser Haltevorrichtung unter präziser Beibehaltung ihrer Ausrichtung in einer
Richtung bewegt werden.
Die Erfindung wird anhand von durch Zeichnungen erläuterten Ausführungsbeispielen
beschrieben.
Es zeigen:
Fig. 1 in perspektivischer Darstellung eine Haltevorrichtung mit einer abgeschnittenen Ecke, um
Details in ihrem Innern zu zeigen,
Fig. 2 eine vergrößerte Ansicht des Ausschnitts 2 in
der Fig. 1 in Draufsicht,
Fig. 3 eine Querschnittsdarstellung des Ausschnitts
in Fig. 2 entlang der Linie 3-3,
Fig. 4 in perspektivischer Darstellung die Benutzung
der in den Fign. 1 bis 3 dargestellten Haltevorrichtung
zum Aufsetzen von Chips,
Fig. 5 ein Flußdiagramm, das die Bearbeitungsschritte
zeigt, bei denen die in den Fign. 1 bis 4 gezeigte Haltevorrichtung benutzt werden kann,
und
Bü 972 ooi 309840/0987
Fig. 6 ein Blockdiagramm eines Systems, in dem die in
den Fign. 1 bis 4 gezeigte Haltevorrichtung
benutzt werden kann, und mit dem die in Fig. gezeigten Bearbeitungsschritte ausgeführt werden
können.
In den Fign. 1 bis 3 ist eine Haltevorrichtung 10 für Chips mit integrierten
Schaltungen gezeigt» Di® Haltevorrichtung hat ein Gehäuse
12, das einen Hohlraum 14 einschließt. Die Oberseite 16 des Gehäuses 12 kann ein Halbleiterplättchen 18 aufnehmen, das
von einer Vielzahl von Chips 20 mit integrierten Schaltungen gebildet wird. Die Oberseite 16 der Haltevorrichtung IO hat, wie
in den Fign. 2 und 3 gezeigt wirdp ©Ine Vielzahl von bis zum Hohlraum
14 durchgehenden Bohrungen 22» Für jedes Chip 20 ist außerdem je ein Loch 24 in der Oberseite 16 vorgesehen. Ein zum Gehäuse
12 gehörendes Chipaufs et sg rohr 26 kann senkrecht zur Oberseite
16 durch die Löcher 24 bewegt werden,' Ss ist sowohl möglich, jedem
Chip ein eigenes Chipaufs et srohr 2S zusuordnen, als auch nur ein
Chipaufsetzrohr 26 vorzusehen? das in einer festgelegten Reihenfolge
zu jedem Chip 20 durch das zugehörige Loch 24 hingeführt wird.
Die Vakuumleitung 28 ist mit einer nicht gezeigten Vakuumpumpe verbunden. Die Registriernut 30 an der Unterseite des Gehäuses
12 kann auf einer Justierschiene 32 p- die ein Bestandteil eines Chip-Bearbeitungssystems ist, in welchem die Haltevorrichtung
benutzt wird, sitzen. Fig. 4 zeigt die Benutzung der Haltevorrichtung 10 beim Aufsetzen von Chips. Vor dem Aufsetzen der Chips
wird das Halbleiterplättchen 18 in die einseinen, mittels der
Bohrungen 22 an der Oberseite 16 festgesaugten Chips 20 zerschnitten, ohne daß deren Orientierung und Lage verändert wird. Ein
Laserstrahl ist das geeignetste Schneidinstrument. Zum Chipaufsetzen wird die Haltevorrichtung 10 auf den Kopf gestellt und mit
einer geeigneten Chipaufsetzvorrichtung, die eine X-Y-Positioniermechanik
34 besitzt, verbunden^ Die X-Y-Positioniermechanik 38
dient dazu, ein bestimmtes Chip, wie 2.B. Chip 36, über dem
BD-972 ooi 309840/098?
nicht gezeigten Kontaktgebiet auf dem Modulsubstrat 38 in die
richtige Lage zu bringen, indem die Haltevorrichtung 10, das Modulsubstrat 38 oder beide entlang den in Fig. 4 gezeigten X-
und Y-Achsen bewegt werden. Im Gebrauch sind Einrichtungen 39 vorhanden, mit denen andere Modulsubstrate 40 zu der Position des
Modulsubstrats 38 bewegt werden können. Ist ein Modulsubstrat in der Position des Modulsubstrats 38, so ist es notwendig, die Kontaktfinger
auf seiner Oberfläche sehr genau zu den entsprechenden Kontaktpunkten 42 auf dem Chip 36 auszurichten. Dies kann mittels
nicht gezeigter Justierspiegel und einem Mikroskop mit aufgeteiltem Gesichtsfeld erreicht werden.
Wenn die Kontaktfinger auf dem Modulsubstrat 38 genau zu den Kontaktpunkten
42 auf dem Chip 36 justiert sind, wird das Chipaufsetzrohr 26 durch das Loch 24 hindurch abgesenkt, wobei das Aufsetzrohr
an das Vakuumsystem angeschlossen ist, damit das Chip 36 an dem Rohr festgesaugt werden kann. Das sich abwärts bewegende
Aufsetzrohr ergreift das Chip 36 und bewegt es gegen die durch die Bohrungen 22 ausgeübte Ansaugkraft, wie in der Fig. 4 gezeigt
ist, in Richtung des Modulsubstrats 38. Wenn das Chip 36 ganz auf das Modulsubstrat 38 abgesenkt ist, wird die Absaugung in dem
Aufsetzrohr 26 abgeschaltet, wodurch das Chip 36 losgelassen wird, und das Chipaufsetzrohr 26 wird durch das Loch 24 wieder zurückgezogen.
Anschließend wird ein anderes einwandfreies Chip zur Plazierung auf einem Modulsubstrat 38 ausgerichtet.
Die Fig. 4 zeigt noch andere Kombinationen von Bohrungen 22 und Löchern 24, deren zugehörige Chips schon auf Modul-substraten
plaziert worden sind. Mit einer starken Absaugung ist es möglich, alle zum Halbleiterplättchen 18 gehörenden Chips auf Modulsubstraten
zu plazieren und trotzdem noch eine so hohe Ansaugkraft durch die Bohrungen 22 aufrechtzuerhalten, daß auch das letzte
Chip, welches plaziert werden soll, an der Haltevorrichtung 10 festgehalten wird. Im Normalfall werden allerdings nicht alle
integrierten Schaltkreise auf den Chips den festgelegten
972 ooi 309840/0087
Testparametern entsprechen und deshalb werden auch nicht alle Chips 20 des Halbleiterplättchens 18 auf Modulsubstraten plaziert
werden.
Das in Fig. 5 gezeigte Flußdiagramm zeigt einen Ausschnitt aus der Herstellung integrierter Schaltkreise einschließlich des
Chipaufsetzens bei dem die in den Fign. 1 bis 4 beschriebene
Haltevorrichtung benutzt werden kann. Zunächst wird ein Halbleiterplättchen, das aus einer Vielzahl von fertiggestellten
Chips mit integrierten Schaltkreisen besteht, zu einer Haltevorrichtung,
wie sie in den Fign» 1 bis 4 gezeigt wird, ausgerichtet. Das ausgerichtete Halbleiterplättchen wird mittels der
Bohrungen 22 durch Vakuumanwendung an der Haltevorrichtung festgesaugt.
Dann werden die Chips su©rst gleichstrommäßig, wechselstrommäßig
oder sowohl gleich- als auch wechselstrommäßig elektrisch getestet und anschließend visuell inspiziert. Chips auf dem
Halbleiterplättchen, die den elektrischen Test oder die visuelle Inspektion nicht bestehen, werden registriert. Nun wird das Halbleiterplättchen
mittels eines Laserstrahls in die einzelnen Chips zerschnitten und daraufhin werden die Schnittabfälle entfernt»
Das Zerschneiden des Halbleiterplättchens und das Entfernen der Abfälle kann vorgenommen werden,ohne daß die Ausrichtung und Lage
der Chips gegenüber ihrer Ausrichtung und Lage vor dem Zerschneiden
verändert werden.
Nach dem Zerschneiden können die Chips ΰ die bei den elektrischen
Tests und bei der visuellen» Inspektion bestanden haben, wie Fig.
zeigt, auf die Modulsubstrate aufgesetzt werden. Dann wird Flußmittel
auf die Chips aufgebracht, anschließend werden die' Chips
in einem geeigneten Lötofen auf die Modulsubstrate aufgelötet und
schließlich folgt ein konventioneller Reinigungsschritt, um überflüssiges
Flußmittel und irgendwelche andere Verunreinigungen, die während des Lötprozesses eingeschleppt wurden, zu entfernen.
Nun werden die Chips auf den Modulsubstraten noch einmal elektrisch
BU 972 ooi 3098 AO/098 7
getestet, um sicherzustellen, daß nur Chips mit integrierten Schaltkreisen, die der Spezifikation entsprechen, auf den Modulsubstraten
vorhanden sind. Wenn alle Chips auf einem Modulsubstrat den Spezifikationen entsprechen, wird das Modulsubstrat weiterbearbeitet,
bis das verkapselte Modul mit integrierten Schaltkreisen vorliegt. Wenn eines oder mehrere der Chips auf dem Modulsubstrat
den elektrischen Substrattest nicht bestehen, müssen die defekten Chips entfernt werden und durch solche ersetzt werden, dije den
Spezifikationen entsprechen. Die defekten Chips lassen sich mit einem Gerät ablöten, dessen wesentlichsten Teil ein Mikrogasbrenner
bildet, mit dem es möglich ist, defekte Chips abzulöten, ohne benachbarte Chips zu beeinflussen. Modulsubstrate, von denen Chips
entfernt worden sind,werden zu der Chipaufsetzstation zurücktransportiert.
Chips, die beim elektrischen Test oder der visuellen Inspektion vor dem Zerschneiden der Halbleiterplättchen nicht bestanden haben,
werden aussortiert und noch einmal getestet, weil sich herausgestellt hat, daß ein Nichtbestehen des elektrischen Tests oft
andere Gründe hat als ein wirklicher Fehler in den Chips. Besonders im Fall der visuellen Inspektion kann sich herausstellen, daß ein
Chip, das bei dieser Inspektion als fehlerhaft festgestellt worden ist, in Wirklichkeit für den Gebrauch geeignet ist. Nach dem
Wiederholen des Tests werden diejenigen Chips, die den Spezifikationen entsprechen, wieder in den normalen Fertigungsfluß eingeschleust.
Fig. 6 zeigt schematisch ein günstiges System, mit dem die in dem
Flußdiagramm in Fig. 5 gezeigten Verfahrensschritte ausgeführt werden können. Ein Teil dieses Systems kann die in den Fign. 1
bis 4 gezeigte Haltevorrichtung sein. Fig. 6 zeigt einen Prozeßrechner 44, mit dem eine elektrische Testvorrichtung 46 eine
Station 48 zur visuellen Inspektion, eine Plättchenschneidstation 49, eine Chipaufsetzstation 50 und eine elektrische Test-
972 ooi 3098AO/0987
vorrichtung 52 mittels der übertragungsleitungen 54, 56, 57,
58 bzw. 60 verbunden sind. Als Prozeßrechner 44 kann z.B. der Prozeßrechner 1800 der IBM Corporation benutzt v/erden. Die
elektrischen Testvorrichtungen 46 und 52, die Station 48 für die visuelle Inspektion und die Chipaufsetzstation 50 können schon
bekannte Vorrichtungen sein? es ist nur darauf zu achten, daß die Vorrichtungen in der Lage sind, eine Haltevorrichtung des
Typs, wie er in den Fign. 1 bis 4 gezeigt worden ist, aufnehmen können.
Eine Plättchenjustierstation 62 ist vorgesehen, um das Plättchen
18 sehr genau auf die Haltevorrichtung 10 zu justieren. Das justierte Plättchen auf der Haltevorrichtung wird dann zu der
elektrischen Testvorrichtung 46 weitergereicht. Von der elektrischen
Testvorrichtung 46 wandert die Haltevorrichtung 10 mit dem Plättchen 18 zu der Station 48 für die visuellen Inspektion und
dann zu der Plättchenschneidstation 49„ Die Plättchenschneidstation
49 benutzt zum Schneiden bevorzugt einen Laserstrahl, der z.B,
von der Firma Quantronics Corporation s Smithville, New York, bezogen
werden kann. Nach dem Zerschneiden, wird die Haltevorrichtung 10, die nun die einzelnen Chips, die ihre Ausrichtung und
Lage wie im Halbleiterplättehen 18 beibehalten haben, zu der Chipaufsetzstation 50 transportiert, Modulsubstrate 40, auf denen
Chips 20 plaziert werden sollen, werden von dem Substratzulieferer
66 zu der Chipaufsetzstation 50 überführt und das Chipaufsetzen
wird so ausgeführt, wie weiter oben im Zusammenhang mit Fig. 4 erklärt worden ist. Nach dem Chipaufsetzen wandern die mit Chips
20 bestückten Modulsubstrate 40 zu der elektrischen Testvorrichtung
52, wo die Chips 20 einem weiteren elektrischen Test unterworfen werden.
Wenn die elektrische Testvorrichtung 52 feststellt, daß alle Chips
20 auf dem Modulsubstrat 40 den Spezifikationen entsprechen, wird das Substrat zur weiteren Bearbeitung zur Modullinie weiterge-.
schickt. Wenn ein oder mehrere der Chips 20 fehlerhaft sind,
wird das Modulsubstrat 40 zu der Chip-Ablötstation 68 gebracht,
Bü 972 ooi 309840/0987
■- 11 -
die bevorzugt dem oben beschriebenen Typ entspricht. Nach dem Entfernen der fehlerhaften Chips wird das Modulsubstrat 40
zu der Chipaufsetzstation zurückgeschickt, damit die abgelöteten Chips ersetzt werden können.
Fehlerhafte Chips werden zu einer ChipJustierstation 70 gebracht,
wo sie auf eine Haltevorrichtung 10 zum nochmaligen Testen plaziert werden und wandern dann zurück zu der elektrischen Testvorrichtung
46. Es ist auch möglich, die fehlerhaften Chips gar nicht erst von der bis dahin benutzten Haltevorrichtung 10 abzunehmen,
sondern sie direkt zum Testen zurückzuschicken. Aus verschiedenen Gründen besteht eine beachtliche Anzahl von Chips,
die man ursprünglich für fehlerhaft gehalten hatte, diese Tests, wenn sie zum zweiten Mal getestet werden.
Da die elektrische Testvorrichtung 46, die Station 48 für die
visuelle Inspektion, die Piättchenschneidstation 49, die Chipaufsetzstation 50 und die elektrische Testvorrichtung 52 mit dem
Prozeßrechner 44 verbunden sind, kann eine überflüssige Bearbeitung
von fehlerhaften Chips vermieden werden. So kann die Station 48 für die visuelle Inspektion unter Berücksichtigung der von
der elektrischen Testvorrichtung 46 erhaltenen Ergebnisse durch den Prozeßrechner derart gesteuert werden, daß nur solche Chips
der visuellen Inspektion unterworfen werden, die in der elektrichen Testvorrichtung 46 die Tests bestanden haben. Ist die Ausbeute
an guten Chips in den Plättchen 18 relativ niedrig, so kann der Prozeßrechner die Schneidoperation so steuern, daß nur die
guten Chips aus dem Halbleiterplättchen 18 herausgeschnitten werden, und nicht das ganze Halbleiterplättchen 18 zerschnitten wird.
In der gleichen Weise werden nur Chips, die im elektrischen Test und in der visuellen Inspektion bestanden haben, in der Chipaufsetzstation
auf Modulsubstrate aufgesetzt. Da die elektrische Testvorrichtung 52 die Chips auf dem Modulsubstrat 40 identifiziert,
die ersetzt werden müssen, müssen bei der Nacharbeit in der Chipaufsetzstation 50 nur die Positionen auf dem Modulsubstrat
angefahren werden, an denen sich vorher die fehlerhaften
ευ 972 ooi 309840/0987
Chips befanden.
Die Haltevorrichtung erlaubt es, eine einmal sehr genau vorgenommene
Ausrichtung von Gegenständen über eine Reihe von Bearbeitungsschritten
aufrechzuerhalten. Das benutzte System eleminiert die unnötige Bearbeitung von fehlerhaften Gegenständen. Insbesondere
lassen sich mit dem beschriebenen System Chips mit sehr komplizierten integrierten Schaltungen, wie: sie jetzt gerade in
der Entwicklung sind, bearbeiten und automatisch und mit großer Genauigkeit auf Modulsubstraten plazieren.
Bü 972 ooi 309840/0987
Claims (6)
- - 13 -PATENTANSPRÜCHEVerfahren zum automatischen Zerschneiden von integrierte Schaltungen tragenden Halbleiterplättchen sowie zum Aufsetzen der fehlerfreien Chips auf Modulsubsträte und anschließendem Verlöten der Chips auf den Modulsubstraten, dadurch gekennzeichnet, daß die Halbleiterplättchen (18) zunächst auf einer Haltevorrichtung (10), die im Bereich jedes Chips mindestens eine Unterdrucköffnung aufweist, ausgerichtet und auf dieser Haltevorrichtung nacheinander Prüfeinrichtungen (46, 48) der Station zum Plättchenschneidstation (49) der Chipaufsetzstation (50), in welcher die fehlerfreien Chips mit ihren Kontaktpunkten über die entsprechenden Kontaktfinger auf unter ihnen und parallel zu ihnen liegenden Modulsubstraten (40) ausgerichtet und dann durch eine vertikale Bewegung auf die Modulsubstrate gesetzt werden und zum erneuten Prüfen der zunächst als fehlerhaft eingestuften Chips noch einmal den Prüfeinrichtungen,(46, 48) zugeführt werden, daß die aufgesetztenChips mit den Modulsubstraten verlötet werden, daß nach einer weiteren Prüfung die guten Moduls zur Modul-Linie weitergeleitet und von den fehlerhaften Moduls die Chips abgelötet werden und die von den Chips befreiten Modulsubstrate zur Chipaufsetzstation (50) zurücktransportiert werden.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Prüfeinrichtungen (46, 48, 52) sowie die Plättchenschneidstation (49) und die Chipaufsetzstation (50) durch einen Prozeßrechner (44) gesteuert werden.BU 972 ooi 309840/0987
- 3. Verfahren nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß die Haltevorrichtung (10) mit dem ausgerichteten Halbleiterplättchen (18) auf einem Koordinatentisch von Station zu Station verschoben wird.
- 4. Verfahren nach einem oder mehreren der Ansprüche 1 bis3, dadurch gekennzeichnet, daß die Halbleiterplättchen in der Plättchenschneidstation mit einem Laserstrahl
zerschnitten werden. - 5. Verfahren nach einem oder mehreren der Ansprüche 1 bis4, dadurch gekennzeichnet, daß nur einzelne Chips aus dem Halbleiterplättchen herausgeschnitten werden.
- 6. Verfahren nach einem oder mehreren der Ansprüche 1 bis5, gekennzeichnet durch «äi@ Verwendung einer Haltevorrichtung mit einem ein@n mit einer Vakuumleitung verbundenen Hohlraum (14) einschließenden Gehäuse (12) mit
einer flachen Oberseite (16) , die mindestens so vielezum Festhalten der Chips dienende Bohrungen (22) aufweist, daß auf jedes Chip mindestens eine entfällt, mit Löchern (24) in der Oberseite (JL6) , von denen je eines einem
der Chips zugeordnet ist und mit mindestens einem an eine Vakuumleitung angeschlossenen^ senkrecht zur Oberseite (16) in den Löchern (24) verschiebbaren, zum Abtrennen der Chips von der Oberseite (16) und zum Aufsetzen der nach unten hängenden Chips auf die Modulsubstrate
dienenden Aufsetzrohr (26) .ooi 3098 40/09 87
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US00240018A US3811182A (en) | 1972-03-31 | 1972-03-31 | Object handling fixture, system, and process |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2315402A1 true DE2315402A1 (de) | 1973-10-04 |
Family
ID=22904758
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2315402A Granted DE2315402A1 (de) | 1972-03-31 | 1973-03-28 | Verfahren zum automatischen zerschneiden von halbleiterplaettchen in chips und zum orientierten aufloeten von chips auf modulsubstrate |
DE2315402A Expired DE2315402C2 (de) | 1972-03-31 | 1973-03-28 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2315402A Expired DE2315402C2 (de) | 1972-03-31 | 1973-03-28 |
Country Status (5)
Country | Link |
---|---|
US (1) | US3811182A (de) |
CA (1) | CA980920A (de) |
DE (2) | DE2315402A1 (de) |
FR (1) | FR2178865B1 (de) |
GB (1) | GB1420863A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3137301A1 (de) * | 1981-09-18 | 1983-04-14 | Presco Inc., Beverly Hills, Calif. | "verfahren und vorrichtung zur handhabung kleiner teile in der fertigung" |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3879839A (en) * | 1973-06-04 | 1975-04-29 | Ibm | Method of manufacturing multi-function LSI wafers |
US3918146A (en) * | 1974-08-30 | 1975-11-11 | Gen Motors Corp | Magnetic semiconductor device bonding apparatus with vacuum-biased probes |
US3896541A (en) * | 1974-09-16 | 1975-07-29 | Western Electric Co | Method and apparatus for supporting substrates during bonding |
US4046985A (en) * | 1974-11-25 | 1977-09-06 | International Business Machines Corporation | Semiconductor wafer alignment apparatus |
US4181249A (en) * | 1977-08-26 | 1980-01-01 | Hughes Aircraft Company | Eutectic die attachment method for integrated circuits |
US4646009A (en) * | 1982-05-18 | 1987-02-24 | Ade Corporation | Contacts for conductivity-type sensors |
JPS60100450A (ja) * | 1983-11-07 | 1985-06-04 | Disco Abrasive Sys Ltd | 半導体ウエーハ装着及び切断装置 |
US4787143A (en) * | 1985-12-04 | 1988-11-29 | Tdk Corporation | Method for detecting and correcting failure in mounting of electronic parts on substrate and apparatus therefor |
DE3920035A1 (de) * | 1988-07-04 | 1990-01-11 | Kuttler Hans Juergen | Vorrichtung zum vereinzeln und transportieren von werkstuecken |
US5115545A (en) * | 1989-03-28 | 1992-05-26 | Matsushita Electric Industrial Co., Ltd. | Apparatus for connecting semiconductor devices to wiring boards |
JPH02303100A (ja) * | 1989-05-17 | 1990-12-17 | Matsushita Electric Ind Co Ltd | 部品装着方法 |
JPH0770824B2 (ja) * | 1991-03-04 | 1995-07-31 | 松下電器産業株式会社 | 電子部品接続方法 |
US5323013A (en) * | 1992-03-31 | 1994-06-21 | The United States Of America As Represented By The Secretary Of The Navy | Method of rapid sample handling for laser processing |
US5445559A (en) * | 1993-06-24 | 1995-08-29 | Texas Instruments Incorporated | Wafer-like processing after sawing DMDs |
US5840592A (en) * | 1993-12-21 | 1998-11-24 | The United States Of America As Represented By The Secretary Of The Navy | Method of improving the spectral response and dark current characteristics of an image gathering detector |
US5915370A (en) * | 1996-03-13 | 1999-06-29 | Micron Technology, Inc. | Saw for segmenting a semiconductor wafer |
US5874319A (en) * | 1996-05-21 | 1999-02-23 | Honeywell Inc. | Vacuum die bond for known good die assembly |
US5803797A (en) * | 1996-11-26 | 1998-09-08 | Micron Technology, Inc. | Method and apparatus to hold intergrated circuit chips onto a chuck and to simultaneously remove multiple intergrated circuit chips from a cutting chuck |
US5809987A (en) | 1996-11-26 | 1998-09-22 | Micron Technology,Inc. | Apparatus for reducing damage to wafer cutting blades during wafer dicing |
KR100236487B1 (ko) | 1997-10-22 | 2000-01-15 | 윤종용 | 정전기 방전 불량을 방지하기 위한 분할형 칩 흡착수단을구비하는 칩 접착 장치 |
US6187654B1 (en) | 1998-03-13 | 2001-02-13 | Intercon Tools, Inc. | Techniques for maintaining alignment of cut dies during substrate dicing |
US6325059B1 (en) * | 1998-09-18 | 2001-12-04 | Intercon Tools, Inc. | Techniques for dicing substrates during integrated circuit fabrication |
JP4388640B2 (ja) * | 1999-09-10 | 2009-12-24 | 株式会社ディスコ | Csp基板保持部材及び該csp基板保持部材が載置されるcsp基板用テーブル |
US6787382B1 (en) * | 2001-08-30 | 2004-09-07 | Micron Technology, Inc. | Method and system for singulating semiconductor components |
GB2399311B (en) * | 2003-03-04 | 2005-06-15 | Xsil Technology Ltd | Laser machining using an active assist gas |
GB2404280B (en) * | 2003-07-03 | 2006-09-27 | Xsil Technology Ltd | Die bonding |
US7220175B2 (en) * | 2005-04-28 | 2007-05-22 | Win Semiconductors Corp. | Device for carrying thin wafers and method of carrying the thin wafers |
FR2897503B1 (fr) * | 2006-02-16 | 2014-06-06 | Valeo Sys Controle Moteur Sas | Procede de fabrication d'un module electronique par fixation sequentielle des composants et ligne de production correspondante |
JP5882364B2 (ja) * | 2011-02-18 | 2016-03-09 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | ウエハレベルのシンギュレーションのための方法 |
DE102011115834A1 (de) * | 2011-10-13 | 2013-04-18 | Thyssenkrupp System Engineering Gmbh | Verfahren zum Justieren einer Haltevorrichtung und System zum Bearbeiten von Werkstücken |
US9842782B2 (en) * | 2016-03-25 | 2017-12-12 | Mikro Mesa Technology Co., Ltd. | Intermediate structure for transfer, method for preparing micro-device for transfer, and method for processing array of semiconductor device |
JP2019012773A (ja) * | 2017-06-30 | 2019-01-24 | 株式会社ディスコ | ウェーハの加工方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1237942B (de) * | 1962-07-19 | 1967-03-30 | Siemens Ag | Vorrichtung zum Haltern scheibenfoermiger Werkstuecke aus Halbleitermaterial durch Ansaugen |
US3503500A (en) * | 1965-09-18 | 1970-03-31 | Telefunken Patent | Sorting apparatus and method |
DE2028910A1 (de) * | 1969-06-30 | 1971-01-07 | International Business Machines Corp , Armonk, NY (V St A ) | Einrichtung zur Prüfung und Sor tierung von elektrischen Schaltungsele menten |
US3583561A (en) * | 1968-12-19 | 1971-06-08 | Transistor Automation Corp | Die sorting system |
DE1764336A1 (de) * | 1967-05-23 | 1972-03-23 | Ibm | Monolithische integrierte Halbleiterstruktur und Verfahren zu ihrer Herstellung |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3131476A (en) * | 1963-03-21 | 1964-05-05 | Philco Corp | Production of semiconductor blanks |
US3448510A (en) * | 1966-05-20 | 1969-06-10 | Western Electric Co | Methods and apparatus for separating articles initially in a compact array,and composite assemblies so formed |
US3720309A (en) * | 1971-12-07 | 1973-03-13 | Teledyne Inc | Method and apparatus for sorting semiconductor dice |
-
1972
- 1972-03-31 US US00240018A patent/US3811182A/en not_active Expired - Lifetime
-
1973
- 1973-02-19 CA CA164,187A patent/CA980920A/en not_active Expired
- 1973-02-20 FR FR7306804A patent/FR2178865B1/fr not_active Expired
- 1973-03-19 GB GB1301173A patent/GB1420863A/en not_active Expired
- 1973-03-28 DE DE2315402A patent/DE2315402A1/de active Granted
- 1973-03-28 DE DE2315402A patent/DE2315402C2/de not_active Expired
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1237942B (de) * | 1962-07-19 | 1967-03-30 | Siemens Ag | Vorrichtung zum Haltern scheibenfoermiger Werkstuecke aus Halbleitermaterial durch Ansaugen |
US3503500A (en) * | 1965-09-18 | 1970-03-31 | Telefunken Patent | Sorting apparatus and method |
DE1764336A1 (de) * | 1967-05-23 | 1972-03-23 | Ibm | Monolithische integrierte Halbleiterstruktur und Verfahren zu ihrer Herstellung |
US3583561A (en) * | 1968-12-19 | 1971-06-08 | Transistor Automation Corp | Die sorting system |
DE2028910A1 (de) * | 1969-06-30 | 1971-01-07 | International Business Machines Corp , Armonk, NY (V St A ) | Einrichtung zur Prüfung und Sor tierung von elektrischen Schaltungsele menten |
US3584741A (en) * | 1969-06-30 | 1971-06-15 | Ibm | Batch sorting apparatus |
Non-Patent Citations (1)
Title |
---|
Hardway, Glenn A.: Applications of Laser System to Microelectronics and Silicon Wafer Dicing. In: Solid State Technology, Bd. 13, 1970, Nr. 4, S. 63-67 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3137301A1 (de) * | 1981-09-18 | 1983-04-14 | Presco Inc., Beverly Hills, Calif. | "verfahren und vorrichtung zur handhabung kleiner teile in der fertigung" |
Also Published As
Publication number | Publication date |
---|---|
CA980920A (en) | 1975-12-30 |
GB1420863A (en) | 1976-01-14 |
US3811182A (en) | 1974-05-21 |
FR2178865A1 (de) | 1973-11-16 |
DE2315402C2 (de) | 1989-06-08 |
FR2178865B1 (de) | 1976-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2315402A1 (de) | Verfahren zum automatischen zerschneiden von halbleiterplaettchen in chips und zum orientierten aufloeten von chips auf modulsubstrate | |
DE69511609T2 (de) | Verbinden von einem Halbleiter mit einem Substrat | |
DE2028910C3 (de) | Einrichtung zum Sortieren von elektrischen Schaltungselementen | |
DE69534124T2 (de) | Verfahren und Vorrichtung zum automatischen Positionieren elektronischer Würfel in Bauteilverpackungen | |
DE2858098C2 (de) | Vorrichtung zum Aufbringen von rechteckigen oder länglichen Chips auf eine Leiterplatte | |
DE10349847B3 (de) | Positionierungsvorrichtung und -Verfahren für die Übertragung elektronischer Bauteile | |
DE3888607T2 (de) | Verfahren und Vorrichtung um Lötkugeln auszurichten. | |
DE3785977T2 (de) | Maschine zur positionierung von chips mit prueffunktion. | |
DE19654172A1 (de) | Verfahren und Vorrichtung zum Montieren von Bauteilen | |
DE19914775A1 (de) | IC-Prüfgerät | |
CH695199A5 (de) | Verfahren und Einrichtung fur die Montage von Halbleiterchips. | |
EP0430864A2 (de) | Verfahren zur Herstellung von elektrischen Verbindungen auf einem Universalsubstrat und Vorrichtung dazu | |
DE19947015A1 (de) | Verfahren zum Schneiden und Trennen einer gebogenen Platte in einzelne kleine Teile | |
DE102020200724B4 (de) | Trägerplattenentfernungsverfahren | |
DE19826314A1 (de) | Halbleiterbauelement-Testgerät | |
DE69125112T2 (de) | Schneidsystem | |
DE2049077A1 (de) | Verfahren zur Handhabung von elektri sehen Traganschluss Vorrichtungen | |
EP0605679A1 (de) | Verfahren und vorrichtung zum stapeln von substraten, die durch bonden miteinander zu verbinden sind | |
DE4441347C2 (de) | Verfahren zum Prüfen von elektronischen Schaltungen auf Leiterplatten und Vorrichtung zum Durchführen des Verfahrens | |
DE4105875C1 (de) | ||
DE10121578C2 (de) | Verfahren und Bestückungssystem zum Bestücken eines Substrats mit elektronischen Bauteilen | |
DE69433514T2 (de) | Drahtverbinder und zugehörige Methode | |
DE112017003551T5 (de) | Modulares Die-Handhabungssystem | |
EP0005727A1 (de) | Abfühlvorrichtung zum Feststellen des Ortes von elektrisch leitenden Punkten | |
DE19859064B4 (de) | Bearbeitungsvorrichtung und -verfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8125 | Change of the main classification |
Ipc: H01L 21/68 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |