DE2259682A1 - Verfahren zur herstellung eines elektrisch schaltbaren bistabilen widerstandselementes - Google Patents

Verfahren zur herstellung eines elektrisch schaltbaren bistabilen widerstandselementes

Info

Publication number
DE2259682A1
DE2259682A1 DE2259682A DE2259682A DE2259682A1 DE 2259682 A1 DE2259682 A1 DE 2259682A1 DE 2259682 A DE2259682 A DE 2259682A DE 2259682 A DE2259682 A DE 2259682A DE 2259682 A1 DE2259682 A1 DE 2259682A1
Authority
DE
Germany
Prior art keywords
layer
metal
resistance
oxide
base electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2259682A
Other languages
English (en)
Inventor
Melvin Berkenblit
James Norman Cole
Dennis James Herrell
Thomas Burwell Light
Kyu Chang Park
Arnold Reisman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2259682A1 publication Critical patent/DE2259682A1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/39—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using thyristors or the avalanche or negative resistance type, e.g. PNPN, SCR, SCS, UJT
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H01C7/108—Metal oxide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

Verfahren zur Herstellung eines elektrisch schaltbaren bistabilen Widerstandselementes
Die Erfindung betrifft ein Verfahren zur Herstellung eines elektrisch schaltbaren bistabilen Widerstandselementes in der Form einer Metall-Oxid-Metall-Dünnschichtdiode. Bistabile Widerstandselemente, die einen Speichereffekt zeigen«, sind in den letzten Jahren bereits vorgeschlagen worden. Solche Widerstandselemente werden beispielsweise von Glas-Halbleiter™ Chalkogeniden sowie von Metall-Oxidstrukturen repräsentierte Diese Widerstandseiemente weisen im allgemeinen zwei stabile Widerstandszustände auf, die selektiv durch das Anlegen von Strom- oder Spannungsimpulsen auswählbar sind. Insbesondere wurden Metalloxidstrukturen mit einer bistabilen Widerstandscharakteristik vorgeschlagen, die aus Nioboxid zusammen mit einem geeigneten Basxselektrodenmatörial sowie einer darüber angeordneten Gegenelektrode bestehen. Die Nioboxid-Isolierschicht ist im allgemeinen etwa 1300 A* dick, während die Gegenelektroden gewöhnlich etwa 6000 £ dick sind. Beim Anlegen bipolarer Impulse kommt es zum Umschalten zwischen Zuständen
309827/0721
hohen und niedrigen Widerstandes.
Im einzelnen sind derartige bistabile Widerstandselemente in der folgenden Literatur beschrieben worden:
1. U.S.-Patentschrift 3 336 514
2. U.S.-Patentschrift 3 047 424
3. IBM Technical Disclosure Bulletin, Vol. 13, Nr. 5, Oktober 19 70, Seite 1189.
4. Hiatt et al, "Bistable Switching in Niobium Oxide Diodes", Applied Physics Letters, Vol. 6, Nr. 6, 15. März 1965, Seite 106.
. 5. T. Hickraott, "Electroluminescence and Conduction in
Nb-Nb2O5-Au Diodes" Journal of Applied Physics, Vol. 37, Nr. 12, November 1966, Seite 4380. 6. Ältere Patentanmeldung P 22 15 264.3.
Insbesondere die Literaturstelle 3 beschreibt die Verwendung eines bistabilen Widerstandselementes aus Niob Nioboxid-Wismut, das in Reihe mit einer Diode zur Unterdrückung von Leckstrompfaden in einer Speicheranordnung geschaltet ist. Um die Verlustleistung zu reduzieren und um bezüglich der Betriebsspannungen für die Widerstandselemente im Zusammenhang mit einer umfangreicheren Halbleiterschaltung frei zu sein, ist es wünschenswert, die Lawinendurchbruchspannung der in Reihe geschalteten Dioden gering zu halten und gleichzeitig für etwaige Leckstrompfade einen hohen Widerstand zur Verfügung zu haben. Mit Ausnahme der unter 6. aufgeführten älteren Anmeldung benötigen alle aufgeführten Widerstandselemente eine Formierspannung in der Größenordnung von etwa 30 Volt für eine 1300 Ä dicke Nioboxidschicht, um einen Zustand geringen Widerstandes vorzusehen. Dieser Formierungsprozeß ähnelt in etwa den Verhältnissen bei einem Durchbruch der Nioboxidschicht und führt zu einem stabilen Widerstandsζustand mit einem Widerstandswert, der im allgemeinen unterhalb von 5 kü liegt. Wegen dem einem Foripierungsver-
YO 971 044
309827/0 721
fahren anhaftenden Durchbruch der Isolierschicht neigen die so hergestellten Elemente oft zu unberechenbaren Charakteristiken mit der Folge, daß identische Kennlinien von einem Element zum andern schwer zu erreichen sind. Dies aber stellt ein ernstes Problem dar, wenn eine größere Anordnung von Widerstandselementen gebildet werden soll, da die Ausbeute guter Widerstandselemente in der Gesamtanordnung dadurch negativ beeinträchtigt wird.
Es wurde bereits erwähnt, daß die Formierungsspannung nicht die negative Durchbruchsspannung der" etwa dazu in Reihe geschalteten Diode überschreiten sollte. Dies jedoch war bei den bisher erforderlichen Formierungsspannungen von 30 bis 35 Volt nicht gewährleistet. Da der·FormierungsVorgang zur Überwindung einer bestimmten Schwelle eine Minimalspannung erfordert, ist es weiterhin wünschenswert, für alle Widerstandselemente mit derselben Formierungsspannung auszukommen. Auch diese Bedingung war in der Vergangenheit nicht gewährleistet.
Die Aufgabe der Erfindung besteht darin, ein Verfahren zur Herstellung eines bistabilen Widerstandselementes anzugeben, bei dem das derart hergestellte Widerstandselement nur eine sehr geringe Formierungsspannung erfordert. Die Formierungsspannungen sollen nicht nur klein, sondern auch sehr gut. kontrollierbar und von Widerstandselement zu Widerstandselement möglichst gleich sein.
Das erfindungsgemäße Verfahren ist dadurch gekennzeichnet, daß auf eine elektrisch leitfähige Basiselektrodenschicht eine amorphe Isolierschicht, vorzugsweise aus einem Oxid der Basiselektrodenschicht, aufgebracht wird, daß die Isolierschicht einer thermischen und partiellreduzierenden Behandlung unterworfen wird derart, daß in ihr abgegrenzte Bereiche mit einer bistabilen Widerstandscharakteristik entstehen, daß die Widerstandsbereiche mit einer weiteren Elektrodenmetallisierung versehen werden und daß jedes Widerstandselement in einem elektrischen Formie-
971 O44
309827/0721
rungsprozeß kurzzeitig einem elektrischen Feld ausgesetzt wird. Auf-
grund intensiver Forschung ist man heute der Meinung, daß der aktive Bereich in einem bistabilen Metalloxid-Widerstandselement wahrscheinlich definiert ist durch ein reduziertes Oxid. Im Falle eines bistabilen Widerstandselements aus Nioboxid scheint der aktive Bereich definiert zu sein durch den Invarianzbereich Nb-O1. + NbO^, wobei gegenüber dem stöchiometrischen Verhältnis im ersten Falle etwas mehr Nb und im zweiten Falle etwas weniger Nb vorhanden ist. Es wurde ferner gefunden, daß die Herstellung zu berücksichtigen habe, daß das Metalloxid vor dem Formierungsvorgang in amorpher Form vorliegt. Ein Kristallisationsvorgang vor dem Anlegen der Formierungsspannung würde den obengenannten Vorteil einer niedrigen Formierungsspannung zunichte machen, so daß in diesem Falle eine Formierung wohl möglich wäre, jedoch nur mit höheren Spannungen.
Gemäß einem vorteilhaften Ausführungsbeispiel der Erfindung wird auf ein geeignetes Substrat, z.B. aus Silicium, Glas oder dgl., eine erste Elektrodenschicht niedergeschlagen. Danach wird auf dieser Schicht ein Oxid gebildet, z.B. im Falle von Niob als Basiselektrode Niobpentoxid. Auf die Oxidschicht werden dann kleine Metallplättchen an den Stellen aufgelegt, an denen die Widerstandseigenschaften ausgebildet werden sollen. Diese Metallplättchen bestehen aus einem reduzierenden Material, z.B. Niob, Wismut oder Antimon. Die gesamte Anordnung wird dann in einem Ofen einer thermischen Behandlung in Helium oder einem anderen Edelgas bei Temperaturen größer 500 0C unterworfen. Das Metallplättchen wird bei dieser Oxidations-Reduktionsbehandlung aufgezehrt und bildet mit dem Metalloxid das eigentliche bistabile Widerstandselement. Gleichzeitig reagiert das darunterliegende Basiselektrodenmaterial mit der Oxidschicht. Bei Wahl von Metalloxidschichten und Metallplättchen geeigneter Dicke verschmelzen die beiden Reduktionsbereiche von oben und unten und bilden den schaltbaren Widerstandsbereich. Im Anschluß an diesen Verfahrensschritt werden die Deckelektroden auf jedes Widerstandselement aufgebracht und eine kleine Formierungs-
YO97XO44 309827/0721
spannung wird an die Deckelektrode und die Basiselektrode eines jeden Widerstandselementes angelegt. Die Formierungsspannung beträgt etwa 2 bis 3 Volt. Auf diese Weise kann eine ganze Anordnung von bistabilen Widerstandselementen gebildet werden. Es hat sich ferner gezeigt, daß das Edelgas zweckmäßig gesondert ge~ reinigt und mit etwas Sauerstoff versetzt werden sollte. In diesem Fall kann der Temperaturbereich für die Wärmebehandlung etwas niedriger, nämlich zwischen etwa 350 0C und 425 0C, gewählt werden.
Gemäß einem weiteren Ausführungsbeispiel der Erfindung wird über der Metalloxidschicht eine weitere Isolierschicht gebildet, die z.B. aus Siliciumnitrid besteht. In dieser zweiten Isolierschicht werden Fenster geöffnet, so daß abgegrenzte Bereiche der darunterliegenden Metalloxidschicht freiliegen. Anschließend wird die gesamte Anordnung einer gesteuerten Temper-/Reduktionsbehandlung in einer Heliumatmosphäre mit 1 % Wasserstoff unterzogen. Daran schließt sich vorteilhafterweise ein abschließender Temperschritt in reinem Helium oder einer Mischung aus Helium und Sauerstoff mit niedrigem Partialdruck an. Schließlich werden durch die Fenster in der Siliciumnitridschicht die Deckelektroden angebracht und der oben beschriebene Formierungsprozeß durchgeführt. Weitere Merkmale der Erfindung sind in den Unteransprüchen gekennzeichnet.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläuterte Es zeigen:
Fig. 1 ein Strom/Spannungsdiagramm für bistabile Metalloxid-Widerstandselemente;
Fig. 2 ein erster Verfahrensablauf zur Herstellung solcher bistabiler Widerstandselemente und
Fig. 3 ein weiterer Verfahrensablauf zur Herstellung
YO 9 71 044
30982 7/0721
bistabiler Widerstandselemente.
Die folgende Beschreibung von Ausführungsbeispielen der Erfindung bezieht sich auf bistabile Widerstandselemente/ z.B. solche mit Metalloxidschichten. Insbesondere wird die Beschreibung der Erfindung anhand von Nioboxid-Widerstandselementen auf deren erfindungsgemäße Herstellung eingehen. In Fig. 1 ist ein Strom/Spannungsdiagramm für ein bistabiles Widerstandselement dargestellt. Wie auf diesem Diagramm deutlich wird, weist ein solches Element einen stabilen Bereich A hohen Widerstandes sowie einen stabilen Bereich B geringen Widerstandes auf. Wird an das Element eine positive Spannung angelegt,- folgt das Widerstandselement in seinen Eigenschaften bis zur Erreichung der Schwellenspannung Vt der Kurve A für den hohen Widerstandszustand. An diesem Schwellwertspunkt schaltet das Widerstandsele ment entlang der unterbrochenen Linie C in den Zustand niedrigen Widerstandes um. Wird dann'die Spannung erniedrigt, folgt die Charakteristik der Kurve B. Um das Widerstandselement wieder in den Zustand hohen Widerstandes zurückzuschalten, wird eine negative Spannung angelegt,, woraufhin beim Erreichen eines Wertes -Vl die Umschaltung in den Zustand hohen Widerstandes erfolgt , Aufgrund dieser bistabilen Widerstandszustände können solche Widerstandselemente als Speicherelemente mit binären Ausgängen verwendet werden. Im folgenden wird eine detaillierte Beschreibung des Herstellungsprozesses solcher bistabiler Widerstandselemente gegeben, die bei ihrer Herstellung nur eine sehr kleine Formierungsspannung benötigen.
In den Fign. 2A-2E sind die einzelnen Verfahrensschritte des erfindungsgemäßen Herstellungsverfahrens zur leichteren Erklärung mit Bezug auf ein bistabiles Widerstandselement aus Nioboxid dargestellt. Das in Fig. 2A dargestellte Substrat 10 kann aus einer Vielzahl von Materialien gewählt werden, z.B. Silicium, Saphir, Glas usw. Allgemein ist Silicium als ein gutes Substratmaterial anzusehen, da darin gleichzeitig Diodenstrukturen ausgebildet werden können, die dann in Reihe mit
VO971044 309827/0721
2259882
dem bistabilen Widerstandselement zur Schaffung einer Speicheranordnung ausgebildet werden können. Auf das Substrat 10 wird eine Basiselektrode 12 aus einem Metall, z.B. Niob, niedergeschlagen. Andere Metalle, vorzugsweise Edelmetalle wie Platin und Gold, auf die Niobüberzüge aufgebracht werden, können jedoch ebenfalls als Basiselektroden eingesetzt werden. Darüberhinaus können auch Metalle t wie z.B. Tantal, als Basiselektrodenmaterial verwendet werden, auf die später der Isolierschichtfilm aufgebracht wird. Die Dicke der Basiselektrode 12 ist nicht kritischyals allgemein günstiger Wert können einige Tausend A gelten. Da ein Teil der Deckfläche der Basiselektrode während späterer Verfahrensschritte abgetragen wird, sollte die Dicke der Basiselektrode 12 so gewählt werden, daß nach dem Abschluß des Herstellverfahrens ein guter elektrischer Kontakt gewährleistet ist. Die Schicht 12 wird mittels bekannter Verfahren einschließlich Sputtern und Aufdampfen vorgesehen.
Auf der Basiselektrode 12 wird eine Schicht 14 eines Metalloxids vorgesehen. Im Falle einer Basiselektrode aus Niob besteht diese Schicht 14 aus Nb3O5, das direkt auf der Basiselektrode hergestellt werden kann. Die Dicke der Schicht 14 beträgt etwa zwischen 50 8 und einigen Tausend S, Ein bevorzugter Dickenbereich ist etwa 1100 bis 1400 8.
Die Nioboxidschicht 14 kann auf verschiedene Weise ausgebildet werden. Wichtig ist, daß diese Schicht in einem amorphen Zustand hergestellt wird und daß die Verfahrensschritte zur Herstellung dieser Schicht 14 auf eine amorphe, im Gegensatz zu einer kristallinen Struktur, gerichtet sind. Ein Weg zur Herstellung der Schicht 14 besteht in einer Anodisierung aus der flüssigen Phase. Das ist ein Niedertemperaturprozeß, in dem die Basiselektrode 12 in eine elektrolytische Lösung, z.B. Ammoniumpentaborat (KH4B5O8 . 4H2O) in iithy!glycol, getaucht wird. Um eine Oxidschicht 14 auf der Basiselektrode zu formen, wird eine Spannung zwischen der Basiselektrode 12 und einer geeigneten Kathode angelegt.
YO 971 044
309827/0 721
Eine andere Methode zur Herstellung der Schicht 14 besteht in einer thermischen Oxidation, wobei die Basiselektrode in einen offenen Ofen eingebracht und einer sauerstoffhaltigen Atmosphäre unterworfen wird. Die Ofentemperatur beträgt dabei etwa 400 bis 450 0C und ist so gewählt, ,daß die Schicht 14 nicht kristallin geformt wird. Die kritische obere Temperaturgrenze zur Erzielung eines amorphen Nb„O5~Filmes ist von F. Holtzberg et al in der Zeitschrift Journal of American Chemical Society, Band 79, 1957, Seite 2039, näher behandelt.
Eine dritte Methode zur Bildung der Schicht 14 besteht in einer Anodisierung mittels eines Plasmas in der Gasphase, wobei die Elektrode 12 in eine evakuierte Kammer mit einem geringen prozentualen Sauerstoffanteil eingebracht wird. Die Basiselektrode 12 stellt die Anode in diesem System dar und durch das Anlegen von geeigneten Spannungen wird in bekannter Weise die Basiselektrode 12 oxidiert.
Gemäß Fig. 2B werden.auf die Schicht 14 an all den Stellen, an denen aktive Elemente geformt werden sollen, Metallplättchen 16 aufgelegt. Auf diese Weise ergibt sich die dargestellte Gesamtanordnung 17. Diese Metallplättchen bestehen aus einem reduzierenden Metall, z.B. Niob, Wismut oder Antimon. Ihre Dicke beträgt im allgemeinen zwischen 200 und 1000 8, wobei eine Dicke zwischen ungefähr 400-600 8 vorzuziehen ist. Die Metallplättchen sind im allgemeinen rund und haben einen Durchmesser von etwa 2 bis 25 u. Vorzugsweise werden Metallplättchen von einer möglichst geringen Größe verwendet, da so möglichst kleine aktive Bereiche erzielbar sind. Dadurch wird eine sehr hohe Element-Packungsdichte in einer Gesamtanordnung erreichbar. Weiterhin muß berücksichtigt werden, daß diese bistabilen Widerstandselemente Defekte aufweisen können, so daß es auch aus diesem Grund ratsam ist, möglichst nur eine aktive Beschichtung für jedes bistabile Widerstandselement vorzusehen. Indem man das Metallplättchen 16 jeweils sehr klein auslegt, wird die Wahrscheinlichkeit einer in der obengenannten
YO 971 044
309827/0721
Weise guten Ausbeute vergrößert. Die Dicke des Metallplättchen 16 steht im Verhältnis mit der Dicke der Metalloxidschicht 14. Es ist nicht wünschenswert, ein zu großes Volumen der Metallplättchen zu haben, da dies ein Kurzschließen des Metalloxids 14 während der späteren Verfahrensschritte verursachen könnte. Darüberhinaus würden bei zu großen Metallplättchen während der nachfolgenden Aufheizschritte kleine Kügelchen geformt werden, die auf der Oberfläche der Schicht 14 eine freifließende Metallschicht zurücklassen könnten.
Die Metallplättchen 16 werden mittels üblicher photolithographischer Techniken auf die Schicht 14 niedergeschlagen. Beispielsweise kann auf die Schicht 14 zunächst eine Schicht Photolack aufgebracht und darin eine Reihe von öffnungen ausgebildet werden. In die Öffnungen der Photolackschicht werden anschließend die Metallplättchen 16 durch Aufdampfen oder Sputtern niedergeschlagen. Danach wird die Photolackschicht wieder ent-? fernt.
Nach der Formung der Metallplättchen 16 wird die gesamte Struktur 17 einer Wärmebehandlung in Helium oder einem anderen Edelgas bei Temperaturen um etwa 500 0C unterworfen. Während dieser Wärmebehandlung werden die Metallplättchen in einer Oxidations/Reduktionsreaktion aufgezehrt und bilden so die aktiven Elementbereiche. Gleichzeitig wird die darunterliegende Basiselektrode mit dem Metalloxid 14 in Reaktion treten, um die aktiven Bereiche von unten her zu bilden. Bei geeignet gewählter Dicke der Metalloxidschicht 14 und der Metallplättchen 16 werden die beiden reduzierten Bereiche zur Bildung eines aktiven Bereichs in der Schicht 14 ineinander übergehen. Wie bereits vorher erwähnt wurde, kann jedes reduzierende Metall für die auf der Schicht 14 aufgebrachten Metallplättchen in Frage kommen.
Da in den kommerziell erhältlichen Edelgasen Spuren von Verunreinigungen gefunden wurden, wird in der Praxis der oben
YO 971 044
309827/072 1
beschriebene Wärme- sowie Reduktionsschritt etwas abgewandelt. Diese Verfahrensmodifikation ist schematisch in Fig. 2C dargestellt. Anstelle eines Gasstromes aus kommerziell erhältlichem Edelgas wird eine Heliumquelle bzw. jedes andere Edelgas durch eine Reinigungsstation 18 geleitet, in der Verunreinigungen, z.B. in der Form von Sauerstoff, entfernt werden. Der Reiniger 18 kann einen Behälter mit Niobstreifen umfassen, die auf etwa 500 0C aufgeheizt sind. Das aufgeheizte Niob wird den Sauerstoff sowie etwaigen Wasserdampf in dem Edelgas gettern und dieses somit reinigen. Nach dem Durchlauf durch den Reiniger 18 wird das Edelgas dreimal mit einem Sauerstoffstrom versetzt. Über eine Durchfluflregelung bezüglich des Helium und Sauerstoffstromes kann der letztlich erzielte Ausgangsgasstrom in seinem sehr geringen Sauerstoffanteil gut gesteuert werden. Der Bereich der Sauerstoffvolumenkonzentration im Ausgangsgasstrom liegt dabei zwischen einer sehr geringen spurenhaften Beimengung und ungefähr 100 ppm {parts per million). Ein Sauerstoffanteilbereich von 25-75 ppm ist vorzuziehen, wobei für das beschriebene System 50 ppm optimal erscheinen.
Der sich letztlich ergebende Gasstrom ist durch den Pfeil 20 angedeutet und wird in die Einlaßöffnung 21 einer offenen Quarzreaktionskammer 22 eingeführt, die von einem üblichen Heizmantel umschlossen ist. Die Reaktionskammer 22 weist ferner eine Auslaßöffnung 26 auf. Innerhalb der Reaktionskammer 26 erstreckt sich verschiebbar angeordnet ein Quarzstab 28 zur Auflage einer in Fig. 2B dargestellten Anordnung 17.
Nach dem Einbringen der Anordnung 17 in die Reaktionskammer 22 wird diese einer Wärmebehandlung in einem Temperaturbereich zwischen 350 und 425 C unterworfen, wobei insbesondere der Temperaturbereich von 375 bis 400 0C bevorzugt ist. Die Wärmebehandlungszeit kann zwischen 5 Minuten und etwa 2 Stunden liegen, obwohl im allgemeinen eine 35 minütige Wärmebehandlung vorzuziehen ist. Die Temperatur - und Eeitbedingungen sind so gewählt, daß die amorphe Schicht 14 nicht durch die Wärmebehandlung
YO 971 044
309827/0721
kristallisiert.
Während dieser Wärmebehandlung in Gegenwart der eingeleiteten Atmosphäre werden die Metallplättchen 16 in einer Oxidations-/ Reduktionsreaktion angegriffen und bilden die aktiven Bereiche in solchen Gebieten der Schicht 14, die direkt unterhalb der Metallplättchen liegen. Auch zwischen der Schicht 14 und der darunterliegenden Basiselektrode 12 tritt eine Grenzflächen™ reaktion auf. wodurch ein partiellreduzierter oder nlcht-stöchiometrischer Phasenzustand gebildet wird. Wie bereits ausgeführt wurde, werden beim Einsatz von in ihrer Dicke bestimmten Schichten 14 und Metallplättchen 16 in der Schicht. 14 zwei reduzierte Bereiche gebildet, die miteinander kombiniert unter jedem Metallplättchen 16 ein aktives Element bilden.
Während des Temper™ und Reduktionsschrittes wird für jede Stelle in der angestrebten Speicheranordnung die Zonenfolge gebildet, die später zwei stabile Widerstandszustände aufweisen soll. Im Anschluß an den oben genannten Verfahrensgang werden nur zwei bis drei Volt benötigt, um die Widerstandselemente mit im wesentlichen gleichen elektrischen Eigenschaften zu formieren. Aufgrund der Kleinheit dieser Spannungen kann der Formierungsvorgang der Widerstandselemente ohne weiteres in Gegenwart mit in Reihe geschalteten Dioden vorgenommen werden, ohne daß dadurch Diodendurchbrüche in Sperrichtung verursacht werden. Es können überdies auch Transistorschaltungen auf dem gleichen Siliciumsubstrat bei diesem Formierungsvorgang zugelassen werden.
Nach dem Temper-/Reduktionsschritt werden-die Gegenelektroden 3O auf all den Bereichen niedergeschlagen, die vorher von den Metallplättchen 16 bedeckt waren. Die Gegenelektroden können mehrere Materialien enthalten, z.B. Wismut und Antimon. Die Elektroden 30 werden mittels üblicher Photolithographieschritte mit einer Dicke von ein paar Tausend 8 (gewöhnlich etwa 6000 S) hergestellt. Diese Dicke ist nicht kritisch und wird im allgemeinen so ausreichend gewählt, daß ein guter elektrischer Verbindungsweg mit niedrigem Widerstand zur Kontaktierung des in
YO 971 O44 309827/072 1
_ χ / —
der Schicht 14 gebildeten Widerstandselements gewährleistet 1st. Erforderlichenfalls kann noch eine Isolierschicht, z.B. aus Siliciumdioxid, über der Schicht 14 vorgesehen werden. In diesem Fall werden Fenster in der Isolierschicht direkt über den Widerstandselementen geöffnet und die Elektroden innerhalb dieser Pensterbereiche niedergeschlagen.
Wie bereits angedeutet wurde, besteht der abschließende Herstellungsschritt zur Bildung einer Anordnung aus bistabilen Widerstandselementen in der Anlegung einer Formierungsspannung. In Fig. 2E ist die durch die Batterie V angedeutete Spannungsquelle dargestellt, die nacheinander über einen Strombegrenzungswiderstand R mit jedem Widerstandselement verbunden wird. Im allgemeinen wird eine Gleichspannung oder gleichgerichtete Wechselspannung von ungefähr 2 bis 3 Volt an jedes in der Schicht 14 gebildete Widerstandselement angelegt. Die Impulsbreite der Formierspannung ist nicht kritisch und wird etwa zwischen einer und tausend us gewählt. Zur elektrischen Formierung wird lediglich ein Spannungsimpuls benötigt. Der positive Pol der Spannungsquelle V ist mit der Elektrode 30 und der negative Pol mit der Basiselektrode 12 zu verbinden. Bei einer Spannung zwischen 2 und 3 Volt fließt durch jedes Widerstandselement ein Strom von etwa 2 mA. Nach dem Form!erungsVorgang weisen die bistabilen Widerstandselemente die in Fig. 1 dargestellte Strom/ Spannungscharakteristik auf. Es ist festzustellen, daß im Gegensatz zu den bisher benötigten Formierungsspannungen von etwa 35 Volt in diesem Fall eine demgegenüber sehr kleine Spannung erforderlich ist. Darüberhinaus ist die benötigte Spannung für alle Widerstandselemente dieselbe und braucht nicht veränderlich zu sein.
In den Fign. 3A-3E ist ein weiteres Verfahren zur Herstellung solcher bistabiler Widerstandselemente dargestellt, die nur eine sehr kleine Formierspannung erfordern. Dort wird ein reduzierendes Gas zur Bildung der aktiven Bereiche eines jeden Widerstandselements benutzt. Die Bezugszeichen sind im Vergleich
971 044 309827/0721
zu den Darstellungen in den Fign. 2A-2E möglichst entsprechend gewählt. In Fig. 3A ist die grundsätzliche Anordnung wie in Fig. 2A dargestellt, jedoch besteht die Abweichung darin, daß eine zusätzliche Isolierschicht 16 über der Metalloxidschicht 14 vorge- ■ sehen ist. Diese Isolierschicht 16 ist hinsichtlich des später verwendeten chemisch reduzierenden Gases undurchlässig. Die Schicht 16 kann beispielsweise aus Siliciumnitrid bestehen und eine Dicke von etwa 400 bis 1500 A aufweisen. Die Dicke dieser Schicht 16 ist jedoch nicht kritisch.
Gemäß Fig. 3B sind in der Schicht 16 Fenster 32 geätzt, wodurch ausgewählte Bereiche der Schicht 14 frei werden. Die Bildung dieser Fenster wird mittels üblicher Photolithographie- und Maskierungstechniken vorgenommen. Bei Verwendung einer Siliciumnitridschicht stellt Phosphorsäure von etwa 180 C eine geeignete Ä"tzlösung dar. Die Größe und Form der öffnungen 32 entspricht etwa der der Metallplättchen 16 in Fig. 2B, d.h., die öffnungen 32 sind im allgemeinen rund und weisen einen Durchmesser zwischen 2 und 25 u auf.
Die gesamte in Fig. 3B dargestellte Anordnung 34 wird anschließend einer gesteuerten Temper-/Reduktionsbehand!ung in einer chemisch reduzierenden Mischung, z.B. einem Heliumgas mit 1% Wasserstoff, unterworfen. Wie in Fig. 3C dargestellt ist, wird das Mischgas (1 % Wasserstoff + Helium) durch einen Quarzbehälter 36 mit Platinwolle geleitet. Der Behälter 36 wird auf ungefähr 450 0C aufgeheizt, um als Katalysator für die Reaktion von Wasserstoff mit Sauerstoff zur Ausfällung von Wasserteilchen zu dienen. Der Gasstrom verläuft dann durch einen Behälter 38 mit flüssigem Stickstoff, wo diese Wasserteilchen gefroren werden. Wie durch den Pfeil 40 angedeutet ist, verläßt den Behälter 38 ein sauberes Gas mit etwa derselben Zusammensetzung wie der anfängliche Gasstrom. Obwohl 1 % Wasserstoff geeignet ist, kann auch ein prozentualer Wasserstoffanteil geringerer Größe zugelassen werden.
Der reduzierende Gasstrom 40 wird anschließend in eine Reaktions-
YO 971 044 309827/0721
kammer geleitet, die mit der in Fig. 2C dargestellten identisch ist. So ist wieder die Einlaßöffnung 21, die Auslaßöffnung 26, der Heizmantel 24 sowie die bewegliche Quarzauflage 28 vorhanden. Zur Durchführung des Temper--/Reduktionsschrittes wird die in der Kammer 22 vorhandene Luft vor dem Aufheizen der Anordnung 34 entfernt. In Gegenwart des Eingangsgasstromes 40 wird dann über 5 Minuten bis 2 Stunden die Anordnung 34 auf eine Temperatur von mindestens 500 0C aufgeheizt. Dies geschieht vorzugsweise über 35 Minuten. Durch diese Behandlung werden in den Bereichen der Schicht 14, die bezüglich des Gasstromes 40 offenliegen, die aktiven Widerstandsgebiete gebildet.
Es kann vorteilhaft sein, einen abschließenden Temperschritt einzufügen, bei dem reines Helium oder eine feste HeIium-und Sauerstoffmischung mit niedrigem Partialdruck eingesetzt wird, um in der Schicht 14 eine gleichmäßige nicht-stöchiometrische Phase zu bilden und zu verhindern, daß die gesamte Schicht 14 zu dem für die Basiselektrode 12 benutzten Metall reduziert wird. Die Temperatur·■· und Zeitbedingungen für diesen abschließenden Temperschritt sind dieselben wie für den obenbeschriebenen Verfahrensschritt, d.h. mindestens 500 C sowie eine Zeit zwischen 5 Minuten und 2 Stunden mit einer bevorzugten Zeitspanne von Minuten.
Durch den beschriebenen Temper-/Reduzierschritt sind in der Schicht 14 die bistabilen Widerstandsstrukturen hergestellt. Anschließend werden die Elektroden 30 durch öffnungen 32 in der Schicht 16 ausgebildet. Auch hier wird wieder auf die vorhergehende Beschreibung zu Fig. 2ü verwiesen. In gleicher Weise ist in Fig. 3E der elektrische Formierungsvorgang gezeigt, der bereits in Zusammenhang mit der Beschreibung von Fig. 2E im einzelnen erläutert wurde. Somit wird auch nach diesem Verfahren letztlich ein bistabiles Widerstandselement erhalten, das die in Fig. 1 dargestellte Strom/Spannungscharakteristik aufweist.
Es wurde in der Beschreibung betont, daß die Schicht 14 vor dem YO 971 044 309827/0721
Anlegen der Formierungsspannung an die Widerstandselemente amorph sein müsse. Das hat seine Ursache darin, daß kristalline Schichten 14 sehr schwierig dem Temper--/Reduktionsschritt nach der Erfindung zu unterwerfen wären. Dennoch rechtfertigen die mit der Erfindung erzielbaren besseren elektrischen Eigenschaften idiese Einschränkung.
Ein sehr vorteilhaftes nach der Erfindung hergestelltes bistabiles Widerstandselement besteht aus einer Basiselektrode aus Niob, einer amorphen Schicht aus Nb2O5 sowie einer Gegenelektrode aus Wismut oder Antimon. Im Rahmen eines bevorzugten Ausführungsbeispiels dieses Widerstandselementes sind die Basissowie die Gegenelektrode einige wenige Tausend Ä dick, während die NboOg-Schicht eine Dicke von etwa 1100 bis 1400 8 aufweist. Für diese Nioboxid-Widerstandselemente sind, wie, bereits gesagt wurde, nur sehr kleine Formierspannungen nötig und die elektrischen Eigenschaften eines jeden Widerstandselementes sind gut kontrollierbar.
Es wurden im Rahmen dieser Erfindung neue Wege zur Herstellung von Metalloxid-Widerstandselementen aufgezeigt, die nur eine sehr geringe Formierungsspannung erfordern. Insgesamt ist das vorgeschlagene Verfahren charakterisiert durch das Vorsehen einer Basiselektrode und einer amorphen Oxidschicht darauf, worauf die Oxidschicht zur Ausbildung des eigentlichen Widerstandselements reduziert wird und anschließend eine geringe Spannung zur elektrischen Formierung angelegt wird.
309 8 2 7/0721
YO 971 044

Claims (8)

  1. - 16 -
    PATENTANSPRÜCHE
    Verfahren zur Herstellung eines elektrisch schaltbaren bistabilen Widerstandselementes in der Form einer Metall-Oxid-Metall-Dünnschichtdiode, dadurch gekennzeichnet/ daß auf eine elektrisch leitfähige Basiselektrodenschicht eine amorphe Isolierschicht/ vorzugsweise aus einem Oxid der Basiselektrodenschicht aufgebracht wird, daß die Isolierschicht einer thermischen und partiell/reduzierenden Behand-
    ^ ι
    lung unterworfen wird derart, daß in ihr abgegrenzte Bereiche mit einer bistabilen Widerstandscharakteristik entstehen, daß die Widerstandsbereiche mit einer zweiten Elektrodenmetallisierung versehen werden und daß jedes Widerstands element in einem elektrischen Formierungsprozeß kurzzeitig einem elektrischen Feld ausgesetzt wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf die Oxidschicht selektiv im Bereich der gewünschten Widerstandselemente dünne Plättchen aus einem hinsichtlich der Oxidschicht reduzierenden Metall aufgebracht werden, daß diese Anordnung einem Wärmeprozeß, vorzugsweise in reduzierender Atmosphäre, unterworfen wird, wobei die Temperatur und Behandlungszeit so gewählt sind, daß die Oxidschicht amorph bleibt.
  3. 3. Verfahren nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß das Basiselektrodenmaterial ein Metall der Niob oder Tantal enthaltenden Gruppe ist und als Gegenelektrode ein Metall der Antimon oder Wismut enthaltenden Gruppe gewählt wird, daß als Isolierschicht zwischen den genannten Metallschichten Niobpentoxid in einer Dicke von etwa 50 bis 3000 8, vorzugsweise 1100 bis 1400 8, vorgesehen ist und daß für die die Widerstandsbereiche erzeugenden Metallplättchen ein reduzierendes Metall, vorzugsweise Niob, Wismut oder Antimon in einer Stärke von 200 bis 1000 Ä verwendet wird.
    YO 971 044 309827/072 1
  4. 4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Wärmebehandlung in einer Edelgasatmosphäre mit leichtem Sauerstoffanteil kleiner 100 ppm bei etwa
    500 0C und vorzugsweise bei 350 bis 425 °C über 35 Minuten erfolgt. °
  5. 5. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß eine Formierungsspannung von etwa 2 bis 3 Volt an die Elektroden des Widerstandselements angelegt wird.
  6. 6. Verfahren mindestens nach Anspruch 1, dadurch gekennzeichnet, daß die auf der Basiselektrodenschicht angeordnete Oxidschicht mit einer zweiten Isolierschicht, vorzugsweise aus Siliciumnitrid bedeckt wird, daß in dieser zweiten Isolierschicht an den Stellen für die gewünschten Widerstandselemente Fenster geöffnet, werden und diese Anordnung einer reduzierenden Gasatmosphäre bei gleichzeitiger Wärmebeaufschlagung unterworfen wird.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die reduzierende Gasatmosphäre aus einer etwa einprozentigen Wasserstoffbeimengung in Helium oder einem anderen Edelgas besteht und während des Reduktionsschrittes eine Temperatur von mindestens 500 0C besteht.
  8. 8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf ein Trägermaterial, vorzugsweise Silicium, eine Niobschicht als Basiselektrodenschicht einer bistabilen Metall-Oxid-Metalldiode aufgebracht wird, daß darüber eine Schicht aus Niobpentoxid niedergeschlagen wird, daß abgegrenzte Bereiche der Niobpentoxidschicht einem Temperprozeß mit gleichzeitiger Reduktion dem Niobpentoxid ausgesetzt werden, derart, daß an diesen Stellen zweier stabiler Widerstandszustände fähige Bereiche entstehen und daß nach dem Belegen dieser Strukturen mit einer Wismut· oder Antimon-Elektrodenmetallisierung die einzelnen
    044 309827/0721
    Widerstandselemente einer Formierungsspannung von etwa 2 bis 3 Volt unterworfen werden.
    YO 971 044 309827/0721
    Leer seife
DE2259682A 1971-12-30 1972-12-06 Verfahren zur herstellung eines elektrisch schaltbaren bistabilen widerstandselementes Pending DE2259682A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US21415971A 1971-12-30 1971-12-30

Publications (1)

Publication Number Publication Date
DE2259682A1 true DE2259682A1 (de) 1973-07-05

Family

ID=22797995

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2259682A Pending DE2259682A1 (de) 1971-12-30 1972-12-06 Verfahren zur herstellung eines elektrisch schaltbaren bistabilen widerstandselementes

Country Status (5)

Country Link
US (1) US3795977A (de)
JP (1) JPS5525517B2 (de)
DE (1) DE2259682A1 (de)
FR (1) FR2169919B1 (de)
GB (1) GB1336985A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3929847A1 (de) * 1989-09-08 1991-05-08 Ernst Prof Dr Ing Lueder Verfahren zur herstellung eines elektronischen schaltelementes

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3913218A (en) * 1974-06-04 1975-10-21 Us Army Tunnel emitter photocathode
JPS56165371A (en) * 1980-05-26 1981-12-18 Shunpei Yamazaki Semiconductor device
JPS6136119Y2 (de) * 1981-03-04 1986-10-20
US6730984B1 (en) * 2000-11-14 2004-05-04 International Business Machines Corporation Increasing an electrical resistance of a resistor by oxidation or nitridization
US6756296B2 (en) * 2001-12-11 2004-06-29 California Institute Of Technology Method for lithographic processing on molecular monolayer and multilayer thin films
KR100932477B1 (ko) * 2004-07-22 2009-12-17 니폰덴신뎅와 가부시키가이샤 쌍안정 저항값 취득장치 및 그 제조방법과 금속 산화물 박막 및 그 제조방법
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
JPWO2007023569A1 (ja) * 2005-08-26 2009-03-26 富士通株式会社 不揮発性半導体記憶装置及びその書き込み方法
US7875871B2 (en) * 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US8233308B2 (en) * 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7902537B2 (en) * 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US20090104756A1 (en) * 2007-06-29 2009-04-23 Tanmay Kumar Method to form a rewriteable memory cell comprising a diode and a resistivity-switching grown oxide
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US8143092B2 (en) * 2008-03-10 2012-03-27 Pragati Kumar Methods for forming resistive switching memory elements by heating deposited layers

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2887632A (en) * 1952-04-16 1959-05-19 Timefax Corp Zinc oxide semiconductors and methods of manufacture
US3390012A (en) * 1964-05-14 1968-06-25 Texas Instruments Inc Method of making dielectric bodies having conducting portions
US3324531A (en) * 1965-03-29 1967-06-13 Gen Electric Solid state electronic devices, method and apparatus
US3634927A (en) * 1968-11-29 1972-01-18 Energy Conversion Devices Inc Method of selective wiring of integrated electronic circuits and the article formed thereby
US3564353A (en) * 1969-04-16 1971-02-16 Westinghouse Electric Corp Bulk semiconductor switching device formed from amorphous glass type substance and having symmetrical switching characteristics
US3714633A (en) * 1970-08-21 1973-01-30 Massachusetts Inst Technology Single and polycrystalline semiconductors
US3656029A (en) * 1970-12-31 1972-04-11 Ibm BISTABLE RESISTOR OF EUROPIUM OXIDE, EUROPIUM SULFIDE, OR EUROPIUM SELENIUM DOPED WITH THREE d TRANSITION OR VA ELEMENT
JPS5637486B2 (de) * 1972-07-27 1981-09-01

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3929847A1 (de) * 1989-09-08 1991-05-08 Ernst Prof Dr Ing Lueder Verfahren zur herstellung eines elektronischen schaltelementes

Also Published As

Publication number Publication date
FR2169919A1 (de) 1973-09-14
GB1336985A (en) 1973-11-14
JPS504986A (de) 1975-01-20
US3795977A (en) 1974-03-12
FR2169919B1 (de) 1974-08-02
JPS5525517B2 (de) 1980-07-07

Similar Documents

Publication Publication Date Title
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE3311635C2 (de)
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE2259682A1 (de) Verfahren zur herstellung eines elektrisch schaltbaren bistabilen widerstandselementes
DE69736895T2 (de) Verfahren zur herstellung eines halbleiterspeichers
DE1564963C3 (de) Verfahren zum Herstellen eines stabilisierten Halbleiterbauelements
EP0000743A1 (de) Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat
DE1952626B2 (de) Verfahren zur herstellung von isolationsschichten auf halbleitersubstraten durch hochfrequenz-kathodenzerstaeubung
DE2149303A1 (de) Halbleiter-Speichervorrichtung
DE2545046A1 (de) Eloxierverfahren
DE2259237A1 (de) Bipolarer transistor mit materialverschiedenem halbleiteruebergang und verfahren zu seiner herstellung
DE2754861A1 (de) Halbleitervorrichtung mit einem schottky-sperrschichtkontakt und verfahren zu dessen herstellung
EP0528281A2 (de) Schaltungsstuktur mit mindestens einem Kondensator und Verfahren zu dessen Herstellung
DE3347489C2 (de)
DE1539087B2 (de) Halbleiterbauelement mit oberflaechensperrschichtkontakt
DE2539943A1 (de) Verfahren zum stabilisieren von mos-bauelementen
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE2217737A1 (de) Verfahren zum Herstellen eines elektrischen Leitungssystems
EP0066730A2 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE1296266B (de) Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung
DE1303160B (de) Verfahren zur Herstellung eines durch Fremdionen halbleitend gemachten elektrischen Sperrschichtkondensators.
DE4313042A1 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE1803028A1 (de) Feldeffekttransistor und Verfahren zum Herstellen des Transistors

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee