DE2257256C3 - Bistable multivibrator formed by logic gates for use as a frequency divider - Google Patents

Description

ren dienen, sind ebenfalls fortgelassen, so daß sich eine ' weitere Vereinfachung der Schaltung ergibt"ren are also omitted, so that a 'further simplification of the circuit results in "

Die Erfindung wird im folgenden an Hand der Zeichnungen noch näher erläutertThe invention is explained in more detail below with reference to the drawings

Die bistabile Kippstufe umfaßt fünf n-Kanaltransistoren und vier p-Kanal-Transistoren mit jeweils einer. Source-Elektrode, einer xHate-Elektrode und einer Drain-Elektrode, so daß sich ein sehr einfacher Aufbau und geringer Platzbedarf ergibtThe bistable multivibrator comprises five n-channel transistors and four p-channel transistors, each with one. Source electrode, one xHate electrode and one Drain electrode, so that there is a very simple structure and little space requirement

In der ZeichnungzeigtIn the drawing shows

Fig. 1 eine Ausführun,gsform einer statischen Kippstufe zur Verwendung als Frequenzteiler gemäß einem älteren Vorschlag,1 shows an embodiment of a static multivibrator for use as a frequency divider according to a older proposal,

F i g. 2 eine Ausführurigsform der erfindungsgemäßen Kippstufe in Form einer dynamischen Freqüenzteilerschaltung,F i g. 2 shows an embodiment of the invention Multivibrator in the form of a dynamic frequency divider circuit,

Fig.3 eine Darstellung der Kippstufe nach Fi g. 2 in Form von miteinander verbundenen diskreten Verknüpfungsgliedern.3 shows a representation of the flip-flop according to Fi g. 2 in Form of interconnected discrete links.

Die logischen Schaltungen werden tvn allgemeinen in Verknüpfungsschaltungen und Folgeschaltung^n unterteiltThe logic circuits are generally in tvn Logic circuits and sequential circuits ^ n divided

Eine Verknüpfungsschaltung liefert ein oder mehrere Ausgangssignale, deren Wert (0 oder 1) zu einem vorgegebenen Zeitpunkt, nur von den Eingangswerten zum gleichen Zeitpunkt abhängt Eine derartige Verknüpfungsschaltung hat keinen Speicher für die vorhergehenden Zustände.A logic circuit supplies one or more output signals whose value (0 or 1) leads to a predetermined point in time, depends only on the input values at the same point in time Logic circuit has no memory for the previous states.

Im Gegensatz hierzu liefert eine Folgeschaltung ein oder mehrere Ausgangssignale, deren Wert zu einem vorgegebenen Zeitpunkt nicht ausschließlich eine Funktion der Eingangswerte zum gleichen Zeitpunkt, sondern außerdem eine Funktion der vergangenen Eingangswerte bis zu dem betrachteten Zeitpunkt istIn contrast to this, a sequential circuit supplies one or more output signals, the value of which leads to a predetermined point in time is not exclusively a function of the input values at the same point in time, but also a function of the past input values up to the point in time considered

Im Anreicherungsbetrieb arbeitende komplementäre' Metalloxydhalbleiter-Transistoren (MOS-Transistoren) ergeben bei der Verwendung in logischen integrierten Schaltungen einen sehr geringen Leitungsverbrauch. Im Ruhezustand beschränkt sich der Stromverbrauch derartiger Schaltungen auf die Restströme der Transistoren. Im Betrieb kommt ein weiterer Stromverbrauch durch den sogenannten dynamischen Strom hinzu, der proportional zu den parasitären oder Streukapazitäten der Schaltung, zur Arbeitsfrequenz und zur Speisespannung ist.Complementary 'working in the enrichment plant Metal oxide semiconductor transistors (MOS transistors) result when used in logic integrated Circuits have a very low power consumption. In the idle state, the power consumption of such circuits is limited to the residual currents of the transistors. Another power consumption occurs during operation by the so-called dynamic current, which is proportional to the parasitic or stray capacitances the circuit, the operating frequency and the supply voltage.

Wie bereits eingangs erwähnt wurde eine mit derartigen komplementären MOS-Transistoren arbeitende bistabile Kippstufe zur Verwendung als Frequenzteiler vorgeschlagen,die in Fig 1 dargestellt ist. Diese in der deutschem Auslegeschrift 22 27 702 beschriebene Kippstufe gehorcht den folgenden Gleichungen:As already mentioned at the beginning, a bistable multivibrator operating with such complementary MOS transistors was used as a frequency divider proposed, which is shown in FIG. This in the The flip-flop described in German Auslegeschrift 22 27 702 obeys the following equations:

IABCDEIABCDE

F Zustand Übergang F state transition

stabilstable

UmschalttransistorenSwitching transistors

0 10 10 10 1

1 10 11 10 1

1 0 11 0 1

1 0 11 0 1

1 1 0 1 0 0 01 1 0 1 0 0 0

1 1 1 1 0 0 01 1 1 1 0 0 0

0 11 10 0 00 11 10 0 0

1 1 10 1 110 0 1 0 01 1 10 1 110 0 1 0 0

0 1110 111

10 10 010 10 0

1 11 1

1 1 1 11 1 1 1

A B C D EA. B. C. D. E.

Zum Verständnis der Wirkungsweise dieser bereits vorgeschlagenen Schaltung bzw. der erfindungsgemäßen Schaltung sind <n der folgenden Tabelle die Übergänge der einzelnen Zustände verschiedener Knoten in dieser Schaltung dargeste"t.To understand the mode of operation of this already proposed circuit or the circuit according to the invention, the following table shows the transitions of the individual states of different nodes in this circuit shown.

Tabelle der Übergänge der einzelnen Zustände der verschiedenen Knoten A — Fgemäß Fig. I.Table of the transitions of the individual states of the various nodes A - F according to Fig. I.

1 1 1 11 1 1 1

10 10 10 0 0 0 0 0 0 1 Γ 0 10 0 11 0 10 0 10 0 10 11010 10 10 0 0 0 0 0 0 1 Γ 0 10 0 11 0 10 0 10 0 10 110

10,12 1910.12 19

5,9 165.9 16

2,4 13 182.4 13 18

8,10 178.10 17

Diese Tabelle zeigt, daß in der Schaltung nach F i g. 1 die Transistoren 3,6,7,11,14 und 15 nicht am Umschaltvorgang teilnehmen. Aus diesem Grunde können diese sechs genannten Transistoren fortgelassen werden. Man gelangt somit zum Begriff der dynamischen logischenThis table shows that in the circuit of FIG. 1 the transistors 3, 6, 7, 11, 14 and 15 do not participate in the switching process. Because of this, these six transistors mentioned can be omitted. One arrives at the concept of the dynamic logical Schaltungen mit komplementären MOS-Transistoren. Der Ausdruck »dynamisch« bezieht sich auf die Tatsache, daß eine derartige Schaltung nur oberhalb einer bestimmten Frequenz arbeitet Unterhalb dieser Grenzfrequenz steht eine ausreichende Zeit zur Verfügung.Circuits with complementary MOS transistors. The term "dynamic" refers to the fact that such a circuit can only be used above a certain frequency works Below this cut-off frequency, there is sufficient time available.

damitdieRestströmederverschiedenenTransistorendenso that the residual currents end up in different transistors

Ladungszustand der Knotenkapazitäten ändern können.Can change the state of charge of the node capacities. Es ist aus der Tabelle weiterhin zu erkennen, daß dieIt can also be seen from the table that the Variablen B und C nur zur Steuerung bestimmter derVariables B and C only to control certain of the

vorstehend genannten sechs Transistoren 3,6, 7,11,14aforementioned six transistors 3,6, 7,11,14 und 15 dienen und daher unnötig sind. Aus diesem Grunde können in gleicher Weise die beiden durch die Transistoren 16,17 und 18,19 gebildeten Inverter fortgelassen werden. Auf diese Weise wird eine sehr einfache dynamischeand 15 serve and are therefore unnecessary. For this reason, the two can in the same way through the Transistors 16,17 and 18,19 formed inverters are omitted. This way it becomes a very simple dynamic Schaltung mit neun Transistoren erzielt, die in F i g. 2 dargestellt ist In dieser Schaltung schwimmen die Verbindungen oder Knotenpunkte A, fund D vollständig und müssen eine Kapazität aufweisen, um ihren Zustand beizubehalten. Weiterhin geht, während F schwimmendA circuit with nine transistors, shown in FIG. In this circuit, the links or nodes A, D and D are completely floating and must have a capacity to maintain their state. Continues to go while F is swimming ist, die Variable D vom Zustand 0 auf den Zustand 1 über (s. die obige Tabelle, Zeilen 9 bis 10), was einen leitfähigen Zustand des Transistors 9 hervorruft. Die gemeinsame Verbindung der Transistoren 5 und 9 muß vom Zustand 1 auf 0 übergehen, was die Entladung deris, the variable D from state 0 to state 1 over (see the table above, lines 9 to 10), which causes the transistor 9 to be conductive. The common connection of transistors 5 and 9 must go from state 1 to 0, which causes the discharge of the

so ihr zugeordneten Stt^ukapazität Cf erfordert. Die Beibehaltung des Zustandes 0 für £ während dieser Phase erfordert somit, daß Ce> Cf'isi. Diese Vorbedingung ist leicht zu erfüllen, wenn die Schaltung als integrierte Schaltung ausgeführt ist, weil das Verhältnis der Kapaso assigned Stt ^ ukapazität Cf requires. Maintaining the state 0 for £ during this phase thus requires that Ce>Cf'isi. This precondition is easy to meet if the circuit is designed as an integrated circuit, because the ratio of the Kapa zitäten an das Verhältnis der Oberflächen gebunden ist.tied to the ratio of the surfaces.

In Fig.3 ist eine Darstellung der Schaltung nachIn Figure 3 is a representation of the circuit according to F i g. 2 in Form von miteinander verbundenen Verknüp-F i g. 2 in the form of interconnected links

fungsschaltungen cto-gestellt, wobei angenommen ist,fungsschaltungen cto-posed, where it is assumed that daß diese Verknüpfungsschaltungen mit offenem KoI-that these logic circuits with open lektor ausgeführt sind. In die einzelnen Verknüpfungs glieder sind die Bezugsziffern der Transistoren gemäß Fig.2 aufgenommen, die diese Verknüpfungsglieder bilden und weiterhin ist durch ein N bzw. P angegeben, ob diese Verknüpfung .^glieder mit Transistoren vom N-are executed by the editor. In the individual shortcuts elements are the reference numerals of the transistors according to Figure 2 added that these logic elements and it is also indicated by an N or P whether this linkage. ^ members with transistors from the N- Typ oder vom P-Typ aufgebaut sind. Die mit N-Transi- storen aufgebauten NAND-Glieder sind mit dem negativen Pol einer Speisespannungsqoelle verbunden, während die beiden Inverter sowie das ODER-Glied mit denType or of the P-type. Those with N-Transi- interfering built NAND elements are connected to the negative pole of a supply voltage source, while the two inverters and the OR element with the

Transistoren 5 und 9 mit dem positiven Pol der Spannungsquelle verbunden ist.Transistors 5 and 9 are connected to the positive pole of the voltage source.

Es ist zu erkennen, daß die Ausgänge der NAND-Gatter 31,32,33 jeweils mit Kapazitäten Ca. Ce bzw. Cd verbunden sind. Diese NAND-Glieder können diese Kapazitäten lediglich gegen den negativen Pol der Spannungsquelle entladen, sie werden jedoch in bestimmter zeitlicher Folge über die Inverter 34 und 36 sowie das ODER-Glied 35 auf die positive Spannung der Spannungsquelle aufgeladen, und zwar zu einem Zeitpunkt, zu dem die Ausgangstransistoren der NAND-Glieder 31, 32, 33 gesperrt sind. Andererseits erfolgt die Entladung dieser Kapazitäten durch die NAND-Glieder nur zu einem Zeitpunkt, zu dem die Ausgangstransistoren der Inverter 34, 36 bzw. des ts ODER-Gatters 35 gesperrt sind.It can be seen that the outputs of the NAND gates 31, 32, 33 are each connected to capacitances Ca Ce and Cd , respectively. These NAND gates can only discharge these capacitances towards the negative pole of the voltage source, but they are charged to the positive voltage of the voltage source in a certain time sequence via the inverters 34 and 36 and the OR gate 35, namely at a point in time which the output transistors of the NAND gates 31, 32, 33 are blocked. On the other hand, these capacitances are only discharged by the NAND gates at a point in time at which the output transistors of inverters 34, 36 or of ts OR gate 35 are blocked.

Die vorstehend beschriebenen Kippschaltungen ergeben folgende Vorteile:The flip-flop circuits described above result in the following advantages:

1. Gegenüber den bekannten Schaltungen mit kornplementären MOS-Transistoren: — einfachere Schaltungen,1. Compared to the known circuits with complementary MOS transistors: - simpler circuits,

— schnellere Schaltungen durch eine Verringerung der Dauer der Übergänge und ggf. der Anzahl der Variablen, die aufeinanderfolgend übergehen. Somit ergibt sich eine Erhöhung der Grenzfrequenz,- Faster switching by reducing the duration of the transitions and possibly the Number of variables that skip consecutively. Thus there is an increase the cutoff frequency,

— geringerer Stromverbrauch bei gegebener Frequenz und genau proportional zur Frequenz.- lower power consumption at a given frequency and exactly proportional to the frequency.

— Oberflächengewinn für integrierte Schaltungen.- Surface gain for integrated circuits.

— Verringerung der Herstellungskosten.- Reduction in manufacturing costs.

— Erhöhung der Zuverlässigkeit I Gegenüber dynamischen Schaltungen mit MOS-¹ Transistoren von einem einzigen Leitfähigkeitstyp:- Increase in reliability I Compared to dynamic circuits with MOS- ¹ transistors of a single conductivity type:

— schnellere Schaltungen, ;- faster circuits,;

— Betrieb mit einer einzelnen Batterie ausführbar.- Can be operated with a single battery.

— geringerer Stromverbrauch bit vorgegebener Frequenz und genau proportional zur Frequenz der Signale in jeder Stufe,- lower power consumption bit specified Frequency and exactly proportional to the frequency of the signals in each stage,

— asynchrone Logik möglich.- asynchronous logic possible.

Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings

Claims (1)

• ·■■■■ 1 \ 2• · ■■■■ 1 \ 2 i aus p-MOS-Tränsistoren zusammengesetzt ist, die ini is composed of p-MOS transistors, which are shown in Patentanspruch: komplementärer Symmetrie angeordnet sind, wobei jeClaim: Complementary symmetry are arranged, depending on der der p-MOS-Transistoren durch das gleiche Signalthat of the p-MOS transistors by the same signal Durch logische Verknüpfungsglieder gebildete bi- wie ein η-MOS-Transistor gesteuert wird. Auf diese stabile Kippstufe, die beim Übergang von einem sta- 5 Weise ist unabhängig von der kombination der Einbilen Zustand in den jeweils anderen stabilen Zu- gangssignale zumindest eine Verbindung mit niedriger stand Obergangszustände durchläuft und bei der die Impedanz zwischen jedem Knoten und eine/ Klemme Vsrknüpfungsglieder eine einem Emgängsahschlüß der Spannungsquelle vorhanden, während die Verbinzugeführte Eingangsvariable mit einer Anzahl von dung mit der anderen Klemme unterbrochen ist Der von den Verknüpfungsgliedenr gebildeten , Aus- id statische Leistungsverbrauch ist somit gleich 0. Trotzgangsvariablen verknüpfen und jeweils durch Paare dem ist immer ein dynamischer Leistungsverbrauch gevoh n- bzw. p-MÖS FET-Transistören gebildet sind, geben, der proportional zur Streukapazität der Knoten von denen die n-Kanal-Transistoren mit ihren Sour- ist Diese Schaltungen können tin asynchronen Betrieb ce-Elektroden mit dem negativen Pol einer Span- arbeiten und ermöglichen Eingangssignale, deren Amnungsquelle direkt bzw. über weitere n-Kanal- 15 plitude mit deir Speisespannung kompatibel ist Diese Transistoren verbunden sind, während die p-Kanal- bekannten Schaltungen sind jedoch auf Grund der gro-Transistoren mit ihren Source-Elektroden mit dem Ben Anzahl von Transistoren und der sich kreuzenden positiven Pol dieser· Spannu/>gsquelle direkt bzw. Verbindungen kompliziertBi- formed by logic gates is controlled like an η-MOS transistor. To this stable flip-flop, which is independent of the combination of the elements when changing from a static mode State in the other stable access signals at least one connection with lower stood transition states and in which the impedance between each node and a / terminal Vsrleitungsglüß one an input connection of the voltage source available while the connection is fed The input variable with a number of connections is interrupted with the other terminal The static power consumption formed by the logic elements is thus equal to 0. Defiance variables link and in each case by pairs that is always a dynamic power consumption gevoh n- or p-MÖS FET transistors are formed, which are proportional to the stray capacitance of the nodes one of which is the n-channel transistors with their sour- ce. These circuits can operate in asynchronous mode CE electrodes work with the negative pole of a chip- and allow input signals, their source of electricity This is compatible with the supply voltage directly or via further n-channel 15 amplitudes Transistors are connected, while the p-channel circuits are known, however, due to the large transistors with their source electrodes with the ben number of transistors and the intersecting one positive pole of this voltage source direct or connections complicated über weiisre p-Kanal-Transistoren verbunden sind. Schließlich ist ein dynamischer Binärzähler bekanntare connected via white p-channel transistors. Finally, a dynamic binary counter is known wobei die Transistoren des einen Typs eir.e aktive 20 (US-PS 35 77 166), der je vier in komplementärer Sym-Last für die Transistoren des anderen Typs bilden, metrie angeordnete p- und n-Kanal-Transistoren umdadurch gekennzeichnet, daß die bistabile faßt wobei die Komplementärpaare zwei Inverter und Kippstufe dadurch als dynamische Folgeschaltung zwei Übertragungsgatter bilden. Die Eingänge der Inausgebildet ist daß die für den Umschaltvorgang der verter sind kapazitiv belastet um vorübergehend einen Folgeschaltung auf die einzelnen stabilen Zustände 25 logischen Eingangszustand aufrecht zu erhalten. Diese und Übergangszustände nicht erforderlichen Last- Schaltung benötigt zum Betrieb zwei zueinander komtransistoren(3,6,7;ll, 14,15) der logischen Verknüp- plementäre Eingangssignal, was in vielen Fällen unerfungsglieder durch Kapazitäten (Ca, Cb Cf, Cd) er- wünscht ist Weiterhin ist der Aufbau dieser Schaltung setzt sind, daß fünf n-Kanal-Transistoren (2,4,8,10, in integrierter Form auf Grund der großen Anzahl der 12) und vier p-Kanal-Transistoren (1, 5, 9, 13) mit 30 sich kreuzenden Verbindungen kompliziert
jeweils einer Source -Elektrode 5, einer Gate-Elek- Der Erfindung liegt die Aufgabe zugrunde, eine bista-the transistors of one type being eir.e active 20 (US Pat. No. 3,577,166), which each form four p- and n-channel transistors arranged in complementary symmetry for the transistors of the other type, characterized in that the bistable sums up whereby the complementary pairs of inverters and flip-flops form two transmission gates as a dynamic sequential circuit. The inputs of the in is designed that the for the switching process of the verter are capacitively loaded in order to temporarily maintain a sequential circuit to the individual stable states 25 logical input state. These and transitional states are not required. Load circuit requires two mutually related transistors (3, 6, 7; 11, 14, 15) of the logical interlinking input signal, which in many cases is unsfungsglieder through capacitances (Ca, Cb, Cf, Cd) - is desired Furthermore, the structure of this circuit is based on the fact that five n-channel transistors (2,4,8,10, in integrated form due to the large number of 12) and four p-channel transistors (1, 5 , 9, 13) complicated with 30 intersecting connections
each a source electrode 5, a gate electrode The invention is based on the object of a bista- trode G und einer Drain-Elektrode D vorgesehen . bile Kippstufe der im Oberbegriff des Anspruchs 1 gesind, die in der folgenden WeLv mit einem Eingang / nannten Art zu schaffen, die einen einfacheren Aufbau einem Ausgang Fund der positiven Klemme BP unter Verwendung einer geringeren Anzahl von Transi- bzw. der negativen Klemme BN verbunden sind: 35 stören ermöglicht, so daß sich eine höhere Arbeitsgeschwindigkeit sowie ein verringerter Leistungsverbrauch und Platzbedarf bei einer integrierten Schaltung BP -S1-55 -513; ergibt.trode G and a drain electrode D are provided. Bile flip-flop which are in the preamble of claim 1, to create in the following WeLv with an input / named type, which has a simpler structure connected to an output and the positive terminal BP using a smaller number of transi- or the negative terminal BN are: 35 interfering allows, so that a higher operating speed and a reduced power consumption and space requirement in an integrated circuit BP -S 1-55 -513; results. BN—S2—SiO; Diese Aufgabe wird durch die im kennzeichnen- BN-S2-SiO; This task is carried out by the E—DS — D9—G4; 40 den Teil des Anspruchs 1 angegebenen Merkmale ge- E-DS-D9-G4; 40 the part of claim 1 specified features /-G1-G2-G5-G12; löst./ -G1-G2-G5-G12; solves. Di — D4— G10-G13; Durch diese Ausgestaltung der Erfindung weist die Di - D4 - G 10 -G 13; With this embodiment of the invention, the D12 - D13 - G 8 - G 9; bistabile Kippstufe eine höhere ArbeitsgeschwindigkeitD12 - D13 - G 8 - G 9; bistable tilting stage a higher working speed DlO-58-512; auf, da sie weniger Transistoren und damit weniger Ver-D10-58-512; because they have fewer transistors and thus fewer D5—59; D 2 - 54. 45 bindungen erfordert, so daß die Knotenkapazitäten klei D5-59 ; D 2 - 54. 45 ties required, so that the knot capacities are small ner sind. Weiterhin ergeben sich weniger nacheinander umschaltende Stufen, so daß sich eine zusätzliche Erhöhung der Arbeitsgeschwindigkeit ergibt Durch den Ersatz der für den Umschaltvorgang nicht erforderlichen so Lasttransistoren durch Kapazitäten ergibt sich weiter-ner are. Furthermore, there are fewer successive switching stages, so that there is an additional increase the working speed results from the replacement of those not required for the switching process so load transistors through capacitances results further- Die Erfindung bezieht sich auf eine durch logische hin ein verringerter Leistungsverbrauch und es wird bei Verknüpfungsglieder gebildete bistabile Kippstufe der einer integrierten Schaltung die für eine bistabile Kippim Oberbegriff des Anspruchs 1 genannten Art stufe benötigte Fläche verringert. Schließlich ergibt sichThe invention relates to a logically reduced power consumption and it is at Linking elements formed bistable multivibrator of an integrated circuit for a bistable Kippim The preamble of claim 1 mentioned type step required area reduced. Eventually it surrenders Es wurde bereits eine Schaltung dieser Art vorge- eine Erhöhung der logischen Flexibilität, weil, während schlagen (DE-PS 22 27 702), die zehn p-Kanal-Transi- 55 bei Schaltungen mit komplementären MOS-Transistostoren sowie n-Kanal-Transistoren verwendet. Eine ren eine komplementäre Symmetrie zwischen dem nderartige bistabile Kippstufe weist außer einem großen und p-Teil der Schaltung erforderlich ist, diese Bedin-Platzbedarf auf einem Halbleiterplättchen einen noch gung bei der erfindungsgemäßen Ausgestaltung nicht unerwünscht hohen Leistungsbedarf auf. erforderlich ist. Wenn ein Knoten ein bestimmtes Po-A circuit of this type has already been proposed to increase the logical flexibility because, while beat (DE-PS 22 27 702), the ten p-channel transistors 55 in circuits with complementary MOS transistors as well as n-channel transistors are used. A ren have a complementary symmetry between the renal Apart from a large and p-part of the circuit required, the bistable multivibrator has this space requirement on a semiconductor wafer is still not sufficient in the embodiment according to the invention undesirably high power requirements. is required. When a node has a certain po- Es sind weiterhin statische Schaltungen mit komple- 60 tentiai aufweist, können die zwischen diesem Knoten mentären MOS-Transistoren bekannt (Literaturstelle und der Klemme der Spannungsquelle mit dem gleichen »Nanowatt Logic Using Field-Effect Metal-Oxide Semi- Potential verbundenen Transistoren beliebig gesperrt conductor Triodes«, 1963 Int. Solid State Circuits Conf., oder leitend sein. Hierdurch ergibt sich eine Vielzahl Digests S. 32 — 33), bei denen die p-Kanal-Transistoren von »indifferenten Zuständen« was in vorteilhafter Weidie Funktion einer aktiven Last für die n-Transistoren 65 se zur Vereinfachung der Logik ausgenutzt werden erfüllen, und umgkehrt. Die Anordnung ist so getroffen, kann.There are still static circuits with completeniai that can be used between this node mental MOS transistors known (reference and the terminal of the voltage source with the same »Nanowatt Logic Using Field-Effect Metal-Oxide Semi- potential connected transistors blocked at will conductor Triodes «, 1963 Int. Solid State Circuits Conf., Or be conductive. This results in a large number Digests p. 32 - 33), in which the p-channel transistors of "indifferent states" which in advantageous Weidie Function of an active load for the n-type transistors 65 se can be used to simplify the logic meet, and vice versa. The arrangement is made so can. daß die Kombination von mehreren n-MOS-Transisto- Die Verknüpfungsglieder, die nur zur Bildung der Va-that the combination of several n-MOS transistors - The logic elements that only form the Va- ren parallel oder in Reihe eine aktive Last aufweist, die riablen für die Steuerung der fortgelassenen Transisto-ren has an active load in parallel or in series, the variables for the control of the omitted transistor