DE2257256C3 - Bistable multivibrator formed by logic gates for use as a frequency divider - Google Patents
Bistable multivibrator formed by logic gates for use as a frequency dividerInfo
- Publication number
- DE2257256C3 DE2257256C3 DE19722257256 DE2257256A DE2257256C3 DE 2257256 C3 DE2257256 C3 DE 2257256C3 DE 19722257256 DE19722257256 DE 19722257256 DE 2257256 A DE2257256 A DE 2257256A DE 2257256 C3 DE2257256 C3 DE 2257256C3
- Authority
- DE
- Germany
- Prior art keywords
- transistors
- circuit
- circuits
- channel
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/002—Pulse counters comprising counting chains; Frequency dividers comprising counting chains using semiconductor devices
Landscapes
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
ren dienen, sind ebenfalls fortgelassen, so daß sich eine ' weitere Vereinfachung der Schaltung ergibt"ren are also omitted, so that a 'further simplification of the circuit results in "
Die Erfindung wird im folgenden an Hand der Zeichnungen noch näher erläutertThe invention is explained in more detail below with reference to the drawings
Die bistabile Kippstufe umfaßt fünf n-Kanaltransistoren und vier p-Kanal-Transistoren mit jeweils einer. Source-Elektrode, einer xHate-Elektrode und einer Drain-Elektrode, so daß sich ein sehr einfacher Aufbau und geringer Platzbedarf ergibtThe bistable multivibrator comprises five n-channel transistors and four p-channel transistors, each with one. Source electrode, one xHate electrode and one Drain electrode, so that there is a very simple structure and little space requirement
Fig. 1 eine Ausführun,gsform einer statischen Kippstufe zur Verwendung als Frequenzteiler gemäß einem älteren Vorschlag,1 shows an embodiment of a static multivibrator for use as a frequency divider according to a older proposal,
F i g. 2 eine Ausführurigsform der erfindungsgemäßen Kippstufe in Form einer dynamischen Freqüenzteilerschaltung,F i g. 2 shows an embodiment of the invention Multivibrator in the form of a dynamic frequency divider circuit,
Fig.3 eine Darstellung der Kippstufe nach Fi g. 2 in Form von miteinander verbundenen diskreten Verknüpfungsgliedern.3 shows a representation of the flip-flop according to Fi g. 2 in Form of interconnected discrete links.
Die logischen Schaltungen werden tvn allgemeinen in Verknüpfungsschaltungen und Folgeschaltung^n unterteiltThe logic circuits are generally in tvn Logic circuits and sequential circuits ^ n divided
Eine Verknüpfungsschaltung liefert ein oder mehrere Ausgangssignale, deren Wert (0 oder 1) zu einem vorgegebenen Zeitpunkt, nur von den Eingangswerten zum gleichen Zeitpunkt abhängt Eine derartige Verknüpfungsschaltung hat keinen Speicher für die vorhergehenden Zustände.A logic circuit supplies one or more output signals whose value (0 or 1) leads to a predetermined point in time, depends only on the input values at the same point in time Logic circuit has no memory for the previous states.
Im Gegensatz hierzu liefert eine Folgeschaltung ein oder mehrere Ausgangssignale, deren Wert zu einem vorgegebenen Zeitpunkt nicht ausschließlich eine Funktion der Eingangswerte zum gleichen Zeitpunkt, sondern außerdem eine Funktion der vergangenen Eingangswerte bis zu dem betrachteten Zeitpunkt istIn contrast to this, a sequential circuit supplies one or more output signals, the value of which leads to a predetermined point in time is not exclusively a function of the input values at the same point in time, but also a function of the past input values up to the point in time considered
Im Anreicherungsbetrieb arbeitende komplementäre' Metalloxydhalbleiter-Transistoren (MOS-Transistoren) ergeben bei der Verwendung in logischen integrierten Schaltungen einen sehr geringen Leitungsverbrauch. Im Ruhezustand beschränkt sich der Stromverbrauch derartiger Schaltungen auf die Restströme der Transistoren. Im Betrieb kommt ein weiterer Stromverbrauch durch den sogenannten dynamischen Strom hinzu, der proportional zu den parasitären oder Streukapazitäten der Schaltung, zur Arbeitsfrequenz und zur Speisespannung ist.Complementary 'working in the enrichment plant Metal oxide semiconductor transistors (MOS transistors) result when used in logic integrated Circuits have a very low power consumption. In the idle state, the power consumption of such circuits is limited to the residual currents of the transistors. Another power consumption occurs during operation by the so-called dynamic current, which is proportional to the parasitic or stray capacitances the circuit, the operating frequency and the supply voltage.
Wie bereits eingangs erwähnt wurde eine mit derartigen komplementären MOS-Transistoren arbeitende bistabile Kippstufe zur Verwendung als Frequenzteiler vorgeschlagen,die in Fig 1 dargestellt ist. Diese in der deutschem Auslegeschrift 22 27 702 beschriebene Kippstufe gehorcht den folgenden Gleichungen:As already mentioned at the beginning, a bistable multivibrator operating with such complementary MOS transistors was used as a frequency divider proposed, which is shown in FIG. This in the The flip-flop described in German Auslegeschrift 22 27 702 obeys the following equations:
IABCDEIABCDE
F Zustand Übergang F state transition
stabilstable
UmschalttransistorenSwitching transistors
0 10 10 10 1
1 10 11 10 1
1 0 11 0 1
1 0 11 0 1
1 1 0 1 0 0 01 1 0 1 0 0 0
1 1 1 1 0 0 01 1 1 1 0 0 0
0 11 10 0 00 11 10 0 0
1 1 10 1 110 0 1 0 01 1 10 1 110 0 1 0 0
0 1110 111
10 10 010 10 0
1 11 1
1 1 1 11 1 1 1
A B C D EA. B. C. D. E.
Zum Verständnis der Wirkungsweise dieser bereits vorgeschlagenen Schaltung bzw. der erfindungsgemäßen Schaltung sind <n der folgenden Tabelle die Übergänge der einzelnen Zustände verschiedener Knoten in dieser Schaltung dargeste"t.To understand the mode of operation of this already proposed circuit or the circuit according to the invention, the following table shows the transitions of the individual states of different nodes in this circuit shown.
Tabelle der Übergänge der einzelnen Zustände der verschiedenen Knoten A — Fgemäß Fig. I.Table of the transitions of the individual states of the various nodes A - F according to Fig. I.
1 1 1 11 1 1 1
10 10 10 0 0 0 0 0 0 1 Γ 0 10 0 11 0 10 0 10 0 10 11010 10 10 0 0 0 0 0 0 1 Γ 0 10 0 11 0 10 0 10 0 10 110
10,12 1910.12 19
5,9 165.9 16
2,4 13 182.4 13 18
8,10 178.10 17
Diese Tabelle zeigt, daß in der Schaltung nach F i g. 1 die Transistoren 3,6,7,11,14 und 15 nicht am Umschaltvorgang teilnehmen. Aus diesem Grunde können diese sechs genannten Transistoren fortgelassen werden. Man gelangt somit zum Begriff der dynamischen logischenThis table shows that in the circuit of FIG. 1 the transistors 3, 6, 7, 11, 14 and 15 do not participate in the switching process. Because of this, these six transistors mentioned can be omitted. One arrives at the concept of the dynamic logical Schaltungen mit komplementären MOS-Transistoren. Der Ausdruck »dynamisch« bezieht sich auf die Tatsache, daß eine derartige Schaltung nur oberhalb einer bestimmten Frequenz arbeitet Unterhalb dieser Grenzfrequenz steht eine ausreichende Zeit zur Verfügung.Circuits with complementary MOS transistors. The term "dynamic" refers to the fact that such a circuit can only be used above a certain frequency works Below this cut-off frequency, there is sufficient time available.
damitdieRestströmederverschiedenenTransistorendenso that the residual currents end up in different transistors
vorstehend genannten sechs Transistoren 3,6, 7,11,14aforementioned six transistors 3,6, 7,11,14 und 15 dienen und daher unnötig sind. Aus diesem Grunde können in gleicher Weise die beiden durch die Transistoren 16,17 und 18,19 gebildeten Inverter fortgelassen werden. Auf diese Weise wird eine sehr einfache dynamischeand 15 serve and are therefore unnecessary. For this reason, the two can in the same way through the Transistors 16,17 and 18,19 formed inverters are omitted. This way it becomes a very simple dynamic Schaltung mit neun Transistoren erzielt, die in F i g. 2 dargestellt ist In dieser Schaltung schwimmen die Verbindungen oder Knotenpunkte A, fund D vollständig und müssen eine Kapazität aufweisen, um ihren Zustand beizubehalten. Weiterhin geht, während F schwimmendA circuit with nine transistors, shown in FIG. In this circuit, the links or nodes A, D and D are completely floating and must have a capacity to maintain their state. Continues to go while F is swimming ist, die Variable D vom Zustand 0 auf den Zustand 1 über (s. die obige Tabelle, Zeilen 9 bis 10), was einen leitfähigen Zustand des Transistors 9 hervorruft. Die gemeinsame Verbindung der Transistoren 5 und 9 muß vom Zustand 1 auf 0 übergehen, was die Entladung deris, the variable D from state 0 to state 1 over (see the table above, lines 9 to 10), which causes the transistor 9 to be conductive. The common connection of transistors 5 and 9 must go from state 1 to 0, which causes the discharge of the
so ihr zugeordneten Stt^ukapazität Cf erfordert. Die Beibehaltung des Zustandes 0 für £ während dieser Phase erfordert somit, daß Ce> Cf'isi. Diese Vorbedingung ist leicht zu erfüllen, wenn die Schaltung als integrierte Schaltung ausgeführt ist, weil das Verhältnis der Kapaso assigned Stt ^ ukapazität Cf requires. Maintaining the state 0 for £ during this phase thus requires that Ce>Cf'isi. This precondition is easy to meet if the circuit is designed as an integrated circuit, because the ratio of the Kapa zitäten an das Verhältnis der Oberflächen gebunden ist.tied to the ratio of the surfaces.
fungsschaltungen cto-gestellt, wobei angenommen ist,fungsschaltungen cto-posed, where it is assumed that daß diese Verknüpfungsschaltungen mit offenem KoI-that these logic circuits with open lektor ausgeführt sind. In die einzelnen Verknüpfungs glieder sind die Bezugsziffern der Transistoren gemäß Fig.2 aufgenommen, die diese Verknüpfungsglieder bilden und weiterhin ist durch ein N bzw. P angegeben, ob diese Verknüpfung .^glieder mit Transistoren vom N-are executed by the editor. In the individual shortcuts elements are the reference numerals of the transistors according to Figure 2 added that these logic elements and it is also indicated by an N or P whether this linkage. ^ members with transistors from the N- Typ oder vom P-Typ aufgebaut sind. Die mit N-Transi- storen aufgebauten NAND-Glieder sind mit dem negativen Pol einer Speisespannungsqoelle verbunden, während die beiden Inverter sowie das ODER-Glied mit denType or of the P-type. Those with N-Transi- interfering built NAND elements are connected to the negative pole of a supply voltage source, while the two inverters and the OR element with the
Transistoren 5 und 9 mit dem positiven Pol der Spannungsquelle verbunden ist.Transistors 5 and 9 are connected to the positive pole of the voltage source.
Es ist zu erkennen, daß die Ausgänge der NAND-Gatter 31,32,33 jeweils mit Kapazitäten Ca. Ce bzw. Cd verbunden sind. Diese NAND-Glieder können diese Kapazitäten lediglich gegen den negativen Pol der Spannungsquelle entladen, sie werden jedoch in bestimmter zeitlicher Folge über die Inverter 34 und 36 sowie das ODER-Glied 35 auf die positive Spannung der Spannungsquelle aufgeladen, und zwar zu einem Zeitpunkt, zu dem die Ausgangstransistoren der NAND-Glieder 31, 32, 33 gesperrt sind. Andererseits erfolgt die Entladung dieser Kapazitäten durch die NAND-Glieder nur zu einem Zeitpunkt, zu dem die Ausgangstransistoren der Inverter 34, 36 bzw. des ts ODER-Gatters 35 gesperrt sind.It can be seen that the outputs of the NAND gates 31, 32, 33 are each connected to capacitances Ca Ce and Cd , respectively. These NAND gates can only discharge these capacitances towards the negative pole of the voltage source, but they are charged to the positive voltage of the voltage source in a certain time sequence via the inverters 34 and 36 and the OR gate 35, namely at a point in time which the output transistors of the NAND gates 31, 32, 33 are blocked. On the other hand, these capacitances are only discharged by the NAND gates at a point in time at which the output transistors of inverters 34, 36 or of ts OR gate 35 are blocked.
Die vorstehend beschriebenen Kippschaltungen ergeben folgende Vorteile:The flip-flop circuits described above result in the following advantages:
1. Gegenüber den bekannten Schaltungen mit kornplementären MOS-Transistoren: — einfachere Schaltungen,1. Compared to the known circuits with complementary MOS transistors: - simpler circuits,
— schnellere Schaltungen durch eine Verringerung der Dauer der Übergänge und ggf. der Anzahl der Variablen, die aufeinanderfolgend übergehen. Somit ergibt sich eine Erhöhung der Grenzfrequenz,- Faster switching by reducing the duration of the transitions and possibly the Number of variables that skip consecutively. Thus there is an increase the cutoff frequency,
— geringerer Stromverbrauch bei gegebener Frequenz und genau proportional zur Frequenz.- lower power consumption at a given frequency and exactly proportional to the frequency.
— Oberflächengewinn für integrierte Schaltungen.- Surface gain for integrated circuits.
— Verringerung der Herstellungskosten.- Reduction in manufacturing costs.
— Erhöhung der Zuverlässigkeit I Gegenüber dynamischen Schaltungen mit MOS-1 Transistoren von einem einzigen Leitfähigkeitstyp:- Increase in reliability I Compared to dynamic circuits with MOS- 1 transistors of a single conductivity type:
— schnellere Schaltungen, ;- faster circuits,;
— Betrieb mit einer einzelnen Batterie ausführbar.- Can be operated with a single battery.
— geringerer Stromverbrauch bit vorgegebener Frequenz und genau proportional zur Frequenz der Signale in jeder Stufe,- lower power consumption bit specified Frequency and exactly proportional to the frequency of the signals in each stage,
— asynchrone Logik möglich.- asynchronous logic possible.
Claims (1)
jeweils einer Source -Elektrode 5, einer Gate-Elek- Der Erfindung liegt die Aufgabe zugrunde, eine bista-the transistors of one type being eir.e active 20 (US Pat. No. 3,577,166), which each form four p- and n-channel transistors arranged in complementary symmetry for the transistors of the other type, characterized in that the bistable sums up whereby the complementary pairs of inverters and flip-flops form two transmission gates as a dynamic sequential circuit. The inputs of the in is designed that the for the switching process of the verter are capacitively loaded in order to temporarily maintain a sequential circuit to the individual stable states 25 logical input state. These and transitional states are not required. Load circuit requires two mutually related transistors (3, 6, 7; 11, 14, 15) of the logical interlinking input signal, which in many cases is unsfungsglieder through capacitances (Ca, Cb, Cf, Cd) - is desired Furthermore, the structure of this circuit is based on the fact that five n-channel transistors (2,4,8,10, in integrated form due to the large number of 12) and four p-channel transistors (1, 5 , 9, 13) complicated with 30 intersecting connections
each a source electrode 5, a gate electrode The invention is based on the object of a bista-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH1696671A CH561986A5 (en) | 1971-11-22 | 1971-11-22 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2257256A1 DE2257256A1 (en) | 1973-06-20 |
DE2257256B2 DE2257256B2 (en) | 1977-03-03 |
DE2257256C3 true DE2257256C3 (en) | 1983-12-22 |
Family
ID=4421727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722257256 Expired DE2257256C3 (en) | 1971-11-22 | 1972-11-22 | Bistable multivibrator formed by logic gates for use as a frequency divider |
Country Status (7)
Country | Link |
---|---|
JP (1) | JPS532314B2 (en) |
CA (1) | CA976622A (en) |
CH (1) | CH561986A5 (en) |
DE (1) | DE2257256C3 (en) |
FR (1) | FR2162981A5 (en) |
GB (1) | GB1410627A (en) |
NL (1) | NL7215836A (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH583483A5 (en) * | 1975-09-17 | 1976-12-31 | Centre Electron Horloger | |
GB2213008B (en) * | 1987-11-30 | 1992-01-29 | Plessey Co Plc | Improvements in or relating to flip-flops |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3493786A (en) * | 1967-05-02 | 1970-02-03 | Rca Corp | Unbalanced memory cell |
US3573507A (en) * | 1968-09-11 | 1971-04-06 | Northern Electric Co | Integrated mos transistor flip-flop circuit |
US3577166A (en) * | 1968-09-17 | 1971-05-04 | Rca Corp | C-mos dynamic binary counter |
US3560998A (en) * | 1968-10-16 | 1971-02-02 | Hamilton Watch Co | Electronically controlled timepiece using low power mos transistor circuitry |
BE757117R (en) * | 1969-10-31 | 1971-03-16 | Centre Electron Horloger | DIVIDER CIRCUIT |
US3609406A (en) * | 1970-02-16 | 1971-09-28 | Electronic Arrays | Integrated circuit inverter |
-
1971
- 1971-11-22 CH CH1696671A patent/CH561986A5/xx not_active IP Right Cessation
-
1972
- 1972-11-21 FR FR7241341A patent/FR2162981A5/fr not_active Expired
- 1972-11-21 CA CA157,076A patent/CA976622A/en not_active Expired
- 1972-11-21 GB GB5371072A patent/GB1410627A/en not_active Expired
- 1972-11-22 JP JP11670672A patent/JPS532314B2/ja not_active Expired
- 1972-11-22 DE DE19722257256 patent/DE2257256C3/en not_active Expired
- 1972-11-22 NL NL7215836A patent/NL7215836A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
CH561986A5 (en) | 1975-05-15 |
DE2257256B2 (en) | 1977-03-03 |
DE2257256A1 (en) | 1973-06-20 |
FR2162981A5 (en) | 1973-07-20 |
NL7215836A (en) | 1973-05-24 |
JPS4860571A (en) | 1973-08-24 |
JPS532314B2 (en) | 1978-01-26 |
GB1410627A (en) | 1975-10-22 |
CA976622A (en) | 1975-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2544974C3 (en) | Circuit for realizing logical functions | |
DE2324787C3 (en) | LOGICAL CIRCUIT | |
DE3300239C2 (en) | Circuit arrangement for level conversion of digital signals | |
DE2822219C2 (en) | Logic circuits integrated on a chip | |
DE69403964T2 (en) | Control circuit with a level shifter for switching an electronic switch | |
DE2455178A1 (en) | INTEGRATED, PROGRAMMABLE LOGIC ARRANGEMENT | |
DE1512398B2 (en) | Flip flop circuit and payment circuit | |
DE2647982A1 (en) | LOGICAL CIRCUIT ARRANGEMENT IN INTEGRATED MOS CIRCUIT TECHNOLOGY | |
DE2522797C3 (en) | Flip-flop circuit | |
DE1953975C3 (en) | High speed polyphase gate | |
DE3322293A1 (en) | LOCKING CIRCUIT (LATCH CIRCUIT) | |
DE2509731A1 (en) | UNIVERSAL SWITCHING NETWORK FOR LINKING BINARY SWITCHING VARIABLES | |
DE2706807A1 (en) | DEVICE AND METHOD OF PROCESSING INFORMATION IN THE FORM OF DIGITAL SIGNALS | |
DE2802595C2 (en) | Circuit arrangement with field effect transistors for voltage level conversion | |
DE69121175T2 (en) | Flip-flop circuit with a CMOS hysteresis inverter | |
DE2461088B2 (en) | LOGICAL LINK WITH HIGH WORKING SPEED AND DECODING CIRCUIT BUILT UP WITH IT FOR A BIPOLAR MEMORY WITH DIRECT ACCESS | |
DE2257256C3 (en) | Bistable multivibrator formed by logic gates for use as a frequency divider | |
EP1188237B1 (en) | Flip-flop circuit | |
DE2640653C2 (en) | Bistable flip-flop formed by logical links | |
DE2552849C3 (en) | Logical circuit | |
DE2165162A1 (en) | Complementary metal oxide semiconductor arrangement as an exclusive NOR circuit | |
DE2165160C2 (en) | CMOS circuit as an exclusive OR gate | |
DE3137810A1 (en) | EFL HOLD CIRCUIT AND COUNTER CIRCUITS | |
DE2544434A1 (en) | Rapid switching LSI circuitry - has clock pulses to consecutive FET stages mutually inverse for binary signal processing | |
DE3751365T2 (en) | Comprehensive family of Cascode Logic Power Circuits (CSC). |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8281 | Inventor (new situation) |
Free format text: OGUEY, HENRI J., DR.-ING., PESEUX, CH VITTOZ, ERIC ANDRE, DIPL.-ING., CERNIER, CH |
|
AG | Has addition no. |
Ref country code: DE Ref document number: 2640653 Format of ref document f/p: P |
|
C3 | Grant after two publication steps (3rd publication) | ||
AG | Has addition no. |
Ref country code: DE Ref document number: 2640653 Format of ref document f/p: P |