DE2250546A1 - CIRCUIT ARRANGEMENT FOR A BLACK AND WHITE OR COLOR TV RECEIVER TO SEPARATE THE LINE AND / OR VERTICAL SYNCHRONOUS IMPULSES FROM THE IMAGE CONTENT - Google Patents
CIRCUIT ARRANGEMENT FOR A BLACK AND WHITE OR COLOR TV RECEIVER TO SEPARATE THE LINE AND / OR VERTICAL SYNCHRONOUS IMPULSES FROM THE IMAGE CONTENTInfo
- Publication number
- DE2250546A1 DE2250546A1 DE19722250546 DE2250546A DE2250546A1 DE 2250546 A1 DE2250546 A1 DE 2250546A1 DE 19722250546 DE19722250546 DE 19722250546 DE 2250546 A DE2250546 A DE 2250546A DE 2250546 A1 DE2250546 A1 DE 2250546A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit arrangement
- transistor
- time constant
- emitter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Description
Schaltungsanordnung für einen Schwarz-Weiß- oder Farb-Sernsehempfänger zur Abtrennung der einen und/oder Vertikal synchronimpuls e vom Bildinhalt Die Erfindung bezieht sich auf eine Schaltungsanordnung für einen Schwarz-Weiß- oder Farbfernsempfänger zur Abtrennung der Zeilen- und/oder Vertikalsynchronimpulse vom Bildinhalt mit einer Abtrennnschaltungsanordung mit einem Zeitkonstantennetzwerk, gegebenenfalls mit einem Zweizeitkonstantennetzwerk und ferner gegebenenfalls eine Störaustastschaltungsanordnung mit einem Zeitkonstantennetzwerk aufweisend. Circuit arrangement for a black and white or color television receiver for separating the one and / or vertical synchronizing pulses e from the image content The invention relates to a circuit arrangement for a black and white or color television receiver to separate the line and / or vertical sync pulses from the image content with a Isolation circuit arrangement with a time constant network, possibly with a two-time constant network and also, optionally, noise blanking circuitry having a time constant network.
Derartige Schaltungsanordnungen sind z.B. aus den Literatur stellen "Telefunken-Zeitung" Jg. 35, Heft 137, 1962, Seiten 244 bis 255, oder tINTZe 1960, Heft 3, Seiten 147 bis 154, bekannt.Such circuit arrangements can be found in the literature, for example "Telefunken-Zeitung" vol. 35, issue 137, 1962, pages 244 to 255, or tINTZe 1960, Issue 3, pages 147 to 154, known.
Die dort beschriebenen Schaltungen weisen einige Nachteile und Mängel auf, die im folgenden näher beschrieben werden sollen. Die grundsätzlichen Forderungen an eine Abtrennschaltungsanordnung bestehen im folgenden: Der Abschneidepegel soll unabhängig von der dem Lingangssignal überlagerten Gleichspannung und den niederfrequenten Schwankungen derselben sowie unabhängig von niederfrequenton LiignalamplitudenschvanRungen sein, z,B. Brummsp'annungen, Airflane-flutter, Schwankungen der Signalamplitude bei nicht sychronisiertem Horizontal-Oszillator, verursacht durch gestatete AVR, Streuungen der überlagerten Gleichspannungen.The circuits described there have some disadvantages and shortcomings which are to be described in more detail below. The basic requirements to an isolating circuit arrangement consist of the following: The clipping level should be independent of the DC voltage superimposed on the input signal and the low frequency Fluctuations of the same as well as independent of low-frequency Li signal amplitude fluctuations be e.g. Hum voltages, airflane flutter, fluctuations in signal amplitude if the horizontal oscillator is not synchronized, caused by a permitted AVR, Scattering of the superimposed DC voltages.
Der Abschneidepegel soll weiterhin unabhängig vo liauschen und überlagerten Störungen, z.B. Zdndfunken oder Kollektormotorstörungen, sein.The cut-off level should continue to be independent and superimposed Faults, e.g. ignition sparks or collector motor faults.
Der Abschneidepegel soll optimal gewahlt werden für die Horizontal- und Vertikalsynchronimpulse, unter Umständen auch für unterschiedliche Eingangssignalamplituden. Der Abschneidepegel muß schließlich stets unabhangig vom Bildinhalt sein.The cut-off level should be chosen optimally for the horizontal and vertical sync pulses, possibly also for different input signal amplitudes. The clipping level must ultimately always be independent of the image content.
Diese sehr unterschiedlichen Anforderungen können in den bekannten Schaltungsanordnungen nur mit Kompromissen erreicht werden, wie z.B. in der "Telefunken-Zeitung" angegeben. Für einige Störungen, z.B. kurzzeitige Störimpulse hoher Amplitude - Zündfunkenstörungen - ist das in der Literaturstelle mit R2 C2 beschriebene Glied praktisch unwirksam, Zur Verbesserung bzw. zur Erhöhung der Störsicherheit wird deshalb in einigen bekannten Fernsehempfängern eine zusätzliche Störaustastschaltungsanordnung angewandt, die während der Störimpulse die Abtrennschaltungsanordnung abschaltet, so daß während dieser Zeit keine Störimpulse hindurchgelassen werden. Hierbei wird zwischen folgenden Schaltungsanordnungen unterschieden; 1,) Die frequenzabhängig wirkende Störaustastschaltungsanordnung (sie wirkt bildfrequent oder auf der Zwischenfrequenz) ist an sich in ihrer Wirkung zufriedenstellend, aber sehr empfindlich bei geringen Verstimmungen des Kanalwählers und auch bei sogenanntem Reflexionsempfang.These very different requirements can be found in the known Circuit arrangements can only be achieved with compromises, such as in the "Telefunken-Zeitung" specified. For some disturbances, e.g. brief glitches of high amplitude - Spark interference - is the link described in the literature with R2 C2 practically ineffective, to improve or to increase the immunity to interference therefore, additional noise blanking circuitry is used in some known television receivers applied, which disconnects the disconnection circuitry during the glitches, so that no glitches are allowed through during this time. Here is differentiated between the following circuit arrangements; 1,) The frequency dependent Acting noise blanking circuit arrangement (it acts at frame rate or at the intermediate frequency) is in itself satisfactory in its effect, but very sensitive to minor ones Detuning of the channel selector and also with so-called reflection reception.
Daher wird diese an sich bekannte Schaltungsanordnung kaum angewandt. Therefore, this circuit arrangement, which is known per se, is hardly used.
2. )Die amplitudenabhallgig wirkende Störaustastschaltungsanordnung arbeitet mit festem Abschneidepegel. Die Amplitudensiebtastung wird ausgeschaltet, wenn das Bildsignal einen bestimmten Pegel überschreitet. Diese Schaltungsanordnung zeigt eine gute Wirkung, wenn der Abschaltpegel nur geringfügig-über dem Synchronimpulsdach liegt.2.) The noise blanking circuit arrangement which acts in a manner dependent on the amplitude works with a fixed clipping level. The amplitude filtering is switched off, when the image signal exceeds a certain level. This circuit arrangement shows a good effect when the switch-off level is only slightly above the sync pulse roof lies.
8-ç7eil aber die Toleranzen in den Bauelementen für die Schaltungsanordnung und auch Schwankungen in den Sendersignalen auftreten, ist diese Wirkung nicht immer gewährleistet, so daß vielfach bei einigen bekannten Schaltungsanordnungen in Fernsehempfängern eine individuelle Abstimmung der Austastpegel nach der Herstellung des Gerätes vorgenommen wurde, wobei diese I.instellung nur mangelhaft durchgeführt werden konnte, weil die am Empfangs ort tatsächlich auftretenden Schwankungen schwer simulierbar sind. 8-ç7eil but the tolerances in the components for the circuit arrangement and fluctuations in the transmitter signals occur, this effect is not always guaranteed, so that often in some known circuit arrangements in television receivers an individual adjustment of the blanking level is carried out after the device has been manufactured this setting could only be carried out inadequately because the fluctuations that actually occur at the receiving location are difficult to simulate.
Es gibt allerdings hier auch noch eine amplitudenabhängige Störaustastschaltungsanordnung mit getastetem Abschneidepegel. Bei dieser bekannten Schaltungsanordnung wird das Bildsignal, das der Störaustastschaltungsanordnung zugeführt wird, vorher z.B. auf einen bestimmten Gleichspannungswort getastet. Nur Signale, die in ihrer Amplitude diesen Wert überschreiten, z.B. kurzzeitige Störimpulse, führen zur Austastung der Synchronimpulsabtrennstufe. However, there is also an amplitude-dependent noise blanking circuit arrangement here with keyed clipping level. In this known circuit arrangement that is Image signal supplied to the noise blanking circuitry in advance, e.g. keyed a specific DC voltage word. Only signals that are in their amplitude Exceeding this value, e.g. short-term interference pulses, lead to the blanking of the Sync pulse separation stage.
Der Vorteil dieser Schaltungsanordnung besteht darin, daß zwar Gleichspannungspegel-Schwankungen des Bildsignals wirkungsvoll unterdrückt werden können, aber als Nachteil steht dem gegenüber, daß starke Störimpulse zu einer Verschiebung des getasteten Signals führen; dann wird auch diese Störaustastschaltungsanordnung unwirksam. Diese bekannte Schaltungsanordnung ist daher nur für Störsignale mit begrenztem Energieinhalt verfendbår, d.h. unwirksam bei Störimpulsen mit großem Energieinhalt, z.B. große Breite oder große Amplitude. The advantage of this circuit arrangement is that, although DC voltage level fluctuations of the image signal can be effectively suppressed, but is a disadvantage on the other hand, that strong glitches cause a shift in the sampled signal to lead; then this noise blanking circuit arrangement also becomes ineffective. This well-known Circuitry is therefore only available for interference signals with limited energy content, i.e. ineffective for interference pulses with a large energy content, e.g. large width or large amplitude.
Die Aufgabe der Erfindung bestand daher darin, eine Schaltungsanordnung anzugeben, die diese bekannten Nachteile und Mängel vermeidet.The object of the invention was therefore to provide a circuit arrangement indicate that avoids these known disadvantages and shortcomings.
Zur Lösung dieser Aufgabe wird bei einer Schaltungsanordnung der ein;angs genannten Art nach der Erfindung zwecks Erhöhung der Störsicherheit sowohl in der Abtrennschaltungsanordnung als auch in der Störaustastschaltungsanordnung oder nur in der Abtrennschaltungsanordnung oder nur in der Störaustastschaltungsanordnung je ein bzw. ein Strombegrenzungsgenerator angeordnet. Dabei kann die Abtrennschaltungsanordnung einen dem ZeitJonstantennetzwerk nachgeschalteten Transistorverstärker in Emitterschaltung aufweisen, in dessen Emitterzuleitung der StroElbegrenzungsgenerator angeordnet ist.To solve this problem, the one; angs mentioned type according to the invention in order to increase the immunity to interference both in the Isolation circuit arrangement as well as in the noise blanking circuit arrangement or only in the isolation circuitry or in the noise blanking circuitry only one or one current limiting generator each arranged. The disconnecting circuit arrangement A common emitter transistor amplifier connected downstream of the time constant network have, arranged in the emitter lead of the current limiting generator is.
Auch kann die Störaustastschaltungsanordnung eine dem Zeittuonstantennetzwerl-; nachgeschaltete Diode und dieser nachgeschalteten Transistorverstärker (Transistorschalter) in Emitterschaltung aufweisen und der Strombegrenzungsgenerator zwischen dem gemeinsamen Bezugspunkt (Masse) und der Verbindungsstelle zwischen der Diode und dem Transistorverstärker (Transistorschalter) eingeschaltet sein. Dabei kann der Strombegrenzungsgenerator ein in Emmiterschaltung betriebener Transistor, gegebenenfalls einen Vorwiderstand in der Emitterzuleitung aufweisend, sein. Weiterhin kann die Abtrennschaltungsanordnung einen dem Zweikonstantenntzwerk nachgeschalteten Transistorverstärker in Emmiterschaltung aufweisen, in dessen Emitterzuleitung ein Transistor mit einem Vorwiderstand in der 13mitterzuleitung als Strombegrenzungsgenerator eingeschaltet ist und zwischen dem Ausgang des Zweikonstantennetzwerkes und Eingang des Transistorverstärkers ein weiterer, zu einer Zeitbegrenzungsschaltungsanordnung gehörender Transistor angeordnet ist.The interference blanking circuit arrangement can also include one of the Zeittuonstantennetzwerl-; downstream diode and this downstream transistor amplifier (transistor switch) have in emitter circuit and the current limit generator between the common Reference point (ground) and the connection point between the diode and the transistor amplifier (Transistor switch) must be switched on. The current limiting generator can a transistor operated in an emitter circuit, possibly a series resistor having in the emitter lead. Furthermore, the disconnection circuit arrangement a transistor amplifier in Emmit circuit connected downstream of the two-constant network have, in the emitter lead a transistor with a series resistor in the 13mitter feed line is switched on as a current limiting generator and between the output of the two-constant network and the input of the transistor amplifier another transistor belonging to a time limit circuit arrangement is arranged is.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen näher ausgeführt und werden im folgenden näher beschrieben.Embodiments of the invention are detailed in the drawings and are described in more detail below.
Es zeigen Fig. 1 eine bekannte Abtrennschaltungsanordnung, Fig. 2 das an die Schaltungsanordnung nach Fig. 1 angelegte Eingangssignal, Fig. 3 das gewünschte Ausgangssignal der Schaltungsanordnung nach Fig. 1, Fig. 4 die Schaltungsanordnung nach Fig. 1 in der Ausführung nach der Erfindung, Fig. 5 eine bekannte Störaustastschaltungsanordnung, Fig. 6 die Schaltungsanordnung nach Fig. 5 in einer Ausführungsform nach der Erfindung, Fig. 7 ein Ausführunp:sbeispiel einer Kombination der erfindungsgemäßen Schaltungsanordnungen nach Fig. 4 und 6, Fig. 8 ein Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung nach Fig. 11. in Kornbina-tion mit einer erfindungsgemäßen Zeitbegrenzungsschaltungsanordnung.1 shows a known disconnection circuit arrangement, FIG. 2 the input signal applied to the circuit arrangement according to FIG. 1, FIG. 3 the desired output signal of the circuit arrangement according to FIG. 1, FIG. 4 the circuit arrangement according to Fig. 1 in the embodiment according to the invention, Fig. 5 shows a known noise blanking circuit arrangement, 6 shows the circuit arrangement according to FIG. 5 in an embodiment according to the invention, 7 shows an embodiment of a combination of the circuit arrangements according to the invention 4 and 6, FIG. 8 shows an exemplary embodiment of a circuit arrangement according to the invention 11 in combination with a time limit circuit arrangement according to the invention.
In der Schaltungsanordnung nach Fig. 1 sind die Bauelemente im wesentlichen mit den gleichen Bezeichnungen versehen wie in oben eingangs genannter Literatur. Das aktive Bauelement dieser Schaltungsanordnung ist der Transistor T1 mit dem Kollektorvortnliderstand RC1. An der Klemme 1 liegt eine Plus-Spannung, und an der Klemme 2 liegt z.B. eine positive Vorspannung von 12 V. In einer bekannten Ausführungsform weisen die Bauelemente folgende Größen auf: der Widerstand Rr = 1 kOhm, der Kondensator Cr = 100 pF, der Kondensator C1 = 0,1 µF, der Vorwiderstand R1 = 125 MOhm, der Widerstand R 2 = 47 kOhm und der Kondensator C2 = 4,7 nF.In the circuit arrangement according to FIG. 1, the components are essentially provided with the same designations as in the literature mentioned above. The active component of this circuit arrangement is the transistor T1 with the collector resistor RC1. There is a positive voltage at terminal 1, and there is e.g. one at terminal 2 positive bias voltage of 12 V. In a known embodiment, the components the following quantities: the resistor Rr = 1 kOhm, the capacitor Cr = 100 pF, the Capacitor C1 = 0.1 µF, the series resistor R1 = 125 MOhm, the resistor R 2 = 47 kOhm and the capacitor C2 = 4.7 nF.
Diese Schaltungsanordnung erhält an der Klemme 3 ein Eingangssignal, wie in Fig. 2 gezeigt, wobei die Synchronimpulse die Breite von 4,7/usec und einen Abstand voneinander von 64/usec aufweisen. Das gewünschte Ausgangssignal ist in Fig. 3 angegeben. Es sollen Impulse konstanter Breite und konstanter Amplitude an der Klemme 4 abgegeben werden. Die Schaltunsanordnung erfüllt verschiedene Funktionen, nämlich Tastung des Signals, Synchronimpulsabtrennung und Verstärkung, und ist, wie in der Literatur angegeben, in gewisser Weise j;eßen Störungen, also gegen das Auftreten von Störimpulsen, unempfindlich.This circuit arrangement receives an input signal at terminal 3, as shown in Fig. 2, the sync pulses having a width of 4.7 / usec and one Be spaced from each other by 64 / usec. The desired output signal is in Fig. 3 indicated. There should be pulses of constant width and constant amplitude terminal 4. the Circuit arrangement fulfills various Functions, namely sampling of the signal, sync pulse separation and amplification, and, as stated in the literature, is in a certain way j; eßen disorders, thus insensitive to the occurrence of interference pulses.
Weiterhin weist diese 9 chaltungsnordnung den Vorteil auf, das sie in einfacher Weise in integrierter Schaltungstechnik aufgebaut werden kann und praktisch nur einen Stromversorgungsanschluß neben der Zuführung der gemeinsamen Bezugspunktleitung (Masse) hat. Die Eigenschaften der Schaltungsanordnung lassen sich in weiten Bereichen ändern, weil die vor der Basis des Transistors T1 liegenden Bauelemente R1C1 sowie R2C2 extern angeordnet werden und entsprechend den jeweiligen Forderungen dimensioniert weiden können.Furthermore, this circuit arrangement has the advantage that it can be constructed in a simple manner in integrated circuit technology and is practical only one power supply connection next to the feed of the common reference point line (Mass) has. The properties of the circuit arrangement can be varied over a wide range change because the components lying in front of the base of the transistor T1 R1C1 as well R2C2 can be arranged externally and dimensioned according to the respective requirements can graze.
Nachteilig bei dieser Schaltungsanordnung ist jedoch, daß zunächst einmal das Glied R2C2 im Signalweg liegt.The disadvantage of this circuit arrangement, however, is that initially once the element R2C2 is in the signal path.
Weiterhin kann bei einer Impuls störung durch kurze nacheinander auftretende Irapulse z.B. eine derartig starke Ladung des Kondensators C1 bewirkt werden, so daß infolge seiner zu großen Aufladung der nächst Impuls den Transistor T1 nicht erreicht und damit z.B. die Synchronisation des Empfängers ausfällt.Furthermore, in the event of an impulse, interference can occur through short successive ones Irapulse, for example, causes such a strong charge on the capacitor C1, see above that as a result of its excessive charge, the next pulse does not affect transistor T1 reached and thus e.g. the synchronization of the receiver fails.
Abliilfe dagegen schafft eine Schaltungsanordnung nach der Erfindung, wie in Fig. 4 gezeigt. Wird nämlich in der Emitterzuleitung des Transistors T1 ein Strombegrenzungsgenerator 5 eingeführt, so kann der durch den Transistor fließende Höchststrom begrenzt werden. Eine Störimpulsfolge mit kurzen Impulsen großer Amplitude bewirkt nur eine geringe zusätzliche Aufladung von C1, und daher kommt das nächste Synchronimpulssignal noch sicher durch. Diese Schaltungsanordnung nach Fig. 4 allein gibt jedoch keine Sicherheit gegen Impulse großer Breite.A remedy, however, is provided by a circuit arrangement according to the invention, as shown in FIG. Is namely in the emitter lead of the transistor T1 Current limiting generator 5 introduced, so the flowing through the transistor Maximum current can be limited. A sequence of glitches with short, large-amplitude pulses only adds a little extra charge to C1, and that's where the next comes Synchronous pulse signal still safely through. This circuit arrangement according to FIG. 4 alone however, there is no security against impulses of great width.
Hierzu ist die zusätzliche Verwendung der bekannten Schaltungsanordnung nach Fig. 5 erforderlich, deren Einschaltung in Fig. 1 mit einem Schaltersymbol bei 6 unterhalb des Transistors T1 angedeutet ist. Die Schaltungsanordnung nach Fig. 5 erhält auch ein Eingangs signal, wie in Fig. 2 dargestellt, und zwar an der Klemme 7.For this purpose, the known circuit arrangement is additionally used required according to Fig. 5, their activation in Fig. 1 with a switch symbol is indicated at 6 below the transistor T1. The circuit arrangement according to Fig. 5 also receives an input signal as shown in Fig. 2, namely at the Clamp 7.
Sie liefert solange kein Ausgangssignal, solange die Amplituden der Impulse nicht über einen bestimmten Wert gehen, der durch die ArbeitspuSLteinstellun, der Diode D1 mit Hilfe des Von-ziderstandes 1t3 festlegbar ist.It does not provide an output signal as long as the amplitudes of the Pulses do not go above a certain value, which is determined by the working pulse setting, the diode D1 can be fixed with the help of the Von-ziderstandes 1t3.
Werden die Amplituden größer, so können diese überschießenden Anteile der Impulse den Kondensator C3 über R4 aufladen, und es erfolgt über den Vorwiderstand von R5 eine Steuerung des Transistors T3, an dessen Ausgang 8 z.B.If the amplitudes become larger, these excessive proportions can occur the impulses charge the capacitor C3 via R4, and it takes place via the series resistor from R5 a control of the transistor T3, at whose output 8 e.g.
die Basis eines Schaltertransistors angeschlossen werden kann. Die Störimpulse veranlassen also diese Schaltungsanordnung, den hinter 8 liegenden Transistor zu schalten, und da dieser Transistor z.B. in der Emitterzuleitung des Transistors T1 nach Fig. 1 angeordnet werden kann, wird bei Auftreten der Störimpulse der Ausgang der Abtrennschaltungsanordnung gesperrt.the base of a switch transistor can be connected. the Interference pulses cause this circuit arrangement, the transistor behind 8 to switch, and because this transistor e.g. in the emitter lead of the transistor T1 can be arranged according to FIG. 1, the output is when the interference pulses occur the disconnection circuit arrangement locked.
Wie oben auseinandergesetzt, kann daher die Schaltungsanordnung nach Fig. 5 als sogenannte Störaustastschaltungsanordnung mit getastetem Abschneidepegel eingesetzt werden.As discussed above, the circuit arrangement can therefore according to 5 shows a so-called noise blanking circuit arrangement with a gated clipping level can be used.
Dabei sind die Werte für die Schaltelemente R3 = 100 kOhm, C3 = 0,1/uF und R4 = 1 kchm. Während also über die Diode D1 und R4 der Kondensator C3 etwa auf den Spitzenwert des Eingangssignals während der Synchronimpulszeit aufgeladen wird und in der übrigen Zeit durch R3 wieder entladen wird, entsteht durch den Aufladestrom an R4 ein Spannungsimpuls bzw. ein Synchronimpuls, dessen Amplitude durch die Auslegung der Größe der Widerstände R3 bzw. R4 derart groß gewählt wird, daß bei einem ungestörten Eingangssignal der Transistor T 3 mit Sicherheit gesperrt bleibt. Der nachOeschaltetet Schaltertransistor hinter der Klemme 8 muß also dauernd leitend sein und wird nur im Fall des Auftretens der Störimpulse gesperrt.The values for the switching elements are R3 = 100 kOhm, C3 = 0.1 / uF and R4 = 1 kchm. So while the capacitor C3 is about on the diode D1 and R4 the peak value of the input signal is charged during the sync pulse time and in the rest of the time it is discharged again by R3, is created by the charging current at R4 a voltage pulse or a sync pulse, the amplitude of which is determined by the design the size of the resistors R3 and R4 is chosen so large that in an undisturbed Input signal of the transistor T 3 remains locked with security. Who switched on Switch transistor behind terminal 8 must therefore be continuously conductive and will only locked in the event of interference pulses.
Diese Störimpulse haben jedoch zumindest über den Widerstand R4, weil meistens R5 sehr viel größer als R4 ist, eine zusitzliche Umladung auf C3 zur Folge. Dann verschicht sich aber der ursprünglich eingestellte Arbeitspunkt, und abhängig vom Energieinhalt der Störimpulse wird diese Sdöraustastschaltnsanordnun ebenfalls unempfindlich.However, these glitches have at least across the resistor R4 because Usually R5 is much larger than R4, resulting in an additional transfer to C3. But then the originally set operating point is layered and dependent this Sdöraustastschaltnsanordnun also depends on the energy content of the interference pulses insensitive.
Auch hier setzt die Erfindung ein und zeigt eine Verbesserung dieser Schaltungsanordnung in Fig. 6. Für ein ungestörtes Eingangssignal wird der Aufladestrom durch die Diode J311 kleiner als der Strom durch den Stromgenerator 9 eingestellt, und zwar mit Hilfe der Bemessung des Widerstandes R33. Störimpulse mit Sapnnungsspitzen größer als die normalen Synchronimpulse haben aber einen Taststrom zur Folge, der durch den Strombegrenzungsgenerator 9 begrenzt wird, und zwar unabhängig von der Amplitude bzw. Spannung dc)' Störimpulsspitzen. Die an dem Strombegrenzungsgenerator 9 auftretende Spannung kann daher für die Auftastung der Abtrennschaltungsanordnung verwendet werden. Diese Tastung ist zwar weitgehend unabhängig von der Störimpulsamplitude, einer jedoch noch nicht von der Dauer der Störimpulse. Eine derartige Schaltungsanordnung soll später anhand der Fig. 8 beschrieben werden.Here, too, the invention comes into play and shows an improvement in this Circuit arrangement in FIG. 6. For an undisturbed input signal, the charging current set by the diode J311 smaller than the current through the current generator 9, namely with the help of the dimensioning of the resistor R33. Interference pulses with voltage peaks but larger than the normal sync pulses result in a sensing current that is limited by the current limit generator 9, regardless of the Amplitude or voltage dc) 'glitch peaks. The ones on the current limit generator 9 occurring voltage can therefore for the gating of the disconnection circuit arrangement be used. This keying is largely independent of the interference pulse amplitude, one, however, does not yet match the duration of the glitch. Such a circuit arrangement will be described later with reference to FIG.
W<ihrend also die Fig. 1 und 5 bisher allein oder zusammen in bekannten Stand der Technik verwendet wurden, ist es nach der Erfindung möglich, je nach Forderung die bekannte Schaltungsanordnung nach Fig. 1 mit der Schaltungsanordnung gemäß der Erfindung nach Fig. 6 oder auch die Schaltungsanordnung gemäß der Erfindung nach Fig. 4 mit der bekannten Schaltungsanordnung nach rig. 5 oder auch die beiden Schaltungsanordnungen gemäß der Erfindung nach den Fig. 4 und 6 zusammen zu verwenden, und diese zuletzt genannte Kombination ist die Fig 7.Thus, FIGS. 1 and 5 have been known to date either alone or together Prior art were used, it is possible according to the invention, depending on the requirement the known circuit arrangement according to FIG. 1 with the circuit arrangement according to FIG Invention according to FIG. 6 or the circuit arrangement according to the invention Fig. 4 with the known circuit arrangement according to rig. 5 or the two circuit arrangements to use according to the invention of FIGS. 4 and 6 together, and this last The combination mentioned is FIG. 7.
In Fig. 7 haben Rh. Cr, C1, R1, T1 die gleiche Bezeichnung wie in Fig /4 Die Stromquelle 5 (Fig. 4) wird gebildet durch T2 und PJ2 mit der Spannungsquelle an der Basis von T20, bestehend aus T7 und R7 und- der Betriebsspannung an Anschluß 1.In FIG. 7, Rh. Cr, C1, R1, T1 have the same designation as in FIG Fig / 4 The current source 5 (Fig. 4) is formed by T2 and PJ2 with the voltage source at the base of T20, consisting of T7 and R7 and the operating voltage at connection 1.
Der Arbeitswiderstand p in Fig. 4 wird gebildet durch die Stromquellenschaltung, bestehend aus T5 und PE5 und einer Basissteuerung wie für T2 und einer Stromumkehrschaltung, bestehend aus T6, RC6, D3, RV3. Die Verwendung einer Stromquellenschaltung anstelle eines Widerstandes ermöglicht eine Schaltung mit besonders hoher Verstarkung (geringer Eigangsspannungsbedarf) und besonderer Stabilisierung der Eigenschaften der Schaltung gegen Betriebsspannungs- und Temperaturschwankungen (gleiche Eigenschaften wie die verwendeten Stromquellen mit T2 und T4). Das gewünschte Ausgangssignal entsprechend Fig. 3 steht dann am Anschluß 4 zur Verfügung.The working resistance p in Fig. 4 is formed by the current source circuit, consisting of T5 and PE5 and a basic control as for T2 and a current reversing circuit, consisting of T6, RC6, D3, RV3. Using a power source circuit instead a resistor enables a circuit with a particularly high gain (lower Input voltage requirement) and special stabilization of the properties of the circuit against fluctuations in operating voltage and temperature (same properties as the used power sources with T2 and T4). The desired output signal accordingly 3 is then available at connection 4.
Die weiteren Bauelemente C33, R33, DII und T3 entsprechen denen aus Fig. 6 für dieStöraustastung. Die Stromquelle 9 (Fig. 6) wird gebildet durch T4, RE4 und der Basisspannungsquelle wie für T2 und T5.The other components C33, R33, DII and T3 correspond to those from Figure 6 for noise blanking. The current source 9 (Fig. 6) is formed by T4, RE4 and the base voltage source as for T2 and T5.
Die bisher beschriebenen Schaltungen entsprechend den auf Seite 8 angegebenen Kombinationsmöglichkeiten, haben aber gegenüber den bekannten Schaltungen den Vorteil, daß die Funktion der Schaltung und deren Aussetzen weitgehend unabhängig von der Amplitude der Störimpulse ist, nicht jedoch von der zeitlichen Dauer der Störimpulse. Mit Hilfe der Schaltung in Fig. 8 kann auch hierin, gegenüber der Schaltung in Fig. 7, eine weitere zusätzliche Verbesserung erreicht werden. Mit Hilfe einer anschließend zu beschreibenden Schaltung wird die Zeit der Aufladung von CI bei Störimpulsen oder auch Vertikal-Synchronimpulsen auf einen Wert reduziert, der nur geringfügig größer ist als die Dauer der normalen Horizontalsynchronimpulse. Schaltungen mit einer derartig begrenzten Aufladezeit neigen bei starker übersteuerung am Eingang (z.B. Kanalumschaltung) zum Festlaufen. Dies wird mit einer mit K bezeichneten Koinzidenzdetektorschaltung verhindert, die die zeitlich begrenzte Tastung abschaltet, wenn das Ausgangssignal an Anschluß 4 und ein Refereznsignal an Anschluß 11 (z.B. Zeilenrückschlagimpuls) nicht die normale Phasenbeziehung aufweisen bzw. eines der Signale fehlt. Die gute Störbefreiung diesen Schaltung irn synchronisierten zustand wird dadurch erreicht, daß die Koninzidenzdetektorschaltung so gewählt werden kann, daß sie Mit 1/10 bis 1/20 der normalen Synchronimpulse (V4) noch nicht schal-tet und außerdem durch CK eine sehr lange Schaltverzögerungszeit (bis ca. 1 sec.) aufweisen kann.The circuits described so far correspond to those on page 8 specified combination options, but have compared to the known circuits the advantage that the function of the circuit and its suspension are largely independent on the amplitude of the interference pulses, but not on the duration of the Glitches. With the help of the circuit in Fig. 8 can also be compared to the circuit in Fig. 7, a further additional improvement can be achieved. With the help of a then the circuit to be described will be the time of charging of CI at Interference pulses or vertical sync pulses are reduced to a value that only is slightly longer than the duration of the normal horizontal sync pulses. Circuits with such a limited charging time tend to be heavily overloaded at the input (e.g. channel switching) to freeze. This comes with a with K designated coincidence detector circuit prevents the time-limited Keying switches off when the output signal at connection 4 and a reference signal at terminal 11 (e.g. flyback pulse) do not have the normal phase relationship or one of the signals is missing. The good interference elimination of this circuit in synchronized state is achieved in that the coincidence detection circuit are selected It can happen that it does not yet switch with 1/10 to 1/20 of the normal sync impulses (V4) and also have a very long switching delay time (up to approx. 1 sec.) due to CK can.
T1, T2, T5, T6, T7, D3, RE2, RE5, RC7, RC6 und RV3 haben die gleiche Funktion in fig. 7 und Fig. 8. Rr, Cr, C1, R1, C2, R2 entsprechen den Bauelementen in den Fig. 1, 4 und 7.T1, T2, T5, T6, T7, D3, RE2, RE5, RC7, RC6 and RV3 have the same Function in fig. 7 and 8. Rr, Cr, C1, R1, C2, R2 correspond to the components in Figs. 1, 4 and 7.
Zusätzlich vorhanden sind T102, RE102 als Stromquellenschaltung, T101 als Schalter und RC101 und T103, R103, R104 als Impulsverstärker. T101 wird nicht in die Sättigung gefahren, so daß nur T1 den Aufladestrom für C1 liefern kann. Das Ausgangssynchronsignal (Anschluß 10) wird über R103 und DlöC ... D102 begrenzt und über R105 an C100 integriert.There are also T102, RE102 as a power source circuit, T101 as a switch and RC101 and T103, R103, R104 as pulse amplifiers. T101 won't driven into saturation so that only T1 can supply the charging current for C1. That Output synchronization signal (connection 10) is limited via R103 and DlöC ... D102 and Integrated on C100 via R105.
T105 ist in normalen Betrieb gesperrt. Erreicht die Spannung UC100 den Wert UBT104 (nach ca. 5 sec.) wird T104 leitend, sperrt T2 und unterbricht damit die Aufladung von C1.T105 is blocked in normal operation. When the voltage reaches UC100 the value UBT104 (after approx. 5 seconds), T104 becomes conductive, blocks T2 and thus interrupts the charging of C1.
Bei nichtsynchronisiertem Oszillator oder völliger Ubersteuerung der Eingangsstuffe (z.B. bei Kanalumschaltung) kann die Abschaltung des Aufladestromes durch eine positive Spannung an der Basis T105 unterbrochen und damit ein Festlaufen der Schaltung verhindert werden.If the oscillator is not synchronized or if the Input stage (e.g. when switching channels) can switch off the charging current interrupted by a positive voltage at the base T105 and thus a seizure the circuit can be prevented.
- PATENTANSPRUCHE - - PATENT CLAIMS -
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722250546 DE2250546C3 (en) | 1972-10-14 | Circuit arrangement for a black-and-white or color television receiver for separating the line and / or vertical sync pulses from the picture content |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722250546 DE2250546C3 (en) | 1972-10-14 | Circuit arrangement for a black-and-white or color television receiver for separating the line and / or vertical sync pulses from the picture content |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2250546A1 true DE2250546A1 (en) | 1974-04-18 |
DE2250546B2 DE2250546B2 (en) | 1977-02-10 |
DE2250546C3 DE2250546C3 (en) | 1977-09-29 |
Family
ID=
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0069791A1 (en) * | 1981-07-11 | 1983-01-19 | Deutsche ITT Industries GmbH | Integrated circuit for television receivers comprising a synchronization signal separator circuit with a clamp level control circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0069791A1 (en) * | 1981-07-11 | 1983-01-19 | Deutsche ITT Industries GmbH | Integrated circuit for television receivers comprising a synchronization signal separator circuit with a clamp level control circuit |
Also Published As
Publication number | Publication date |
---|---|
DE2250546B2 (en) | 1977-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2712024C3 (en) | Circuit arrangement for the regeneration of synchronous signals | |
DE2519359C3 (en) | Black level clamp circuit for a video signal processing device | |
DE3235936A1 (en) | SYNCHRONOUS CIRCUIT FOR DERIVING AND PROCESSING A SYNCHRONOUS SIGNAL PRESENT IN AN INCOMING VIDEO SIGNAL | |
DE2425975C3 (en) | Circuit for obtaining vertical sync signals | |
DE2933470C2 (en) | Key signal circuit | |
DE2250546C3 (en) | Circuit arrangement for a black-and-white or color television receiver for separating the line and / or vertical sync pulses from the picture content | |
DE2250546A1 (en) | CIRCUIT ARRANGEMENT FOR A BLACK AND WHITE OR COLOR TV RECEIVER TO SEPARATE THE LINE AND / OR VERTICAL SYNCHRONOUS IMPULSES FROM THE IMAGE CONTENT | |
DE3140060C2 (en) | Color signal processing circuit | |
DE3207590C2 (en) | Circuit arrangement for deriving a vertical synchronizing signal from an incoming signal | |
DE2741952A1 (en) | LEVEL CONTROL | |
DE69513379T2 (en) | SWITCHING DEVICE FOR S-CORRECTION CAPACITORS | |
DE2111750B2 (en) | CIRCUIT ARRANGEMENT FOR GENERATING PARABOLIC CORRECTION SIGNALS | |
DE3780063T2 (en) | Coincidence circuit in a circuit arrangement for line synchronization. | |
DE2720373A1 (en) | PRE-VOLTAGE GATE SWITCH FOR A FAULT SUPPRESSION CIRCUIT | |
DE1036312B (en) | Circuit arrangement for interference blanking in synchronization circuits of television receivers | |
DE2647929C3 (en) | Automatic ghosting suppressor | |
DE1039562B (en) | TV receiver with line deflection circuit | |
DE946633C (en) | Circuit for separating the vertical pulses from the sync pulse mixture of television signals | |
DE2819730B2 (en) | Circuit arrangement for SECAM receivers with reference signals | |
DE1223873B (en) | Circuit arrangement for transmitting a video signal | |
DE1265780B (en) | Arrangement for clamping color television signals | |
DE2125090C3 (en) | Keyed gain control circuit for television receivers | |
DE2063637A1 (en) | Circuitry for displaying repetitive low energy electrical pulses | |
DE2618010C3 (en) | Monolithic integrated circuit for television receivers | |
DE1150114B (en) | Circuit arrangement for the generation of television vertical strobe pulses |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |