DE2248451B2 - Prüfverfahren- und Schaltungsanordnung in Datenverarbeitungsanlagen mit einem Prüftaktimpuls - Google Patents
Prüfverfahren- und Schaltungsanordnung in Datenverarbeitungsanlagen mit einem PrüftaktimpulsInfo
- Publication number
- DE2248451B2 DE2248451B2 DE19722248451 DE2248451A DE2248451B2 DE 2248451 B2 DE2248451 B2 DE 2248451B2 DE 19722248451 DE19722248451 DE 19722248451 DE 2248451 A DE2248451 A DE 2248451A DE 2248451 B2 DE2248451 B2 DE 2248451B2
- Authority
- DE
- Germany
- Prior art keywords
- data processing
- test
- error
- processing system
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
g pg (n) j eine Unterbrechung zulassende Markierung in einem
weils am Ende eines Maschinenzyklus anliegt, die 40 Befehlswort des normalen Programms zu einer Zeit
ihrerseits mit ihrem Ausgang zum Steuern des auftritt, in der externe Daten zur Verarbeitung an-Tktt
(15) i i i () d Dbil d
anderem Eingang das Stop-Prüftaktsignal (Tn) jeweils
am Ed i Mhikl li di
gg s
Taktgenerators (15) mit einer Leitung (20) verbunden ist.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß an allen Register-(z.
B. 3, 5 und 6) und Speicherteilen (z. B. 1) der Datenverarbeitungsanlage (Fig. 1) Prüfpunkte
(10) angeordnet sind, deren Fehlersignale zur Bildung des Sammelfehlersignals (Zeile 11,
Fig. 2) über ein logisches Netzwerk (z.B. 17
liegen, was der Datenverarbeitungsanlage durch ein Signal angezeigt wird, oder in der das Einschalten
von Prüfprogrammen in das ablaufende Programm vom Bediener durch Betätigung eines Schalters an
der Konsole gewünscht wird. Bei der Unterbrechung des normalen Programms wird in einer bestimmten
Speicherzelle des Speichers eine Nachricht gespeichert, die eindeutig die Stelle des normalen Programms
kennzeichnet, an der es unterbrochen wurde, se daß. nach Abarbeitung des Zusatz- oder Prüfprod
l P d
g (
und 18) mit dem Stop-Prüftakt (Tn) verknüpft
werden.
4. Schaltungsanordnung nach den Ansprü-
chen 2 und 3, dadurch gekennzeichnet, daß das ung r toaishn Fehlerprüfung hat je
in der Und-Schaltung (17) gebildete Fehlerstop- 55 doch den Nachteil, daß außer dem relativ hohen techsignal
nur bestimmten Teilen einer Datenverar- nischen Aufwand, der in den zusätzlichen Speichern
b und der Steuerlogik begründet ist, die Fehlerprüfung
nur zu bestimmten Zeiten stattfindet, so daß keine
gramms das normale Programm an der entsprechenden Stelle fortgesetzt werden kann. Diese bekannte
Einrichtung zur automatischen Fehlerprüfung hat jedh d Nhil dß ß d li h
beitungsanlage (ζ. B. Schieberegister oder Alu)
zum Zwecke eines Operationsstops zugeführt
echte dynamische Fehlerprüfung durchgeführt wird. Ansprü- 6o In der deutschen Offenlegungsschrift 2118 659 ist
eine weitere Schaltungsanordnung zur Wartung und Fehlerprüfung bzw. Fehlerfeststellung in Datenverarbeitungsanlagen
bekanntgeworden, die dadurch charakterisiert ist, daß der Prüfinformationsspeicher
65 mit beiden Teilen des lokalen Arbeitsspeichers über
den lokalen Arbeitsspeichern vorgeschalteten Adressierungsschaltungen verbunden ist und außerdem ein
Steuerregister speist, das ebenfalls mit den beiden
5. Schaltungsanordnung nach den Ansprü chen 2 bis 4, dadurch gekennzeichnet, daß trotz
Vorliegens des Sammelfehlersignals (Zeile 11, F i g. 2) durch Anlegen eines Unterdrückungssignals
an einen Eingang der Und-Schaltung (17) der Fehlerstop gesteuert verhindert wird.
genannten Adressierungsschaltungen verbunden ist
und andererseits auf den lokalen Arbeitsspeichern vorgeschaltete Torglieder wirkt, so daß in der Abhängigkeit
des Konsolspeichers und/oder des Steuerregisters der Eingang einom Teil des lokalen Arbeitsspeichers
gesperrt werden kann, wodurch unterschiedliche Informationen in die beiden lokalen Arbeitsspeicher
eingetragen werden können die auf Exklusiv-Oder-Prüfschaltungen
direkt oder indirekt zur Fehlerdiagnose gegeben werden. Obwohl hier bereits
gezeigt ist, daß zur Fehlerdiagnose schon vorhandene Schaltungen innerhalb einer Datenverarbeitungsanlage
mit herangezogen werden können, indem nur eine selektive Steuerung der Eingänge der
zwei Teile des lokalen Arbeitsspeichers vorgenommen wird, hat diese Schaltungsanordnung jedoch den
Nachteil, daß nur die Arbeitsspeicher, in die die Fehlejpriifinfonnationen gesteuert eingetragen werden,
auf Fehler geprüft werden, währenddem alle anderen Speicher innerhalb der Datenverarbeitungsanlage
und insbesondere die vielen Register nicht geprüft werden.
Aus der deutschen Auslegeschrift 1 258 635 ist eine datenverarbeitende Maschine bekanntgeworden, die
auf Fehler unterschiedlicher Art spezifisch reagiert, bei der zur späteren Prüfung mittels Prüfprogrammen
die in bestimmten Zyklen der Befehlsabarbeitung auftretenden Fehlersignale in bistabilen Kippschaltungen
und den zugehörigen logiseben Schaltungen zvvischengespeichert werden, die jedoch für
die Sicherstellung der in den einzelnen Registern und Zählern stehenden Informationen keine zusätzlichen
Speichermittel aufweist.
Abgesehen davon, daß hier Speichermittel zur Speicherung der auftretenden Fehlersignale zusätzlich
vorhanden sind, hat diese vorgeschlagene Lösung jedoch den gravierenden Nachteil, daß bis zur Unterbrechung
nicht mehr alle die zur Durchführung der jeweiligen Operation erforderlichen Daten bzw. Befehle
in den Registern stehen.
Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren und eine Schaltungsanordnung zum
Prüfen von Datenverarbeitungsanlagen zu schaffen, die insbesondere aus einem Hauptspeicher, Arbeitsspeicher
und vielen Mehrzweckregistern bestehen und während des Operationsablaufs geprüft werden,
wobei Fehlerprüfschaltungen verwendet werden, die bei Feststellung eines Fehlers nicht abklingende Antwortsignale
erzeugen und die durch eine geeignete Einfügung der Prüf- und Antwortsignale in den vorhandenen
Steuer- und Taktzyklus der Maschine die Fehlerprüfung während des Ablaufs von Operationen
gestatten.
Die erfindungsgemäße Lösung der Aufgabe besteht in einem Verfahren, das im Anspruch 1 gekennzeichnet
ist.
Eine Schaltungsanordnung zur Durchführung des Verfahrens ist. im Anspruch 2 gekennzeichnet.
Durch diese vorgeschlagene Lösung ist es möglich, daß die Prüfung auf Fehlerfreiheit mit dem letzten
Impuls eines bestehenden Maschinenzyklus durchgeführt wird. Es sind deshalb zur laufenden Prüfung
in jedem Maschinenzyklus keine über den Maschinenzyklus hinausgehenden Zeiten oder Teiltaktzyklen erforderlich.
Die Fehlerprüfung wird also innerhalb der Zeit vorgenommen, die für einen normalen Gesamtmaschinenzyklus
erforderlich ist. Da außerdem das Abklingen der Antwortsignale zur Auswertung des Fehlerstatus verwendet wird, sind keine Zwischenspeicher
wie bisher für diese Signale erforderlich.
Die Erfindung wird nun an Hand von in denZeichnungen
erläuterten Ausführungsbeispielen näher erklärt. Es zeigt
F i g, 1 ein Prinzipschaltbild einer Registermaschine mit Prüfeinrichtung und
Fig. 2 ein Zeitdiagramm der Maschine nach
Fig. 2 ein Zeitdiagramm der Maschine nach
ίο F i g. 1 mit den Zeitpunkten der dynamischen Fehlerprüfung.
Der in F i g. 1 gezeigte Rechner, an Hand dessen die Fehlerprüfung gezeigt werden soll, ist ein bekannter
Registerrechner, der aus dem Hauptspeicher i mit dem Decoder 2, dem daran angeschlossenen Speicherdatenregister3
sowie dem Ä-Zwischenregister 4, das die Verbindung mit deD externen Geräten und
externen Einheiten herstellt, besteht, außerdem aus der arithmetisch-logischen Einheit 7, im folgerden
ίο ALU genannt, der die beiden Operandenregister 5
und 6 vorgeschaltet und das i^esultatregister 8 nachgeschaltet
sind, weiterhin aus dem Arbeitsspeicher 9 mit dem Decoder 11, dem Operationsd'.codierer 12,
der Zeitsteuerung 16, dem Taktgenerator 15 für die
»5 Sieuertaktimpulse, dem Instruktionszähler 13 und
dem Modifizierer 14. Zur Durchführung des erfindungsgemäßen
Prüfverfahrens sind den einzelnen Punkten, insbesondere den Ein- und Ausgängen der
Zähler und Register, Fehlerpn'ifpunkte 10 zugeord-
3" net, die Fehler-Signale C abgeben, die auf die Eingänge
der in F i g. 1 unten links gezeigten Oder-Schaltung 18 gehen. Der Ausgang der Oder-Schaltung
ist mit einer Und-Schaltung 17 verbunden, die an ihrem anderen Eingang den letzten Taktimpuls Tn
des Maschinenzyklus vom Taktgenerator 15 über die Stop-Prüf-Taktleitung 19 zugeleitet bekommt. Der
Ausgang der Und-Schaltung 17 ist über die Fehlerstop-Signal-Leitung 20 mit dem Taktgenerator 15
verbunden.
4T Das in F i g. 1 gezeigte Konzept der Verarbeitungseinheit einer Datenverarbeitungsanlage ist hinlänglich
bekannt, so daß eine Beschreibung einer arithmetischen Operation oder Speicheroperation unterbleiben
kann. Es ist selbstverständlich auch möglich, jede andere Struktur einer Verarbeitungseinheit mit
der Oder-Schaltung 18, der Und-Schaltung 17 und dem Taktgenerator so zu verbinden, daß die nachfolgend
beschriebene Fehlerprüfung möglich ist.
Die Operation der Fehlerprüfung wird nun an Hand des Zeitdiagramrns in Fig. 2 erklärt, daß die wichtigsten Zeitabschnitte zur Steuerung der Verarbeitungseinheit und Verarbeitungseinheit nach F i g. 1 zeigt.
Die Operation der Fehlerprüfung wird nun an Hand des Zeitdiagramrns in Fig. 2 erklärt, daß die wichtigsten Zeitabschnitte zur Steuerung der Verarbeitungseinheit und Verarbeitungseinheit nach F i g. 1 zeigt.
So sind in den Zeilen T1 bis Tn die Steuertakte des
Systems nach F i g. 1 dargestellt, die der Taktgenerator 15 liefert, der zu jedem beliebigen Zeitpunkt, wie
auch aus Fig. 1 hervorgeht, durch ein Stop- bzw.
Startsignal gestoppt bzw. gestartet werden kann. Aus den Impulsen T1 bis Tn, die der Taktgenerator 15
liefert, werden alle anderen Zeitsteuersignale in der
Steuerung 16 des Systems gebildet. Wichtig für die vorliegende Beschreibung ist vor allem, daß der letzte
Steuertakt Tn eines Maschinenzyklus der Stop-Prüf-Takt
ist, der der Und-Schaltung 17 über die Leitung 19 vom Taktgenerator 15 in Fig. 1 zugeleitet wird.
Die Zeilen 1, 3, 5, 7 und 9 in Fig. 2 zeigen jeweils das Setzen eines Registers bzw. eines Zählers und die
Zeilen 2, 4, 6, 8 und 10 zeigen jeweils das Fehler-
signal an einem Fehlerprüfknoten 10 im System nach Fig. 1.
Im einzelnen bedeuten in F i g. 2:
Zeile 1 Instruktionszähler »Setzen«
Zeile 2 Instruktionszähler »Prüfung«
Zeile 3 Speicherdatenregister 3 »Setzen«
Zeile 4 Speicherdatenregister 3 »Prüfen«
Zeile 5 das erste oder zweite Operandenregister S
Zeile 1 Instruktionszähler »Setzen«
Zeile 2 Instruktionszähler »Prüfung«
Zeile 3 Speicherdatenregister 3 »Setzen«
Zeile 4 Speicherdatenregister 3 »Prüfen«
Zeile 5 das erste oder zweite Operandenregister S
bzw. 6 »Setzen«
Zeile 6 das erste oder zweite Operandenregister S
Zeile 6 das erste oder zweite Operandenregister S
bzw. 6 »Prüfen«
Zeile 7 Resultatregister 8 »Setzen«
Zeile 8 Resultatregister 8 »Prüfen«
Zeile 9 Zwischen- oder Pufferregister 4 »Setzen« Zeile 10 Zwischen- oder Pufferregister 4 »Prüfen« Zeile 11 Sammelfehlersignal am Ausgang der Oder-Schaltung 18 (bestehend aus den einzelnen Fehlersignalen C an den Punkten 10 der F ig. 1)
Zeile 8 Resultatregister 8 »Prüfen«
Zeile 9 Zwischen- oder Pufferregister 4 »Setzen« Zeile 10 Zwischen- oder Pufferregister 4 »Prüfen« Zeile 11 Sammelfehlersignal am Ausgang der Oder-Schaltung 18 (bestehend aus den einzelnen Fehlersignalen C an den Punkten 10 der F ig. 1)
Zeile 12 das Fehlerstopsignal, das am Ausgang der
Und-Schaltung 17 entsteht und in der Leitung 20 dem Taktgenerator 15 zugeleitet
wird und
Zeile 13 den Ein- bzw. Abschaltzeitpunkt des
Generators 15 in Abhängigkeit von der Fehlerprüfung
Die in den Zeilen 8 bis 11 im Impulsdiagramm
nach F i g. 2 gezeigten Zeitpunkte bei C zeigen das Vorliegen eines Fehlers, weil das Fehlerprüfsignal C
nicht wieder abgeklungen ist, sondern weiter im oberen Zustand bleibt, wie am Punkt D gezeigt wird. In
Zeile 13 bedeutet A die Zeitspanne, in der der Taktgenerator
15 läuft und B zeigt die Zeitspanne, in der der Taktgenerator 15 bedingt durch das Vorliegen
eines oder mehrerer Fehler steht.
Aus den F i g. 1 und 2 wird somit ersichtlich, daß durch das Abtasten des Sammelfehlersignals auf
ίο Zeile 11 der F i g. 2 mit dem letzten Impuls Tn des
Maschinenzyklus im Und-Schaltkreis 17, das Fehlerstopsignal auf Zeile 12 erzeugt wird, das voll mit
dem letzten Taktsignal Tn des Maschinenzyklus zusammenfällt,
wodurch gewährleistet ist, daß alle die Daten, die einen Fehler erzeugen konnten, noch in
den Arbeitsregistern oder Zählern oder Speichern vorhanden sind und überprüft werden können.
Außerdem ist hier ein einfaches Wiederstarten des Rechners möglich, wenn durch eine Start-Operation
ao gültige Daten die fehlerhaften Daten in den Registern
ersetzen. Dies ist z. B. der Fall bei intermittierenden Fehlern oder daß mit unterdrücktem Fehlerstopsignal
gültige Daten mit Hilfe eines RESTART-Programms in die Register gebracht werden. Für diesen Fall ist
as in F i g. 1 die Und-Schaltung um einen Eingang zu
erweitern, auf den das Unterdrückungssignal gegeben wird. Im .ffichtfehlerfalle hat sich das Sammelfehler-Signal
auf Zeile 11 der F i g. 2 beruhigt, so daß der letzte Taktimpuls Tn des Maschinenzyklus kein
Fehlerstopsignal auslösen kann, weil die Und-Bedingung der Und-Schaltung 17 nicht erfüllt ist und aus
diesem Grunde läuft die Maschine ungestört weiter.
Hierzu 2 Blatt Zeichnungen
Claims (2)
1. Verfahren zum Prüfen von Datenverarbeitungsaulagen,
die insbesondere aus einem Hauptspeicher, Arbeitsspeicher und vielen Mehrzweckregistern
bestehen und während des Operationsablaufe geprüft werden und bei denen eine Fehlerreaktion
ermöglicht ^'ird, solange noch alle
Daten in den Registern in bezug auf die ausgeführte Operation vorhanden sind, dadurchgekennzeichnet,
daß Fehlerprüfschaltungen verwendet werden, die bei Feststellung eines Fehlers nicht abklingende Antwortsrgnale erzeugen, daß
Ed jd h ( bi
Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zum Prüfen von Datenverarbeitungsanlagen,
die insbesondere aus einem Hauptspeicher, Arbeitsspeichern und vielen Mehrzweckregistern
bestehen und während des Operattonsablaufs geprüft werden und bei denen eine Fehlerreaktion
ermöglicht wird, solange noch alle Daten in den Registern in bezug auf die angeführte Operation vorhanden
sind.
Bedingt durch den sehr komplexen Aufbau einer
modernen Datenverarbeitungsanlage mit ihren externen Geräten, wie Kanälen, Ein- und Ausgabegeräten
und den ebenfalls sehr komplexen internen Aufbau, der aus einer Speicher-und Registerhierarchie besteht,
i ih Fll
g g g, pg ,
am Ende jedes aus mehreren Takttmpulsen (T1 bis 15 ist es wünschenswert, eine automatische Feststellung
T) bestehenden Maschinenzyklus ein Prüftakt von Fehlern an vielen Punkten innerhalb der Daten
j p (1
Tn) bestehenden Maschinenzyklus ein Prüftaktimpuls
(Tn) vorhanden ist, der an den verschiedenen
Registern (z. B. 3 und 4) und Speichern (1) innerhalb des Datenverarbeitungssystems
(Fig. 1) erzeugte Prüfsignale (C) durch eine logische Verknüpfung abtastet, ob alle Prüfsignale
abgeklungen sind oder nicht und daß bei Nichtabklingen eines oder mehrerer Fehlersignale
(C bei D) ein Fehlerstopsignal (Zeile 12, F i g. 2) erzeugt wird, das den Steuertakt-Generator (15)
während einer Zeit stoppt, in der noch alle Daten in den Registern in bezug au; die gerade ausgeführte
Operation vorhanden sind, währenddem beim Vorliegen abgeklungener Prüfsignale (C)
der Steuertaktgenerator (15) weiterläuft.
2. Schaltuigsanordnung zur Durchführung des Verfahrens nach Anspruch i, dadurch gekennzeichnet,
daß die an arten Pi afpunkten (10) der Datenverarbeitungsanlage (Fi'-. 1) mit den Taktil
(T bi T) i
von Fehlern an vielen Punkten innerhalb der DatenVerarbeitungsanlage
vornehmen zu können, um immer die Gewähr zu haben, daß kein Fehler in den
Registern und Speichern bei der Durchführung von
Operationen in der Datenverarbeitungsanlage vorliegt.
Automatische Überprüfungen und Korrekturen von elektronischen Datenverarbeitungsanlagen sind
prinzipiell bekannt.
Es ist z. B. aus der deutschen Auslegeschrift 1 119 019 bekannt, ein gerade ablaufendes Programm
in der Datenverarbeitungsanlage zu unterbrechen, um an dieser Stelle ein Prüfprogramm ablaufen zu
lassen. Die Einrichtung nach dieser Auslegeschrift ist dadurch charakterisiert, daß innerhalb der Maschine
neben den Speicherzellen für das normale Programm Speicherzellen für die Befehlsworte des Zusatz-oder
Prüfprogramms vorgesehen sind und daß eine den Programmablauf überwachende Koinzidenzschaltung
h i di i Kii B i F
gg ) g g
impulsen (T1 bis Tn) synchronisierten Prüfsignal 33 vorgesehen ist, die ein Kriterium, z. B. in Form eines
(C) dem Eingang einer Oder-Schaltung (18) zu- Schaltbefehls zur unterbrechung des normalen Progeleitet
sind, deren Ausgang mit dem Eingang
einer Und-Schaltung (17) verbunden ist, auf deren
d Ei d
einer Und-Schaltung (17) verbunden ist, auf deren
d Ei d
gramms und damit eine Abarbeitung des Zusatz- oder Prüfprogramms dann und nur dann abgibt, wenn die
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722248451 DE2248451C3 (de) | 1972-10-03 | 1972-10-03 | Prüfverfahren und Schaltungsanordnung in Datenverarbeitungsanlagen |
FR7330987A FR2201783A5 (de) | 1972-10-03 | 1973-08-22 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722248451 DE2248451C3 (de) | 1972-10-03 | 1972-10-03 | Prüfverfahren und Schaltungsanordnung in Datenverarbeitungsanlagen |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2248451A1 DE2248451A1 (de) | 1974-04-25 |
DE2248451B2 true DE2248451B2 (de) | 1974-12-12 |
DE2248451C3 DE2248451C3 (de) | 1979-11-22 |
Family
ID=5858064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722248451 Expired DE2248451C3 (de) | 1972-10-03 | 1972-10-03 | Prüfverfahren und Schaltungsanordnung in Datenverarbeitungsanlagen |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE2248451C3 (de) |
FR (1) | FR2201783A5 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4091455A (en) * | 1976-12-20 | 1978-05-23 | Honeywell Information Systems Inc. | Input/output maintenance access apparatus |
DE3036926C2 (de) * | 1980-09-30 | 1984-07-26 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und Anordnung zur Steuerung des Arbeitsablaufes in Datenverarbeitungsanlagen mit Mikroprogrammsteuerung |
-
1972
- 1972-10-03 DE DE19722248451 patent/DE2248451C3/de not_active Expired
-
1973
- 1973-08-22 FR FR7330987A patent/FR2201783A5/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2248451A1 (de) | 1974-04-25 |
DE2248451C3 (de) | 1979-11-22 |
FR2201783A5 (de) | 1974-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2614000C2 (de) | Diagnoseeinrichtung zur Prüfung von Funktionseinheiten | |
DE2312707A1 (de) | Pruefanordnung fuer einen computer | |
DE3702408C2 (de) | ||
DE2442847C2 (de) | Test- und Diagnoseanordnung für eine Datenverarbeitungseinheit | |
DE2536625C2 (de) | Paritätsprüfschaltung für ein binär zählendes Register | |
EP0048991B1 (de) | Verfahren und Anordnung zur Behandlung von Unterbrechungsbedingungen während des Arbeitsablaufes in Datenverarbeitungsanlagen mit Mikroprogrammsteuerung | |
DE69122001T2 (de) | Integrierte Schaltung mit einer Standardzelle, einer Anwendungszelle und einer Prüfzelle | |
DE2106731A1 (de) | Diagnoseeinrichtung fur elektronische Datenverarbeitungsanlagen | |
DE2248451B2 (de) | Prüfverfahren- und Schaltungsanordnung in Datenverarbeitungsanlagen mit einem Prüftaktimpuls | |
DE1955721A1 (de) | Datenverarbeitungssystem | |
DE2622140C3 (de) | Einrichtung zur Steuerung manueller Operationen | |
DE2161994A1 (de) | Fehlerfeststellungsschaltung bei einer Datenverarbeitungsanlage | |
DE1958747C3 (de) | Einrichtung zur mikroprogrammgesteuerten Fehlerprüfung | |
DE2657404A1 (de) | Steuerwerk | |
DE2715983C2 (de) | Schaltungsanordnung in einem Digitalrechner zur Überwachung und Prüfung des ordnungsgemäßen Betriebs des Digitalrechners | |
DE2048473C3 (de) | Mit einem Hauptdatenrechner verbundener Fehlerdatenrechner geringerer Leistungsfähigkeit | |
DE2505475C3 (de) | Verfahren und Vorrichtung zur Fehlerprüfung bei einem programmierbaren Logikwerk für die Ausführung logischer Operationen | |
DE2048473B2 (de) | Mit einem Hauptdatenrechner verbundener Fehlderdatenrechner geringerer Leistungsfähigkeit | |
EP0012794A1 (de) | Verfahren und Einrichtung für eine elektronische Datenverarbeitungsanlage zur Prüfung der aus einer Instruktion abgeleiteten Steuersignale | |
DE1524147C (de) | Schaltungsanordnung zur Betnebsbe reitschaftskontrolle der Prufschaltungen fur das Addierwerk einer programmgesteuer ten Datenverarbeitungsanlage | |
EP0446449A2 (de) | Zum Selbsttest geeigneter Dual-Port Speicher und Verfahren zu seiner Prüfung | |
DE1762905C (de) | Schaltungsanordnung zur Überwachung der Schaltfunktion eines Verteilerschalters | |
DE3713068C2 (de) | ||
DE2408990C3 (de) | Programmgesteuertes Testsystem | |
DE1774628B1 (de) | Verfahren und anordnung zum dynamischen pruefen der ablaufsteuerung einer digitalen rechenanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |