DE2247339A1 - DIGITAL COMPUTER - Google Patents

Description

8850-728850-72

Englisch Numbering Machines Ltd.,
Millbank Tower, Millbank/EnglandEnglish Numbering Machines Ltd.,
Millbank Tower, Millbank / England

Digi tal-Re chner·Digital calculator

Die Erfindung betrifft einen Digital-Rechner mit einem Speicher und mehreren äußeren Adressenleitungen, wobei jede Adressenleitung eine vorbestimmte Adresse zur Ansteuerung einer bestimmten Adresse oder zur Ansteuerung von Funktionen von angeschlossenen äußeren Einrichtungen, erzeugt.The invention relates to a digital computer with a Memory and multiple outer address lines, where each address line has a predetermined address for driving a specific address or for driving of functions of connected external facilities, generated.

Die Erfindung bezieht sich insbesondere auf Verbesserungen hinsichtlich der Datenausgabe von einem Rechner an periphere Einrichtungen, wie Drucker, Kartenstanzer oder der- ^v gleichen.The invention relates in particular to improvements in data output from a computer to peripheral devices, such as printer, card punch or DER ^v same.

Auf dem Gebiet der Rechner ist es üblich, die Zentraleinheit mit einer Zahl von äußeren Einrichtungen zu verbinden. Vor dem Ausführen der äußeren Tätigkeit bzw. der Tätigkeit der äußeren Einrichtungen muß die entsprechende periphere Einrichtung adressiert werden. In herkömmlicher Weise erfolgt dies durch Setzen des Wertes einer Adresse in "den Akkumulator und'Ansteuern des Akkumulators, um die adressierte Außeneinrichtung zu betätigen. Das Datenwort, das geschrieben werden soll, muß dann in den Akkumulator eingebracht werden und anschließend an die adressierte Außen-.In the field of computers, it is common to use the central processing unit to connect with a number of external institutions. Before performing the external activity or activity of the external devices, the corresponding peripheral device must be addressed. Takes place in a conventional manner this by setting the value of an address in "the accumulator and" driving the accumulator to the addressed To operate external equipment. The data word that is written is to be, must then be introduced into the accumulator and then to the addressed external.

-2-3 09814/1101 -2- 3 09814/1101

-a--a-

einrichtung abgegeben werden. Diese Methode 1st langsam und benötigt eine beträchtliche Speicherzeit. Es ist außerdem bekannt, mehrere Akkumulatoren in einem Bechner zu verwenden, wobei sich der im Hinblick auf die Schnelligkeit ergebende Nachteil nur durch den Aufwand an einer vergrößerten Komplexität von Bauteilen ausgeglichen werden kann.facility to be handed over. This method is slow and requires considerable storage time. It is also known to have several accumulators in one cup to use, whereby the disadvantage in terms of speed is only due to the effort can be compensated for by an increased complexity of components.

Der Erfindung liegt die Aufgabe zugrunde, die Nachteile bei den bekannten Hechneranlagen zu beseitigen oder zumindest wesentlich herabzusetzen* The invention is based on the problem of the disadvantages to be eliminated or at least significantly reduced in the known Hechner systems *

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß eine Dekodierschaltung mit Ausgängen vorgesehen ist, die an die äußeren Adressenleitungen angeschlossen sind und mit Eingängen, welche zum Empfang von Adressen in digitaler Form von bestimmten äußeren Adreßleitungen von einem Speicher angeordnet sind, und daß die Dekod^erschaltung das digitale Eingangssignal dekodiert.This object is achieved according to the invention in that a decoder circuit is provided with outputs connected to the external address lines and with inputs which are used to receive addresses in digital form from certain external address lines of a memory are arranged, and that the decoding circuit decodes the digital input signal.

Eine bevorzugte Ausgestaltung der Erfindung ist dadurch gekennzeichnet, daß die an einem gegebenen Zeitpunkt angesteuerte Adresse einer äußeren Adressenleitung an einer vorbestimmten Stelle des Speichers gespeichert wird und daß die .Dekodier se haltung derart angeordnet ist, daß sie den Inhalt der vorbestimmten Speieherstelle empfängt, wobei durch die Adressierung der vorbestimmten Speicheretelle, die durch den Inhalt einer äußeren Adressenleitung bestimmte Adressenleitung ansteuerbar wird.A preferred embodiment of the invention is thereby characterized in that the address of an outer address line driven at a given point in time at a predetermined location of the memory is stored and that the .Dekodier se attitude is arranged such that it receives the contents of the predetermined repository, wherein by addressing the predetermined memory locations, which are determined by the content of an external address line certain address line is controllable.

Weiterhin soll ein Verfahren zur Steuerung eines Rechners zwecks Abgabe eines Ausgangssignals an eine ausgewählte Adressenleitung geschaffen werden.Furthermore, a method for controlling a computer for the purpose of sending an output signal to a selected one Address line to be created.

Das erfindungsgemäße Verfahren ist dadurch gekennzeichnet, daß Adressen bestimmter Leitungen in Digitalform in eine Speicherstelle eingegeben werden und der Inhalt der Speicherstelle dekodiert wird, um ein Ausgangssignal an eine entsprechende äußere Adressenleitung abzugeben.The inventive method is characterized in that addresses of certain lines in digital form in a Memory location are entered and the content of the memory location is decoded to provide an output signal to a to submit the corresponding external address line.

3098 U/1 10 13098 U / 1 10 1

Eine besondere Ausgestaltung des erfindungsgemäßen Verfahrens ergibt sich dadurch, daß die Speicherstelle jeweils eine einzige vorbestimmte Speicherstelle ist und das Dekodieren durch Adressierung einer vorbestimmten
Speicherstelle beginnt»A special embodiment of the method according to the invention results from the fact that the memory location is in each case a single predetermined memory location and the decoding by addressing a predetermined one
Memory location begins »

3 09 8.U/1 10 13 09 8.U / 1 10 1

Im folgenden wird eine "bevorzugte Ausführungsform der Erfindung anhand von Zeichnungen näher erläutert. Es zeigen: Hg. 1 Ein Blockschaltbild eines Rechners nach der Erfindung, Fig, 2 Ein detailliertes, schematisches Schaltbild des peri-The following is a "preferred embodiment of the invention explained in more detail with reference to drawings. They show: Hg. 1 a block diagram of a computer according to the invention, Fig, 2 A detailed, schematic circuit diagram of the peri-

pheren Adressendekoders gemäß Fig. 1, und Fig. 3 Eine schematische Darstellung eines weiteren feile des peripheren Adressendekoders.pheren address decoder according to FIG. 1, and Fig. 3 is a schematic representation of a further file of the peripheral address decoder.

Gemäß Fig. 1 befindet sich.ein Rechner unter der Basissteuerung eines Befehlsgenerators lo. Der Datenfluß sowie der Fluß der Befehls-Codesignale ist in Fig. 1 durch Doppellinien dargestellt, während der Fluß der Steuersignale durch gestrichelte Linie angedeutet wird. Um eine gegebene Funktion zu verrichten, z.B. eine Addition (ADD), empfängt der Befehlsgenerator ίο ausführliche Befehlsschritte von einem Mikro-Programmspeieher 12 über ein Pufferregister 13 in Zeitabschnitten, die durch einen Zykluszähler bestimmt werden, sowie von Speicherstellen, die durch ein Befehls-Adreßregister 11 angedeutet sind; auf diese Weise werden die Elemente des Rechners gesteuert. Die Rechnerelemente beinhalten eine Additions-/ Subtraktions-Einrichtung 16, welche von einem herkömmlichen Serienaddierer, der Bit-weise arbeitet und eine Betriebsartsteuerung für Subtraktion aufweist. Ferner beinhalten die Rechnerelemente einen Akkumulator 1&, der ein 8-Bit-Schieberegister darstellt, periphere Einrichtungen, die schematisch als Eingangseinrichtungen 2o bezeichnet sind, Ausgangseinrichtungen 22, Steuerköpfe bzw, Steuertasten 24 und Kontrollampen 26.According to FIG. 1, a computer is under the basic control of a command generator lo. The flow of data and the flow of the command code signals is shown in FIG. 1 by double lines, while the flow of the control signals is indicated by a dashed line. In order to perform a given function, e.g. an addition (ADD), the command generator ίο receives detailed command steps from a micro-program memory 12 via a buffer register 13 in time segments that are determined by a cycle counter, as well as from memory locations that are defined by a command address register 11 are indicated; this is how the elements of the computer are controlled. The computer elements contain an addition / subtraction device 16, which is a conventional series adder which operates bit-by-bit and has an operating mode control for subtraction. Furthermore, the computer elements contain an accumulator 1 &, which represents an 8-bit shift register, peripheral devices, which are schematically designated as input devices 2o, output devices 22, control heads or control buttons 24 and control lamps 26.

Der Akkumulator 18 kann in Verbindung mit der Additions-/ Subtraktions-Einrichtung 16 und einem Speicherpuffer 28 verwendet werden, um übliche Akkumulatoren-, Additions- und Subtraktions-Funktionen zu liefern. Der Akkumulator 18 wird außerdem als Kopplungselektronik für den Datenfluß zwischen den Datenverarbeitungs-Schaltkreisen bzw. -Einheiten des Rechners und den Außeneinrichtungen 2o - 26 verwendet.The accumulator 18 can be in connection with the addition / subtraction device 16 and a memory buffer 28 can be used to perform the usual accumulator, addition and subtraction functions to deliver. The accumulator 18 is also used as coupling electronics for the flow of data between the data processing circuits or units of the computer and the external facilities 2o - 26 are used.

Der Rechner beinhaltet-außerdem einen Ferrit-Kernspeicher 3o zur Speicherung variabler Informationen, welche über den Speicherpuffer 28 zwischen dem Ferrit-Kernspeicher 3o undv dem Akkumulator 18 übertragen werden. Die Adressierung des Ferrit-The computer also contains a ferrite core memory 3o for storing variable information, which is via the memory buffer 28 are transferred between the ferrite core memory 3o and v to the accumulator 18. The addressing of the ferrite

3098U/1 1013098U / 1 101

Kernspeichers 3o wird durch ein 8-Bit-Speicheradressregister gesteuert.Core memory 3o is controlled by an 8-bit memory address register.

Es·ist zu beachten, daß der Ausgang-des Verarbeitungskreises 2 Ίnformationsverknüpfμngen aufweist, nämlich Daten (alphabetische oder numerische) für den Ausgang als solchen und Adressenbefehle zur Auswahl einer besonderen Adressenleitung, die sowohl die äußere ausgewählte Einrichtung, wie auch die zu erfüllende Funktion festlegt. In der vorliegenden Ausführungsform wird der Datenausgang in herkömmlicher Weise durch den Akkumulator 18 dargestellt. Die Adressierung der äußeren Einrichtungen wird jedoch durch einen' peripheren Adressendekoder 34 ausgeführt, welcher in Verbindung mit dem Speicherpuffer arbeitet, was noch nachfolgend näher erläutert wird. . , It should be noted that the output of the processing circuit has 2 information links, namely data (alphabetical or numerical) for the output as such and address commands for selecting a special address line, which defines both the external selected device and the function to be fulfilled . In the present embodiment, the data output is represented by accumulator 18 in a conventional manner. However, the addressing of the external devices is carried out by a 'peripheral address decoder 34 which works in connection with the memory buffer, which will be explained in more detail below. . ,

Der Rechner ist derart angeordnet, daß eine vorbestimmte Speicherstelle des Kernspeichers 3o - bei der vorliegenden Ausfuhrungsform ist es die Stelle 15 ( binär 00001111) die gewünschte periphere Adresse enthält. Das Vorhandensein eines Zeichens Ij? im Speicheradressenregister 32 wird dann dazu verwendet, um den peripheren Adressendekoder 34 zu befihigen, die periphere, an der entsprechenden Stelle gespeicherte Adresse zu dekodieren, wobei die Adressenleitung mit einem Steuerkreis verbunden wird. Diese Arbeitsweise wird im folgenden in Verbindung mit Figur 2 näher erläutert.The computer is arranged so that a predetermined Location of the core memory 3o - in the present one The embodiment is the position 15 (binary 00001111) desired peripheral address. The presence of a sign Ij? in memory address register 32 is then added to this used to enable the peripheral address decoder 34 to to decode the peripheral address stored in the corresponding location, the address line with a Control circuit is connected. This mode of operation is explained in more detail below in connection with FIG.

Der Speicherpuffer 28 besitzt eine Kapazität von 8 Bit und weist zwei integrierte Schaltungen von Zf-Bit-Registern 281 · und 282 auf. Infolgedessen sind 28 -· 256 'periphere Adressen möglich. Der periphere Adressendekoder 34 weist einen Dekoder 341 höherer Ordnung und 16 Dekoder 342 niedriger Ordnung auf. Die Dekoder 341 und 342 sind jeweils herkömmliche 4 auf 1.6 Leitungs-Dekoder; geeignet sind hierzu Dekoder der Firma Texas Instruments Ltd. vom Typ SN 74 154 von der Bauweise integrierter Schaltungen. Jeder Dekoder besitzt 4 Eingänge A, B, C und P, 16 Ausgänge 1oo bis 115, 2 Steuereingänge 118 und 119» die beide angesteuert werden müssen, um ein Ausgangssignal zuzulassen. Die Eingänge A bis D des Dekoders 1,Af 1 sind derart verbunden, daß sie den jeweiligen Inhalt der 4 Dekoder höheren The memory buffer 28 has a capacity of 8 bits and comprises two integrated circuits of IF-bit registers 281 and 282. As a result, 28 - possible · 256 'peripheral addresses. The peripheral address decoder 34 has a high-order decoder 341 and 16 low-order decoders 342. Decoders 341 and 342 are each conventional 4 to 1.6 line decoders; decoders from Texas Instruments Ltd. are suitable for this purpose. of type SN 74 154 on the construction of integrated circuits. Each decoder has 4 inputs A, B, C and P, 16 outputs 1oo to 115, 2 control inputs 118 and 119, both of which must be controlled in order to allow an output signal. The inputs A to D of the decoder 1, Af 1 are connected in such a way that they contain the respective content of the 4 decoders higher

3098U/1.1013098U / 1.101

Inhalts des Speicherpuffers empfangen, wobei die entsprechenden Inhalte im Register 281 gespeichert werden» Die iSteuereingänge 118, Π9 des Dekoders 341 empfangen ein Signal, das¹ das Vorhändensein oder das Fehlen der Adresse "I5¹¹ ia Speicheradressenregister 32 anzeigt sowie einen Impuls, der im folgenden als Adressenabtastimpuls bezeichnet wird und der an einem bestimmten Zeitpunkt geliefert wird, wie nachstehend noch näher beschrieben wird.The contents of the memory buffer are received, the corresponding contents being stored in the register 281 »The control inputs 118, Π9 of the decoder 341 receive a signal that ¹ indicates the presence or absence of the address" I5 ¹¹ generally memory address register 32 as well as a pulse which is subsequently is referred to as an address strobe and which is delivered at a particular point in time, as will be further described below.

Wenn auf diese Weise die Stelle "15" im Speicheradressenregister 32 vorhanden ist und Adressenabtastimpuls auftritt, werden die Inhalte der Speicher 281 durch den jDekoder 341 dekodfert. Wenn sich beispielsweise die Adresse int Speicherpuffer im Bereich zwischen 48 und 63 befindet, wird ein Ausgangssignal am Ausgang 1o3 des Dekoders 341 erhalten. Dieser Ausgang ist mit beiden Steuereingängen II8 und 119 des zugeordneten nachfolgenden Dekoders 342 verbunden, der auf diese Weise den Inhalt des Speicherpufferregisters 282 niedriger Ordnung zu dekodieren vermag; der Speicher 232 ist mit den Eingängen A bis D des Dekoders 342 verbunden. Auf diese Weise wird ein zugeordneter der 2% Ausgänge derart angesteuert, daß eine zugeordnete äußere Adressenleitung zur Betätigung der äußeren Einrichtung mittels eines geeigneten Schaltkreises, der an sich bekannt ist und daher nicht gezeigt wird, angeschlossen wird»In this way, when the location "15" is present in the memory address register 32 and the address strobe occurs, the contents of the memories 281 are decoded by the decoder 341. For example, if the address int memory buffer is in the range between 48 and 63, an output signal at the output 103 of the decoder 341 is obtained. This output is connected to both control inputs II8 and 119 of the associated subsequent decoder 342, which in this way is able to decode the content of the low-order memory buffer register 282; the memory 232 is connected to the inputs A through D of the decoder 342. In this way, an assigned of the 2% outputs is controlled in such a way that an assigned external address line for actuating the external device is connected by means of a suitable circuit which is known per se and is therefore not shown »

Das Signal, das eine Speicheradresse »15" im Speicheradreßregister anzeigt, kann durch angemessene logische Totsteuerung der "0"- und "1"-Ausgänge der 8-bit-Segister erhalten werden, wie es allgemein bekannt ist.The signal indicating a memory address "15" in the memory address register can be controlled by appropriate logic dead control the "0" and "1" outputs of the 8-bit segisters are obtained, as it is commonly known.

Der Adressenabtastimpuls gewährleistet, daß der äußere Adressendekoder 34 den Inhalt der Speicherstelle "15" an dem richtigen Teil des Maschinenzyklus empfängt, wie es in Verbindung mit Fig. 3 näher beschrieben wird. An einem"bestimmten Punkt bzw. Zeitpunkt des Programms überträgt der Befehlsgenerator Io einen "Schreib- und Setz-Bofehl" flir die äußere Einrichtung an einen Eingang 40 des äußeren Adressendekoders 3--?i von hier ab wird der Befehl parallel zu dem einen Eingang eines FIi p-The address strobe ensures that the outer address decoder 34 put the content of memory location "15" in the correct one Receives part of the machine cycle, as will be described in more detail in connection with FIG. 3. At a "certain point or At the time of the program, the command generator Io transmits a "write and set command" for the external device to an input 40 of the external address decoder 3 -? i from here from the command is parallel to one input of a FIi p-

3 O 9 8 U / 11 O 13 O 9 8 U / 11 O 1

— π — - π -

Flop-Kreises 42 und zu einem Eingang eines 'Sattes, 44übertragen. Der andere Eingang des Gatters 44 ist derart angeschlossen, daß er · " . Impulse empfängt, die im folgenden . als "Α-Impulse" bezeichnet werden und von einem in den Zeichnungen nicht dargestellten Haupttaktgeber des Rechners geliefert werden; der Ausgang des Gatters 44 versorgt, die anderen Eingänge des Flip-Flops 42. Infolgedessen wird bei Auftreten eines ersten "Α-Impulses" nach Beginn des "Schreib- und Setz-Befehls" für den äußeren Schaltkreis die Flip^Flop-Schaltung ' 42 kippen bzw. umschalten und eine monostabile Schaltung einen Lese-impuls von einer Mikrosekunde erzeugen lassen. Dieser Lese-impuls läßt aufgrund von bekannten'Mitteln das Lesen des Inhalts der Stelle 15 im Kernspeicher 3o beginnen, infolgedessen diese Stelle frei wird, um eine Adresse der in Frage kommenden äußeren bzw. peripheren Einrichtung zu empfangen, 'Flop circle 42 and transferred to an entrance of a 'full 44. The other input of gate 44 is connected in such a way that that he · ". receives impulses that follow. may be referred to as "Α-pulses" and by one in the drawings not shown main clock of the computer supplied will; the output of gate 44 supplies the others Inputs of the flip-flop 42. As a result, when a first "Α pulse" occurs after the start of the "write and set command" for the external circuit, the flip-flop circuit 42 toggle or toggle and a monostable circuit generate a read pulse of one microsecond. This reading impulse can be based on known means reading the content of location 15 in core memory 3o begin, as a result, this post becomes vacant to an address the external or peripheral facility in question receive, '

Der "Sehreib- und Setz-Befehl" für" die äußere Einrichtung wird außerdem auf einen Eingang der zweiten Flip-Flop-Schaltung48 aufgeschaltet, deren zweiter Eingang derart angeschlossen ist, daß sie den A-Impuls empfängt» Die zweite Flip-Flop-Schaltung 48 ist mit ihrem Ausgang an einen Eingang eines UND-Gatters 5o angeschlossen, dessen anderer Eingang ebenfalls derart angeschlossen ist, daß er einen Α-Impuls empfängt. Die zweite Flip-Flop-Schaltung 48 ist ein Flip-Flop.vom Master-Slave-Typ und schaltet bzw. kippt somit bei Empfang der Hinterkante des Α-Impulses, dessen Vorder flanke die Flip-Flop-Schaltung 1+2. The "write and set command" for "the external device is also applied to an input of the second flip-flop circuit48, the second input of which is connected in such a way that it receives the A pulse» the second flip-flop circuit 48 has its output connected to an input of an AND gate 5o, the other input of which is also connected in such a way that it receives a Α pulse. The second flip-flop circuit 48 is a flip-flop. Type and thus switches or flips when the trailing edge of the Α pulse is received, the leading edge of which flip-flop circuit 1 + 2.

bei umgeschaltet hatte. Entsprechend wird/Empfang des nächsten A-Impulses der Ausgang des Gatters 5o veranlaßt, seinen Zustand zu ändern. Infolgedessen erzeugt eine monostabile Schaltung einen Impuls von 1/(sek, welcher als Schreibbefehl zu verstehen ist, um-den Inhalt des Speicherpuffers 28 an die Stelle 15 des Kernspeichers 3o einschreiben zu lassen, zumal der Abtastimpuls Dekodierschaltungen gemäß Fig. 2 dazu ansteuert, den Inhalt dieser Speicherstelle zu dekodieren.at had switched. Accordingly, / receipt of the next A-pulse causes the output of the gate 5o to change its state to change. As a result, a monostable circuit generates a pulse of 1 / (sec, which is used as a write command is to understand-the contents of the memory buffer 28 in place 15 of the core memory 3o to be registered, especially since the sampling pulse controls decoding circuits according to FIG. 2 to decode the content of this memory location.

Die Erfindung liefert somit eine einfache Methode, periphere Einrichtungen zu adressieren, ohne dabei einen AkkumulatorThe invention thus provides a simple method, peripheral Address facilities without using an accumulator

3 098 U/1 10 13 098 U / 1 10 1

^88th 22A733922A7339

zu verwenden. Infolgedessen ergeben sich Einsparungen hinsichtlich der Akkumulatorzeit und/oder von Bauelementen, Die vorstehend erläuterte Ausfuhrungsform stellt ©ine bevorzugte Ausführungsform dar, die rein illustrativ zu verstehen ist; Änderungen sind daher innerhalb des Erfindungsumfangs möglich. 'So kann beispielsweise anstelle der Aktivierung der Dekodierschaltungen mit Hilfe einer Adressierung einer vor bestimmten Speicherstelle dies auch aufgrund eines spezifischen Programmbefehls in Verbindung mit der Adresse der Speicherstelle erfolgen, welche die entsprechende äußere Adresse enthält. Die Erfindung ist auch nicht auf die Verwendung auf einen Rechner der beschriebenen Art beschränkt, der einen Mikroprogrammspeicher sowie einen Stellenspeicher mit direktem Zugriff aufweist; die Erfindung kann auch in gleicher Weise eine Einrichtung bzw. einen Rechner mit einer einzigen Speicherbank anwenden.to use. As a result, there are savings in the accumulator time and / or components, the embodiment explained above is preferred Embodiment is to be understood purely as an illustration is; Changes are therefore within the scope of the invention possible. 'For example, instead of activating the decoding circuits with the help of addressing a specific Storage location this also based on a specific program instruction in connection with the address of the storage location which contains the corresponding outer address. The invention is also not based on use limited a computer of the type described, which has a microprogram memory and a location memory with direct Has access; the invention can also in the same way a device or a computer with a single Apply memory bank.

3098U/ 11013098U / 1101

Claims (1)

PatentansprücheClaims (j. Digitalrechner mit einem Speicher und mehreren äußeren Adressenleitungen, wobei jede Adressenleitung eine vorbestimmte Adresse zur Ansteuerung einer bestimmten Adresse oder zur Ansteuerung von Funktionen von angeschlossenen äußeren Einrichtungen, dadurch gekennzeichnet, daß eine Dekodier schaltung (3i{.) mit Ausgängen (Ισο - 115) vorgesehen ist, die an die äußeren Adresseiileitungen angeschlossen sind und mit Eingängen (281, 282), welche zum Empfang von Adressen in digitaler Form von bestimmten äußeren Adressleitungen von einem Speicher (3e>) angeordnet sind, und daß die Dekodier schaltung das digitale- Eingangssignal dekodiert und an der entsprechenden äußeren Adressenleitung ein Ausgangssighal erzeugt.(j. digital computer with a memory and several external Address lines, each address line having a predetermined address for driving a specific address or for controlling functions of connected external devices, characterized in that a Decoding circuit (3i {.) With outputs (Ισο - 115) is provided, which are connected to the external address lines are and with inputs (281, 282) which are intended to receive addresses in digital form from certain outer address lines of a memory (3e>) arranged are, and that the decoding circuit is the digital input signal decoded and an output signal is generated on the corresponding outer address line. 2» Rechner nach Anspruch \_} dadurch gekennzeichnet, daß die an einem gegebenen Zeitpunkt angesteuerte Adresse einer äußeren Adressenleitung an einer vorbestimmten Stelle de.s Speichers (3o).gespeichert wird und daß die Dekodierschaltung (3*f) derart angeordnet ist, daß sie den Inhalt der vorbestimmten Speicherstelle empfängt, wobei durch die Adressierung der vorbestimmten Speicherstelle, die durch, den Inhalt einer äußeren Adressenleitung bestimmte Adressenleitung ansteuerbar wird«Is arranged to 2 »computer according to claim _\} characterized in that the driven at a given time point address is an external address line at a predetermined location de.s memory (3o) .gespeichert and in that the decoding circuit (3 * f) that they receives the content of the predetermined memory location, whereby by addressing the predetermined memory location, the address line determined by the content of an external address line can be controlled « 3· Rechner nach Anspruch 2,dadurch gekennzeichnet, daß die Dekodierschaltung nur bei Empfang eines Steuersignals wirksam ist und daß ein Speicheradressenregister (32) zum Halten der Identität der an einem beliebigen Zeitpunkt adressierten Speicherstelle, eine weitere Dekodierschaltung mit an das Speicheradressenregister angeschlossenen Eingängen, welche derart angeordnet sind, daß ein Ausgangssignal erzeugt wird, wenn das Speicheradressenregister dfe vorbestimmte Speicherstelle enthält, und Mittel (118) zur Verbindung des Ausgangs einer weiteren Dekodierschaltung3 · Computer according to claim 2, characterized in that the decoding circuit only effective when a control signal is received and that a memory address register (32) for holding the identity of the addressed at any point in time Memory location, another decoding circuit with inputs connected to the memory address register, which are arranged to generate an output signal if the memory address register contains dfe predetermined memory location, and means (118) for Connection of the output of a further decoding circuit 30 9 8 H/ 110130 9 8 H / 1101 -1ο--1ο- (3k) vorgesehen sind, wobei die Ausgangssignale als Steuereignale arbeiten. (3k) are provided, the output signals working as control signals. if· Sechner nach Anspruch 3» dadurch gekennzeichnet, daß die Dekodierschaltung (3*f) nur bei Empfang eines zweiten Steuersignals (119) zugleich mit dem ersten Steuersignal wirksam ist und daß Schaltungseinrichtungen zum Löschen der vorbestimmten Speicherstelle vorgesehen sind und daß an einer vorbestimmten Zeit nach dem Löschen die Adresse der ausgewählten äußeren Adressenleitung in die vorbestimmta Speicheretelle eingegeben und gleichzeitig das zweite Steuersignal erzeugt wird.if · sixer according to claim 3 »characterized in that the decoding circuit (3 * f) only when receiving a second control signal (119) is effective at the same time as the first control signal and that circuit means for deleting the predetermined Storage location are provided and that at a predetermined time after deletion, the address of the selected outer address line in the predetermined storage area is input and the second control signal is generated at the same time. 5· Verfahren zur Steuerung eines Rechners zwecke Abgabe eines Auegangssignals an eine von mehreren äußeren Adressenleitungen -dadurch gekennzeichnet, daß Adressen bestimmter Leitungen in Digitalform in eine Speicherstelle eingegeben werden und der Inhalt der Speicherstelle dekodiert wird, um ein Ausgangssignal an eine entsprechende äußere Adressenleitung abzugeben.5 · Method for controlling a computer for the purpose of delivering a Output signal to one of several external address lines - characterized in that addresses of specific lines be entered in digital form into a memory location and the contents of the memory location are decoded to a Output signal to a corresponding external address line. 6· Verfahren nach Anspruch 5» dadurch gekennzeichnet, daß die Speicherstelle jeweils eine anzige vorbestimmte Speicherstelle ist und das Dekodieren durch Adressierung einer vorbestimmten Speicherstelle beginnt.6 · The method according to claim 5 »characterized in that the Storage location one predefined storage location each and decoding begins by addressing a predetermined memory location. 7. Verfahren nach Anspruch 5» dadurch gekennzeichnet, daß die Adressierung der vorbestimmten Speicherstelle zuerst den Inhalt der Speicherstelle löschen läßt und die Adresse der gewünschten äußeren Adressenleitung vor dem Beginn der Dekodierung in die Speicherstelle eintritt.7. The method according to claim 5 »characterized in that the Addressing the predetermined memory location first deletes the content of the memory location and the address of the desired outer address line before decoding begins enters the memory location. 3098 I 4 / 1 10 13098 I 4/1 10 1 Le e rs e i teBlank page