DE2242517C3 - Electronic shutter for single-lens reflex cameras - Google Patents
Electronic shutter for single-lens reflex camerasInfo
- Publication number
- DE2242517C3 DE2242517C3 DE19722242517 DE2242517A DE2242517C3 DE 2242517 C3 DE2242517 C3 DE 2242517C3 DE 19722242517 DE19722242517 DE 19722242517 DE 2242517 A DE2242517 A DE 2242517A DE 2242517 C3 DE2242517 C3 DE 2242517C3
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- output
- shutter
- flip
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000011514 reflex Effects 0.000 title claims description 8
- 238000003860 storage Methods 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 9
- 230000005611 electricity Effects 0.000 description 4
- 238000004904 shortening Methods 0.000 description 2
- 210000001624 Hip Anatomy 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006011 modification reaction Methods 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N tin hydride Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000001960 triggered Effects 0.000 description 1
Description
Die Erfindung betrifft einen elektronischen Verschluß für einäugige Spiegelreflexkameras mit einer Speichervorrichtung zur Speicherung eines Signals, das der Objekthelligkeit entspricht, und mit einem Elektromagneten, der im erregten Zustand die Verschlußlamellen in offener Stellung hält, wobei eine fotoelektrische Schaltung vorgesehen ist, die bei der Anfangsbetätigung des Auslöseknopfes Einzelimpulse erzeugt, deren Impulsbreite umgekehrt proportional zur Helligkeit des zu fotografierenden Gegenstandes sind, und die eine Zeitimpulsschaltung zur kontinuierlichen Erzeugung von Standardzeitimpulsen konstanter Frequenz aufweist, sowie eine Triggerimpulsschaltung mit einem Triggerschalter, der durch die Weiterbewegung des Auslöseknopfes betätigt wird, wenn der Ve "Schluß geöffnet wird, eine erste UND-Schaltung, die mit der Schaltung zur Erzeugung der Einzelimpulse und mit der Zeitimpulsschaltung derart verbunden ist, daß sie die Standardzeitimpulse nur während der Eintreffdauer der Einzelimpulse durchläßt, eine zweite UND-Schaltung, die mit der Zeitimpulsschaltung und mit der Triggerimpulsschaltung derart verbunden ist, daß sie die ankommenden Standardzeitimpulse nur während der Dauer des Triggerimpuises durchläßt, ferner einen Vor- und Rückwärtszähler mit einem Vorwärtseingang, der mit dem Ausgang der ersten UND-Schaltung, und einem Rückwärtseingang, der mil dem Ausgang der zweiten UND-Schaltung verbunden ist, eine Steuerschaltung, die an den Ausgang des Vor- und Rückwärtszählers angeschlossen ist und einen Elektromagneten enthält, der aus seinem erregten Zustand durch das Ausgangssignal des Zählers abschaltbar ist, nachDT-Patent2164 243.The invention relates to an electronic shutter for single-lens reflex cameras with a memory device for storing a signal that corresponds to the brightness of the object, and with an electromagnet that holds the shutter blades in the open position when excited, a photoelectric circuit being provided which is activated when the is generated release button individual pulses having a pulse width inversely proportional to the brightness of the subject to be photographed object, and which has a timing pulse circuit for the continuous production of standard time pulses of constant frequency, and a trigger pulse circuit with a trigger switch, de r actuated by the further movement of the release button when the Ve " Finally, a first AND circuit, which is connected to the circuit for generating the individual pulses and to the time pulse circuit, is connected in such a way that it only uses the standard time pulses during the duration of the arrival of the individual impulses through, a second AND circuit which is connected to the timing pulse circuit and the trigger pulse circuit in such a way that it only lets the incoming standard time pulses through during the duration of the trigger pulse, also an up and down counter with a forward input connected to the output of the first AND circuit, and a reverse input which is connected to the output of the second AND circuit, a control circuit which is connected to the output of the up and down counter and contains an electromagnet which can be switched off from its energized state by the output signal of the counter is, according to DT patent 2164 243.
Durch dieses Patent ist ein elektronischer Verschluß für eine einäugige Spiegelreflexkamera geschützt, die eine erste Zählschaltung aufweist, die mit dem Ausgang der ersten UND-Schaltung verbunden ist und Ausgangsstufen zur Teilung der Anzahl der Zeitimpulse, die die erste UND-Schaltung durchlaufen haben, besitzt und zur Speicherung der resultierenden Zeitimpulse dient; die eine zweite Zählschaltung aufweist, aie an den Ausgang der zweiten UND-Schaltung angeschlossen ist und Ausgangsstufen zur Teilung der Anzahl der Zeitimpulse besitzt, die die zweite UND-Schaltung durchlaufen haben und zum Feststellen der resultierenden Zeitimpulse dient; eine Koinzidenzschaltung zur Feststellung der Identität zwischen dem Ausgang der zweiten Zählschaltung und dem Ausgang der zweiten Zählschaltung; und eine Steuerschaltung, die mit der Ausgangsseite der Koinzidenzschaltung verbunden ist und den Elektromagneten enthält, der durch das Ausgangssignal der Koinzidenzschaltung entregbar ist, so daß der Verschluß geschlossen wird, wenn die Anzahl der Impulse, die der Helligkeit des zu fotografierenden Gegenstandes entspricht und die vor der Aufnahme gespeichert worden ist, mit der Anzahl der Standardzeitimpulse übereinstimmt, die nach dem öffnen des Verschlusses von der ZsitimpulsschaJtung geliefert wurden.This patent protects an electronic shutter for a single lens reflex camera, the a first counting circuit connected to the output of the first AND circuit and output stages for dividing the number of time pulses that have passed through the first AND circuit and is used to store the resulting time pulses; which has a second counting circuit, aie to the Output of the second AND circuit is connected and output stages for dividing the number of Has time pulses that have passed through the second AND circuit and to determine the resulting Time impulse is used; a coincidence circuit to determine the identity between the output of the second counting circuit and the output of the second counting circuit; and a control circuit associated with the Output side of the coincidence circuit is connected and contains the electromagnet that is driven by the Output signal of the coincidence circuit can be deenergized, so that the shutter is closed when the number the impulses that correspond to the brightness of the object to be photographed and those before the picture is taken has been stored with the number of standard time pulses which is supplied by the ZsitimpulsschaJtung after opening the shutter became.
Gemäß einer Weiterbildung ist durch das vorgenannte Patent ferner geschützt, daß ein Vor- und Rückwärtszählcr vorgesehen ist mit einem Vorwärtseingang, der a'i den Ausgang der ersten UND-Schaltung, und eirem Rückwärtseingang, der mit dem Ausgang der zweiten UND-Schaltung verbunden ist,According to a further development is protected by the aforementioned patent that a pre and Down counter is provided with an up input, the a'i the output of the first AND circuit, and a reverse input, which is connected to the output of the second AND circuit,
ίο eine Steuerschaltung, die an den Ausgang des Vor- und Rückwärtszählers angeschlossen ist und einen Elektromagneten enthält, der aus seinem erregten Zustand durch das Ausgangssignal des Zählers abschaltbar ist, so daß der Verschluß geschlossen wird, wenn die Anzahl der Impulse, die der Helligkeit des zu fotografierenden Gegenstandes entspricht und die vor der Aufnahme gespeichert worden ist, mit der Anzahl der Standardzeitimpulse übereinstimmt, die nach dem öffnen des Verschlusses von der Zeitimpulsschaltung geliefert wurden.ίο a control circuit that is connected to the output of the pre and Down counter is connected and contains an electromagnet, which from its energized state can be switched off by the output signal of the counter, so that the shutter is closed when the number the impulses that correspond to the brightness of the object to be photographed and those before the picture is taken has been saved corresponds to the number of standard time impulses that were generated after the Shutter were supplied by the time pulse circuit.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, bei dem durch das DT-Patent 21 64 243 geschützten elektronischen Verschluß Schaltkreise zur Anzeige einer Überbelichtung, zur Anzeige des korrekten Belichtungsbereichs, zur Anzeige der Möglichkeit des Verwackeins und zur Anzeige des Überlaufs des Zählers Schaltungen vorzusehen. Die erste Teilaufgabe wird dadurch erreicht, daß zur Anzeige einer Überbelichtung ein Warnschaltkreis vorgesehen ist, der einen ersten ßS-Flip-Flop-Schaltkreis aufweist, wobei seine Eingangsklemme mit dem Ausgang einer ausgewählten Stufe des ersten Binärzählers verbunden ist, während dessen Rückstelleingangsklemme mit einer Schalteinrichtung in Verbindung steht, die mit der Betätigung des Verschlusses gekoppelt ist. um den niedrigen Ausgang auf die Rückstelleingangsklemme während des Betriebs, aber vor der öffnung des Verschlusses, zu übertragen, und einen Transistor enthält, der zwischen dem Ausgang des ersten /iS-Flip-FIop-Schaltkreises und den Lampeneinrichtungen angelegt ist.The present invention is based on the object in which DT patent 21 64 243 Protected electronic shutter circuitry to indicate overexposure, to indicate the correct exposure range, to indicate the possibility of blurring and to indicate overflow of the counter to provide circuits. The first part of the task is achieved in that a Overexposure a warning circuit is provided which has a first ßS flip-flop circuit, wherein its input terminal is connected to the output of a selected stage of the first binary counter, while its reset input terminal is in communication with a switching device connected to the Operation of the lock is coupled. around the low output to the reset input terminal during operation, but before the opening of the shutter, to transmit, and a transistor between the output of the first / iS flip-flop circuit and the lamp devices is applied.
Die Maßnahmen zur Erzielung der anderen vorgenannten Teilaufgaben sind in den Ansprüchen 3 bis 7 niedergelegt.The measures to achieve the other aforementioned subtasks are set out in claims 3 to 7 laid down.
An Hand der in der Zeichnung dargestellten Ausführungsbeispiele soll die Erfindung näher erläutert
werden.
Es zeigt
Fig. 1 ein Blockschaltbild eines elektrischen Schaltkreises eines Warnschaltkreises entsprechend der
vorliegenden Erfindung in einem elektrischen Verschluß, The invention will be explained in more detail using the exemplary embodiments shown in the drawing.
It shows
Fig. 1 is a block diagram of an electrical circuit of a warning circuit according to the present invention in an electrical shutter.
Fig.2 ein Diagramm, das die Bedingungen der verschiedenen Elemente im Warnschaltkreis zeigt, nämlichFig. 2 is a diagram showing the conditions of the various elements in the warning circuit, namely
T den Ausgang des Wechselrichters /, T the output of the inverter /,
K die Ausgänge des Flip-Flop-Schaltkreises F22 und des Wechselrichters /2,
N die Ausgänge der Und-Gatter-Schaltkreise Ci bis K the outputs of the flip-flop circuit F22 and the inverter / 2,
N the outputs of the AND gate circuits Ci to
G 5 und
L die Stromlieferung oder die Unterbrechung der Stromlieferung an die Lampen L 22 bis L 24,G 5 and
L the supply of electricity or the interruption of the supply of electricity to lamps L 22 to L 24,
Fig. 3 ein Schaltbild des inneren elektrischen Schaltkreises jeder der ßS-Flip-Flop-Schaltkreise F2i und F22, 3 is a circuit diagram of the internal electrical circuit of each of the βS flip-flop circuits F2i and F22,
F i tr A pin Oiacrrpmm Hat Hip Rp7iphiina 7wicrhpn HprF i tr A pin Oiacrrpmm Hat Hip Rp7iphiina 7wicrhpn Hpr
Eingangs- und der Ausgangsleistung des Schaltkreises der F i g. 3 wiedergibt,Input and output power of the circuit the F i g. 3 reproduces,
F i g. 5 ein Diagramm, das die Beziehung zwischen deEingangs- und der Ausgangsleistung des Flip-Flop-Schaltkreises F21 und der Zeit für die Speicherung der Zählung des Impulses unter der Bedingung einer Überbelichtung wiedergibt,F i g. Fig. 5 is a graph showing the relationship between the input and output power of the flip-flop circuit F21 and the time for storing the count of the pulse under the condition of a Reproduces overexposure,
F i g. 6 ein Diagramm, das die Beziehung zwischen der Eingangs- und der Ausgangsleistung des RS- Flip- Flop-Schaltkreises F21 und der Zeit für die Speicherung der Zählung der Impulse unter anderen Bedingungen als der einer Überbelichtung wiedergibt,F i g. 6 is a graph showing the relationship between the input and output power of the RS flip-flop circuit F21 and the time for storing the count of the pulses under conditions other than overexposure;
F i g. 7 ein Diagramm, das die Beziehung zwischen der Eingangs- und der Ausgangsleistung jedes der Flip-Flop-Schaltkreise F21 bzw. F22 und der Zeit für eine Speicherung der Zählung der Impulse unter der Bedingung, daß die Kamera wegen zu langer Belichtungszeit verwackelt werden kann, wiedergibt,F i g. 7 is a diagram showing the relationship between the input and output power of each of the flip-flop circuits F21 or F22 and the time for storing the count of the pulses under the Condition that the camera may be shaky due to the exposure time being too long,
Fig.8 ein Diagramm, ähnlich dem der Fig. 7, das jedoch diese Beziehung unter der Bedingung wiedergibt, daß der Zähler des Verschlusses überläuft,Fig. 8 is a diagram similar to that of Fig. 7, the however reproduces this relationship on condition that the counter of the shutter overflows,
Fig.9 ein Diagramm, ähnlich dem der Fig.8, aber ohne Zählerüberlauf,Fig.9 is a diagram similar to that of Fig.8, but without counter overflow,
Fig. 10 ein Blockschaltbild, ähnlich dem der Fig. 1, in dem jedoch eine Alternativform des Warnschaltkreises der vorliegenden Erfindung dargestellt ist,Fig. 10 is a block diagram similar to that of Fig. 1 in however, showing an alternate form of the warning circuit of the present invention,
F i g. 11 ein Diagramm, das die Bedingungen der Eingangs- und der Ausgangsleistung der in F i g. 3 gezeigten Flip-Flop-Schaltkreise F21 und F22 wiedergibt, F i g. 11 is a diagram showing the conditions of Input and output power of the in F i g. 3 reproduces flip-flop circuits F21 and F22,
F i g. 12 ein Schaltbild einer Alternativausführung des in F i g. 10 gezeigten Rückstellschalters SW22. F i g. 12 is a circuit diagram of an alternative embodiment of the in FIG. 10 reset switch SW22.
Im folgenden wird nunmehr der Warnschaltkreis der vorliegenden Erfindung unter Bezugnahme auf F i g. 1 beschrieben, in der der Verschluß aus Gründen der Einfachheit der Darstellung mit einer Vor-/Rückwärts-Zählereinheit mit N Bits gezeigt ist, obgleich es auch möglich ist, diese Anordnung durch ein Paar von Binärzählern zu ersetzen.The warning circuit of the present invention will now be described with reference to FIG. 1, in which, for the sake of simplicity of illustration, the shutter is shown with an up / down counter unit of N bits, although it is also possible to replace this arrangement with a pair of binary counters.
Im allgemeinen muß die Zeit, die für die Speicherung der korrekten Belichtungszeit benötigt wird, gegenüber der wahren Belichtungszeit verkürzt werden, um die Speicherung zu beenden, bevor die Tätigkeit des Verschluß-Offnungsmechanismus beendet ist. Für die Verkürzung der Speicherzeit gibt es jedoch eine Grenze, die etwa bei 1A0O bis V500 see liegt. Es sei angenommen, die längste Belichtungszeit betrage 30 see. Unter der Annahme, daß das Verkürzungsverhältnis der Zeit 1/128 beträgt, dann werden für die Speicherung 0,23 see benötigt. Auf der anderen Seite kann die Tätigkeit des Verschluß-Öffnungsmechanismus innerhalb von 0,2 bis 0,3 see, je nach Handhabung, beendet werden.In general, the time required to store the correct exposure time must be shortened from the true exposure time in order to complete the storage before the operation of the shutter-opening mechanism is completed. However, there is a limit to shortening the storage time, which is around 1 A 0 O to V500 see. It is assumed that the longest exposure time is 30 seconds. Assuming that the shortening ratio of the time is 1/128, then it takes 0.23 seconds for the storage. On the other hand, the operation of the shutter opening mechanism can be completed within 0.2 to 0.3 seconds depending on the handling.
Aus diesem Grunde wurden schon viele Vorschläge gemacht, um eine öffnung des Verschlusses vor Beendigung der Speicherung zu verhindern und damit Fehlbelichtungen zu vermeiden. Diese bekannten Vorschläge haben jedoch Nachteile, die in einem außerordentlich hohen Stromverbrauch für die Zündung der Kontroll-Lampe oder für die Arretierung der elektromagnetischen Einrichtung zur Regelung der Betätigung des Verschlusses begründet sind Wenn andererseits der Regler dazu benutzt wird, die Tätigkeit des Verschluß-Öffnungsmechanismus zu verlängern, könnte eine rechtzeitige Schließung des Verschlusses mißlingen.For this reason, many proposals have already been made to prevent the closure from opening To prevent termination of the storage and thus to avoid incorrect exposures. These well-known However, proposals have disadvantages that are extremely high power consumption for the ignition the control lamp or for locking the electromagnetic device to regulate the Actuation of the lock are justified If, on the other hand, the regulator is used to carry out the activity Extending the shutter opening mechanism could result in timely closure of the shutter failure.
Durch die vorliegende Erfindung werden diese Nachteile vermieden.The present invention avoids these disadvantages.
in F i g. 1 ist der Verschluß, bei dem der Warnschaltkreis der vorliegenden Erfindung angewendet wird, von einer gestrichelten Linie umgeben. Die VorVRückwärts-Zählereinheit ist schematisch mit der Bezugsziffer 41 bezeichnet, während der Frequenzteiler mit der Bezugsziffer 42 versehen ist.in Fig. 1 is the shutter at which the warning circuit of the present invention is applied, surrounded by a dashed line. The up / down counter unit is indicated schematically with the reference numeral 41, while the frequency divider with the Reference number 42 is provided.
Der Warnschaltkreis der vorliegenden Erfindung umfaßt einen ersten RS-Flip-Flop-Schaltkreis F21, dessen Rückstelleingang R mit einer Stromquelle + Vcc verbunden ist. Ein normalerweise geöffneter Schalter SW22 ist geerdet und mit dem Verschluß-Öffnungsmechanismus gekoppelt, so daß normalerweise am Rückstelleingang Λ die Spannung + Vccanliegt,d. h. die hohe Eingangsleistung »H«. Wenn dagegen der SchalterThe warning circuit of the present invention comprises a first RS flip-flop circuit F21, whose reset input R is connected to a power source + Vcc. A normally open switch SW 22 is grounded and coupled to the shutter opening mechanism, so that the voltage + Vcc, ie the high input power "H", is normally present at the reset input Λ. If, on the other hand, the switch
SW22 beim Beginn der Operation des Verschluß-Öffnungsmechanismus vor der öffnung des Verschlusses plötzlich geschlossen und geöffnet wird, d.h. beim Beginn der Speicherung, dann erhält der Rückstelleingang /?die niedrige Eingangsleistung »L«. SW22 is suddenly closed and opened at the beginning of the operation of the shutter-opening mechanism before the shutter is opened, ie at the start of storage, then the reset input /? Receives the low input power "L".
Der Ausgang Q des Flip-Flop-Schaltkreises F21 ist mit der Basis eines Transistors 7V21 verbunden, dessen Emitter und Kollektor mit den Endklemmen einer Stromquelle + Vcc über eine Lampe L 21 für die Anzeige einer Überbelichtung in Verbindung stehen.The output Q of the flip-flop circuit F21 is connected to the base of a transistor 7V21, whose emitter and collector connected to the end terminals of a power source + Vcc through a lamp L 21 are provided for displaying an over exposure in connection.
Der Stelleingang 5 des Flip-Flop-Schaltkreises F21 ist mit dem Übertrags-Ausgang Cl einer ausgewählten Stufe der Zähleranordnung 41 verbunden, d. h. beispielsweise mit der Stufe, die 'Aooosec zählt. Dieser Schaltkreis dient dazu, eine Überbelichtung anzuzeigen, wie später beschrieben werden wird.The control input 5 of the flip-flop circuit F21 is selected with the carry output Cl Stage of the counter arrangement 41 connected, i. H. for example with the level that counts' Aooosec. This Circuitry is used to indicate overexposure, as will be described later.
Der Rückstelleingang R eines zweiten /?S-Flip-Flop-Schaltkreises F22 ist mit dem Rückstelleingang R des ersten ÄS-Flip-Flop-Schaltkreises F21 verbunden, während der Ausgang Q mit dem Eingang eines ersten Und-Gatter-Schaltkreises G 3 verbunden ist, an den auch der Ausgang Q des ersten /?S-Flip-Flop-Schaltkreises F21 angeschlossen ist. Der Ausgang des ersten Und-Gatter-Schaltkreises G 3 ist mit der Basis eines Transistors Tr 22 verbunden, dessen Emitter und Kollektor über eine Lampe L 22 zur Anzeige eines korrekten Belichtungsbereiches an eine Stromquelle -I- Vcc angeschlossen sind.The reset input R of a second /? S flip-flop circuit F22 is connected to the reset input R of the first AES flip-flop circuit F21, while the output Q is connected to the input of a first AND gate circuit G 3 to which the output Q of the first /? S flip-flop circuit F21 is also connected. The output of the first AND gate circuit G 3 is connected to the base of a transistor Tr 22, the emitter and collector of which are connected to a current source -I- Vcc via a lamp L 22 for displaying a correct exposure area.
Der Stelleingang 5 des zweiten ßS-Flip-Flop-Schaltkreises F22 ist an den Übertrags-Ausgang C2 einer ausgewählten Stufe der Zähleranordnung 41 angeschlossen, d. h. an eine Stufe, die eine ziemlich lange Belichtungszeit zählt, wie z. B. V30 see, eine Zeit, die für eine Aufnahme mit bewegter Kamera nicht ungefährlich ist.The control input 5 of the second ßS flip-flop circuit F22 is connected to the carry output C2 of a selected stage of the counter arrangement 41, ie to a stage that counts a fairly long exposure time, such as. B. V30 see, a time that is dangerous for a recording with a moving camera.
Der Ausgang Q des zweiten ÄS-Flip-Flop-Schaltkreises F22 ist mit dem Eingang eines zweiten Und-Gatter-Schaltkreises C 4 verbunden, der außerdem mit dem Übertrags-Ausgang C der Zähleranordnung in Verbindung stehtThe output Q of the second AES flip-flop circuit F22 is connected to the input of a second AND gate circuit C 4, which is also connected to the carry output C of the counter arrangement
Der Ausgang des zweiten Und-Gatter-Schaltkreises G 4 ist mit der Basis eines Transistors Tr 23 verbunden, dessen Emitter und Kollektor über eine Lampe L 23 zur Anzeige eines korrekten Belichtungsbereichs mit der Stromquelle + Vcc verbunden sind.The output of the second AND gate circuit G 4 is connected to the base of a transistor Tr 23, the emitter and collector of which are connected to the power source + Vcc via a lamp L 23 to display a correct exposure range.
Der Eingang eines dritten Und-Gatter-Schaltkreises G 5 ist über einen Wechselrichter /2 mit dem
Übertrags-Ausgang C der Zähleranordnung 41 verbunden.
Der Ausgang des dritten Und-Gatter-Schaltkreises G 5 ist an die Basis eines Transistors Tr 24 angeschlossen,
dessen Emitter und Kollektor über eine Lampe L 24 zur Anzeige eines Überlaufs der Zähleranordnung 41 an
die Stromquelle + Vcc angeschlossen sind.
Der Eingang jedes der ersten bis dritten Und-Gatter-The input of a third AND gate circuit G 5 is connected to the carry output C of the counter arrangement 41 via an inverter / 2. The output of the third AND gate circuit G 5 is connected to the base of a transistor Tr 24, the emitter and collector of which are connected to the power source + Vcc via a lamp L 24 to indicate an overflow of the counter arrangement 41.
The input of each of the first through third AND gate
Schaltkreise G 3 bis G 5 ist mit dem Ausgang des fotoelektrischen Einzelimpuls-Schaltkreises Ober einen Wechselrichter /verbunden, wie in F i g. 1 dargestelltCircuits G 3 to G 5 are connected to the output of the photoelectric single pulse circuit above one Inverter / connected as in Fig. 1 shown
Die Stromzuführung bzw. -unterbrechung jeder der Lampen L 21 bis L 24 ist in Tabelle 1 wiedergegeben.The power supply or interruption of each of the lamps L 21 to L 24 is shown in Table 1.
Zeittime
Überbelichtung
Korrekte Belichtung
Wackeln der Kamera
ÜberlaufOverexposure
Correct exposure
Camera shake
Overflow
•5• 5
mit »0« die Unterbrechung der Stromversorgung angezeigtwith »0« the interruption of the power supply is indicated
Da der niedrige Ausgang »L« des Wechselrichters / jedem der Und-Gatter-Schaltkreise G 3 bis G 5 während der Zeit, wo der fotoelektrische Einzelimpuls erzeugt wird, hinzuaddiert wird, werden diese Und-Gatter-Schaltkreise ausgeschaltet, wodurch verhindert wird, daß die Lampen L 22 bis L 24 während der Speicherung Strom erhalten. Diese Bedingungen sind in F i g. 2 wiedergegeben, in der mit T das Niveau des Ausgangs des Wechselrichters /1, mit K das Niveau der Ausgänge Q und O des zweiten ÄS-Flip-Flop-Schaltkreises F22 und das Niveau des Ausganges des Wechselrichters /2, mit N das Niveau des Ausganges jedes der Und-Gatter-Schaltkreise G 3 bis G 5 und mit L der Zustanü der Lampen L 22 bis L 24 bezeichnet sind.Since the low output "L" of the inverter / each of the AND gate circuits G 3 to G 5 is added during the time that the photoelectric single pulse is generated, these AND gate circuits are switched off, thereby preventing the lamps L 22 to L 24 receive electricity during storage. These conditions are shown in FIG. 2 reproduced, in which with T the level of the output of the inverter / 1, with K the level of the outputs Q and O of the second AES flip-flop circuit F22 and the level of the output of the inverter / 2, with N the level of the Output of each of the AND gate circuits G 3 to G 5 and with L the state of the lamps L 22 to L 24 are designated.
In F i g. 3 sind die inneren Schaltkreise der ersten und zweiten ÄS-Flip-Flop-Schaltkreise F21 und F22 dargestellt Der ÄS-Flip-Flop-Schaltkreis besteht aus einem Paar von »Nicht-Undw-Gatter-Schaltkreisen in Kreuzschaltung. Wenn die Eingangsleistung am Rückstelleingang R durch die plötzliche Schließung des Schalters 51V22 niedrig ist (»L«) und die Eingangsleistung S durch die Ausgangsleistung Ci oder C2 der ausgewählten Stufen ebenfalls bei »L« liegt dann wird der Ausgang Q vom niedrigen Niveau »ix< auf das hohe Niveau »H« geschaltet, während der zuvor^ auf dem hohen Niveau »//« befindliche Ausgang Q auf »ix< geschaltet wird. Diese Bedingungen sind in Fig.4 wiedergegeben.In Fig. 3 shows the inner circuits of the first and second AES flip-flop circuits F21 and F22. The AES flip-flop circuit consists of a pair of "no-andw gate circuits" in a cross connection. If the input power at the reset input R is low ("L") due to the sudden closure of switch 51V22 and the input power S due to the output power Ci or C2 of the selected stages is also "L", then the output Q is from the low level "ix < switched to the high level »H« , while the output Q , which was previously ^ on the high level »//«, is switched to »ix <. These conditions are shown in Fig.4.
Im folgenden sei nun die Warnanzeige für eine Überbelichtung beschrieben. Wenn der Verschluß-Öffnungsmechanismus in Tätigkeit tritt, wird der Schalter SW22 unverzüglich geschlossen, um den niedrigen Impuls »L« an den Rücksteileingang R des ersten ÄS-Flip-Flop-Schaltkreises F21 abzugeben. Dessen Stelleingang S empfängt jedoch von der Stufe CX immer noch den hohen Eingang »//«. Da die Speicherung noch nicht durchgeführt ist, verbleibt Tin Fig.2 auf dem hohen_Niveau »W«. Desgleichen verbleibt der Ausgang Q des ersten RS-Flip-Flop-Schaltkreises F21 auf dem hohen Niveau »//«, so daß der Transistor Tr 21 weiterhin leitet und die Lampe L 21 mit Strom versorgt wodurch die Überbelichtung angezeigt wird.The overexposure warning display will now be described below. When the shutter-opening mechanism is activated, the switch SW22 is closed immediately to deliver the low pulse "L" to the reset input R of the first AES flip-flop circuit F21. Its control input S, however, still receives the high input "//" from stage CX. Since the storage has not yet been carried out, Tin Fig.2 remains at the high level "W". Likewise, the output Q of the first RS flip-flop circuit F21 remains at the high level "//", so that the transistor Tr 21 continues to conduct and the lamp L 21 is supplied with current, which indicates the overexposure.
Wenn die Objekthelligkeit groß ist, dann wird, um eine Überbelichtung zu vermeiden, der niedrige Eingang »L« durch den niedrigen Ausgang C auf den Stelleingang 5 des ÄS-Flip-Flop-Schaltkreises 21 übertragen. Aus diesem Grunde schaltet der Ausgang Q auf das niedrige Niveau »L«, womit der Transistor 7r 21 nichtleitend wird und die Lampe L 21 erlöscht, wodurch angezeigt ist daß die Objekthelligkeit keine Überbelichtung ergibt. Diese Bedingungen sind in F i g. 6 wiedergegeben.If the brightness of the object is high, then, in order to avoid overexposure, the low input “L” is transmitted through the low output C to the control input 5 of the AS flip-flop circuit 21. For this reason, the output Q switches to the low level "L", whereby the transistor 7r 21 becomes non-conductive and the lamp L 21 goes out, which indicates that the object brightness does not result in overexposure. These conditions are shown in FIG. 6 reproduced.
Die Anzeige der Gefahr des Verwackeins der Kamera wird dann gegeben, wenn die durch den Verschluß bestimmte Belichtungszeit länger ist als etwa '/30 see. Nachdem der niedrige Eingang »£x< durch die Tätigkeit des Schalters SW22 auf den Rückstelleingang Λ des zweiten ÄS-Flip-Flop-Schaltkreises F22 übertragen wurde, wird der Ausgang Q auf »//« geschaltet, sobald der niedrige Impuls »Zx< des Übertragsausgangs C2 nach dem Zählen der vorher erwähnten Belichtungszeit von ungefähr '/30 see auf den Stelleingang 5 übertragen wird. Nachdem der Übertragsausgang C auf dem hohen Niveau »//« gehalten wird, bis in der Zähleranordnung 41 ein Überlauf stattfindet, werden der Ausgang des zweiten Und-Gatter-Schaltkreises G 4, der an seinem Eingang den Ausgang Q des zweiten ÄS-Flip-Flop-Schaltkreises F22 empfängt, und der Übertragungsausgang C ebenso wie der Ausgang des Wechselrichters /1 auf das hohe Niveau »//« geschaltet, wenn der fotoelektrische Einzelimpuls mit der Speicherung aufhört, so daß der Transistor Tr 23 leitend wird und die Lampe L 23 mit Strom versorgt, wodurch angezeigt wird, daß die Kamera sich in einem Zustand befindet, wo ein Verwackeln passieren kann. Diese Bedingungen sind in F i g. 7 gezeigtThe indication of the risk of the camera shaking is given when the exposure time determined by the shutter is longer than about 1/30 sec. After the low input »£ x <has been transferred to the reset input Λ of the second ÄS flip-flop circuit F22 by the action of switch SW22, output Q is switched to» // «as soon as the low pulse» Zx <des Carry output C2 is transmitted to control input 5 after counting the aforementioned exposure time of approximately '/ 30 seconds. After the carry output C is held at the high level "//" until an overflow occurs in the counter arrangement 41, the output of the second AND gate circuit G 4, which at its input has the output Q of the second AES flip- Flop circuit F22 receives, and the transmission output C as well as the output of the inverter / 1 switched to the high level "//" when the single photoelectric pulse stops storing, so that the transistor Tr 23 becomes conductive and the lamp L 23 is supplied with power, indicating that the camera is in a condition where shake can occur. These conditions are shown in FIG. 7 shown
Im folgenden wird die Anzeige des korrekten Belichtungsbereichs beschrieben. Wenn die Objekthelligkeit nicht der Bedingung der Überbelichtung unterliegt befindet sich der Ausgang Q des ersten ÄS-Flip-Flop-Schaltkreises F21 auf demjiohen Niveau »H«. Ebenso befindet sich der Ausgang Q des zweiten ÄS Flip-Flop-Schaltkreises F21 auf dem Niveau »//«, wenn die Objekthelligkeit groß genug ist, um die Gefahr eines Verwackeins der Kamera auszuschließen. Ferner befindet sich der Ausgang des Wechselrichters /1 auf dem Niveau »//«, wenn die Speicherung beendet ist Wenn daher der erste Und-Schaltkreis G 3 an seinem Eingang die obenerwähnten drei Ausgänge empfängt dann wird sein Ausgang auf »/■/« geschaltet wodurch der Transistor Tr 22 leitend wird und die Lampe L 22 mit Strom versorgt, womit angezeigt wird, daß die Objekthelligkeit im korrekten Belichtungsbereich liegtThe following describes how to display the correct exposure range. If the brightness of the object is not subject to the condition of overexposure, the output Q of the first AS flip-flop circuit F21 is at the level "H". The output Q of the second ÄS flip-flop circuit F21 is also at level "//" when the object brightness is high enough to rule out the risk of the camera shaking. Furthermore, the output of the inverter / 1 is at level "//" when the storage is finished. Therefore, if the first AND circuit G 3 receives the above-mentioned three outputs at its input, then its output is switched to "/ ■ /" whereby the transistor Tr 22 becomes conductive and the lamp L 22 is supplied with current, which indicates that the object brightness is in the correct exposure range
Im folgenden sei der Überlauf der Zähleranordnung 41 beschrieben. Ist die Objekthelligkeit sehr gering, se daß eine sehr lange Belichtungszeit gespeichert wird dann sinkt der Übertragsausgang C der Zähleranordnung auf »L« und wird zu dem ersten Und-Schaltkreii 4a zurückgespeist womit eine weit? e Zählung in dei Anordnung 41 verhindert wird, wänrend der negiert« Ausgang (»//«) des Übertragsausgangs C, der vorr Wechselrichter /2 geliefert wird, an den Eingang de« dritten Und-Gatter-Schaltkreises G 5 zusammen mil dem negierten Ausgang des fotoelektrischen Einzelimpuls-Schaltkreises, der vom Wechselrichter /1 abgege ben wird, übertragen wird. Als Folge ergibt sich, daß dei Ausgang des dritten Und-Gatter-Schaltkreises G 5 nacr der Beendigung der Speicherung auf das hohe Niveai »H« geschaltet wird, wodurch die Lampe L 24 über dei Transistor 7r24, der durch den hohen Ausgang »//« des dritten Und-Gatter-Schaltkreises G 5 leitend gemach ist, Strom erhält Zur gleichen Zeit wird die Stromzufuhi zur Lampe L 23-unterbrochen, weil der Übertragsaus gang C »L« beträgt und an den zweiten Und-Gatter Schaltkreis G 4 abgegeben wird.The overflow of the counter arrangement 41 is described below. If the object brightness is very low, se that a very long exposure time is saved then the carry output C decreases the counter arrangement to "L" and becomes the first AND Schaltkreii 4a fed back which is a far? Counting in the arrangement 41 is prevented while the negated output (“//”) of the carry output C, which is supplied to the inverter / 2, to the input of the third AND gate circuit G 5 together with the negated output of the photoelectric single-pulse circuit emitted by the inverter / 1 is transmitted. As a result, the output of the third AND gate circuit G 5 is switched to the high level "H" after the end of the storage, whereby the lamp L 24 via the transistor 7r24, which is triggered by the high output "// "is conducting gemach of the third aND gate circuit G 5, power gets the Stromzufuhi to the lamp L is interrupted 23-at the same time, because the Übertragsaus gang C" L "is and is delivered to the second aND gate circuit G 4 .
Diese Bedingungen sind in den Fig.8 und !These conditions are shown in FIGS. 8 and!
dargestellt, wobei die Fig.8 die Bedingung des Oberlaufs und die F i g. 9 den Zustand des Nicht-Überlaufs der Zähleranordnung 41 wiedergeben.shown, the Fig.8 the condition of the upper reaches and the F i g. 9 the state of the non-overflow the counter arrangement 41 reproduce.
Die obengenannten Bedingungen sind in der folgenden Tabelle 2 wiedergegeben.The above conditions are shown in Table 2 below.
2525th
Der oben beschriebene Schaltkreis ist in der Lage, die Fehler auszuschalten, die durch Schwankungen der Temperatur und der Spannung der Stromquelle hervorgerufen werden können, da die Speicherung digital erfolgtThe circuit described above is able to eliminate the errors caused by fluctuations in the Temperature and voltage of the power source can be caused as the storage done digitally
Weiterhin ist es entsprechend der vorliegenden E-findung ausgeschlossen, daß mehr als eine Lampe gleichzeitig Strom erhält, wodurch der Verbrauch an elektrischer Energie reduziert wird.Furthermore, it is excluded according to the present invention that more than one lamp receives electricity at the same time, which reduces the consumption of electrical energy.
Fig. 10 zeigt eine Abwandlung des WarnschaltkreisesderFig. 1.Fig. 10 shows a modification of the warning circuit of Fig. 1.
Im Gegensatz zu der Ausführungsrorm der Fig.! fehlen bei dieser Ausführungsform die Wechselrichter /1 und /2, die Und-Gatter-Schaltkreise G 3 bis G 5 und der Überlauf-Warnschaltkreis einschließlich der Lampe L 24. Der Ausgang Q des ersten ÄS-Flip-Flop-Schaltkreises F21 ist mit der Basis des PNP-Transistors Tr 31 verbunden, der mit einer Lampe L 31 in Verbindung steht, die der Lampe L 21 der F i g. 1 entspricht. Der Transistor 7? 32 und die Lampe L 32 entsprechen dem Transistor Tr 22 und der Lampe L 22 der F i g. 1.In contrast to the embodiment of the figure! In this embodiment, the inverters / 1 and / 2, the AND gate circuits G 3 to G 5 and the overflow warning circuit including the lamp L 24 are missing. The output Q of the first AES flip-flop circuit F21 is connected to the Base of the PNP transistor Tr 31 connected, which is connected to a lamp L 31 in connection with the lamp L 21 of FIG. 1 corresponds. The transistor 7? 32 and lamp L 32 correspond to transistor Tr 22 and lamp L 22 of FIG. 1.
Der Betrieb der Ausführungsform der Fig. 10 geht aus dem der Ausführungsform der F i g. 1 hervor.The operation of the embodiment of FIG. 10 is based on that of the embodiment of FIG. 1 emerged.
In Fig. 11 sind die Bedingungen der RS-Flip-Flop-Schaltkreise F21 und F22 dargestelltIn Fig. 11 are the conditions of the RS flip-flop circuits F21 and F22 shown
In F i g. 12 ist eine Alternativausführung des Schalters SW22 dargestellt. Dieser Schaltkreis besteht aus einem Widerstand r und einem Kondensator C, der zum Widerstand r in Reihe geschaltet ist und einen Zeitschaltkreis bildet, wobei die entgegengesetzten Enden des Zeitschaltkreises über den Schalter SWM mit der Stromquelle + Vcc verbunden sind, während die Verbindungsleitung zwischen dem Widerstand r und dem Kondensator C" mit dem Rückstelleingang R des ftS-Flip-Flop-Schaltkreises verbunden ist. Wenn der Schalter 51V31 geschlossen ist, sinkt die Leistung des Rückstelleingangs R plötzlich ab, steigt jedoch nach der Aufladung des Kondensators C'wieder an, wodurch der Schalter SW22 betätigt wird.In Fig. 12 shows an alternative version of the switch SW22. This circuit consists of a resistor r and a capacitor C which is connected in series with the resistor r and forms a timer circuit, the opposite ends of the timer circuit being connected to the power source + Vcc via the switch SWM , while the connection line between the resistor r and the capacitor C "is connected to the reset input R of the ftS flip-flop circuit. When the switch 51V31 is closed, the power of the reset input R suddenly drops, but increases again after the capacitor C 'has been charged, whereby the Switch SW22 is operated.
Es liegt für den Fachmann auf der Hand, daß in den beschriebenen Ausführungsformen die Und-Schaltkreise 4a und 4b in dem elektrischen Verschluß auch durch Nicht-Und-Schaltkreise ersetzt werden können, ebenso wie die Transistoren und die anderen Elemente durch andere Bauelemente ersetzt werden können, sofern diese dieselben Ergebnisse liefern.It will be obvious to those skilled in the art that in the embodiments described, the AND circuits 4a and 4b in the electrical closure can also be replaced by non-AND circuits, just as the transistors and the other elements can be replaced by other components provided that they deliver the same results.
Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings
Claims (7)
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP46066479A JPS5110981B2 (en) | 1971-08-30 | 1971-08-30 | |
JP6647971 | 1971-08-30 | ||
JP46066478A JPS5110980B2 (en) | 1971-08-30 | 1971-08-30 | |
JP6647871 | 1971-08-30 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2242517A1 DE2242517A1 (en) | 1973-03-22 |
DE2242517B2 DE2242517B2 (en) | 1977-02-10 |
DE2242517C3 true DE2242517C3 (en) | 1978-02-23 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2164243A1 (en) | Electronic shutter for single-lens reflex cameras | |
DE3708134C2 (en) | ||
DE3031578C2 (en) | Circuit arrangement for controlling a stepping motor that adjusts the aperture of a camera | |
DE2240920A1 (en) | PHOTOGRAPHIC CAMERA | |
DE3049419A1 (en) | FLASHING LIGHT UNIT | |
DE2510600C3 (en) | Digital circuit arrangement for automatic exposure time control for photographic devices, in particular for single-lens reflex cameras | |
DE2838253A1 (en) | EXPOSURE TIME AND FLASH UNIT CHARGE DISPLAY | |
DE2242517C3 (en) | Electronic shutter for single-lens reflex cameras | |
DE2308734B2 (en) | Exposure warning circuit for photographic cameras | |
DE2557458A1 (en) | EXPOSURE METER | |
DE2728527A1 (en) | EXPOSURE CONTROL DEVICE FOR A PHOTOGRAPHIC CAMERA | |
DE2830822A1 (en) | EXPOSURE TIME SYNCHRONIZATION WARNING DEVICE FOR A CAMERA | |
DE2242517B2 (en) | ELECTRONIC SHUTTER FOR SINGLE-EYED MIRROR REFLECTIVE CAMERAS | |
DE2728570A1 (en) | CAMERA CONTROL BASED ON A SIGNAL FROM A FLASH DEVICE | |
DE2550112A1 (en) | AUTOMATIC CONTROL ARRANGEMENT FOR A PHOTOGRAPHIC CAMERA | |
DE2841154A1 (en) | CAMERA | |
DE2927120A1 (en) | ELECTRONIC CONTROL CIRCUIT FOR A CAMERA SHUTTER | |
DE2056738A1 (en) | Flash device for an electronic camera shutter | |
DE2440733C3 (en) | Shutter control circuit | |
DE3009011A1 (en) | CIRCUIT ARRANGEMENT FOR CONTROLLING CAMERA FUNCTIONS | |
DE2139336A1 (en) | Circuit arrangement for an electron flash unit | |
DE2620341C3 (en) | Exposure control circuit | |
DE2029064C3 (en) | Electronic circuit for a single-lens reflex camera with internal measurement | |
DE2937092C2 (en) | Control circuit for shutter release and exposure time control for a camera | |
DE2443110C3 (en) | Automatic exposure time control circuit for a camera |