DE2227697A1 - Halbleiteranordnung mit einem transistoraufbau - Google Patents
Halbleiteranordnung mit einem transistoraufbauInfo
- Publication number
- DE2227697A1 DE2227697A1 DE2227697A DE2227697A DE2227697A1 DE 2227697 A1 DE2227697 A1 DE 2227697A1 DE 2227697 A DE2227697 A DE 2227697A DE 2227697 A DE2227697 A DE 2227697A DE 2227697 A1 DE2227697 A1 DE 2227697A1
- Authority
- DE
- Germany
- Prior art keywords
- area
- emitter
- region
- punch
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000010276 construction Methods 0.000 title description 3
- 230000015556 catabolic process Effects 0.000 claims description 79
- 239000012535 impurity Substances 0.000 claims description 36
- 230000004888 barrier function Effects 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 8
- 230000029058 respiratory gaseous exchange Effects 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000007704 transition Effects 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000005684 electric field Effects 0.000 description 13
- 230000006378 damage Effects 0.000 description 8
- 230000008901 benefit Effects 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 230000001960 triggered effect Effects 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 241000272525 Anas platyrhynchos Species 0.000 description 1
- 239000004783 Serene Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
Halbleiteranordnung mit einem Transistoraufbau
Die Erfindung betrifft eine Halbleiteranordnung mit einem Transistoraufbau, bei dem der Kollektorbereich vorzugsweise
vom Halbleiterkörper und der Basis- sowie Emitterbereich durch Diffusionsbereiche im Kollektorbereich gebildet
werden, wobei zwischen dem Emitter- und Kollektorbereich eine Sperrvorspannung wirksam ist.
Es ist bekannt, dass Transistoren im allgemeinen sehr leicht durch das Anlegen einer zu grossen Sperrvorspannung
zwischen den Kollektor- und Emitterbereich zerstörbar sind. Diese Zerstörung der Transistoren ist primär beim Anlegen
einer zu grossen Sperrvorspannung durch das Auftreten eines Lawinendurchbruchs bedingt. Der Lawinendurchbruch besteht
in einem lokalen,lawinenartig anwachsenden Sperrstrom, der in der Regel im Kollektor-Basisübergang seinen Ursprung
Fs/ba findet
2 C i: :j .· M ü B 2 3
M266P-8O6
findet. Wenn ein bestimmter Spannungswert erreicht ist,
erzeugt das durch die Spannung ausgelöste elektrische Feld eine ausreichend hohe Ladungsträgerenergie, sodass
diese weitere Ladungsträger von Atomen in ihrer unmittebaren Umgebung ionisieren können. Diese Ionisierung schon
vorhandener, freier Ladungsträger aufgrund von hohen Driftgeschwindigkeiten führt zu dem eng lokal begrenzten
Stromanstieg, der mit einer hohen Verlustleistung verbunden ist, die sich jedoch nur auf den engen Bereich
begrenzt, in dem der Lawinendurchbruch ausgelöst ist und damit das Halbleitermaterial in diesem Bereich thermisch
übermässig belastet. Dies kann,zusammen mit· weiteren Einflüssen,
zu einer thermischen Zerstörung des Halbleitermaterials in einem lokalisierten Bereich führen.
Dieser Lawinendurchbruch ist daher bei Halbleitern unerwünscht und sollYdaher eine Möglichkeit gefunden werden,
einen anderen Durchbruch, und zwar einen Punch-Through-Durchbruch.
zu verursachen, bevor der zerstörerische Lawinendurchbruch auftritt. Dieser Punch-Through-Durchbruch
neigt nicht dazu, in einem bestimmten, eng begrenzten Bereich aufzutreten, sonder neigt dazu, in einem grossen
Bereich sich auszubilden, wenn sich die Sperrschicht mit steigender Spannung von dem Kollektor-Basisübergang zum
Emitterbereich hin ausbreitet. Bei dieser Ausbreitung des sogenannten Verarmungsbereiches, die auch als Sperrschicht-Atmung
bezeichnet wird, entsteht der Durchbruch, wenn der Verarmungsbereich den Emitter-Basisübergang berührt. Entgegen
bekannter Massnahmen, um einen Punch-Through-Durchbruch zu verhindern, ist die Erfindung auf den Zweck ausgerichtet,
dem Emitterbereich den Punch-Through-Strom zuzuführen, da dieser Emitterbereich in der Regel bei Transistoraufbauten
verhältnismässig gross im Vergleich mit dem Bereich ist, in welchem der Lawinendurchbruch sich einstellt. Daher
- 2 - wird
200ÜÖ4/0823
«3 M266P-8O6
wird während des Punch-Through-Durchbruchs die Verlustleistung über den verhältnismässig grossen Emitterbereich
verteilt, sodass eine Beschädigung des Transistors durch Wärmebelastung verhindert werden kann.
Für bevorzugte Transistoraufbauten ist es wünschenswert, den Aufbau strukturell so zu verändern, dass der
Punch-Through-Strom durch einen Punch-Through-Bereich derart geleitet wird, dass der Hauptanteil des aktiven
Bereiches zwischen dem Kollektor-Basisübergang und dem Emitter-Basisübergang von dem Punch-Through-Strom nicht
erfasst wird. Dieser Punch-Through-Strom soll zu dem eigentlichen Emitterbereich durch verschiedene, strukturelle
Ausgestaltungen des Transistoraufbaus zurückgeleitet werden.
Der Erfindung liegt die Aufgabe zugrunde eine Halbleiteranordnung mit einem Transistoraufbau zu schaffen, die
sehr unempfindlich gegen übermässig hohe Sperrvorspannungen ist. Dabei soll der Transistoraufbau vor einer Zerstörung
oder einer Funktionsverschlechterung bewahrt werden, indem ein Punch-Through-Durchbruch ausgelöst wird, bevor ein
Lawinendurchbruch sich einstellen würde. Ein solcher Transistoraufbau soll jedoch dabei bezüglich seines ß-Wertes
nicht nachteilig beeinflusst werden, sodass durch die Bevorzugung des Punch-Through-Durchbruches keine wesentliche
Verstärkungsverschlechterung ausgelöst wird.
Diese Aufgabe wird ausgehend von dem eingangs erwähnten Transistoraufbau erfindungsgemäss dadurch gelöst, dass
zur Sicherstellung eines, auf der Sperrschicht-Atmung beruhenden Punch-Through-Druchbruchs, vor dem Auftreten
eines Lawinendurchbruchs in irgendeinem Teil des Halbleiterkörpers einerseits, der Abstand zwischen dem Emitter-
- 3 - Basisübergang
2 0 £ L JA / 0 8 2 3
M266P-8O6
Basistibergang und dem Kollektor-Basisübergang soweit verkleinert und/oder andererseits die Störstellenkonzentration
des Basisbereichs zwischen dem Emitter-Basistibergang und dem Kollektor-Basisübergang soweit verringert ist, dass
der Punch-Through-Durchbruch vor dem Lawinendurchbruch erfolgt.
Weitere Merkmale und Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.
Eine nach den Merkmalen der Erfindung aufgebaute Halbleiteranordnung
besitzt den Vorteil, dass der Punch-Through-Durchbruch vor dem Lawinendurchbruch sich einstellt und
somit ein Lawinendurchbruch für den Halbleiteraufbau vermeidbar ist. Dieser Vorteil lässt sich sowohl für Leistungstransistoren als auch für Transistoren für Signale mit
schwacher Leistung erzielen.
Für einen Leistungstransistor, der zur Steuerung eines
Stromes für eine Induktivität verwendet wird, ist es bekannt, dass beim Abschalten des Stromes durch die Induktivität
für eine begrenzte Zeit aufgrund der Gegeninduktivität ein Strom in entgegengesetzter Richtung fliesst. Wenn
dieser Strom in Sperrichtung des Transistors zu gross wird, kann er den Leistungstransistor zerstören, da der Strom in
Durchlassrichtung etwa um das 100-fache grosser als der zulässige Strom in Sperrichtung ist. Es sind daher Einrichtungen
notwendig, um diesen Strom zu verteilen und eine Zerstörung des Leistungstransistors zu verhindern.
Wenn dieser Sperrstrom im Transistor einen Punch-Through-Durchbruch auslöst, so wird dadurch eine bleibende Zerstörung
des Transistors nicht ausgelöst, vielmehr kann dieser nach dem Abklingen des Durchbruchs in seiner normalen
Betriebsweise weiterbetrieben werden. Leistungstransistoren
- 4 - mit
2 01J C G ^ / 0 8 2 3
^ M266P-8O6
mit derartigen Eigenschaften können sehr vorteilhaft zur Regelung und Steuerung von Motoren und Zündschaltkreisen
Verwendung finden. Ausserdem bietet sich durch den Punch-Through-Schutzmechanismus die Möglichkeit,
kleinere Transistoren für Anwendungsfälle zu benutzen,
bei denen bisher nur grösse Transistoren verwendbar sind.
Der Einsatz des Punch-Through-Mechanismus gemäss der Erfindung
ist auch von besonderem Vorteil beim Testen von Transistoren. Bei einem Standard-Testverfahren für Transistoren wird der
sogenannte, bekannte CBO-Test angewandt. Bei diesem Test wird ein Sperrstrom von typischer weise einem mA vorgesehen,
um sicherzustellen, dass die gewünschte Durchbruchspannung eingehalten wird. Bei diesem CBO-Test werden jedoch Transistoren
zerstört, wenn ein lokaler Emitter-Kollektordurchbruch auftritt, oder wenn sich ein Avalanchedurchbruch
am Emitter-Basisübergang einstellt. Wenn der Punch-Through-Mechanismus und der diesem entsprechende Aufbau des Transistors
gemäss der Erfindung Verwendung findet, können selbst kleine Transistoren dem CBO-Test unterzogen werden,
da sich anstelle eines Avalanchedurchbruchs ein Punch-Through-Durchbruch einstellt und damit der geprüfte Transistor nicht
zerstört wird. Auch die kleinen Transistoren werden in derselben Weise wie Leistungstransistoren durch den Punch-Through-Mechanismus
geschützt, indem nämlich der Durchbruchstrom über den verhältnismässig grossen Emitterbereich
verteilt und ein eng lokalisierter Lawinendurchbruch verhindert wird. Der Punch-Through-Durchbruch, selbst bei
kleinen Transistoren, bewirkt für diese Transistoren keine Verschlechterung. Die Verringerung der Basisdotierung
und der Dicke der Verarmungsschicht kann in einer Vergrösserung der Stromverstärkung ß bestehen.
Dieser Nachteil der Vergrösserung der Stromverstärkung ß lässt sich jedoch durch die weiteren Ausgestaltungen der
- 5 - Erfindung
ονζ&ακ :>.&.·,*,<
> 209004/0823
Μ266Ρ-8Ο6
Erfindung in vorteilhafter Weise verhindern, indem nämlich der Punch-Through-Bereich von dem aktiven Bereich, d.h. dem
für die Funktion des Transistors zwischen dem Emitter und . dem Kollektor liegenden Bereich in einer solchen Weise getrennt
wird, dass eine unabhängige Einstellung der ß-Verstärkung und der Punch-Through-Spannung möglich ist. Bei
der hierfür vorgesehenen Ausgestaltung der Erfindung kann auch die Leistungsverteilung über einen maximalen Bereich,
ohne Beeinträchtigung der Betriebsfunktion beibehalten werden.
Weitere Merkmale und Vorteile der Erfindung ergeben sich
aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Verbindung mit den Ansprüchen und der Zeichnung. Es
zeigen:
Fig. 1 einen Querschnitt durch einen Transistor anhand dessen ein Punch-Through-Durchbruch und ein Lawinendurchbruch
erläutert wird und anhand welchem die Parameter für die Herstellung des Transistors angedeutet
sind, die für den Vorzug des Punch-Through-Durchbruchs verantwortlich sind;
Fig. 2a bis 2d graphische Darstellungen für das elektrische Feld über zwei aktive Bereiche eines Transistors zur
Andeutung der Bedingungen unter welchen ein Punch-Through-Durchbruch auftritt;
Fig. 3 einen Schnitt durch einen Transistoraufbau mit einem
Hilfs-Emitter und einem ß-Kontrollbereich zur Festlegung
des Punch-Through-Bereiches sowie zur Verbindung des Punch-Through-Bereiches mit dem Emitter
und zur Schaffung eines steuerbaren ß-Wertes für den Transistor;
Fig. 4 einen Schnitt durch eine weitere Ausführungsform der
- 6 - Erfindung
2 0 9 3 0 4/0823
M266P-8O6
Erfindung bei welcher der Punch-Through-Bereich auf den Zentralbereich des Emitters eines Transistors
begrenzt ist;
Fig. 5 eine weitere Ausführungsform der Erfindung mit
einem Punch-Through-Bereich, der durch eine in die Tiefe gehende Diffusion vom Emitterbereich aus
bestimmt wird;
Fig. 6 eine weitere Ausführungsform eines Transistors, bei dem ein Punch-Through-Bereich unmittelbar auf
den Bereich über einer begrabenen Schicht begrenzt ist.
In Fig. 1 ist ein Transistor 10 mit einem N-leitenden
Kollektorbereich 11, einem P-leitenden Basisbereich 12 und einem N -leitenden Emitterbereich 13 dargestellt, Die
Kontaktverbindung zum Basisbereich 12 erfolgt über einen P -diffundierten Bereich 15 und einen Kontakt 16. Der
Kontaktanschluss zum N -leitenden Emitterbereich erfolgt über einen Kontakt J7, wogegen der N-leitende Kollektorbereich
11 mit einem Kontakt 18 verbunden ist.
Anhand dieser Fig. 1 wird der Punch-Through-Durchbruch und der Lawinendurchbruch dargestellt. Der mit dem Pfeil
20 bezeichnete Lawinendurchbruch tritt bei einer Feldstärke £A am Kollektor-Basisübergang J^ auf. Dieser vom Kollektor-Basisübergang
ausgehende Lawinendurchbruch verläuft in einem schmalen, konischen Bereich gegen den Emitterbereich 13,
Der Strom fliesst dann über den Emitterbereich 13 und den Kontakt 17, der im vorliegenden Fall geerdet ist. Ein
grosser Teil der Verlustenergie tritt als thermische Energie auf, die einen Durchbruch des Basismaterials auslöst.
Der Punch-Through-Durchbruch ergibt sich im Verarmungsbereich, wie er durch eine gestrichelte Schattierung zwischen
- 7 - den
2 G C 3 ü 4 / 0 8 2 3
° M266P-8O6
den Grenzlinien 25 angedeutet ist und wird durch eine Sperrschicht-Atmung bewirkt. Der Verarmungsbereich beginnt
dabei sich vom Basis-Kollektorübergang aus auszubreiten und dehnt sich sowohl in den Basisbereich als auch in den
Kollektorbereich aus. Ein grosser Anteil der Energie im Bereich der Sperrschicht-Atmung ist gleichmässig über den
Bereich verteilt, der dem Emitterbereich 13 gegenüberliegt, sodass die beim Punch-Through-Duxchbruch freiwerdende
thermische Energie sich über einen grossen Emitterbereich verteilt, der den Strom ohne wesentliche Erwärmung führen
kann. Der Punch-Through-Durchbruch ergibt sich, wenn das Potential des elektrischen Feldes am Emitter-Basisübergang
J2 positiv wird. Dies entspricht einem gegebenen Feldpotential
ζ an der Grenzschicht J, und beim Erreichen des Emitter-Basisüberganges
J? beim Ausbreiten des Verarmungsbereiches. Es ist möglich, durch Änderung der normalen Störstellenkonzentration
in dem Basisbereich, sowie des Abstandes t zwischen der Grenzschicht J1 und J2, das Auftreten des
Punch-Through-Durchbruches bei einem Potential Cp des
elektrischen Feldes an der Grenzschicht 3-, zu verursachen,
wobei das Potential Ep kleiner als das Potential des elektrischen
Feldes an der Grenzschicht J^ ist, bei welchem der Lawinendurchbruch auftritt. Wenn in der Regel die Basis-Störstellenkonzentration
um den Faktor 5 verringert wird, ergibt sich ein Punch-Through-Durchbruch vor de« Lawinendurchbruch.
Es kann auch die Tiefe des Emitter-Basisübergangs J2 über den normalen Wert hinaus vergrössert werden, sodass
der mit t bezeichnete Bereich, z.B. durch den Faktor 5 verschmälert wird. Auch damit kann bewirkt werden, dass der
Punch-Through-Durchbruch vor dem Lawinendurchbruch auftritt. Zu demselben Ergebnis kommt man durch eine Kombination beider
Massnahmen, indem einerseits die Basis-Störstellenkonzentration verringert und die Dicke des Verarmungsbereiches aufgrund der
Sperrschicht-Atmung verringert wird. Diese Massnahmen sind in den Fig. 2a bis 2d schematisch dargestellt. In diesen
- 8 - schematischen
203 ο 34/0823
M266P-8O6
schematischen Darstellungen ist das elektrische Feld £ über die verschiedenen Bereiche graphisch in Abhängigkeit
von der Entfernung X aufgetragen.
Unter Bezugnahme auf Fig. 2a ist der Mechanismus des Lawinendurchbruchs dargestellt, wobei die aufgetragene
Feldstärke £ über einen N-leitenden Kollektorbereich
entsprechend dem Kollektor 26, einen P-leitenden Basisbereich entsprechend der Basis 12 und einen N -leitenden
Emitterbereich entsprechend dem Emitter 13 verlaufend dargestellt ist. Der Feldverlauf von rechts nach links
wird als positiv angenommen. Die vertikalen Linien an den Abszissenpunkten J1 und J2 repräsentieren den Kollektor-Basisübergang
und den Basis-Emitterübergang. Die elektrischen Feldlinien sind als gestrichelte Linie 27 und ausgezogene
Linie 27' dargestellt. Der Bereich unterhalb dieser Linien 27 und 27' entspricht einer Spannung. Auf der Grenzschicht
J1 ergibt sich ein Punkt bei dem der Lawinendurchbruch auftritt.
Dieser Punkt £A ist mit 28 bezeichnet und entspricht
in der Regel bei Silicium einem Wert von (=10-50V/,um. Bei
diesem Potential des elektrischen Feldes reicht die Erregung für den Lawinendurchbruch an der Grenzschicht J1 aus. Mit
dem Ansteigen der Sperrvorspannung, wie dies durch die Ausbreitung des elektrischen Feldes von der gestrichelten
Linie 27 zur ausgezogenen Ldnie 27' dargestellt ist, ergeben
sich keine Durchbrüche im Transistor. Wenn jedoch das elektrische, von der Sperrvorspannung erzeugte Feld den
Punkt 28 erreicht, erfolgt der Lawinendurchbruch in der vorausstehend erwähnten Weise. Diese Spannung, d.h. die
Spannung, die zur Erregung des Lawinendurchbruchs notwendig ist, ist als schraffierte Fläche V1 dargestellt.
Die Neigung der Linien 27 und 27' gemäss Fig. 2a hängen
direkt von der relativen Dotierungskonzentration im Kollektor-
- 9 - bereich
209884/0823
40 M266P-8O6
bereich 26 und im Basisbereich 12 ab. Die Erfindung hat zum Ziel, dass der Punch-Through-Durchbruch vor dem
Lawinendurchbruch beim Ansteigen der Sperrvorspannung am Transistor auftritt. Dies kann entweder durch eine
Verringerung der Dotierungskonzentration im Basisbereich oder eine Verringerung der Breite des für die Sperrschicht-Atmung
zuständigen Verarmungsbereiches erzielt werden.
Der Mechanismus des Punch-Through-Durchbruchs wird anhand von Fig. 2b beschrieben. Der Basisbereich 12
ist dabei mit einer verringerten Störstellenkonzentration versehen, wodurch sich eine flacher geneigte
Linie für das elektrische Feld durch diesen Bereich ergibt. In entsprechender Weise ist auch die Störstellenkonzentration
im Kollektorbereich 26 verringert, wodurch sich eins Feldkonfiguration einstellt, wie sie durch die
gestrichelte Linie 31 und die ausgezogene Linie 31' dargestellt ist. Wenn man den Bereich unter der Linie 3P=V^
macht, so ergibt sich, dass V^ = V, gemäss Fig. 2a gemacht
werden kann. Aus der Darstellung gemäss Fig. 2b kann entnommen werden, dass der Potentialwert 28 des elektrischen
Feldes,bei welchem der Lawinendurchbruch erfolgt, noch nicht erreicht ist. Vielmehr erreicht der Verarmungsbereich die
Grenzschicht J^a' bevor sich das elektrische Potential
dem Wert für den Lawinendurchbruch nähert. Wenn der Verarmungsbereich die Grenzschicht J^ bei einem elektrischen
Feld £ in der dargestellten Richtung erreicht, werden Elektronen aus dieser Grenzschicht in Richtung des Pfeiles
29 beschleunigt und verursachen einen wesentlichen Stromfluss, der als Punch-Through-Durchbruch bekannt ist. Bei
der vorliegenden Erfindung wird dieser Stromfluss über den gesamten Emitterbereich des Transistors verteilt, sodass
der Transistor nicht aufgrund einer thermischen Belastung zerstört wird. Das bedeutet, dass mit der Vergrösserung der
Sperrvorspannung am Transistor der Punch-Through-Durchbruch
- 10 - vor
2Ü9Ö34/0823
M M266P-8O6
vor dem Lawinendurchbruch auftreten kann. Da der Punch-Through-Durchbruch
ein sich selbst begrenzender Durch- schlag ist, kann sich ein Lawinendurchbruch nicht mehr
einstellen, sobald ein Punch-Through-Durchbruch erfolgte. Aus dem vorstehenden ergibt sich, dass mit derselben
Sperrvorspannung im einen Fall ein Lawinendurchbruch und im anderen Fall ein Punch-Through-Durchbruch erzielbar
ist. Aus Fig. 2b ist ferner zu entnehmen, dass die P -Dotierung des Basisbereiches dafür ausschlaggebend
ist, dass der Punch-Through-Durchbruch vor dem Lawinendurchbruch auftritt.
Gemäss Fig. 2c sind die Dotierungskonzentrationen in
den Bereichen 26, 12 und 13 entsprechend der Konzentrationen gemäss Fig. 2b beibehalten, jedoch wurde der Abstand zwischen
den Grenzschichten J-, und J^ verringert. Eine Vergrösserung
der Sperrvorspannung von der gestrichelten Linie 32 bis zur gestrichelten Linie 33 bewirkt keinen Durchbruch. Wenn
jedoch die Spannung V3 über das Niveau hinaus vergrössert
wird, das ein Positivwerden des elektrischen Feldes an der Grenzschicht J~ bewirkt, erfolgt der Punch-Through-Durchbruch.
Somit tritt ein Punch-Through-Durchbruch gemäss Fig.2c bei einer geringeren Spannung als der für den Lawinendurchbruch
verantwortlichen Spannung auf, d.h., dass ein Transistor nunmehr mit einer Punch-Through-Durchbruchsspannung
hergestellt werden kann, die wesentlich kleiner als die Lawinendurchbruchsspannung ist, womit die Verlustleistung
beim Durchschlag auf ein Minimum verringerbar ist.
Aus dem Vergleich der Fig. 2c mit den Fig. 2a und 2b ergibt sich die Möglichkeit der Verringerung der Spannung für den
Punch-Through-Durchbruch bei einem Transistor, indem sowohl der aktive Verarmungsbereich in seiner Breite bzw. Dicke,
als auch die Basis-Störstellenkonzentration verringert wird.
- 11 - Diese
20S3o470823
Aft M266P-8O6
Diese Spannung kann jedoch, wie aus Fig. 2d hervorgeht, noch weiter verkleinert werden. In dieser Darstellung sind
die Teile links der Grenzschicht Jj- gleich denjenigen,
die den Bedingungen gemäss Fig. 2b entsprechen. Der Bereich
26 wurde jedoch stark dotiert, wodurch sich eine stark abfallende Linie 35 für das elektrische Feld ergibt. Da
die der Spannung V^ entsprechende Fläche kleiner als die
Fläche unter der Linie 31' gemäss Fig. 2b ist, kann die Spannung, die zur Erzielung eines Punch-Through-Durchbruches
notwendig ist, durch einen höher dotierten Kollektorbereich kleiner gemacht werden.
Manchmal ist jedoch ein höher dotierter Kollektorbereich unerwünscht. Um daher dieselbe Verringerung der Punch-Through-Durchbruchspannung
zu erzielen, wird eine lokal begrenzte, vergrabene Schicht am Kollektor-Basisübergang
vorgesehen. Diese vergrabene Schichthat keinen Einfluss auf den normalen Betrieb eines Transistors, jedoch kann
sie die Punch-Through-Durchbruchspannung wesentlich verringern. Da der Punch-Through-Durchbruch den Transistor
nicht beschädigt, ist es häufig wünschenswert, Transistoren mit sehr, sehr niedrigen Punch-Through-Durchbruchspannungen
vorzusehen, um den Transistor vor übermässig hohen Sperrvorspannungen
zu schützen. Die Verwendung einer begrabenen Schicht für diesen Zweck wird in Verbindung uit Fig. 6
nachfolgend näher erläutert.
Die Dotierungskonzentrationen für einen Siliciumtransistor, bei welchem der Punch-Through-Durchbruch vor dem Lawinendurchbruch
erfolgt, ergeben sich unter Bezugnahme auf Fig. 1 aus nachfolgender Tabelle:
Kollektor: 1018 Atome/cm3 (5,um dick)
15 3
Basis: 10 Atome/cm (8yum dick unter dem Emitter)
Basis: 10 Atome/cm (8yum dick unter dem Emitter)
20 λ '
Emitter: 10 Atome/cm (5,um dick)
- 12 - Diese
20SfO4/0823
M266P-8O6
Diese Dotierungskonzentrationen sind jedoch wegen der Dotierungsprofile und der Tatsache, dass geradlinige
Verteilungen nicht möglich sind, nur qualitativ. Eine allgemeinere Beschreibung der Dotierungskonzentrationen
ergibt sich aus dem "·"-Produkt, aus der Dicke t des Bereiches und dem durchschnittlichen. Dotierungsniveau N
dieses Bereiches. Diese N«tKonzentrationen für den Basisund
den Emitterbereich ergibt sich für das vorausstehende Beispiel unter der Annahme eines stark dotierten
Kollektorbereiches, sodass die Ausbreitung des Verarmungs bereiches in den Kollektor vernachlässigbar ist, aus
folgenden Angaben:
11 2 Basis (Punch-Through-Bereich): <8 χ 10 Atome/cm
Emitter: ^S χ ΙΟ16 Atome/cm2.
Bei einem speziellen Ausführungsbeispiel, bei dem die Punch-Through-Spannung 50 Volt annehmen soll, können
folgende N-t Konzentrationen in dem Punch-Through-Bereich verwendet werden.
TABECIiE
N: ' λ ■
J-C l- e
Dotierungskonzentration Dotierungskonzentraim Punch-Through-Bereich tion des Punch-Through-
Bereiches N-t
6 | 5 | X | io" | AtomeZcm | IO | X | ΙΟ"4 | cm | 6 | X | 1O11ZCm2 |
2, | 5 | X | io" | t | 15 | X | IO"4 | cm | 4 | X | 1O11ZCm2 |
1, | X | io" | β | 20 | X | ΙΟ"4 | cm | 3 | X | 1O11ZCm2 | |
5 | 0 | X | io15 | t | 3,5 | X | ΙΟ"4 | cm | 2 | X | 1012Zcm2 |
1, | X | io15 | 8 | X | ΙΟ'4 | cm | 8 | X | 1O11ZCm2 | ||
Aus diesen Angaben kann man entnehmen, dass sich die Punch-Through-Bedingungen
bei Silicium einstellen, wenn N*t
12 2
<.5 χ 10 AtomeZcm ist. Damit ist der Punch-Through-Durch-
<.5 χ 10 AtomeZcm ist. Damit ist der Punch-Through-Durch-
- 13 - bruch
2098Ö4/0823
M266P-8O6
bruch eine Funktion, sowohl der Basis-Störstellenkonzentration unter dem Emitter, als auch der Dicke des Punch-Through-Bereiches.
Es ist offensichtlich, dass N und t verändert werden können, um bestimmte Aufbauparameter
zu erhalten, wobei jedoch gleichzeitig die Punch-Through-Betriebsweise sichergestellt ist.
Bei dem Aufbau gemäss Fig. 1 besteht jedoch eine wesentliche
Schwierigkeit. Indem durch eine Verringerung der aktiven Breite des Punch-Through-Bereiches, sowie der
Dotierungskonzentration in der Basis, der Punch-Through-Durchbruch vor dem Lawinendurchbruch erzielt wird, kann
sich eine Vergrösserung des ß-Wertes für den Transistor um eine Grössenordnung einstellen. Es sind Anwendungsfälle denkbar, bei denen sich der ß-Wert von 100 auf
2 000 bis 3 000 vergrössert. Da dies für einige Anwendungsfälle unerwünscht ist, wird der aktive Bereich des Transistors
gegen den Punch-Through-Durchbruch geschützt, während ein Punch-Through-Bereich hilfsweise vorgesehen wird. Der
Basisbereich um den Emitter wird höher dotiert, um den ß-Wert des Transistors in der Grössenordnung von 100 festzuhalten.
Ein solcher, höher dotierter Teil des Basisbereiches ist in Fig. 3 mit dem Bezugszeichen 50 angedeutet.
Der in dieser Figur dargestellte Transistor 45 hat einen N-leitenden Kollektorbereich 46, einen P~-Ieitenden Basisbereich 47 und einen N+-leitenden Emitterbereich 48. Der
N+-leitende Emitterbereich ist mit einem P-leitenden
Kontakt- und ß-Einstellbereich umgeben, sodass sich eine Störstellenkonzentration in der Art ergibt, dass die
Gesamtzahl der Störstellenatome pro Flächeneinheit unterhalb des Emitters 48 (d.h. im Bereich 50 und 47) in der
12 2
Grössenordnung von 5 χ 10 cm liegt, um den ß-Wert auf etwa 100 einzustellen. Wenn die Bereiche 47 und 50 unter dem Emitter in der Kombination eine Konzentration von
Grössenordnung von 5 χ 10 cm liegt, um den ß-Wert auf etwa 100 einzustellen. Wenn die Bereiche 47 und 50 unter dem Emitter in der Kombination eine Konzentration von
- 14 - weniger
209UU4/0823
^c M266P-8O6
12 2
weniger als 5 χ 10 Atome/cm aufweisen würden, ergäbe sich ein Punch-Through-Durchbruch vor dem Lawinendurchbruch, jedoch bei einem unerwünscht hohen ß-Wert. Es wird deshalb dafür gesorgt, dass der Punch-Through-Durchbruch in einem Bereich auf der einen Seite des Emitters derart erfolgt, dass der Punch-Through-Strom dann zum hochdotierten Basisbereich und anschliessend zum Emitter geleitet wird. Zu diesem Zweck ist ein Hilfs-Emitterbereich 51 links vom Kontakt- und ß-Einstellbereich vorgesehen, dessen Grenzschicht tiefer als die des Emitterbereiches 48 liegt. Dieser Hilfs-Emitterbereich 51 wird deshalb so tief ausgeführt, um den Punch-Through-Durchbruch am Hilfs-Emitterbereich 51 zu garantieren. Mit anderen fiorten heisst das,,dass der Wert t für die Breite des Punch-Through-Bereiches unter dem Hilfs-Emitterbereich klein gemacht wird, damit das Produkt N«t den Punch-Through-Durchbruch im Bereich dieses Hilfsemitters sicherstellt, unabhängig von den übrigen Transistorparametern. Bei diesem Aufbau werden jedoch zwei Diffusionsschritte für die Herstellung des Emitters erforderlich.
weniger als 5 χ 10 Atome/cm aufweisen würden, ergäbe sich ein Punch-Through-Durchbruch vor dem Lawinendurchbruch, jedoch bei einem unerwünscht hohen ß-Wert. Es wird deshalb dafür gesorgt, dass der Punch-Through-Durchbruch in einem Bereich auf der einen Seite des Emitters derart erfolgt, dass der Punch-Through-Strom dann zum hochdotierten Basisbereich und anschliessend zum Emitter geleitet wird. Zu diesem Zweck ist ein Hilfs-Emitterbereich 51 links vom Kontakt- und ß-Einstellbereich vorgesehen, dessen Grenzschicht tiefer als die des Emitterbereiches 48 liegt. Dieser Hilfs-Emitterbereich 51 wird deshalb so tief ausgeführt, um den Punch-Through-Durchbruch am Hilfs-Emitterbereich 51 zu garantieren. Mit anderen fiorten heisst das,,dass der Wert t für die Breite des Punch-Through-Bereiches unter dem Hilfs-Emitterbereich klein gemacht wird, damit das Produkt N«t den Punch-Through-Durchbruch im Bereich dieses Hilfsemitters sicherstellt, unabhängig von den übrigen Transistorparametern. Bei diesem Aufbau werden jedoch zwei Diffusionsschritte für die Herstellung des Emitters erforderlich.
Es ist jedoch auch möglich, die beiden Emitter gleichzeitig auszubilden und trotzdem zu erreichen, dass
erstens der Punch-Through-Durchbruch beim Hilfs-Emitterbereich 51 erfolgt und zweitens das Produkt N«t unterhalb
des Emitters 48 gross genug ist, um den gewünschten ß-Wert für den Transistor zu gewährleisten. Wenn der
Basisbereich unter dem Hilfsemitter 51 und dem Emitter
12 2 eine Konzentration von <5 χ 10 Atome/cm aufweist und die Konzentration im Kontakt- und ß-Einstellbereich
unterhalb des Emitters 48 mit einem Wert von etwa 10 Atome/cm^ angenommen wird, dann ergeben sich zwei wesentliche Eigenschaften.
Erstens erfolgt der Punch-Through-Durchbruch am Hilfs-Emitterbereich 51 und zweitens stellt sich für die
- 15 - Störstellenkonzentration
209 ■> C A/0823
M266P-8O6
Störstellenkonzentration im Bereich unter dem Emitter 48
eine integrierte mittlere Konzentration aus den Bereichen
12 2 47 und 50 ein, die als >5 χ 10 Atome/cm eingestellt
werden kann. Somit ist die Konzentration in dem Bereich unter dem Emitter 48, d.h. zwischen der Grenzschicht
J1 bis J, um einen ausreichend grossen Betrag grosser
12 2
als 5 χ 10 Atome/cm , um den ß-Wert begrentt zu halten. Damit lässt sich mit Hilfe einer einzigen Emitterdiffusion ein Transistor schaffender bei einem annehmbaren ß-Wert arbeitet und gleichzeitig einen Punch-Through-Bereich liefert,der nicht mit der Funktion des Transistors in Wechselwirkung tritt.
als 5 χ 10 Atome/cm , um den ß-Wert begrentt zu halten. Damit lässt sich mit Hilfe einer einzigen Emitterdiffusion ein Transistor schaffender bei einem annehmbaren ß-Wert arbeitet und gleichzeitig einen Punch-Through-Bereich liefert,der nicht mit der Funktion des Transistors in Wechselwirkung tritt.
Der Kontakt- und Einstellbereich 50 ist einerseits ein Teil der Basis des Transistors und dient andererseits der
Kontaktverbindung zum Basisbereich 47. Bei dem dargestellten Aufbau liegt der Punch-Through-Bereich auf der einen Seite
des Transistors, und zwar unter dem Hilfsemitterbereich 51 zwischen der Grenzschicht J-, und dem hilfsweisen Emitter-Basisübergang
J3. Wie durch die gestrichelte Linie I^ dargestellt,
verläuft der Punch-Through-Strom über den Hilfs-Emitterbereich
51, den Basiskontakt 52, den Kontakt- und ß-Einstellbereich 50, wo er sich beim Übergang in den Emitterbereich
48 über die gesamte Grenzschicht verteilt. Wie in der Darstellung gemäss Fig. 1 ist der Emitter 48 über einen
Kontakt 53 mit Masse verbunden. Durch diesen Aufbau wird erreicht, dass der Punch-Through-Bereich die Gesamtfunktion
des Transistors nicht durch ein Vergrössern des ß-Wertes beeinträchtigt. Die Verlustleistung wird über den gesamten
Emitterbereich 48 verteilt, da der Hilfs-Emitterbereich
51 mit der Basis kurz geschlossen ist.
Es sind auch Fälle möglich, bei denen der Bereich 50 weg-
- 16 - gelassen
209834/0823
Μ266Ρ-8Ο6
gelassen und der Hilfs-Emitterbereich direkt mit
der P~-leitenden Basis verbunden werden kann. Bei diesem Aufbau ergibt sich ein Vorteil gegenüber dem Aufbau
gemäss der Fig. 1, da der Transistor mit einem ausreichend
grossen Abstand zwischen den Grenzschichten J1 und J2
hergestellt werden kann, um hohe ß-Werte auszuschliessen und gleichzeitig einen Punch-Through-Durchbruch sicherzustellen.
Der Punch-Through-Strom fliesst in diesem Fall am Hilfsemitter hoch über die Basis neben dem regulären
Emitter und von diesem aus ab.
Es ist selbstverständlich, dass der Leitfähigkeitsaufbau gemäss den Fig. 1 und 3, sowie gemäss den nachfolgend
beschriebenen Fig. 4, 5 und 6 auch umgekehrt werden kann, um sowohl NPN als auch PNP Transistoren vorzusehen.
Die ungefähren Störstellenkonzentrationen der Transistoren gemäss den Fig. 1, 3, 4 und 5 sind wie.folgt:
Kollektor-Störstellenkonzentration etwa 10 bis 10 Atome/cm*
12 2 Basis-Störstellenkonzentration<10 Atome/cm ;
15 2 Emitter-Störstellenkonzentration>10 Atome/cm ;
Hilfsemitter-Störstellenkonzentration, soweit anwendbar,
>1015 Atome/cm2;
Störstellenkonzentration des Kontakt- und ß-Einstellbereichs
13 2 unter dem Emitter, soweit anwendbar, etwa 10 Atome/cm .
In Fig. 4 ist eine weitere. Ausführungsform der Erfindung dargestellt, bei der der Punch-Through-Bereich im Zentrum
des Emitters eines Transistors angeordnet ist, wobei trotzdem ein kontrollierbarer ß-Wert beizubehalten ist.
Dieser Transistor umfasst einen N-leitenden Kollekte /bereich
55, einen P -leitenden Basisbereich 56 und einen N -leitenden Emitterbereich 57. Dieser Emitterbereich wird, mit Ausnahme
eines zentralen Bereiches 60, von einem P-leitenden Kontakt-
und ß-Einstellbereich 58 umgeben. Der Bereich 58 ist kreisförmig mit einer Öffnung 59 in der Mitte ausgebildet.
Die Nachbarschaft des zentralen
- 17 - Bereiches
209ÜÜ4/0823
M266P-8O6
Bereiches 60 des Emitters zur Grenzschicht J, des Transistors in Verbindung mit der niedrigen Störstellenkonzentration
in der Basis bewirkt, dass der Punch-Through-Durchbruch vor dem Lawinendurchbruch auftritt. Dieser Durchbruch
erfolgt durch die Öffnung 59 und führt den Basisstrom über den Emitterbereich 57 derart, dass die während des
Durchbruchs auftretende Verlustleistung wiederum über den gesamten Emitter verteilt wird. Eine weitere Ausgestaltung
der Erfindung ist in Fig. 5 dargestellt, bei der eine tiefe N+-leitende Diffusion durch den P-leitenden Bereich
im Zentrumsbereich 61 des Emitters ausgeführt ist. Damit erfolgt der Punch-Through-Durchbruch ebenfalls im Zentrum
des Emitters. Die aktive Punch-Through-Breite wirdbei diesem Fall auf den tiefdiffundierten Bereich 61 derart
reduziert, dass der P"-leitende Basisbereich nicht so leicht dotiert sein muss. Bei den mit einem Pluszeichen
gekennzeichneten Störstellenkonzentrationen liegen diese
18 20 3 in einem Bereich von etwa 10 bis 10 Atome/cm , wogegen beim Bezeichnen der Leitfähigkeitssymbole mit einem Minuszeichen
die dazugehörigen Konzentrationen etwa in einem Bereich von 10 bis 10 Atome/cm liegen. Die neutralen
Leitfähigkeitssymbole kennzeichnen Störstellenkonzentrationen in einem Bereich von etwa 10 bis 10 Atome/cm .
Bei einer weiteren, in Fig. 6 dargestellten Ausführungsform der Erfindung ist der für den Punch-Through-Durchbruch
verantwortliche Verarmungsbereich auf nur einen Teil des Emitters durch eine vergrabene Schicht 70 begrenzt.
Der übrige Aufbau des Transistors entspricht in etwa der Ausführungsform gemäss Fig. 1. Die vergrabene Schicht
bewirkt, dass die Punch-Through-Durchbruchspannung für einen Transistor entsprechend dem Aufbau gemäss Fig. 1
noch kleiner ist. Dies lässt sich an Hand der Fig. 2b erläutern und ist durch die steiler abfallende Linie
aufgrund der vergrabenen Schicht 70 bedingt, wobei diese
- 18 - vergrabene
2 ü V fi ;i ·'■ / U ü 2 3
M266P-8O6
vergrabene Schicht eine Störstellenkonzentration von etwa 10 Atome/cm für einen entsprechenden beispielsweisen
Halbleiteraufbau hat. Der Flächenbereich unterhalb der Linie 35 ist beträchtlich kleiner als der Flächenbereich
unter der Linie 31' gemäss Fig. 2b. Aufgrund dieses kleineren Flächenbereiches unter der Linie 35 ist auch
die notwendige Spannung,um einen Punch-Through-Durchbruch auszulösen, entsprechend kleiner. Der durch die vergrabene
Schicht bewirkte Schutz ermöglicht die Produktion eines Transistors, der nicht so gross wie diejenigen Transistoren
sein muss, die nicht mit dem Gegenstand der Erfindung versehen sind. Damit kann für einen gegebenen Anwendungsfall ein Transistor mit einer verhältnismässig niedrigen
Leistung anstelle eines solchen mit einer verhältnismässig hohen Leistung verwendet werden, wenn der Punch-Through-Mechanismus
gemäss der Erfindung Verwendung findet. Durch das Vorsehen einer vergrabenen Schicht können leicht dotierte
Kollektorbereiche Verwendung finden, wodurch der Kollektor eine sehr hohe Dotierung im Punch-Through-Bereich erfährt.
Diese Massnahme der vergrabenen Schicht kann in Verbindung mit den Massnahmen Verwendung finden, wie sie anhand der
Fig. 1, 3, 4 und 5 beschrieben wurde. Vorausstehend wurden ein Verfahren und Ausführungsformen für die Herstellung
von Transistoren beschrieben, mit denen es möglich ist einen Punch-Through-Durchbruch vor einem Lawinendurchbruch
zu erzielen. Dies erreicht man durch ein Verändern der elektrischen Charakteristiken des aktiven Bereiches bei
konventionell aufgebauten Transistoren, oder indem Hilfs-Punch-Through-Bereich
geschaffen werden, die die erfo^rderliehe
N χ t Charakteristik aufweisen. Mit einem den ß-Wert kontrollierenden Halbleiteraufbau ist es ferner möglich, den Punch-Through-Durchbruch
beizubehalten, wobei gleichzeitig der ß-Wert des Transistors niedrig gehalten werden kann.
Durch das Bewirken des Punch-Through-Durchbruchs unter Ausschluss
- 19 - des
2 0 S }» h /: / 0 8 2 3
#0 M266P-8O6
des Lawinendurchbruchs lässt sich eine erhebliche Verbesserung der Transistoren gegen zu grosse Sperrspannungen
schaffen. Dies wird durch die Verteilung des Punch-Through-Durchbruchstromes
über einen grossen Flächenbereich erzielt, sodass keine oder nur sehr geringe strukturelle
Schäden auftreten können. Durch die besondere Ausgestaltung der Transistoren kann in vorteilhafter Weise der Punch-Through-Durchbruch
entweder von dem aktiven Bereich entfernt, oder auf einen so kleinen Bereich beschränkt werden, dass
keine Wechselwirkung mit dem normalen Betrieb des Transistors auftritt. Es ergibt sich somit, dass die Verstärkung und
das Durchschlagverhalten eines Transistors getrennt beeinflusst werden können.
- 20 -■ Patentansprüche
2 0 ί ■ ii f>
4 / U 8 2 3
Claims (12)
- M266P-8O6PatentansprücheHalbleiteranordnung mit einem Transistoraufbau, bei dem der Kollektorbareich vorzugsweise vom Halbleiterkörper und der Basis- sowie Emitterbereich durch Diffusionsbereiche im Kollektorbereich gebildet werden, wobei zwischen dem Emitter- und Kollektorbereich eine Sperrvorspannung wirksam ist, dadurch gekennze ichnet, dass zur Sicherstellung eines, auf der Sperrschicht-Atmung beruhenden Punch-Through-Durchbruchs, vor dem Auftreten eines Lawinendurchbruchs in irgendeinem Teil des Halbleiterkörpers einerseits, der Abstand zwischen dem Emitter- Basisübergang und dem Kollektor-Basisübergang soweit verkleinert und/oder andererseits die Störstellenkonzentration des Basisbereichs zwischen dem Emitter-Basisübergang und dem Kollektor-Basisübergang soweit verringert ist, dass der Punch-Through-Durchbruch vor dem Lawinendurchbruch erfolgt.
- 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Störstellenkon-1 τzentration im Basisbereich kleiner als 5 χ 102
Atome/cm für einen Siliciumtransistor ist. - 3. Halbleiteranordnung nach Anspruch 1, dadurch g e kennz eichnet, dass die Störstellen-20 9 8 84/0823O* M266P-8O6konzentration N des Basisbereiches des Transistors derart verkleinert und der Abstand t zwischen dem Emitter-Basisübergang und dem Kollektor-Basisübergang derart verringert ist, dass das Produkt N χ t einen Wert annimmt, der kleiner als diejenige Zahl ist, unterhalb welcher ein Punch-Through-Durchbruch sichergestellt ist.
- 4. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, dass der Transistor aus- Silicium besteht und dass die Zahl für den Punch-Through-Druchbruch einer Störstellenkonzentration12 2
von 5 χ 10 Atome/cm entspricht. - 5. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, dass ein als Teil des Basisbereichs wirkender Zwischenbereich zwischen dem Emitterbereich und dem Basisbereich des Transistors angeordnet ist, der die gleiche Leitfähigkeit wie der Basisbereich und eine höhere Störstellenkonzentration als dieser aufweist,und dass dieser Zwischenbereich die Einstellung des Beta-Wertes (ß) zulässt, wenn die Störstellenkonzentration im Basisbereich verkleinert ist.
- 6. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet, dass die mittlere Störstellenkonzentration des Zwischenbereiches unterhalb dem Emitterbereich und des Teils des Basisbereiches zwischen dem Emitterbereich und dem Kollektorbereich des Transistors in der Grössenordnung von etwa5 χ 1012 Atome/cm2 liegt.
- 7. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet, dass der Zwischenbereich, den Emitterbereich vollständig umgibt, und dass2 ü 9 ti U h ; 0 ü 2 3M266P-8O6ferner ein Hilfs-Emitterbereich in den Basisbereich eindiffundiert und mit dem Zwischenbereich elektrisch kurzgeschlossen ist, dass der Basisbereich unter dem Hilfs-Emitterbereich eine solche Dotierungskonzentration und eine solche Dicke zwischen dem Boden des Hilfs-Emitterbereichs und dem KolÜctor-Basisübergang aufweist, dass in diesem Teil des Basisbereiches zwischen dem Kollektor-Basisübergang und dem Hilfs-Emitter-Basisübergang der Punch-Through-Durchbruch auftritt, wobei der Punch-Through-Strom über den Hilfs-Emitterbereich, den Zwischenbereich und den Emitterbereich des Transistors geführt wird.
- 8. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet, dass der Zwischenbereich den Eraitterbereich des Transistors bis auf einen bestimmten, begrenzten Bereich allseitig umgibt, wodurch ein begrenzter Teil des Emitter-Basisübergangs freiliegt, durch welchen der Punch-Through-Strom fliesst und auf den Bereich in der unmittelbaren Umgebung des freiliegenden Teils des Emitter-Basisübergangs begrenzt ist.
- 9. Halbleiteranordnung nach Anspruch 8, dadurch, gekennzeichnet, dass durch den bestimmten, begrenzten Bereich des Emitterbereiches sich ein Diffusionsbereich erstreckt, der in einem bestimmten Abstand von dem Kollektor-Basisübergang endet, und dass der Diffusionsbereich von derselben Leitfähigkeit wie der Emitterbereich ist, wobei durch den bestimmten Abstand ein Punch-Through-Durchbruch vor einem Lawinendurchbruch sichergestellt ist.
- 10. Halbleiteranordnung nach Anspruch 1, dadurch g e -B 23M266P-8O6kennzeichnet, dass der Hilfs-Emitterbereich vom Emitterbereich des Transistors in einem Abstand angeordnet ist und sich weiter in den Basisbereich des Transistors als der eigentliche Emitterbereich erstreckt, dass der Hilfs-Emitterbereich mit dem Basisbereich derart kurzgeschlossen ist, dass jeglicher Punch-Through-Strom über den Hilfs-Emitterbereich zum Basisbereich und dann zum eigentlichen Emitterbereich fliesst, dass die Entfernung t zwischen der Unterseite des Hilfs-Emitterbereiches und dem Kollektor-Basisübergang multipliziert mit der Störstellenkonzentration N des Basisbereiches unter dem Hilfsemitterbereich einen solchen Wert annimmt, bei dem der Punch-Through-Durchbruch am Hilfs-Emitterbereich vor dem einen Punch-Through-Durchbruch am eigentlichen Emitterbereich oder einem Lawinendurchbruch in irgendeinem Teil des Halbleiterkörpers erfolgt.
- 11. Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet, dass der Transistor aus Silicium besteht, und dass das Produkt aus dem Abstand t und der Störstellenkonzentration N kleiner als 5 χ 1012 Atome/cm2 ist.
- 12. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass am Kollektor-Basisübergang eine vergrabene Schicht vorgesehen ist, die die gleiche Leitfähigkeit und eine höhere Störstellenkonzentration wie der Kollektorbereich aufweist, sodass der Punch-Through-Durchbruch in einem Bereich unmittelbar über der vergrabenen Schicht erfolgt.13. Halbleiteranordnung nach Anspruch 7, dadurch g e k e η η -2 0 S 0 ii Λ / 0 8 2 325 M266P-8O6ζ e i chnet, dass der eigentliche Emitterbereich und der Hilfs-Emitterbereich in einem Herstellungsschritt bis auf gleiche Tiefe diffundiert ist, dass die Störstellenkonzentration im Basisbereich unterhalb des Hilfs-Emitterbereiches einen Wert annimmt, bei dem der Punch-Through-Durchbruch beim Hilfs-Emitterbereich erfolgt, dass die mittlere Störstellenkonzentration des Zwischenbereiches und des Basisbereiches unter dem eigentlichen Emitterbereich eine Störstellenkonzentration aufweist, die einen Punch-Through-Durchbruch in diesem Bereich ausschliesst und die Stromverstärkung des Transistors auf einem gewünschten, einstellbaren Niveau hält.14. Halbleiteranordnung nach Anspruch 13, dadurch gekennzeichnet, dass die Halbleiteranordnung aus Silicium besteht, wobei die Störstellenkonzentration zwischen dem Hilfs-Emitterbereich und dem Kollektor-12 2 bereich kleiner als 5 χ 10 Atome/cm und die mittlere Störstellenkonzentration zwischen dem eigentlichen Emitterbereich und dem Kollektorbereich12 2 grosser als etwa 5 χ 10 Atome/cm- ist.2üatUU/0823
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15042471A | 1971-06-07 | 1971-06-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2227697A1 true DE2227697A1 (de) | 1973-01-25 |
Family
ID=22534463
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2227697A Withdrawn DE2227697A1 (de) | 1971-06-07 | 1972-06-07 | Halbleiteranordnung mit einem transistoraufbau |
DE19727221345U Expired DE7221345U (de) | 1971-06-07 | 1972-06-07 | Halbleiteranordnung mit einem transistoraufbau |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19727221345U Expired DE7221345U (de) | 1971-06-07 | 1972-06-07 | Halbleiteranordnung mit einem transistoraufbau |
Country Status (4)
Country | Link |
---|---|
US (1) | US3758831A (de) |
JP (1) | JPS547195B1 (de) |
DE (2) | DE2227697A1 (de) |
NL (1) | NL7207254A (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2211116A1 (de) * | 1972-03-08 | 1973-09-13 | Semikron Gleichrichterbau | Steuerbares halbleiterbauelement mit vier schichten abwechselnd entgegengesetzten leitfaehigkeitstyps |
US3911461A (en) * | 1974-11-07 | 1975-10-07 | Motorola Inc | Semiconductor device with improved reverse transient capability |
US4017882A (en) * | 1975-12-15 | 1977-04-12 | Rca Corporation | Transistor having integrated protection |
US4125933A (en) * | 1976-07-08 | 1978-11-21 | Burroughs Corporation | IGFET Integrated circuit memory cell |
US4476479A (en) * | 1980-03-31 | 1984-10-09 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device with operating voltage coupling region |
JPS56152261A (en) * | 1980-04-28 | 1981-11-25 | Toshiba Corp | I2l element withstanding high surge |
US4652895A (en) * | 1982-08-09 | 1987-03-24 | Harris Corporation | Zener structures with connections to buried layer |
JPS60117765A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
GB2204445B (en) * | 1987-03-06 | 1991-04-24 | Texas Instruments Ltd | Semiconductor switch |
US5929503A (en) * | 1992-01-16 | 1999-07-27 | Harris Corporation | Punch-through diodes and applications |
US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
US8541787B2 (en) * | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
US9478537B2 (en) * | 2009-07-15 | 2016-10-25 | Cree, Inc. | High-gain wide bandgap darlington transistors and related methods of fabrication |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1250561B (de) * | 1957-07-23 | 1968-04-04 | Siemens Aktiengesellschaft, 1000 Berlin und 8000 München, 8520 Erlangen | Leistungstransistor mit einkristallinem Halbleitergrundkörper |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2843515A (en) * | 1955-08-30 | 1958-07-15 | Raytheon Mfg Co | Semiconductive devices |
US3233125A (en) * | 1963-01-08 | 1966-02-01 | Trw Semiconductors Inc | Transistor technology |
US3325705A (en) * | 1964-03-26 | 1967-06-13 | Motorola Inc | Unijunction transistor |
US3484309A (en) * | 1964-11-09 | 1969-12-16 | Solitron Devices | Semiconductor device with a portion having a varying lateral resistivity |
GB1099049A (en) * | 1965-12-28 | 1968-01-10 | Telefunken Patent | A method of manufacturing transistors |
DE1564863C2 (de) * | 1966-06-28 | 1983-04-28 | Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm | Planartransistor mit einer Emitter-, einer Basis- und einer Kollektorzone |
US3483446A (en) * | 1967-06-15 | 1969-12-09 | Westinghouse Electric Corp | Semiconductor integrated circuit including a bidirectional transistor and method of making the same |
US3571630A (en) * | 1968-11-04 | 1971-03-23 | Nat Semiconductor Corp | Two-terminal monolithic voltage regulator and reach-through transistor |
-
1971
- 1971-06-07 US US00150424A patent/US3758831A/en not_active Expired - Lifetime
-
1972
- 1972-05-29 NL NL7207254A patent/NL7207254A/xx unknown
- 1972-05-30 JP JP5304772A patent/JPS547195B1/ja active Pending
- 1972-06-07 DE DE2227697A patent/DE2227697A1/de not_active Withdrawn
- 1972-06-07 DE DE19727221345U patent/DE7221345U/de not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1250561B (de) * | 1957-07-23 | 1968-04-04 | Siemens Aktiengesellschaft, 1000 Berlin und 8000 München, 8520 Erlangen | Leistungstransistor mit einkristallinem Halbleitergrundkörper |
Non-Patent Citations (1)
Title |
---|
E.Spenke, Elektronische Halbleiter, 2.Aufl., 1965, Berlin, S. 229,200-201,154-155, 151 * |
Also Published As
Publication number | Publication date |
---|---|
JPS547195B1 (de) | 1979-04-04 |
US3758831A (en) | 1973-09-11 |
DE7221345U (de) | 1973-02-22 |
NL7207254A (de) | 1972-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007057728B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kurzschlusstruktur | |
DE3145592C2 (de) | ||
DE3633161C2 (de) | ||
DE4209148C2 (de) | Sperrschichtgesteuerte Halbleitervorrichtung mit Überlastschutz (latchup) | |
DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
DE3135269A1 (de) | Halbleiteranordnung mit herabgesetzter oberflaechenfeldstaerke | |
DE3941312A1 (de) | Bipolartransistor mit isoliertem gate und verfahren zu seiner herstellung | |
DE10226908B4 (de) | Isolierschicht-Bipolartransistor | |
DE2227697A1 (de) | Halbleiteranordnung mit einem transistoraufbau | |
DE3027599C2 (de) | ||
DE1228343B (de) | Steuerbare Halbleiterdiode mit stellenweise negativer Strom-Spannungs-Kennlinie | |
EP0700095B1 (de) | Abschaltbarer Thyristor für hohe Blockierspannungen und kleiner Bauelementdicke | |
EP1216488B1 (de) | Thyristor mit spannungsstossbelastbarkeit in der freiwerdezeit | |
CH695033A5 (de) | Diode. | |
DE2418560A1 (de) | Halbleitervorrichtung | |
DE2438894C3 (de) | Thyristor mit Kurzschlußemitter | |
DE7312557U (de) | Hochspannungs-halbleiteranordnung | |
DE1464971A1 (de) | Halbleiterschalter | |
DE2830735C2 (de) | Thyristortriode mit integriertem Hilfsthyristor und Verfahren zu ihrer Herstellung | |
DE2909795A1 (de) | Halbleiter-schaltvorrichtung | |
DE3104743A1 (de) | Halbleiter-schaltvorrichtung | |
DE102008054094B4 (de) | Halbleiterbauelement mit einer integrierten Widerstandsstruktur | |
DE4002653C2 (de) | ||
DE1960424C3 (de) | Thyristor mit mindestens vier Zonen abwechselnd entgegengesetzten Leitungstyps und Verfahren zu dessen Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8139 | Disposal/non-payment of the annual fee |