DE2221413A1 - TRI-STABLE FLIP-FLOP ARRANGEMENT - Google Patents
TRI-STABLE FLIP-FLOP ARRANGEMENTInfo
- Publication number
- DE2221413A1 DE2221413A1 DE19722221413 DE2221413A DE2221413A1 DE 2221413 A1 DE2221413 A1 DE 2221413A1 DE 19722221413 DE19722221413 DE 19722221413 DE 2221413 A DE2221413 A DE 2221413A DE 2221413 A1 DE2221413 A1 DE 2221413A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- flip
- arrangement
- volts
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/29—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator multistable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/002—Pulse counters comprising counting chains; Frequency dividers comprising counting chains using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Description
jid0 Jean-Maxie Pilatojid0 Jean-Maxie Pilato
Villa Löügarigou, Balaruc-les-Bains,Villa Löügarigou, Balaruc-les-Bains,
Heraalt 3k$ FrankrsichTri-stabileHeraalt 3k $ FrankrsichTri-stable
Die Erfindung betrifft eine elektronische ScliaItanordnung io der Form eines Flip-Flops oder Kippschaltung mit drei Gleiehgewiehtszustaenden. The invention relates to an electronic slider assembly io the Form of a flip-flop or toggle switch with three equilibrium states.
Dass eine Zaehlung auf der Basis 3 gegenueber der Basis 2 Vorteile bringt, ist in der Realisierung von Rechenmaschinen fuer die Langstreckenuebertragung von Informationen bekannt. . Basis 3 verlangt weniger Leitungen, als-Basis 2»That a count on base 3 versus base 2 Bringing advantages is known in the implementation of calculating machines for long-distance transmission of information. . Base 3 requires fewer lines than base 2 »
Ueberdies kann die gleiche Anzahl von Komponenten eine groessere Zahl von Informationen behandeln, sofern diese Informationen in zahlenmaessiger Form auf der Basis 3 gegeben sind.In addition, the same number of components can be a Handle a larger number of items of information, provided that this information is given in numerical form on the basis of 3 are.
Gegenstand der Erfindung ist ein Flip-Flop oder Kippschaltung mit drei Gleichgewichtszustaenden von einfacher und oekonomischer Ausfuehrung. Ein weiterer Gegenstand der Erfindung liegt in den praktischen Anwendungen dieses Flip-Flops insbesondere als Pulszaehler und Schieberegister.The invention relates to a flip-flop or trigger circuit with three states of equilibrium of simple and economic execution. Another object of the invention lies in the practical applications of this flip-flop especially as a pulse counter and shift register.
Der Flip-Flop gemaess der Erfindung besteht im wesentlichen aus drei transistoren gleichen Leitungstyps mit Kupplungsmitteln zwischen den Kollektoren jedes dieser Transistoren, und der Basis jedes der beiden anderen Transistoren und Polarisierungsmittel fuer die Transistorelektrodec dieser Änprdaung, wobei Kupplungsund Polarisierungsmittel derart beschaffen sind, dass sobald irgend einer dieser drei Transistoren sich in einem gegebenen, von bestimmten Zustand der Leitfaehigkeit befinden, vorzugsweise in einem Saettigungszustand, dann sind die beideß anderen Transistoren im entgegengesetzten Zustand der Leitfaehigkeit,The flip-flop according to the invention consists essentially of three transistors of the same conductivity type with coupling means between the collectors of each of these transistors, and the base of each of the other two transistors and polarization means for the transistor electrode dec of this Änprdaung, coupling and polarization means are such that as soon as any one of these three transistors are in a given, of a certain state of conductivity, preferably in a saturated state, then the two other transistors are in the opposite state of conductivity,
30-9816/1U6'30-9816 / 1U6 '
222U13.222U13.
wobei der erstgenannte, gegebene Leitfaehigkeitszustand immer der gleiche ist.whereby the first-mentioned given conductivity state is always the same.
Die Kupplungsmittel bestehen zweckraaessigerweisö aus Widerstaenden.The coupling means expediently consist of resistors.
Andersgeartete Anordnungen sowie Charakteristiken gemaess der Erfindung sind im Detail an Hand von Zeichnungen beschrieben und zwar in der' Form von vorzugsweisen Aus fuehrungsformen der Erfindung.Different arrangements and characteristics according to the invention are shown in detail with reference to drawings described and in the 'form of preferred forms of execution the invention.
Fig. 1 zeigt einen Flip-Flop gemaess der Erfindung, Fig. 2 eine entsprechende Schaltung, Fig. 3 stellt einen Transcoder, dar, mit zwei Eingaengen und einem Ausgang» Und der von einem in Fig. 1 dargestellten Flip-Flop mit dreistufigen Signalen beliefert.wird. Fig.. 4 stellt einen arfindungsgemaessen Pulszaehler dar, der ebenfalls auf Flip-Flop gemaess der Erfindung aufgebaut ist.1 shows a flip-flop according to the invention, FIG. 2 shows a corresponding circuit, FIG. 3 shows one Transcoder, shown, with two inputs and one output »and that of a flip-flop shown in FIG. 1 with three-stage signals. is supplied. Fig. 4 shows an according to the invention Pulse counter, which is also built on a flip-flop according to the invention.
Fig. 5 zeigt Schaltungen, die das Funktionieren des in Fig. 4 dargestellten Saehlers illustrieren.FIG. 5 shows circuits which illustrate the functioning of the saehler shown in FIG.
Fig. 6 zeigt zwei Flip-Flops eines Schieberegisters gemaess der Erfindung mit dem entsprechenden Verbindungsmittel.6 shows two flip-flops of a shift register according to the invention with the corresponding connection means.
Fig. 1 stellt eine vorteilhafte Ausfuehrung der Erfindung dar, in welcher ein Flip-Flop 1 mit drei Gleichgewi chtszustaendea aus drei Transistoren 2,3 und 4 gleichen Konduktivitaetstyps, z.B. NPN, besteht,Fig. 1 shows an advantageous embodiment of the invention represents, in which a flip-flop 1 with three Gleichgewi chtsstaendea of three transistors 2, 3 and 4 are equal Conductivity type, e.g. NPN, exists,
Xn Flip-Flop 1 ist der Kollektor jedes Transistors mit der Basis jedes der beiden anderen Transistoren verbun&an. In Fig.l sieht man z.B. -f dass Kollektor C voß Transistor 2 mit Basis Xn flip-flop 1 is the collector of each transistor connected to the base of each of the other two transistors. In Fig.l one sees for example - f that collector C voss transistor 2 with base
3 0 9.816/1 US3,09816/1 US
3 222H133 222H13
— O —- O -
Β3 von Transistor 3 gekuppelt ist, und zwar mittels Widerstandes 5 parallel zu Kondensator 6. Dabei ist Kollektor C0 auch mit Basis B von Transistor 4 gekuppelt, undΒ3 is coupled to transistor 3, by means of resistor 5 parallel to capacitor 6. Here, collector C 0 is also coupled to base B of transistor 4, and
Λ 4 Λ 4
zwar mittels Widerstandes 7. In aehnlieher V/eise ist Kollektor C3 von Transistor 3 mit Basis B4 von Transistor gekuppelt, und zwar mittels Widerstandes 8 parallel zu Kondensator 9, und mit Basis B3 von Transistor 2 mittels Widerstandes 10.by means of resistor 7. Similarly, collector C 3 of transistor 3 is coupled to base B 4 of transistor, specifically by means of resistor 8 parallel to capacitor 9, and to base B 3 of transistor 2 by means of resistor 10.
Ebenso ist schliesslich Kollektor C von TransistorFinally, the transistor C is also collector C
mit Basis B von Transistor 2 ueber Widerstand 11 parallel zu Kondensator 12, und mit Basis B ueber Widerstand 13 verbunden.with base B of transistor 2 via resistor 11 in parallel to capacitor 12, and with base B via resistor 13 tied together.
Flip-Flop 1 enthaelt auch Polarisierungsmittel fuer Transistorelektroden, Polarisierung der KollektorenFlip-flop 1 also contains polarizing means for transistor electrodes, polarization of the collectors
C0, C und Ca erfolgt, auf der einen Seite, durch eine λ 3 ■*C 0 , C and Ca takes place, on the one hand, by a λ 3 ■ *
(nicht gezeigte) Stromquelle, welche Funkt 14 auf ein gegebenes Potential bringt, und, auf der anderen Seite, durch Widerstaende 15, 16 und 17 gleichen Wertes, die Punkt mit Kollektoren C0, C3, bzw. C verbinden. Die Polari sierung der Ermitter A0, A und A4 erfolgt durch eine (nicht gezeigte) Stromquelle, die Punkt 18 auf ein gegebenes Potential bringt. Punkt 18 ist direkt mit Emittern A0, A„ und A4 verbunden. Die Polarisierung Bo, Bo und B4 erfolgt durch eine (nicht gezeigte) Stromquelle., die Punkt auf ein anderes gegebenes Potential bringt. Punkt 19' ist mit jeder der Basen B0, B3 und B4 ueber Widerstaende 20, 21 bzw.22 gleichen Wertes verbunden.Current source (not shown) which brings point 14 to a given potential and, on the other hand, through resistors 15, 16 and 17 of the same value, which connect point to collectors C 0 , C 3 , and C, respectively. The polarization of the emitters A 0 , A and A 4 is carried out by a current source (not shown) which brings point 18 to a given potential. Point 18 is directly connected to emitters A 0 , A "and A 4 . The polarization Bo, Bo and B 4 is carried out by a current source (not shown), which brings the point to another given potential. Point 19 'is connected to each of the bases B 0 , B 3 and B 4 via resistors 20, 21 and 22 of the same value.
3 0 9-516/117*63 0 9-516 / 117 * 6
222U13222U13
— A - A
Pie Potentialwerte der Punkte 14, 18 und 19 und diePie potential values of points 14, 18 and 19 and the
Widerstandswerte der Kupplungs- und Polarisierungsmittel sind so gewaehlt, dass, sobald irgendeiner der Transistoren gesaettigt ist.(Emitter-Kollektorwiderstand vernachlaessigbar ) dann sind die beiden anderen blockiert (Emitter-Kollektorwiderstand erheblich).Resistance values of the coupling and polarization means are chosen so that as soon as any of the transistors is saturated (emitter-collector resistance can be neglected) then the other two are blocked (emitter-collector resistance considerable).
Diese letztere Anordnung wird am besten an Hand eines numerischen Beispiels erklaert. In diesem Beispiel, ist das Potential von Punkt 14, + 10 Volt. Punkt 18 hat -5,2 Volt und Punkt 19,-15 Volt. Widerstaende 15, 16 und 17 haben den gleichen Wert von 2 Kiloohms.This latter arrangement is best explained using a numerical example. In this example, is the potential of point 14, + 10 volts. Point 18 is -5.2 volts and point 19 is -15 volts. Resistances 15, 16 and 17 have the same value of 2 kiloohms.
Widerstaende, 5, 7, 8, 10, 11 und 13 betragen αede 10 Kiloohms, waehrend Jeder der Widerstaende 20, 21 und 22 5,6 Kiloohms ausmacht.Resistances 5, 7, 8, 10, 11 and 13 are each 10 kiloohms, while each of the resistors 20, 21 and 22 is 5.6 kiloohms.
Anhand dieser numerischen Werte sieht man, dass unter der Annahme, dass Transistor 2 gesaettigt ist, das Potential seines Kollektors C_ ungefaehr -o.^betraegt. Dieses Potential von -5,2 Volt erscheint an Basis B3 von Transistor 3, und zwar ueber den 10 Kiloohm-Widerstand 5, An dieser Basis B3 erscheint auch ueber den 5,6 Kiloohm-Widerstand 21 ein Potential von -15 Volt bzw. ueber die hintereinander geschalteten Widerstaende 13 und 17 vom Werte 10 Kiloohm bzw. 2 Kiloohm, ein Potential von + 10 Volt. Eine einfache Berechnung ergibt, dass mit diesen Potential-Widerstandswerten das Potential der Basis B3 ungefaehr bei -8 Volt liegt. Dieses Potential von -8 Volt ist geringer als das Potential von Emitter E«, dasThese numerical values show that, assuming that transistor 2 is saturated, the potential of its collector C_ is approximately -o. ^. This potential of -5.2 volts appears on base B3 of transistor 3, namely Via the 10 kiloohm resistor 5, B3 appears on this base also a potential of -15 volts via the 5.6 kilohm resistor 21 or via the resistors connected in series 13 and 17 with values of 10 kilo ohms and 2 kilo ohms, respectively, a potential of + 10 volts. A simple calculation shows that with these potential resistance values the potential of the base B3 is approximately -8 volts. This potential of -8 volts is less than the potential of emitter E «, that
3098ie/1Ue3098ie / 1Ue
'- 5 - 222-H13 '- 5 - 222-H13
-5,2" Volt betraegt. Transistor 3 ist daher blockiert.-5.2 "volts. Transistor 3 is therefore blocked.
Ebenso ist, unter der Annahme., dass Transistor 2 noch immer gesaettigt ist, Transistor 4 an seiner Basis B zunaechst ueber den 10 Kiioohm Widerstand 8 mit Kollektor C3 von Transistor 3 verbunden. Kollektor C3 der blockiert ist " hat ein Potential von +10 Volt. Sodann ist Basis B^ mit Kollektor C2 verbunden, der ueber den 10 Kiloohm-Widerstand 7 auf das Potential -5,2V gebracht wird . Drittens und letztens wird die Basis B/, die mit Punkt 19 verbunden ist, ueber den 5,6 Kiloohm-Widerstand 22 auf das Potential -15 Volt gebracht. Basis B4 ist daher wesentlich in derselben Lage wie Basis B3., und die Rechnung ergibt daher fuer ihr Potential ein nur wenig von der Basis B3 abweichendes Resultat. Transistor 4 ist daher blockiert.Likewise, assuming that transistor 2 is still saturated, transistor 4 at its base B is initially connected to collector C 3 of transistor 3 via the 10 Kiioohm resistor 8. Collector C 3, which is blocked, has a potential of +10 volts. Then base B ^ is connected to collector C 2 , which is brought to the potential -5.2V via the 10 kilohm resistor 7. Third and last, the base becomes B /, which is connected to point 19, is brought to the potential -15 volts via the 5.6 kilohm resistor 22. Base B 4 is therefore essentially in the same position as base B 3 , and the calculation therefore gives its potential a result deviating only slightly from base B 3. Transistor 4 is therefore blocked.
Man sieht daher, dass wenn Transistor 2 gesaettigt ist, Transistoren 3 und 4 blockiert sind, und allgemein, wie es sich aus der Sysiaietiie der/ in Fig. 1 dargestellten Schaltung ergibt, falls irgendeiner der drei Transistoren 2 ,3 öder 4 gesaettigt ist, sind die beiden anderen blockiert.It can therefore be seen that when transistor 2 is saturated, transistors 3 and 4 are blocked, and generally, as can be seen from the sysiaietiie of the circuit shown in / in FIG if any of the three transistors 2, 3 or 4 is saturated, the other two are blocked.
Flip -Flop 1 ist daher«ein Flip-Flop mit drei Gleichgewichtszustaenden. Im ersteren Gleichgewichtszustand ist Transistor 2 gesaettigt, und .wohlgemerkt, die beiden anderen Transistoren sind blockiert. Nach Uebereinkommmen gibt man diesem Zustand die Ziffer "0". Im zweiten Zustand ist Transistor 3 gesaettigt. Diesem Zustand gibt man nach üebereinkommen die Ziffer "1". Im dritten Gleichgewichtszu-Flip-flop 1 is therefore “a flip-flop with three states of equilibrium. In the former state of equilibrium, transistor 2 is saturated, and mind you, both of them other transistors are blocked. According to agreement give this state the number "0". In the second state transistor 3 is saturated. According to agreement, this state is given the number "1". In the third equilibrium
309816/1U6309816 / 1U6
222H13222H13
stand ist Transistor 4 gesaettigt, was man wiederum nach Uebereinkommen mit Ziffer "2" bezeichnet.stood, transistor 4 was saturated, which in turn was agreed upon designated by number "2".
Man kann diese Gleichgewichtszustaende auch anders darstellen, indem man die Potentiale der Kollektoren C2, CL und C4 in Betracht zieht. Ist z.B. Transistor 2 gesaettigt, dann ist das Potential seines Kollektors C2 um -5 Volt herum, und die Potentiale der Kollektoren C3 und C. der Transistoren 3 und 4, die blockiert sind, sind beide um +10 Volt herum.These states of equilibrium can also be represented differently by taking into account the potentials of the collectors C 2 , CL and C4. For example, if transistor 2 is saturated, then the potential of its collector C 2 is around -5 volts, and the potentials of the collectors C 3 and C. of transistors 3 and 4, which are blocked, are both around +10 volts.
In anderen Worten, man kann die Ausgangsleitungen 23,In other words, the output lines 23,
24 bzw. 25 mit den Kollektoren C2, C3 bzw. C4 verbinden und das von jedem dieser Kollektoren gelieferte Signal kann zwei Werte annehmen, denen man die Mnaeren Werte "0" oder "1" zuteilen kann. Nach Uebereinkommen gibt man den Wert "1" dem Potential des Kollektors des gesaettigten Transistors unr!Connect 24 or 25 to the collectors C 2 , C 3 or C4 and the signal supplied by each of these collectors can assume two values, to which the lower values "0" or "1" can be assigned. According to agreement, the value "1" is given to the potential of the collector of the saturated transistor!
den Wert "0" dem Potential des Kollektors des blockierten Transistors. Ebenso wird der erste ternaere Gleichgewichtszustand oder "0" durch die Zustaende "1", "0" bzw. "0" der Leitungen 23, 24 bzw. 25 dargestellt, und man kann diesen Zustand "100" nennen. Ebenso kann man den zweiten ternaeren Gleichgewichtszustand oder "1" durch "0.10" und, den dritten ternaeren Gleichgewichtszustand oder "2" durch "001" ausdruecken. the value "0" corresponds to the potential of the collector of the blocked transistor. Likewise, the first internal equilibrium becomes or "0" through the states "1", "0" or "0" of the Lines 23, 24 and 25 are shown, and this state can be called "100". You can also ternaeren the second State of equilibrium or "1" by "0.10" and, express the third internal state of equilibrium or "2" by "001".
Man ersieht daraus, dass Ausgangsleitung 23, 24 oderIt can be seen that output line 23, 24 or
25 entweder auf Potential -5,2 Volt oder auf Potential +10 Volt liegt. Es kann dabei von Vorteil sein, insbesondere, wenn Flip-Flop 1 mit ternaerlogischen Einheiten verwendet werden soll, wie sie beispielsweise in meiner*fraKxoesischen Patenteeldung No.7103286"Ternaerlogische Anordnung" vom 1. Februar 1971 beschrieben sind, wenn diese Signale denselben absoluten Wert be-25 either to a potential of -5.2 volts or to a potential of +10 volts lies. It can be of advantage, especially if flip-flop 1 is to be used with ternaerlogischen units, like for example in my * fraKxoesischen patent report No.7103286 "Ternaerlogical arrangement" from February 1, 1971 described if these signals have the same absolute value
309816/1 US sitzen.309816/1 US seat.
222U13222U13
Zu diesem Zweck liefert eine (nicht gezeigte) Stromquelle ein Potential von +5 Volt an Punkte 26, 27 und 28, die mit den Kollektoren C„, C3, bzw. C^ ueber Dioden 29, 30 bzw. 31 verbunden ist, wobei diese Dioden so gerichtet sind, dass deren Kathoden mit den obengenannten Punkten 26, 27, bzw. 28 verbunden sind. Sobald in einer derartigen Anordnung Transistor 2 z.B. gesaettigt ist, geht das Potential seines Kollektors auf -5,2 Volt*und Diode 29 ist dann nicht leitend. Diese Diode hat dann keinen Einfluss auf das Ausgangssignal. Ist jedoch der Transistor blockiert, dann ist die Diode leitend, weil ihre Anode ait Punkt "14" (ueber Widerstand 15) verbunden ist. Punkt 14 nimmt das PotentialFor this purpose, a current source (not shown) supplies a potential of +5 volts at points 26, 27 and 28, which is connected to the collectors C 1 , C 3 and C ^ via diodes 29, 30 and 31, respectively these diodes are directed so that their cathodes are connected to the above-mentioned points 26, 27 and 28, respectively. As soon as transistor 2 is saturated, for example, in such an arrangement, the potential of its collector goes to -5.2 volts * and diode 29 is then not conductive. This diode then has no influence on the output signal. However, if the transistor is blocked, then the diode is conductive because its anode is connected to point "14" (via resistor 15). Point 14 takes the potential
ein von +10 Volt an, waehrend die Kathode' niedrigere Potential von +5 Volt annimmt; Kollektor C„ und ebenso Leitung 23 . sind dann auf Potential +5 Volt anstatt +10 Volt. Man merkt sofort, dass die auf Pig.l und Transistoren NPN-Typ angewandten Ueber legungen auf drei Transistoren PNP.-Typ transpcniert werden koennen, indem man Widerstandswerte beibehaelt t dabei aber das Vorzeichen der aa die Punkte 14, 18 und 19 angelegten Potentiale veraendert. Indem man z. B. das Potential des Punktes 18 auf +5,2 Volt bringt,sieht man, dass, falls Transistor 2 vom PNP-Typ unsaturiert ist, das Potential seines Kollektors sich auf +5,2 Volt und die Basen der Transistoren 3 und 4 sich auf +8 Volt befinden. Die beiden Transistoren 3 und 4 sind daher blockiert.one of +10 volts, while the cathode 'assumes a lower potential of +5 volts; Collector C "and also line 23. are then at a potential of +5 volts instead of +10 volts. One notes immediately that the superiority applied to Pig.l transistors and NPN-type considerations can be transpcniert three transistors PNP.-type by resistance values maintains t but it changed the sign of the aa points 14, 18 and 19 applied potentials . By z. B. brings the potential of point 18 to +5.2 volts, it can be seen that, if transistor 2 of the PNP type is unsaturated, the potential of its collector is +5.2 volts and the bases of transistors 3 and 4 are are at +8 volts. The two transistors 3 and 4 are therefore blocked.
Wie jeder mit dieser Art Schaltung vertraute Fachmann verstehen kann, lassen sich die Potentialwerte der Punkte 14, 18 und 19, ebenso wie die Werte von mindestens bestimmten Widerstaenden veraendern. So kann die Schaltung von Fig.lAs any person skilled in the art familiar with this type of circuit can understand, the potential values of the points 14, 18 and 19, as well as changing the values of at least certain resistances. So the circuit of Fig.l
3 0 9 8 1B/1U β3 0 9 8 1B / 1U β
222H13222H13
derart beschaffen sein, dass, sobald einer der Transistoren blockiert ist, die beiden anderen gesaettigt sind,-und zwar gleichgueltig welchen Typs die Transistoren 2, 3 und 4 sein moegen, vorausgesetzt, dass diese Transistoren alle vom gleichen Leitungstyp sind.be such that as soon as one of the transistors is blocked, the other two are saturated, -and no matter what type the transistors 2, 3 and 4 may be, provided that these transistors all are of the same line type.
Sobald nun einer der Transistoren von einem Leitungszustand in einen anderen uebergeht, arbeitet der in Fig. 1 dargestellte Flip-Flop wie folgt:As soon as one of the transistors is now in a conduction state passes into another, the flip-flop shown in Fig. 1 works as follows:
Nehmen wir an, dass Transistor 2 vom gesaettigten in den blockierten Zustand uebergeht, dann geht das Potential seines Kollektors C2 von -5,2 Volt auf +10 Volt. Diese Spannungsveraenderung uebertraegt sich in erster Linie auf Basis B3 des Transistors 3 ueber den zum Widerstand 5 parallel geschalteten Kondensator 6. Sie schaltet Transistor 3 von blockiert auf gesaettigt, denn, wie die Rechnung zeigt, kommt in diesem Falle das Potential seiner Basis B„ auf ungefaehr -2,5 Volt. Da Transistor 3 gesaettigt ist, so folgt daraus, wie wir bereits gesehen haben, dass Transistor 4 wie Transistor 2 blockiert sind. Das Umschwingen des gegebenen Transistors vcn gesaettigt auf blockiert, bringt somit das Umschwingen des darauffolgenden Transistor von blockiert auf gesaettigt; mit dem Term:" ein dem gegebenen Transistor folgender Transistor" bezeichnet man denjenigen Transistor, fuer den die Kupplungsmittel zwischen Basis und Kollektor des gegebenen Transistors einen Kondensator enthalten.Let us assume that transistor 2 goes from saturated to blocked state, then the potential of its collector C 2 goes from -5.2 volts to +10 volts. This voltage change is primarily transmitted to the base B 3 of the transistor 3 via the capacitor 6 connected in parallel to the resistor 5. It switches transistor 3 from blocked to saturated, because, as the calculation shows, in this case the potential of its base B " to approximately -2.5 volts. Since transistor 3 is saturated, it follows, as we have already seen, that transistor 4, like transistor 2, is blocked. The swing of the given transistor from saturated to blocked, thus brings the swing of the following transistor from blocked to saturated; the term: "a transistor following the given transistor" denotes that transistor for which the coupling means between the base and collector of the given transistor contain a capacitor.
Nehmen wir nun an, dass ein Transistor von blockiert zu gesaettigt schwingt. Wir sahen bereits, dass,sobald einer der Transistoren gesaettißt ist, die beiden anderen blockiertLet us now assume that a transistor swings from blocked to saturated. We already saw that as soon as one of the transistors is set, the other two blocked
222H13222H13
sind. Von diesen beiden anderen Transistoren war einer gesaettigt, und dieser Transistor geht daher in den . blockierten Zustand ueber. Der andere war blockiert und bleibt daher in diesem Zustand.are. Of the other two transistors, one was saturated, and this transistor therefore goes into the. blocked state over. The other was blocked and therefore remains in this state.
Der Uebergang eines Flip-Flop 1 von einem Gleichgewichtszustand in einen anderen, kann sich daher auf zwei Arten abspielen.The transition of a flip-flop 1 from a state of equilibrium in another, can therefore take place in two ways.
Die erste Art besteht darin, dass das Potential eines der Punkte 26, 27 oder 28 auf -5 Volt gebracht wird. Nehmen wir nun an, es sei P.unkt 26, der auf dieses Potential -5 Volt gebracht wird. Falls Transistor 2 urspruenglich gesaettigt war, dann befindet sich sein Kollektor C2 auf Potential -5,2 Volt, und seine Diode 29 ist nicht leitend. Infolgedessen hat die Anwendung dieses Potentials von -5 Volt auf Punkt 26 keinen Einfluss auf den Zustand von Transistor 2. Falls jedoch Transistor 2 urspruenglich blockiert war, dann ist sein Kollektor C0 auf Potential +10 Volt in Abwesenheit desan Punkt 26 angewandten Potentials, und seine Diode 29 ist leitend. Daraus folgt, dass Kollektor C2 den Potentialwert von -5 Volt mit Ruecksicht auf den schwachen Direkt-Widerstand der Diode 29 annimmt. Wenn man daher in diesem Falle auf Punkte 27 und 28 nicht das gleiche negative Potential von -5 Volt anlegt, wie an Punkt 28, dann geht der Transistor 2 von dem blockierten Zustand in den gesaettigten Zustand ueber.The first way is that the potential of one of the points 26, 27 or 28 is brought to -5 volts. Let us now assume that it is point 26, which is brought to this potential -5 volts. If transistor 2 was originally saturated, then its collector C 2 is at a potential of -5.2 volts, and its diode 29 is not conductive. As a result, the application of this -5 volts potential to point 26 has no effect on the state of transistor 2. However, if transistor 2 was initially blocked, then its collector C 0 is at +10 volts in the absence of the potential applied at point 26, and its diode 29 is conductive. It follows from this that collector C 2 assumes the potential value of -5 volts, taking into account the weak direct resistance of diode 29. If, in this case, the same negative potential of -5 volts is not applied to points 27 and 28 as at point 28, then transistor 2 changes from the blocked state to the saturated state.
Man sieht daher, dass man Flip-Flop 1 einen gegebenenOne can therefore see that one flip-flop 1 is a given
Zustand auferlegen kann. In anderen Worten, ein PotentialState can impose. In other words, a potential
3 0 98 1 6 / 1 H 63 0 98 1 6/1 H 6
von -5 Volt, auf einer der Einaenge 26, 27 oder 28 erlaubt es dem Flip-Flop einen Anfangszustand aufzuerlegen.of -5 volts, allowed on one of the 26, 27 or 28 levels it impose an initial state on the flip-flop.
Die zweite Art, den Flip-Flop von einem Gleichgewichtszustand in einen anderen zu befoerdern, besteht darin, dass man auf das Potential der Basis der Transistoren 2,3 oder 4 einwirkt. Dies ist im Gegensatz zu der ersten Methode, in der man auf das Potential der Kollektoren dieser Transistoren einwirkt. Zu diesem Zweck sind gemaess Fig.χ drei Eingaenge 32, 33 und 34 vorgesehen. Eingang 32 fuehrt zur Basis B„ des Transistors 2 ueber einen mit der Diode 36 in Serie geschalteten Kondensator 35. Diode 36 hat eine mit Basis B2 verbundene Anode. In derselben Y/eise ist Eingang 33 ueber einen mit Diode 38 in Serie geschalteten Kondensator 37 mit Basis B3 verbunden. Eingang 34 ist ueber einen mit Diode 40 in Serif geschalteten Kondensator 39 mit Basis B. verbunden.The second way to move the flip-flop from one state of equilibrium to another is in that one acts on the potential of the base of the transistors 2, 3 or 4. This is in contrast to the first method in which one acts on the potential of the collectors of these transistors. To this end three inputs 32, 33 and 34 are provided according to FIG. Input 32 leads to base B "of transistor 2 over a capacitor 35 connected in series with diode 36. Diode 36 has an anode connected to base B2. In the same Otherwise input 33 is connected to base B3 via a capacitor 37 connected in series with diode 38. Input 34 is connected to base B via a capacitor 39 connected in serif with diode 40.
Eingaenge 32. 33 und 34 dienen zur Aufnahme negativer Pulse von -10 Volt, die von einem (nicht gezeigten) Generator geliefert werden. Nehmen wir nun an, dass ein solcher negativer Puls von -10 Volt dem Eingang 32 zugefuehrt wird, und dass Transistor 2 urspruenglieh blockiert sei. Wir sahen bereits iu diesem Falle, dass Basis B„ des blockierten Transistors 2 das Potential vor« -8 VoJi: annimr.it.Der auf den Eingang 32 rzugefuahrta -IC Volt -Puls laesst daher den Transistor 2 blockiert. Das Oogoirtell trifft eu, falls Transistor 2 urspruenglich gesaettigt ist. Dann befindet sich · seine BfSiS B &uf ungefaehr »2,5 VoIt5 and sobald der-10 Voit-Puls am Eingang 32 eintrifft, dann wird die Diode 36 leitend undInputs 32, 33 and 34 are used to receive negative pulses of -10 volts, which are supplied by a generator (not shown). Let us now assume that such a negative pulse of -10 volts is fed to input 32 and that transistor 2 is originally blocked. We already saw in this case that base B "of the blocked transistor 2 has the potential before" -8 VoJi: annimr.it. The -IC volt pulse that is supplied to input 32 therefore blocks transistor 2. The oogoirtell hits you if transistor 2 is initially saturated. Then his BfSiS B & uf is about »2.5 Voit 5 and as soon as the -10 Voit pulse arrives at input 32, the diode 36 becomes conductive and
3 0 9 316/1UG3 0 9 316 / 1UG
BAD ORIGINALBATH ORIGINAL
- χι - . " 222H13- χι -. "222H13
■ ■ · -■ ■ · -
das Potential von Basis B„ geht auf -10 Volt. Dies bringt die Blockierung von Transistor 2 mit sich, Selbstverstaendlich kann anstelle von Pulsen eine negative Spannung einer permanenten Form an Eingaenge 32, 33 und 34 angelegt werden. In diesem Falle kann man die Kondensatoren 35, 37, 39 weglassen, und dann wuerden die Eingaenge 32, 33 und 34 dieselbe Rolle spielen, wie Punkte 26, 27 und 28. Im vorliegenden Falle koennen die obengenannten Eingaenge, beispielsweise, zur Pulszaehlung dienen, waehrend Punkte 26, 27 und 28 dazu benutzt werden koennen, um dem Flip-Flop einen Anfängszustand · aufzuerlegen. In Fig. 2 ist der eben beschriebene Flip-Flop schematisch dargestellt, und zwar in der Form' von drei Blocks 2a, 3a und 4a, entsprechend den drei im Flip-Flop 1 enthaltenen Transistoren. In der gleichen Fig.2 sind drei Ausgangsleitungen 23, 24 und 25, sowie drei-Eingangsleitungen 26, 27 und 28 vorgesehen, zur Aufnahme eines Potentials von + oder - 5 Volt. Daneben sind die drei eigentlichen Eingaenge 32, 33 und 34 ersichtlich.the potential of base B "goes to -10 volts. This leads to the blocking of transistor 2. Of course, instead of pulses, a negative voltage of a permanent form can be applied to inputs 32, 33 and 34. In this case you can omit the capacitors 35, 37, 39, and then the inputs 32, 33 and 34 would play the same role as points 26, 27 and 28. In the present case, the above inputs can be used, for example, for pulse counting, while points 26, 27 and 28 can be used to impose an initial state on the flip-flop. The flip-flop just described is shown schematically in FIG. 2, specifically in the form of three blocks 2 a , 3 a and 4 a , corresponding to the three transistors contained in the flip-flop 1. In the same FIG. 2, three output lines 23, 24 and 25, as well as three input lines 26, 27 and 28, are provided for receiving a potential of + or - 5 volts. In addition, the three actual entrances 32, 33 and 34 can be seen.
Wie bereits oben gezeigt, kann jeder Gleichgewichtszustand des Flip-Flops durch eine ternaere Zahl "Q","!"oder"2" dargestellt werden. Insbesondere interessant sind Anwendungen, in denen der Flip-Flop mit ternaerlogischen Einheiten des obengenannten Typs verwendet wird. Damit besitzt Flip-Flop 1 nur eine einzige Ausgangsleitung, auf der das gelieferte Signal drei Werte annehmen kann, wovon jeder eine ternaere Ziffer bedeutet, naemlich "0", "1" bzw."2"„ Fig.3 zeigt einen Transcoder, der ein solches Resultat ergibt . ffi-e aus Fig. 3 ersichtlich, besitzt dieser Transcoder.zwei Eingaenge 41 und 42, As already shown above, each state of equilibrium of the flip-flop can be represented by a further number "Q", "!" Or "2" being represented. Particularly interesting are applications in which the flip-flop with ternaerlogischen units of the above Type is used. This means that flip-flop 1 only has a single output line on which the signal supplied can assume three values, each of which means a further digit, namely "0", "1" or "2". "Fig. 3 shows a transcoder, which gives such a result. ffi-e from Fig. 3, this transcoder has two inputs 41 and 42,
3 0 9 8 16/11463 0 9 8 16/1146
222Ί413222-413
wovon einer mit Leitung 23 und der andere mit Leitung 24 " verbunden wird.. Die Kathode von Diode 43 ist mit Eingang 41 verbunden, die Kathode von Diode 44 mit Hingang 42. Die Anode von Diode 43 ist ueber Widerstand 45 mit Punkt 46 verbunden, der dazu dient, auf ein positives Potential von +10 Volt gebracht zu werden. Ueberdies ist diese Anode von Diode 43 mit der Anode der Diode 44 direkt verbunden. Gleichwertige Widerstaende 47 und 48 sind parallel zwischer· der Anode und der Kathode der Diode 44 geschaltet. Punkt 49 ist an die Verbindung der beiden Widerstaende 47 und 48 angeschlossen, d.h., an die mit den Elektroden der Diode 44 nicht verbundenen Widerstandsenden. Punkt 49 dient als Ausgang des in Fig. 3 dargestellten Transcoders. Unter anderem ist auch ein im Verhaeltnis zu den Widerstandswerten 47 und 48 relativ grosser Widerstand 50 zwischen Punkt 49 und Ende eingeschaltet. So z.B. haben die Widerstaende 47 und 48 einen Wert von 1 Kiloohm, waehrend Widerstand 50 4,5 Kiloohra ist.of which one with line 23 and the other with line 24 " is connected .. The cathode of diode 43 is connected to input 41, the cathode of diode 44 to input 42. The The anode of diode 43 is connected to point 46 via resistor 45, which serves to be brought to a positive potential of +10 volts. In addition, this anode is diode 43 connected to the anode of the diode 44 directly. Equivalent resistors 47 and 48 are in parallel between the anode and the cathode of the diode 44 switched. Point 49 is connected to the connection of the two resistors 47 and 48, i.e., at the resistor ends not connected to the electrodes of the diode 44. Point 49 serves as the output of the in Fig. 3 shown transcoder. Among other things is also a In relation to the resistance values 47 and 48, a relatively large resistance 50 is switched on between point 49 and the end. For example, resistors 47 and 48 have a value of 1 kiloohm, while resistor 50 is 4.5 kilohrahs.
Dieser Transcoder funktioniert in der folgenden Weise: Sobald sich Flip-Flop 1 in einem Gleichgewichtszuftand befindet, der durch eine ternaere "0" bezeichnet ist, dann ist Transistor 2 gesaettigt, waehrend die Transistoren 3 und 4 dieses flip-Flops blockiert sind. Wir sahen bereits, dass in diesem Falle die Leitungen 23, 24 bzw.25 auf die Potentiale-ö, +5 bzw. +5 Volt gebracht sind. Mit Ruecksicht auf die Verbindung von Eingang 41 mit Leitung 23, und von Eingang 42 mit Leitung 24, goht Punkt 41 auf das Potential -5y ,waehrend Punkt das Potential +5 Volt annimmt. Diod.? 43 ist daher leitend. Das Potential der Anode dieser Diode ist somit im wesentlichen -5VoIt.This transcoder works in the following way: As soon as flip-flop 1 is in a state of equilibrium, which is denoted by a continuous "0", then transistor 2 is saturated, while transistors 3 and 4 this flip-flops are blocked. We already saw that in in this case the lines 23, 24 or 25 to the potentials-ö, +5 or +5 volts are brought. With regard to the connection of input 41 with line 23, and input 42 with Line 24, point 41 goes to the potential -5y, during point the potential assumes +5 volts. Diod.? 43 is therefore conductive. The potential of the anode of this diode is thus essentially -5VoIt.
309816/11/.- 6309816/11 /.- 6
- 13 - -φ - 13 - -φ
222ΗΊ3222-3
Infolgedessen ist das Potential von Anode 44 ebenfalls -5 Volt. Die letztere Anode 44 ist daher blockiert und Punkt 49, der elektrisch gesehen beiden Widerstaenden 47 und 48 gemeinsam ist, "sieht", auf der einen Seite, am Ende des ihm entgegenwirkenden Widerstandes 47 ein Potential von +5 Volt. Auf der anderen Seite erscheint am Ende des entgegenwirkenden Widerstandes 48 ein Potential von -5 Volt. Es ist.daher klar, dass Punkt 49 ein Potential von im wesentlichen "0" annimmt.As a result, the potential of anode 44 is also -5 volts. The latter anode 44 is therefore blocked and point 49, which, from an electrical point of view, is common to both resistors 47 and 48, "sees", on the one hand, at the end of the resistor 47 counteracting it, a potential of +5 volts. On the other hand a potential of -5 volts appears at the end of the counteracting resistor 48. It is therefore clear that point 49 is a Assumes potential of substantially "0".
Sobald sich Flip-Flop 1 in dem durch eine ternaere"l" dargestellten Gleichgewichtszustand befindet, ist Transistor 3 gesaettigt und ein Signal von -5 Volt erscheint auf Leitung 24, und damit am Eingang 42. Leitung 23 sieht ein Potential von +5 Volt. Eingang 41 der Schaltung der Fig.3 nimmt daher das gleiche Potential von +5 Volt an. In diesem Falle ist Diode 44As soon as flip-flop 1 is in the equilibrium state represented by an additional "l", transistor 3 is saturated and a signal of -5 volts appears on line 24, and thus at input 42. Line 23 sees a potential of +5 volts. Input 41 of the circuit of FIG. 3 therefore assumes the same potential of +5 volts. In this case diode is 44
leitend und deren Anode am Potential von -5VoIt. Es ist daher anzunehmen, dass die Widerstaende 47 und 48 parallel sind dass der equivalente Widerstand einen Wert von 0,5 Kiloohm darstellt. Auf diese Weise ist Punkt 49 mit zwei Widerstaenden ί eines: Widerstand von 0,5 Kiloohm verbunden, dessen entgegengesetztes Ende das Potential von -5 Volt aufzeigt, und einem Widerstand 50 von 4,5 Kiloohm, dessen entgegengesetztes Ende das Potential "0" Volt (das Potential der Erde)aufzeigt. Das am Ausgang 4S erscheinende Potential hat daher in diesem Falle im wesentlichen den Wert von -5 Volt.conductive and its anode at the potential of -5VoIt. It is therefore assume that the resistors 47 and 48 are parallel that the equivalent resistance represents a value of 0.5 kiloohms. In this way point 49 with two resistances ί is one: Resistance of 0.5 kilo-ohms connected, the opposite end of which shows the potential of -5 volts, and a resistor 50 of 4.5 kiloohms, the opposite end of which shows the potential "0" volts (the potential of the earth). The one appearing at output 4S In this case, the potential therefore essentially has the value of -5 volts.
Sobald sich nun Flip-Flop 1 in einem durch die ternaere Ziffer "2" dargestellten Gleichgewichtszustand befindet, ist Transistor 4 gesaettigt und Transistoren 2 und 3 sind blockiert,As soon as there is flip-flop 1 in one through the ternaere Number "2" is the equilibrium state shown, transistor 4 is saturated and transistors 2 and 3 are blocked,
309816/11 A6 BAD ORIGiNAL309816/11 A6 BAD ORIGiNAL
- 14 "- 222U13- 14 "- 222U13
d.h., ein Potential von -5 Volt erscheint auf der Leitung 25, waehrend die Potentiale von =5 Volt auf den Leitungen 23 und 24 erscheinen. Mit anderen Worten, Eingaenge 41 und 42 sind beide auf dem Potential von +5 Volt. In diesem Falle sind die beiden Dioden 43 und 44 leitend und das gemeinsame Potential ihrer Anoden ist +5 Volt. Wie im vorhergehenden Fall, ist Ausgang 49 mit einem Widerstand von 0,5 Kiloohm verbunden, an dessen entgegengesetztem Ende das Potential von +5 Volt erscheint. Ausgang 40 ist gleichzeitig mit einem Widerstand von 4,5 Kiloohn verbunden, dessen entgegengesetztes Ende das Potential der Erde ,d.h., 0 aufzeigt. Das Potential von 49 . ist daher im wesentlichen +-5 Volt.that is, a potential of -5 volts appears on line 25, while potentials of = 5 volts appear on lines 23 and 24. In other words, inputs 41 and 42 are both at +5 volts. In this case the two diodes 43 and 44 are conductive and the common potential of their anodes is +5 volts. As in the previous case, output 49 is connected to a resistor of 0.5 kiloohms, at the opposite end of which the potential of +5 volts appears. Output 40 is also connected to a resistor of 4.5 kilograms, the opposite end of which shows the potential of the earth, ie zero. The potential of 49. is therefore essentially + -5 volts.
Wir setzen nun voraus, 1.) dass fuer die Leitungen 23 bis 25 eine binaere "L" ein Potential von -5 Volt darstellt, das auf dem Eingang 41 oder 42 erscheint; 2.) das; eine binaere "0" ein Potential von t-5 VoLt darstellt, das auf einem dor genannten Eingaenge erscheint; 3.) dass einem Potential von 0 Volt am Ausgang 49 dor ternaere Wort "0" entspricht; 4.) am gleichen Ausgang den Potential von -5 Volt dor ternaere >>ürt "1" entspricht; 5.) dem Potential von +5 Volt der ternaere Wert "2" entspricht»We now assume 1.) that for lines 23 to 25 a binary "L" represents a potential of -5 volts, which appears on input 41 or 42; 2.) that; a binary "0" represents a potential of t-5 VoLt appearing on an input named dor; 3.) that a potential of 0 volts at the output 49 corresponds to the word "0"; 4.) at the same output the potential of -5 volts there corresponds to >> ürt "1"; 5.) The additional value "2" corresponds to the potential of +5 volts »
Unter diesen Voran Sj? et fingen ergibt sich die folgende Zustand:?; tabelle zwischen den binaere η Hingar ^iüsit'ftrn und den ternüereu Ausgangs-ziffern Joe in Fig. 3 dargestellten Transcoders.Under these Voran Sj? et fingen results in the following State:?; table between the binary η Hingar ^ iüsit'ftrn and the ternüereu output digits Joe in Fig. 3 shown transcoder.
,:us c and« t abe lie:,: us c and «t abe lie:
Si'ifang AusgangSi'ifang exit
41 4'» 4941 4 '»49
10 010 0
0 1 10 1 1
0 '° 3i)f)f.iii/iU62 BAD ORIGINAL 0 '° 3i) f ) f.iii / iU6 2 BAD ORIGINAL
222H13222H13
Flip-Flop 1, der auf diese Weise mit einem in Fi'g. 3 dargestellten Transcoder versehen ist, bildet einen Speicher, der in Einrichtungen benutzt werden kann, die mit dreistufigen Signalen arbeiten,, Bezugnehmend auf Fig.4 wird im folgenden eine Anwendung von Flip-Flop 1 als Zaehler beschrieben. Der in Fig. 4 dargestellte Zaehler zeigt eine4 Anzahl von Flip-Flops Ι·,, I2, lo> etc., einen Eingang 51 zum Empfang der zu zaehlenden negativen Pulse, und einen Eingang 52, der dr.zu dient, alle Flip-Flops in ihren Anfangszustand zurueckzubringen. Eingang 51 ist mit allen Eingaengen 32-^, 33 und 34χ der Flip-Flops 1 verbunden, waehrend Eingang 52 mit allen Eingaengen 26-p 26 , 26 etc. verbunden ist, die dazu dienen, jeden der Flip-Flops I1, 1 , I3 etc. in seinen Anfangszustand zurueckzubringen. Die Ausgangsleitung 23^ von Flip-Flop Ij ist mit der Gesamtheit der Eingaenge 32 , 33 und 34 von Flip-Flop 1 ueber einen.Verstaerker 53, vom Verstaerkergrad 2 verbundenλ Ebenso ist die Ausgangsleitung 23 vom Flip-Flop 1 mit den Eingaengen 32 , 33 Flip-flop 1, which is in this way with a in Fi'g. 3 is provided, forms a memory that can be used in devices that work with three-stage signals, with reference to Fig. 4, an application of flip-flop 1 is described as a counter. The counter shown in Fig. 4 shows a 4 number of flip-flops Ι · ,, I2, lo> etc., an input 51 for receiving the negative pulses to be counted, and an input 52, which is used to dr., All flip Return flops to their initial state. Input 51 is connected to all inputs 32- ^, 33 and 34 χ of the flip-flops 1, while input 52 is connected to all inputs 26-p 26, 26 etc., which are used to connect each of the flip-flops I 1 , 1, I 3 etc. to return to its initial state. The output line 23 ^ of flip-flop Ij is connected to the entirety of the inputs 32, 33 and 34 of flip-flop 1 via an amplifier 53, from amplifier level 2 λ Likewise, the output line 23 from flip-flop 1 is connected to the inputs 32, 33
2t 2 3 3 2t 2 3 3
und 34Q von Flip-Flop 1 ueber einen Verstaerke'r 53O ' vom Verstaerkergrad von ungefaehr 2 verbunden usw. fuer die Gesamtheit der Flip-Flops des Zaehlers.and 34 Q of flip-flop 1 connected via an amplifier 53 O 'of amplification level of approximately 2, etc. for the entirety of the counter's flip-flops.
Im folgenden wird nun das Funktionieren des in Fig.4 dargestellten Zaehlers mit Hilfe von Diagrammen der Fig.5 beschrieben. In the following, the functioning of the in Fig.4 shown counter described with the help of diagrams of Fig.5.
Die Gesamtheit der Flip-Flops 1 , I01I0 etc. des Zaehlers wird anfaenglich auf O gesetzt, und zwar mitteDs eines am Eingang 52 angelegten Pulses von -5 Volt. Sodann wird Eingang 51 mit den zu zaehlenden Pulsen belegt, wie sie im Diagramm K Fig. 5 dargestellt sind, mit der Zeit als Ab issen und den PuIs-The totality of the flip-flops 1, I 01, I 0 etc. of the counter is initially set to 0, namely in the middle of a pulse of -5 volts applied to the input 52. Then input 51 is assigned the pulses to be counted, as shown in diagram K, FIG. 5, with the time as Ab issen and the pulse
3098 16/ 1Ul BAD ORIGINAL3098 16/1 Ul BATH ORIGINAL
werten als Ordinaten. Man ersieht aus Diagramm K, dass die zu zaehlenden Pulse einen Wert von -10 Volt besitzen.evaluate as ordinates. It can be seen from diagram K that the pulses to be counted have a value of -10 volts.
Vor dem Anlegen des ersten der zu zaehlenden Pulse befindet sich Leitung 23 auf dem Potential von -5 Volt und nach der Anlegung dieses ersten Pulses auf dem Potential von +5 Volt. Dieses Schwingen des Potentials der Leitung 23 von -5 Volt auf -+5 Volt hat keinen Einfluss auf den Zustand von Flip-Flop 1^ denn, wie wir bereits bei der Beschreibung der Funktion des in Fig. 1 dargestellten Flip-Flops"1 gesehen haben, vermag nur ein negativer Puls von genuegenderGroesse (von der Groessenordnung von -10 Volt in dem gewaehlten Beispiel) den Gleichgewichtszustand eines derartigen Flip-Flops zu veraendern.Before the application of the first of the pulses to be counted, line 23 is at the potential of -5 volts and afterwards the application of this first pulse at the potential of +5 volts. This swing of the potential of the line 23 from -5 volts to - + 5 volts has no influence on the state of flip-flop 1 ^ because, as we have already seen in the description of the function of the flip-flop "1 shown in FIG. 1, can only a negative pulse of sufficient size (of the order of magnitude of -10 volts in the selected example) to change the equilibrium state of such a flip-flop.
Das Potential der Leitung 23j ist im Diagramm L von Fig.5 dargestellt. Man ersieht daraus, dass nur mit dem Anlegen des dritten Pulses Flip-Flop I^ in seinen Anfangszustand zurueckkehrt, d.h., die Leitung des Ausgangs 23 aendert ihr Potential von +5 Volt auf -5 Volt. Dieser -5 Volt Puls wird im Verstaerker 53 , der einen Verstaerkungsgrad von ungefaehr "2" besitzt, verstaerkt, um am Ausgang 54 dieses Verstaerkers ein Puls von -10 Volt zu werden. Dieser -10 Volt Puls erscheint an den Eingaengen 32 , 33„ und 34 von Flip Flop I2. Man sieht wie Verstaerker 5S1 einen -5 Volt Puls, der unfaehig ist, den Gleichgewichtszustand von Flip-Flop 1 zu aendern, in einen -10 .Volt Puls transformiert ,der imstande ist diesen Gleichgewichtszustand von Flip-Flop I2 zu aendern. Doch in diese»·felle ist zu bemerken, dass es fuer den Fachmann ohne weiteres moeglich ist, einen solchen Zaehler zu realisieren, indem die Verstaerker 53i, 53 nicht in Erscheinung treten, wobei man >The potential of the line 23j is shown in diagram L of FIG. It can be seen from this that flip-flop I ^ only returns to its initial state when the third pulse is applied, ie the line of output 23 changes its potential from +5 volts to -5 volts. This -5 volt pulse is amplified in the amplifier 53, which has a gain of approximately "2", in order to become a pulse of -10 volts at the output 54 of this amplifier. This -10 volt pulse appears at inputs 32, 33 "and 34 of flip flop I 2 . You can see how amplifier 5S 1 transforms a -5 volt pulse, which is unable to change the equilibrium state of flip-flop 1, into a -10 volt pulse, which is able to change this equilibrium state of flip-flop I 2 . In this case, however , it should be noted that it is easily possible for a person skilled in the art to implement such a counter in that the amplifiers 53i, 53 do not appear, whereby one>
30981 6/1U630981 6 / 1U6
222H13222H13
z.B. Werte fuer die Polarisierungsspannungen der Transistorelektroden waehlt, die von den hier gewaehlten verschieden sind.e.g. values for the polarization voltages of the transistor electrodes that are different from those chosen here.
Wie oben-dargestellt, wird nur nach dem Anlegen des dritten zu zaehlenden Pulses der zweite Flip-Flop 1 mit einer Ausgangsleitung 23« vom Potential -5 Volt auf das Potential +5 Volt uebergehen. Das auf der Leitung 23 erscheinende Potential ist im Diagramm M der Fig. 5 dargestellt.As shown above, only after creating the third pulse to be counted the second flip-flop 1 with a Output line 23 ″ from the potential -5 volts to the potential +5 volts pass. The potential appearing on line 23 is shown in diagram M of FIG.
Falls der sechste der zu zaehlenden Pulse an den Eingang 51 angelegt wird, bewirkt er den Uebergang des Potentials der Leitung 21, von +5 Volt auf - 5 Volt. Da jedoch dieser sechste Puls nur den zweiten auf Flip-Flop 1 re-If the sixth of the pulses to be counted is applied to input 51, it causes the potential to transition of line 21, from +5 volts to -5 volts. However, since this sixth pulse only receives the second on flip-flop 1
gistrierten Puls darstellt, bleibt das Potential der Leitung auf +5 Volt, Nur nach dem Anlegen des neunten der zu zaehlenden Pulse auf den Eingang 51 geht das Potential der Leitung 23 von +5 auf -5 Volt zurueck. .represents the registered pulse, the potential of the line remains to +5 volts, only after the ninth of the pulses to be counted has been applied to input 51 does the potential of line 23 go from +5 back to -5 volts. .
Der Zustand dieser Leitung ist im Diagramm N der Fig.5 dargestellt.The state of this line is shown in diagram N in FIG shown.
Man sieht daher, dass die Leitung 23^ jetzt nach einem Puls von diei auf dem Potential von -5 Volt angelangt ist.You can therefore see that the line 23 ^ now after a The pulse of which has reached the potential of -5 volts.
Leitung 23 befindet sich auf dem gleichen Potential von -5 Volt, 2Line 23 is at the same potential of -5 volts, 2
2
nachdem ein Puls von 3 = S passiert ist. Leitung 23 befindet2
after a pulse of 3 = S has passed. Line 23 is located
sich auf dem gleichen Potential von -5> Volt, nachdem ein. Pulsget at the same potential of -5> volts after a. Pulse
von 3 =27 passiert ist,und so weiter fuer alle die folgendenof 3 = 27 has happened, and so on for all of the following
Stufen des Zaehlers. ·Levels of the counter. ·
Ein (nicht dargestelltei')Transcoder von der Art, wie er in Fig. 3 gezeigt ist, dient da zu, um an seinem Ausgang ein dreistufiges Signal zu liefern, Er ist mit den AusgangsleitungenA transcoder (not shown) of the type described in Fig. 3 is used to provide a three-stage signal at its output. It is connected to the output lines
3 0 9 8 16/11463 0 9 8 16/1146
23 und 24 eines jeden Flip-!flops des Za-ehlers verbunden.23 and 24 of each flip-flop of the counter are connected.
Der Ausgang 49 des dem ersten Flip-Flop 1, zugeordneten Transcoders liefert in dieser Weise die ternaere Ziffer von geringstem Gewicht der zu zaehlenden Nummer. Ebenso erhaelt man am Ausgang 49 des dem Flip-Flop 1 zugeordnetenThe output 49 of the transcoder assigned to the first flip-flop 1 supplies the other one in this way Lowest weight digit of the number to be counted. The output 49 that is assigned to the flip-flop 1 is also obtained
dtGerman
Transcoders die vorletzte ternaere Ziffer der zu zaehlenden Nummer. Der letzte Flip-Flop ergibt die ternaere Ziffer von hoechstem Gewicht der zu zaehlenden Nummer.Transcoders the penultimate next digit of the number to be counted. The last flip-flop gives the next digit of highest weight of the number to be counted.
Der in Fig.4 dargestellte Zaehler .gestattet das Zaehlen von Zahlen von erheblichem V/ert mit einer reduzierten Anzahl von Elementen. Wenn z.B. der besagte Zaehler drei Flip-Flops enthaelt, dann kam man eine Anzahl N zaehlen, deren groesst-The counter shown in Fig. 4 allows counting of numbers of considerable value with a reduced number of elements. For example, if the counter in question has three flip-flops contained, then you came up with a number N, the largest of which
2 32 3
moeglichster Wert N = 2 = 2 χ 3 +2x3 =74 ist. Mit einem aus drei binaeren Flip-Flops bestehenden Zaehler kann man nicht mehr als maximal 2 =8 Pulse zaehlen.possible value is N = 2 = 2 χ 3 + 2x3 = 74. With a counter consisting of three binary flip-flops cannot count more than a maximum of 2 = 8 pulses.
In einer anderen Anwendung des in Fig.4 dargestellten Zaehlers besitzen die Flip-Flops keine Transcoder von der in Fig.3 dargestellten Art, und der Zaehler dient zur Auswahl eines Pulses von 3 Pulsen in einer Puls-Reihe. Aus dem Diagramm L der Fig. 5 ersieht man, dass man am Ausgang 23-^ eine absteigende Heine von Pulsen fuer einen Eingangspuls auf drei erhalten kanu. Man kann daher diese absteigende Pulsreihe dazu benutzen, um einea (nicht dargestellten) monostabilen Pulsgenerator zu kontrollieren, der auf diese Weise an seinem Ausgang jedes Mal einon Puls liefert, sobald «in Puls von einem Vielfachen von drei am Eingang 51 erscheint. Auf diese Weise erhaelt man in irgendeiner Form einen Divisor durch drei.In another application of the one shown in Fig.4 Counter, the flip-flops do not have a transcoder of the type shown in Fig. 3, and the counter is used for selection a pulse of 3 pulses in a pulse series. From the diagram L of FIG. 5 it can be seen that at the output 23- ^ a descending range of pulses for one input pulse to three can be obtained. One can therefore use this descending series of pulses to use to control a (not shown) monostable pulse generator, which in this way on his Output delivers a pulse every time, as soon as «in pulse of one Multiples of three appear at input 51. That way you get some form of divisor by three.
Mit Hilfe der Leitung 23 wird ein Divisor durch neunWith the help of line 23, a divisor is made by nine
erhalte«; durch Benutzung dor Leitung 23 ein Divisor durchget"; by using a divisor on line 23
3 327 usw. fuer die anderen Ausgangsleitungen der Flip-Flops des in Fig. 4 dargestellten Zaehlors.3 3 27 etc. for the other output lines of the flip-flops of the counter shown in FIG.
309816/1146309816/1146
ι
' Eine andere interessante Anwendung des Flip-Flops mitι
Another interesting use of the flip-flop
drei Gleichgewichtszustaenden gemaess der Erfindung wird nun in Bezug auf Fig.6 beschrieben. Diese Anwendungsform besteht darin, dass dieser Flip-Flop zur Herstellung ei-nes Schieberegisters benutzt wird.three equilibrium states according to the invention is now described in relation to Fig.6. This form of application consists in the fact that this flip-flop is used to produce a shift register is used.
In dieser Anwendung bestehen die an die Eingaenge 32, 33 und 34 des erfindungsgemaessen Flip-Flops angewandten Pulse aus Pulsen, die geeignet sind, die Transistoren von dem blockierten in den gesaettigten Zustand schwingen zu lassen. Dies ist im Gegensatz zu der Ausfuehrungsform des in Fig.l dargestellten Flip-Flop ,in dem die Eingangspulse den Transistor, der gesaettigt ist, in den blockierten Zustand passieren lassen. Man erinnert sich, dass in dieser Ausfuehrungsform der Erfindung, wie sie in Fig. 1 dargestellt ist, der Uebergang eines gegebenen Transistors vom gesaettigten zum blockierten Zustand erlaubt, einen vorbestimmten der beiden anderen Transistoren,von dem blockierten Zustand in den gesaettigten Zustand schwingen zu lassen, und zwar mit Hilfe eines Kondensators (6,9 oder .12), der zwischen dem Kollektor des besagten gegebenen Transistors und der Basis des vorbestimmten Transistors angeordnet ist.In this application, the pulses applied to the inputs 32, 33 and 34 of the flip-flop according to the invention consist of pulses which are suitable for causing the transistors to oscillate from the blocked to the saturated state. This is in contrast to the embodiment of the flip-flop shown in Fig.l, in which the input pulses let the transistor, which is saturated, pass into the blocked state. It will be remembered that in this embodiment of the invention, as shown in Fig. 1, the transition of a given transistor from the saturated to the blocked state allowed, a predetermined one of the other two transistors, to oscillate from the locked state to the saturated state by means of a capacitor (6,9 or .12) placed between the collector of said given transistor and the base of the predetermined transistor.
Es ergibt sich aus der gegenwaertigen Anwendung, dass, wenn ein Eingang mit einem Puls belegt wird, der geeignet ist, den diesem Eingang zugeordneten Transistor zu saettigen,It follows from the current application that if an input is assigned a pulse, the appropriate one is to saturate the transistor assigned to this input,
w dann kann die kapazitive Kupplung zwischen dem Kollektor οw then can be the capacitive coupling between the collector ο
des einen Transistors und der Basis des folgenden Transistorsof one transistor and the base of the following transistor
fji weggelassen werden. Vorzugsweise besitzen diese zur Transister -»saettigung geeigneten Pulse einen positiven Wert. In diesem -1^ Falle, wohl gemerkt, rauessen die Dioden 36, 38 und 40 in einer Richtung angeordnet sein, die entgegengesetzt der in fji can be omitted. These pulses suitable for transistor saturation preferably have a positive value. In this - 1 ^ case, it should be noted that the diodes 36, 38 and 40 must be arranged in a direction opposite to that in
222H13222H13
Fig.l dargestellten Richtung ist, d.h., diese Dioden rauessen an ihren Kathoden mit der Basis des zugeordneten Transistors verbunden sein. ·Fig. 1 is the direction shown, i.e., these diodes eat rough be connected at their cathodes to the base of the associated transistor. ·
Ein Schieberegister gejr;aess der Erfindung enthaeltA shift register according to the invention is included
eine Reihe von Flip-Flops 1 , 1, 1., 1 und 1 . In Fig.6a number of flip-flops 1, 1, 1st, 1 and 1. In Fig. 6
sind nur die Flip-Flops 1. und 1. dargestellt. Ausserdem sind' ' Verbindungsmittel 55 vorgesehen, um die Ausgangsleitungen eines gegebenen Flip-Flops an die Dingangsleitungen des darauffolgenden Flip-Flops anzuschliessen.only flip-flops 1 and 1 are shown. Also are '' Connection means 55 are provided to connect the output lines of a given flip-flop to the thing input lines of the next Connect flip-flops.
In Fig. 6 sieht man Verbindungen 55, die die Ausgangsleitungen 23^, 24j^ und 25^ von Flip-Flop I^ an die EingaengeIn Fig. 6 you can see connections 55, which the output lines 23 ^, 24j ^ and 25 ^ of flip-flop I ^ to the inputs
32i? 33.J und 34. von Flip-Flop 1. anschliessen. Die Verbindungen JJ J J32 i? Connect 33.J and 34. of flip-flop 1.. The connections JJ JJ
enthalten drei Schalttore ET 56, 57 und 58, wovon jedes drei Eingaenge besitzt. Der erste dieser Eingaenge 56^, 57.. und 58 v^n Schalltoren ET 56, 57 und 58 ist mit einem (nicht dargestellten) Pulsuhrwerk verbunden, das positive Pulse einer gegebenen Frequenz (Fortschrittpulse ) liefert. Der zweite Eingang 56 von Tor 56 ist mit der Leitung 25A von Flip-Flop I^, und der dritte Eingang 76„ von Tor 56 ist mit der Ausgangsleitung 24. dieses Flip-Flops verbunden. Der zweite Eingang 57 von Tor 57 ist mit Ausgangsleitung 25j und der dritte Eingang 57 von Tor 57 ist mit der Ausgangsleitung 23^ verbunden. Der zweite Eingang 58« von Tor ist mit der Ausgangsleitung 23^, und schliesslich der dritte Eingang 583 von Tor 58 mit der Ausgangsleitung 24^ verbunden. Ausgang 59· von Tor 56 ist mit dem Eingang 32. von Flip-Flop 1. verbunden.contain three switching gates ET 56, 57 and 58, each of which has three entrances. The first of these inputs 56 ^, 57 .. and 58 v ^ n sound gates ET 56, 57 and 58 is connected to a pulse clock mechanism (not shown) which delivers positive pulses of a given frequency (progress pulses). The second input 56 of gate 56 is connected to the line 25 A of flip-flop I ^, and the third input 76 "of gate 56 is connected to the output line 24 of this flip-flop. The second input 57 of port 57 is connected to output line 25j and the third input 57 of port 57 is connected to output line 23 ^. The second input 58 'of gate is connected to the output line 23 ^, and finally the third input 58 3 of gate 58 is connected to the output line 24 ^. Output 59 · of gate 56 is connected to input 32nd of flip-flop 1.
•J J• J J
Ebenso ist der Ausgang 60 von Tor 57 mit dem EingangLikewise, the exit 60 of gate 57 is with the entrance
und Ausgang 61 von Tor 58 mit dem Eingang 34i besagten Flip-Flops Ij verbunden.and output 61 of gate 58 connected to input 34 i of said flip-flops Ij.
3 0 9 8 1 6 / 1 U 6 -3 0 9 8 1 6/1 U 6 -
Diese Schalttore ET 56, 57 und 58 sind z.B. vom Typ, fuer den die binaere "0" ein .Signal von im wesentlichen Nullniveau bzw. die binaere "1" ein Signal von positivem Niveau, z.B. ungefaehr +5 Volt darstellt.These switching gates ET 56, 57 and 58 are e.g. of the type for which the binary "0" is a signal of essentially zero level or the binary "1" represents a positive level signal, e.g., approximately +5 volts.
Aus dem obigen ist es ersichtlich, dass die Ausgangsleitungen von Flip-Flop 1 Signale eines Niveaus von mehr oder weniger als 5 Volt liefern. Um nun ein Signal vom Werte von -5 Volt von einer der drei Ausgangsleitungen 23., 24. oder 25. ajs eine binaere "0" am Eingang der Tore ET 56, 57 oder 58 bzw. ein Signal vom Werte von +5 Volt von denselben Toren als eine binaere "1" interpretiert zu sehen, sind in jeder Ausgangsieitung 23^,'24. und 25-L Mittel vorgesehen, um ein Signal von -5 Volt in ein Signal von im wesentlichen Nullniveau zu transformieren, wobei jedoch die Signale von -5 Volt-Niveau erhalten bleiben . Solche ( nicht dargestellte) Transformierungsmittel bestehen z.B. fuer jede Leitung aus einem ternaeren Komplementator positiven Typs, dem ein klassischer binaerer Inverter angeschlossen ist. Ein solcher Komplementator positiven Typs, ist in der obengenannten franzoesischen Patentanmeldung No.7103286 beschrieben. Seine Zustandstabelle ist wie folgt:From the above it can be seen that the output lines of flip-flop 1 supply signals of a level greater or less than 5 volts. To now receive a signal of values of -5 volts from one of the three output lines 23., 24. or 25. a j se i ne binary "0" at the input of gates ET 56, 57 or 58 or a signal of values of + Seeing 5 volts interpreted as a binary "1" from the same ports are 23 ^, '24 in each output line. and 25-L means are provided for transforming a -5 volt signal into a substantially zero level signal while maintaining the -5 volt level signals. Such transforming means (not shown) consist, for example, for each line of an internal complementary positive type to which a classic binary inverter is connected. Such a complementary positive type is described in the above-mentioned French patent application No. 7103286. Its state table is as follows:
Eingang Ausganginput Output
0 10 1
1 01 0
2 12 1
Eine "0" entspricht einem Signal von im wesentlichen Nullniveau. Eine "1" entspricht einem Signal von positivem Niveau und eine "2" einem Signal von negativem Niveau.A "0" corresponds to a signal of substantially Zero level. A "1" corresponds to a signal of a positive level and a "2" to a signal of a negative level.
Wie man in einem Beispiel sehen wird, erlauben die Ver-309816/1.U6 As you will see in an example, the Ver-309816 / 1.U6
bindungsmittel 55 den "Inhalt" ( d.h., den gegebenen Gleichgewichtszustand ) von Flip-Flop 1. auf Flip-Flop 1. zu uebertragen. Nehmen wir nun an, dass Flip-Flop 1. sich in einem solchen Gleichgewichtszustand befindet, dass seine Ausgangsleitung 23A auf das Potential von -5 Volt gebracht wird, und daher die beiden anderen Ausgangsleitungen 24. und 25^ des gleichen Flip-Flops sich auf dem Potential von +5 Volt befinden. In diesem Falle sind Ausgaenge 60 und 61 der Tore ET 57 und 58 auf dem Niveau "0", denn sie erhalten von ihrenbinding means 55 to transfer the "content" (ie, the given state of equilibrium) from flip-flop 1st to flip-flop 1st. Let us now assume that flip-flop 1. is in such a state of equilibrium that its output line 23 A is brought to the potential of -5 volts, and therefore the other two output lines 24. and 25 ^ of the same flip-flop are are at the potential of +5 volts. In this case, outputs 60 and 61 of gates ET 57 and 58 are at level "0", because they are received from theirs
Eingaengen 57 und 58 ein Signal vom Niveau "0", wobei 23. ό 2 1Inputs 57 and 58 a signal of level "0", where 23. ό 2 1
sich auf dem Potential von -5 Volt befindet. Sobald der Pulsuhrgenerator einen positiven Puls liefert, sind alle drei Eingaenge 56-p 56« und 56 von Tor 56 auf Niveau "1", und Ausgang 59 desselben Tors 56 befindet sich daher ebenfalls auf Niveau "1". Eingang 32j von Flip-Flop Ii empfaengt daheris at the potential of -5 volts. As soon as the heart rate monitor generator delivers a positive pulse, all three inputs 56-p 56 «and 56 of gate 56 are at level" 1 ", and Output 59 of the same gate 56 is therefore also at level "1". Input 32j of flip-flop Ii therefore receives
"i"i
einen Puls von +5 Volt, was den entsprechenden Ausgang 23j auf das Potentialniveau von -5 Volt bringt.a pulse of +5 volts, which the corresponding output 23j on brings the potential level of -5 volts.
Man sieht daher, dass nach der Ankunft eines Uhrpulses Flip-Flop I, sich indenselben Gleichgewichtszustand befindet wieIt can therefore be seen that after the arrival of a clock pulse, flip-flop I is in the same state of equilibrium as
titi
Flip-Flop 1,. Man sieht gleichzeitig, dass, wenn Leitungen 24^^ oder 0.5. sich auf dem Potentialniveau von -5 Volt befinden, wuerde sich nach der Ankunft der Uhrpulse die entsprechende Leitung 24j oder 25j auf demselben Potential von -5 Volt befinden,Flip-flop 1 ,. You can see at the same time that if lines 24 ^^ or 0.5. are at the potential level of -5 volts, after the arrival of the clock pulse, the corresponding line 24j or 25j would be at the same potential of -5 volts,
Das in Fig.6 dargestellte Schieberegister laesst sich in verschiedene Arten betreiben , und zwar in der gleichen Weise wie ein klassisches Schieberegister binaeren Typs, beispielsweise wie folgt:'The shift register shown in Fig. 6 can be converted into operate different ways in the same way as a classic binary type shift register, for example as follows:'
In einer ersten Art der Anwendung werden SchieberegisterShift registers are used in a first type of application
3098 16/IH63098 16 / IH6
gemaess der Erfindung parallel gespeist und in Serie geleert. · In dieser Betriebsart'werden die zu.uebertragenderi Informationen gleichzeitig an die Eingaenge 26 . 27 , 28_ ... 26 , 27^. 28. etc.according to the invention fed in parallel and emptied in series. · In this operating mode, the information to be transmitted at the same time to the entrances 26. 27, 28_ ... 26, 27 ^. 28. etc.
a a a ^ χ. ιa a a ^ χ. ι
eines jeden Flip-Flop angelegt. Die Uebertragung des Registerinhalts erfolgt dann im Rhythiass der Uhrpulse, v/obei bei jedem dieser Uhrpulse der Inhalt eines Flip-Flops uebertragen wird. Der Ausgang des Schieberegisters besteht aus den Ausgangsleitungen des letzten Flip-Flops In, oder aus dem Ausgang 49 des diesem Flip-Flop In zugeordneten Transeoders (Fig.3). .Vor dem ersten Uhrpuls ist daher der Ausgang des Schieberegisters durch den Gleichgewichtszustand von Flip-Flop 1 dargestellt. Nach der Anwendung des ersten Uhrpulses befindet sich dieser Ausgang in dem der in Flip-Flop 1 eingefuehrten Information entsprechen-of each flip-flop. The contents of the register are then transmitted in the rhythm of the clock pulses, with the contents of a flip-flop being transmitted with each of these clock pulses. The output of the shift register consists of the output lines of the last flip-flop I n , or of the output 49 of the transoder assigned to this flip-flop I n (FIG. 3). Before the first clock pulse, the output of the shift register is represented by the equilibrium state of flip-flop 1. N e of the application of the first Uhrpulses this output is in the turned EXPORTED the flip-flop 1 Information corresponding
den Zustand usw.„bis beim (N-I) Puls (N ist die Anzahl der Flip-Flops) das Uhrpulsgenerators der Ausgang des Schieblere-the state etc. “until at the (N-I) pulse (N is the number of Flip-flops) the clock pulse generator the output of the slider
-I-I
gisters sich in einem Zustand befindet, der der in Flip-Flop 1 eingefuehrten Information entspricht.gisters is in a state that corresponds to that in flip-flop 1 corresponds to the information introduced.
In einer zweiten Betriebsart fuer das in Fig.6 dargestellte Schieberegister, werden die zu uebertragenden Inforiuationen, hintereinander eingefuehrt; oder, in anderen Worten, in Serie auf jeden der Flip-Flops 1 ,...1., I1-, ...,In uebertragen. Zu diesem Zwecke wird die erste zu uebertragende Information an den entsprechenden Eingang 32 . 33 oder 34 von Flip-Flop 1 ange-In a second operating mode for the shift register shown in FIG. 6, the information to be transmitted is introduced one after the other; or, in other words, transmitted in series to each of the flip-flops 1, ... 1., I 1 -, ..., I n. For this purpose, the first information to be transmitted is sent to the corresponding input 32. 33 or 34 from flip-flop 1
H et <£ <*H et <£ <*
legt. Nach der Ankunft des ersten Uhrpulses wird diese erste Information aiii den zweiten Flip-Flop lb uebertragen. Zwischen dem ersten und dem zweiten-Uhrpulε wird die zweite Information auf den entsprechenden Eingang von Flip-Flop 1& uebertragen, und so weiter ... fuer die Gesamtheit 'ier zu uebertragendenlays. After the arrival of the first clock pulse, this first piece of information is transmitted to the second flip-flop l b . Between the first and the second-Uhrpulε the second information on the corresponding input of flip-flop 1 and to retransmit, and so on ... to be transmitted for the entirety of 'ier
30 9« 1 G / 1 1&F;30 9 «1 G / 1 1 &F;
Informal.j ; tu.Informal.j; do.
BAD ORIGINALBATH ORIGINAL
In dieser zweiten Betriebsart koennen die in Schieb«· register enthaltenen Informationen, wie in der ersten Betriebsart, in Serie zurüeckuebertragen werden, Sie koennen jedoch auch in parallel auf den Ausgangsleitungen der Flip-Flops, oder auf den den Flip-Flops zugeordneten Transcoder!! "abgelesen" werden.In this second operating mode, the sliding «· register can be transferred back in series, as in the first operating mode, you can but also in parallel on the output lines of the flip-flops, or on the transcoder assigned to the flip-flops !! "read".
Der hier mit Bezug ,auf die Fig. *l-3 beschrieben© Flip-Flop, sowie der mit Bezug auf Fig.4 beschriebene Zaehler und das mit Bezug auf Fig.6 beschriebene Schieberegister lassen sich in zahlreichen industriellen Anwendungen benutzen, z.B* in der Realisierung von Rechenmaschinen auf der Basis 3, und auch in der Realisierung von Sende-und Empfangsanordnungen fuer Daten auf der Basis 3 anwendend.The one described here with reference to Fig. * L-3 © Flip-flop, as well as the counter described with reference to FIG and the shift register described with reference to Fig. 6 can be used in numerous industrial applications, e.g. * in the implementation of calculating machines on the basis of 3, and also in the implementation of sending and receiving arrangements for data on basis 3.
Selbstverstaendlich, wie es auch von dem Vorhergehend«» erhellt,ist die Erfindung keineswegs auf die obenangedeuteten Anwendungsformen oder auf die im einzelnen gezeigten Ausfuehrungsformen beschraenkt.Im Gegenteil, sie umfasst auch alle Moeglichen Varianten.Of course, as it is also from the previous «» illuminates, the invention is in no way to the forms of application indicated above or to the embodiments shown in detail On the contrary, it also includes all possible variants.
309816/1U6309816 / 1U6
Claims (3)
stelleiKjr das drei Worte annehmen kann. v " ■? '-. -» ■ ■'
stelleiKj r that can take three words.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7136812A FR2166414A5 (en) | 1971-10-13 | 1971-10-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2221413A1 true DE2221413A1 (en) | 1973-04-19 |
Family
ID=9084318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19722221413 Pending DE2221413A1 (en) | 1971-10-13 | 1972-05-02 | TRI-STABLE FLIP-FLOP ARRANGEMENT |
Country Status (3)
| Country | Link |
|---|---|
| DD (1) | DD97795A1 (en) |
| DE (1) | DE2221413A1 (en) |
| FR (1) | FR2166414A5 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2820416A1 (en) * | 1977-05-10 | 1978-11-16 | Tokyo Shibaura Electric Co | SWITCH KEIS |
-
1971
- 1971-10-13 FR FR7136812A patent/FR2166414A5/fr not_active Expired
-
1972
- 1972-05-02 DE DE19722221413 patent/DE2221413A1/en active Pending
- 1972-05-16 DD DD16299572A patent/DD97795A1/xx unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2820416A1 (en) * | 1977-05-10 | 1978-11-16 | Tokyo Shibaura Electric Co | SWITCH KEIS |
Also Published As
| Publication number | Publication date |
|---|---|
| DD97795A1 (en) | 1973-05-14 |
| FR2166414A5 (en) | 1973-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE962343C (en) | Pulse memory | |
| DE2047001A1 (en) | Method and circuit arrangements for the transmission of data using directional couplers !! | |
| DE1281194B (en) | Linking network with a learning matrix | |
| DE1036421B (en) | Bistable semiconductor circuit | |
| DE1153553B (en) | Tax register | |
| DE1199028B (en) | Logical circuit with transistors and diodes | |
| DE2203456C3 (en) | Bi-stable multivibrator circuit, built from transistors, of the master / slave type | |
| DE2346568A1 (en) | HYBRID TWO-STROKE INTERLOCKING CIRCUIT WITH INTERMEDIATE STORAGE | |
| DE2026291A1 (en) | ||
| DE2359997C3 (en) | Binary reduction stage | |
| DE2221413A1 (en) | TRI-STABLE FLIP-FLOP ARRANGEMENT | |
| DE1073544B (en) | Transistoi gate circuit whose switching delay is almost zero | |
| DE1814213C3 (en) | J-K master-slave flip-flop | |
| DE2543355B2 (en) | Circuit arrangement for generating signals of a multi-frequency code | |
| DE1269172B (en) | Bistable tilting circle | |
| DE2329009A1 (en) | LOGICAL CIRCUIT OF BISTABLE RESISTORS | |
| DE1098744B (en) | Magnetic core matrix for performing arithmetic operations | |
| DE955692C (en) | Device for encrypting a steady message signal | |
| DE1181276B (en) | Data transmitter from ferrite toroidal cores arranged in a matrix | |
| DE1449543A1 (en) | Multi-stable self-holding circuit | |
| DE1178896B (en) | Matrix dialing arrangement | |
| DE1142899B (en) | Electronic teletype receiving circuitry | |
| DE977488C (en) | Circuit arrangement for querying a specific, selectable number on an electronic number chain made up of bistable stages | |
| DE821848C (en) | Electron number adder | |
| DE1524095B2 (en) | Electric desktop calculator |