DE2153944A1 - BUFFER MEMORY FOR CONTINUOUS, SIMULTANEOUS OUTPUT OF RELATED BITS, IN PARTICULAR FROM SEVERAL TRACES OF A MOVING RECORDING MEDIUM - Google Patents

Description

Pufferspeicher zur fortlaufenden, gleichzeitigen Ausgabe zusammengehöriger, insbesondere aus mehreren Spuren eines bewegten Aufzeichnungsträgers gelesener Bits Die Erfindung betrifft einen Pufferspeicher zur fortlaufenden, gleichzeitigen Ausgabe zusammengehöriger Bits, die ihm aus jeweils einem Kanal in Serie zugeführt werden, wobei ein gegenseitiger Versatz der Einspeicherzeiten dieser Bits auftreten kann, durch den die Zusammengehörigkeit aus den Einspeicherzeiten nicht mehr erkennbar ist, mit Speicherzellen für jeden Ranal in die aus diesem Kanal aufeinanderfolgend kommende Bits in einer zyklisch sich wiederholeiden Reihenfolge eingespeichert werden, die für alle Kanäle gleich ist, sowie mit einer Ausspeicheischaltung, die die Bits aus allen Zellen der gleichen Stufe der Reihenfolge mit zeitlicher Verzögerung gegenüber der Einspeicherung ausspeichert Ein solcher Speicher wird besonders für das Lesen zusammengehöriger Bits von mehrspurigen Aufzeichnungsträgern wie z.B. Buffer memory for continuous, simultaneous output of related, in particular bits read from several tracks of a moving record carrier The invention relates to a buffer memory for continuous, simultaneous output related bits, which are fed to it in series from one channel each, whereby a mutual offset of the storage times of these bits can occur, through which the togetherness can no longer be recognized from the storage times is, with memory cells for each ranal in the out of this channel consecutively incoming bits are stored in a cyclically repeated sequence, which is the same for all channels, as well as an output circuit that stores the bits from all cells of the same level compared to the order with a time delay the storage removes a such memory becomes special for reading related bits from multi-track recording media such as e.g.

Magnetbändern benutzt, in deren Spuren die Bits mit hoher Dichte aufgezeichnet sind. Der vorgenannte gegenseitige Versatz der Einspeicherzeiten der zusammengehörigen Bits kann durch Sensoren (z.B. Magnetköpfe) entstehen, die in einer zu den Spuren senkrechten Reihe nicht genau fluchtend angeordnet sind, sowie hauptsächlich durch Schräglauf des z.B. bandförmigen Aufzeichnungsträgers beim Lesen oder auch beim vorangegangenen Aufzeichnen, weshalb ein Pufferslleichor der genannten Art oftmals kurz als "Entschrägungspuffer" bezeictlnct wird, Der weiter oben genannten zeitlichen Verzögerung des Ausspeicherns wird bei bekannten Entschrägungs puffern ein Wert verliehen, welcher sicherstellt, daß ei normalen Lesebetriebsbedingungen alle zusammengehörigen Bits in den Zellen der jeweils auszulesenden Stufe versammelt sind.Magnetic tapes are used, in the tracks of which the bits are recorded with high density are. The aforementioned mutual offset of the storage times of the related Bits can be created by sensors (e.g. magnetic heads) that are attached to the tracks vertical row are not exactly aligned, as well as mainly through Skewing of the tape-shaped recording medium, for example, when reading or also when previous recording, which is why a buffer valve of the type mentioned is often used is briefly referred to as the "de-skewing buffer", of the above-mentioned temporal With known de-skewing buffers, the write-out delay becomes a value which ensures that under normal reading operating conditions all belong together Bits are gathered in the cells of each stage to be read out.

Die Erfindung hat sich zur Aufgabe gestellt, den Anwendungsbereich eines Entschrägungspuffers zu erweitern.The invention has set itself the task of the area of application of a de-skewing buffer.

Zu diesem Zweck sieht die Erfindung für einen Pufferspeicher der einleitend charakterisierten Art vor, daß die Ausspeicherschaltung Umschaltmittel enthält, durch da die Verzögerun gszeit unterschiedlich einstellbar ist.To this end, the invention provides for a buffer memory of the introductory part characterized type that the withdrawal circuit contains switching means, because the delay time can be set differently.

Für eine Ausführungsform des Pufferspeichers, bei der dieser Verknüpfungen von einem Kanal zugeordneten Einspeicher-Taktleitungen mit Ausspeicher-Taktleitungen aller Zellen jeweils einer Stufe enthält, ist vorgesehen1 daß die Verknüpfungen umschaltbar sind, um jeweils eine andere Verzögerungszeit zu erhalten. Es kann bei dieser Ausführungsform die Verzögerungszeit in einfacher Weise halbiert bzw. verdoppelt werden.For an embodiment of the buffer memory in which these links from a store-in clock lines assigned to a channel with store-out clock lines of all cells each contains a level, it is provided1 that the links can be switched to obtain a different delay time in each case. It can be at In this embodiment, the delay time is halved or doubled in a simple manner will.

Ein Entscilrägungsptiffer mit der erfindungsgemäßen Umschaltbarkeit kann nur in folgender Weise eingesetzt werden: Auch beim Aufzeichnen der auf mehrere Spuren verteilten zusammengehörigen Bits kann, wie bereits erwähnt, gegenseitiger (räumlicher) Versatz der Bits - aus den gleichen Gründen wie einleitend für das Lesen angegeben - auftreten, und die Versätze beim Aufzeichnen und Lesen addieren sich im ungünstigen Falle, wenn sie nämlich einander entgegengesetzt gerichtet sind. Es ist daher anzustreben, den schon beim Aufzeichnen entstehenden Versatz klein zu halten. Viele Magnetband-Digitalspeichergeräte arbeiten beim Aufzeichnen so, daß ein Prüflesen stattfindet, nämlich ein Lesekopf im Zuge der Aufzeichnung die Information alsbald liest, um fehlerhafte Aufzeichnungen zu erkennen, insbesondere durch Paritatsprüfungen.A disengagement switch with the switchability according to the invention can only be used in the following way: Even when recording the on several Traces of distributed related bits can, as mentioned earlier, be mutual (Spatial) offset of the bits - for the same reasons as introductory for that Read specified - occur and add the offsets while recording and reading in the worst case, when they are directed opposite to each other. It is therefore desirable to keep the offset that occurs during the recording as small as possible to keep. Many magnetic tape digital storage devices operate when recording that a test reading takes place, namely a read head in the course of the recording Reads information as soon as possible in order to identify incorrect records, in particular through parity checks.

Fehlerhafte Aufzeichnungen werden dann gelöscht und nochmals aufgezeichnet.Incorrect records are then deleted and recorded again.

Die erfindungsgemäße Umschaltbarkeit eines Entschrägungspuf fers hinsichtlich seiner Verzögerungszeit erlaubt es, für das Nur-Lesen eine die Synchronisierung der zusammengehörigen Bits gewährleistende Verzögerungszeit einzuschalten, für das genannte Prüflesen jedoch eine kleinere Verzögerung einzustellen. Dies bewirkt, daß der Toleranzbereich der Versatz-Beträge verkleinert wird, indem-bei größeren Versätzen, bei denen beim Nur-Lesen noch eine rechtzeitige Versammlung der zusammengehörigen Bits in der jeweils auszuspeichernden Stufe stattfindetj dies beim-Prüflesen nicht mehr der Fall ist, vielmehr fehlerhafte Bitkombinationen ausgespeichert werden, die zur Löschung und Neuaufzeichnung führen. Die so erzielbare Verminderung des gegenseitigen Versatzes der aufgezeichneten zusammengehörigen Bits vermindert wiederum die beim Nur-Lesen gegebenen Anforderungen an den Entschrägungspuffer, insbesondere dessen Stufenzahl, die von dem maximalen Versatz der Einspeicherzeiten der zusammengehörigen Bits abhängt.The switchability according to the invention of a de-skewing buffer with regard to its delay time allows synchronization for read-only one to switch on the delay time guaranteeing the associated bits, for the set a smaller delay, however. This causes, that the tolerance range of the offset amounts is reduced by - with larger Offset, in which reading-only still requires a timely gathering of those belonging together Bits in the respective level to be stored, this does not take place during the test reading is more the case, rather incorrect bit combinations are stored, which lead to deletion and re-recording. The thus achievable reduction in mutual misalignment of the recorded associated bits is reduced in turn the requirements for the de-skewing buffer given for read-only, in particular its number of stages, which depends on the maximum offset of the storage times of the associated Bits depends.

Die Zeichnung zeigt ein Ausführungsbeispiel der Erfindung, wobei zur Vereinfachung nur drei bitliefernde Kanäle angenommen sind.The drawing shows an embodiment of the invention, wherein for Simplification, only three bit-delivering channels are assumed.

Drei Spuren eines Digitalspeicher-Magnetbandes seien mit L, M (eine mittlere Spur) und N bezeichnet. Jeder Spur ist ein Einspeicher-Zähler ZL bzw. ZM, ZN zugeordnet, dem über eine Klemme TL bzw. TM, TN der Bittakt der aus der betreffenden Spur gelesenen Bits zugeführt wird, wobei der Einspeicher-Zähler mit zyklischer Wiederholung die Zähistellungen 1 2, 3, 4 einnimmt und über die von ihm ausgehenden Einspeicher-Taktleitungen sowie nicht eigens dargestellte UND-Gatter dafür sorgt, daß die einer Informations-Eingangsklemme EL bzw. EM, EN zugeführten Wertigkeiten der den Bit takten zugeordneten Bits in der sich wiederholenden Reihenfolge 1, 2, 3, 4 den entsprechend bezeichneten vier Stellen, z.B. Flip-Flops, eines Spur-Pufferspeichers SL bzw. SM, SN zugefjjjirt werden. Durch einen Taktimpuls auf einer - in der Zeichnung von rechts kommenden - Ausspeicher-Taktleitung kann der Inhalt jeder Speicherzelle über ein ebenfalls nicht eigens dirgestelltes Ausspeicher-UND-Gatter ausgespeichert werden und gelangt an eine der betreffenden Spur zugeordnete Informations-Ausgangsklemme AL bzw AM, AN.Let three tracks of a digital storage magnetic tape be L, M (one middle lane) and N. Each track is a storage counter ZL or ZM, ZN assigned to the bit clock from the relevant via a terminal TL or TM, TN track read bits is supplied, the storage counter with cyclical repetition the counting positions 1, 2, 3, 4 and via the store clock lines going out from it as well as AND gate, not specifically shown, ensures that an information input terminal EL or EM, EN supplied weights of the bits assigned to the bit clocks in of the repeating order 1, 2, 3, 4 the correspondingly designated four Places, e.g. flip-flops, of a track buffer memory SL or SM, SN are added will. By a clock pulse on one - coming from the right in the drawing - The content of each memory cell can also be retrieved via a clock line not specifically directed unloading AND gate are stored and arrives to an information output terminal AL or AM assigned to the relevant track, AT.

Die Ausspeicher-Taktleitungen, die zu den Speicherzellen gleicher Stufe, also gleicher Nummer der einzelnen Spur-Pufferspeicher führen, sind miteinander und mit dem Ausgang TAl bzw. TA2, TA3, TA4 eines ODER-Gatters gleicher Nummer eines Satzes von vier ODER-Gattern Ol, 2, 3, 4 verbunden.The discharge clock lines, which are the same as the memory cells Level, i.e. the same number of the individual track buffers, are mutually exclusive and with the output TAl or TA2, TA3, TA4 of an OR gate with the same number one Set of four OR gates Ol, 2, 3, 4 connected.

An die der mittleren Spur zugeordneten, also von dem Einspeicher-Zähler ZM ausgehenden Einspeicher-Taktleitungen ist jeweils eine der Leitungen TMI, Tee2, t TM3, TM4 angeschlossen, und an den Leitungssatz TMl, 2, 3, 4 sind zwei Sätze von je vier UND-Gattern, nämlich Ua l, 2, 3, 4 und Ub 1, 2, 3, 4 angeschlossen. Die Ausgänge der UND-Gatter Ua und Ub gleicher Nummer sind in dem ODER-Gatter 0 gleicher Nummer disjunktiv zusammengefaßt. Es ist eine bistabile Kippsclialtung FF vorgesehen, deren einer Ausgang a mit jeweils einem Eingang aller UND-Gatter Ua und deren anderer Ausgang b mit jeweils einem Eingang der UND-Gatter Ub verbunden ist, so, daß je nach der Stellung der bistabilen Kippschaltung FF entweder die UND-Gatter Ua oder die UND-Gatter Ub zum Durchlaß von Impulsen aktiviert werden, die von den Leitungen TM l, 2, 3, 4 kommen.To those assigned to the middle track, i.e. from the storage counter ZM outgoing storage clock lines is one of the lines TMI, Tee2, t TM3, TM4 connected, and to the wiring harness TMl, 2, 3, 4 are two sets of four AND gates each, namely Ua l, 2, 3, 4 and Ub 1, 2, 3, 4 connected. The outputs of the AND gates Ua and Ub of the same number are 0 in the OR gate same number combined disjunctively. It is a bistable tilting clip FF provided, one output of which a each with one input of all AND gates Ua and their other output b each connected to an input of the AND gate Ub is so that, depending on the position of the flip-flop FF, either the AND gates Ua or the AND gate Ub are activated for the passage of pulses from the Lines TM 1, 2, 3, 4 come.

Wie aus der Zeichnung zu ersehen ist, sind diese Impulseingänge der UND-Gatter Ua und Ub mit den Leitungen TM i 2, 31 4 wir folgt verbunden: Wenn in der nachstehenden Schreibweise die erste Zahl die Nummer der Taktleitung TM und die zweite Zahl die Nummer der Ausgangsleitung TA ist, so werden über die UND-Gatter Ua die folgenden Verbindungen hergestellt 3-i, 4T2 v 1-3, 2-4. Über die UND-Gatter Ub werden hingegen die Verbindungen 3-2, 4-3, 1-4, 2-1 hergestellt.As can be seen from the drawing, these pulse inputs are the AND gates Ua and Ub are connected to lines TM i 2, 31 4 as follows: If in in the notation below, the first number is the number of the clock line TM and the second number is the number of the output line TA, so will be via the AND gate Among other things, the following connections are made 3-i, 4T2 v 1-3, 2-4. About the AND gate Ub, however, the connections 3-2, 4-3, 1-4, 2-1 are made.

Wird also die Kippschaltung FF in die Stellung geschaltet, in der ihr Ausgang a die UND-Gatter Ua vorbereitet und ihr Ausgang b die UND-Gatter Ub sperrt - dies geschehe für den Betriebszustand ~Nur Lesen" des Nagnetbandgerätes -, so wird gleichzeitig mit dem Einspeichern eines Bits in die Zelle 3 des Spur-Pufferspeichers SM der Inhalt sämtlicher Zellen l (Zeile l des Gesamt-Pufferspeichers) ausgespeichert, mit dem Einspeichern eines Bits in die Zelle 4 von SM wird zugleich die Zeile 2 ausgespeichert, mit dem Einspeichern eines Bits in die Zelle 1 von SM die Zeile 3 und mit dem Einspeichern eines Bits in die Zelle 2 von SM die Zeile 4.So if the flip-flop FF is switched to the position in which its output a prepares the AND gate Ua and its output b the AND gate Ub locks - this happens for the operating state ~ read only "of the magnetic tape recorder - so is done at the same time as storing a bit in cell 3 of the track buffer SM the content of all cells l (Line l of the total buffer memory) stored out, with the storage of a bit in cell 4 of SM is at the same time the row 2 is stored out, with the storage of a bit in the cell 1 of SM the row 3 and with the storage of a bit in the cell 2 of SM the row 4th

Die hierdurch gegebene Ausspeicher-Verzögerung beträgt bei dem gezeichneten Beispiel zwei Taktzeiten. Sie ist unter geeigneter Wahl der Anzahl der Zellen der Spur-Pufferspeicher und damit der Länge des Einspeiciierzyklus den jeweiligen Verhältnissen1 nämlich dem maximal zu erwartenden gegenseitigen Versatz der Einspeicherzeiten der zusammengehörigen Bits anzupassen und für den Betriebszustand 2'Nur Lesen" so zu wählen, daß in der auszuspeichernden Zeile sämtliche zusammengehörigen Bits schon und noch versammelt sind, um sie gleicllzeitig auszugeben.The resulting withdrawal delay amounts to the one shown Example two cycle times. It is with a suitable choice of the number of cells of the Track buffer memory and thus the length of the feeding cycle to the respective ratios1 namely the maximum expected mutual offset of the storage times to adapt related bits and for the operating state 2'Read only " select that all bits belonging together in the line to be saved and are still gathered to spend them at the same time.

Für den Betriebszustand "Aufzeichnen mit Früflesen wird die Kippschaltung FF umgeschaltet, so daß der Ausgang b die UND-Gatter Ub vorbereitet und Ausgang a die UND-Gatter Ua sperrt. Hierdurch wird die Verzögerungszeit, nach der die Ausspeicherung einer Zeile des Pufferspeichers erfolgt, auf die hälfte herabgesetzt, wodurch die richtige Ausspeicherung zusammengehöriger Bits nur bei entsprechend kleinerem gegenseitigem Versatz ihrer Einspeicherzeiten erfolgt, wäiirend bei einem Versatz, der großer ist, Bitkombinationen a1isgespeichert werden, die fehlerhaft sind, weil die Zeile noch Bits eines vorangegangenen Zeichens oder schon Bits eins nachfolgenden Zeichens enthält. Die insbesondere durch Paritätsprüfungen in bekannter Art festgestellte Fehlerhaftigkeit führt zur Löschung und Neuaufzeichnung insbesondere eines die fehlerhaften Bitkombinationen enthaltenden Blockes, was u.a. mehrfach wiederholt wird, bis der gegenseitige Versatz unterhalb der für das Aufzeichnen vorgesehenen Grenze liegt. Natürlich kann, bei entsprechender Zahl der Zyklus-Schritte das gegenseitige Verhältnis der Ausspeicher-Verzögerungen auch anders gewählt werden als 2:1, ferner ist es möglich, fiir den beim Aufzeichnen zulässigen Versatz wie auch für den beim Lesen allein bei unterschiedlichen Verhältnissen jeweils zu verarbeitenden Versatz, unterschiedliche Werte wahlweise vorzugeben, indem durch Bereitstellung weiterer einschaltbarer Verknüpfungen die Anzahl der wählbaren Verzögerungen vergrößert wird.The toggle switch is used for the operating status "recording with early reading FF switched so that output b prepares the AND gate Ub and output a blocks the AND gate Ua. This increases the delay time after which the withdrawal one line of the buffer memory is reduced to half, whereby the Correct removal of bits that belong together only with correspondingly smaller mutual bits The offset of their storage times takes place, while in the case of an offset, the greater one is, bit combinations are saved which are incorrect because the line bits of a previous character or bits one subsequent Character contains. The one determined in particular by parity checks in a known manner Incorrectness leads to deletion and re-recording, especially of the incorrect ones Block containing bit combinations, which is repeated several times until the mutual offset is below the limit intended for recording. Of course, with the appropriate number of cycle steps, the mutual relationship can the withdrawal delays can also be chosen other than 2: 1, furthermore it is possible for the offset permissible during recording as well as for that during reading only different offsets to be processed with different ratios Values can optionally be specified by providing further links that can be activated the number of selectable delays is increased.

Claims (2)

patentansprüche patent claims S Pufferspeicher zur fortlaufenden, gleichzeitigen Ausgabe zusammengehöriger Bits, die ihm aus jeweils einem Kanal in Serie zugeführt werden, wobei ein gegenseitiger Versatz der Binspeicherzeiten dieser Bits auftreten kann, durch den die Zusammengehörigkeit aus den Einspeicherzeiten nicht mehr erkennbar ist, mit Speicherzellen fjjr jeden Kanal, in die aus diesem Kanal aufeinanderfolgend kommende Bits in einer zyklisch sich wiederholenden fleihenfolge eingespeichert werden, die für alle Kanäle gleich ist, sowie mit einer Ausspeicherschaltung, die die Bits aus allen Zellen der gleichen Stufe der Reihenfolge mit zeitlicher Verzögerung gegenüber der Einspeicherung ausspeichert, dadurch gekennzeichnet, daß die Ausspeicherschaltung Umschaltmittel enthält, durch die die Verzögerungszeit unterschiedlich einstellbar ist.S Buffer memory for continuous, simultaneous output of related items Bits that are fed to it in series from one channel each, one being mutual Offset of the bin storage times of these bits can occur due to the fact that they belong together is no longer recognizable from the storage times, with memory cells for each Channel into which bits coming from this channel successively in a cyclical manner repetitive loan series are stored that are the same for all channels is, as well as with a latch circuit, which the bits from all cells of the same Stores the level of the sequence with a time delay compared to the storage, characterized in that the latching circuit contains switching means by which the delay time can be set differently. 2. Pufferspeicher, der Verknüpfungen von einem Kanal zugeordneten Einspeicher-Taktleitungen mit Ausspeicher-Taktleitungen aller Zellen jeweils einer Stufe enthält, nach Anspruch 1, dadurch gekennzeichnet, daß die Verknüpfungen umschaltbar sind, um jeweils eine andere Verzögerungszeit zu erhalten.2. Buffer memory allocated to the links from a channel Infeed clock lines with outfeed clock lines of all cells one at a time Contains stage according to claim 1, characterized in that the links are switchable to get a different delay time in each case. L e e r s e i t eL e r s e i t e