DE2118791A1 - Verfahren und Anordnung zur Erkennung von Zeichen, insbesondere von alphanumerischen Zeichen - Google Patents

Description

Recognition Terminals (US Prio.: 17. April 197O

Incorporated . Ser.No. 29,485 - 8IOI)

II900 Parklawn Drive

Rockville, Maryland

V.St.A. Hamburg, den 15. April 1971

Verfahren und Anordnung zur Erkennung von Zeichen, insbesondere von alphanumerischen Zeichen

Die Erfindung bezieht sich auf die automatische Zeichenerkennung und insbesondere auf die Abtastung einer Vielzahl von Feldern innerhalb einer Grenze, die durch das Zeichen und eine Mittellinie gegeben sind, wobei eine Zuordnung von Zeichen zur Mittellinie besteht.

Die großen Schwankungen, mit denen Zeichen geschrieben werden können, führten dazu, daß bei von automatischen Zeichenlesern zu verarbeitenden Schriftstücken gewisse Beschränkungen eingehalten werden mußten. Bei der Verwendung von Zeichen aus magnetischer Tinte haben gewisse Bereiche der Zeichen genau festgelegte Schwankungsbereiche, die von dem magnetischen Material bedeckt werden, um unterscheidbare Charakteristika in den Signalen zu erhalten, die erzeugt werden, wenn die Zeichen die Lesestation durchlaufen. Für das Erkennen von handgeschriebenen Zeichen hat es sich als zweckmäßig erwiesen, gewisse Vorschriften für die Schreib-

109844/1272

weise einzuführen, -wodurch sich die Anordnung zur Zeichenerkennung stark vereinfacht.

Die Erfindung bezieht sich auf ein Verfahren und eine Anordnung zur Erkennung von Zeichen, die sich in einem Feld mit senkrechter Mittellinie befinden. Das Verfahren zur Zeichenerkennung wird dabei so durchgeführt, daß das Feld zur Erzeugung eines von der Lage eines Zeichenteils abhängigen Signals abgetastet wird, daß durch Abtastung der Mittellinie ein Steuersignal gewonnen wird und daß mittels des Signals und des Steuersignals ein das Zeichen charakterisierendes Ausgangssignal erzeugt wird.

So kann beispielsweise das Feld in vier Bereiche eingeteilt werden, wobei die Bereichsstellen durch die senkrechte Mittellinie und eine waagerechte Linie definiert werden, welche sich an einer Stelle über das Feld erstreckt, die von den Zeichen selbst abhängt. Das Vorhandensein oder Fehlen von Bereichen, die von der durch den Umriß des Zeichens und die Mittellinie in jedem der vier Bereiche gebildeten Grenze eingeschlossen werden, gestattet die Verwendung eines · Ij-Bit-Codes zur Erkennung von bis zu 16 Zeichen. Um

zu erhöhen/

die Anzahl der Zeichen^ die an die Mittellinie angepaßt oder zur Vereinfachung der Vorgänge auf die Mittellinie bezogen sind, können auch andere Merkmale ver-

109844/ 1272

wendet werden.

In einer Ausgestaltung der Erfindung werden Zeichen, die im wesentlichen in einem vorbestimmten Format und mit der Mitte, bezogen auf die senkrechte Linie,

gezeichnet sind, serienförmig abgetastet, während sie entlang einer Lesestation geführt werden, um ein den eingeschlossenen Punkten entsprechendes Codesignal zu erzeugen, das mit einem gespeicherten Code verglichen wird, um bei Übereinstimmung ein Ausgangssignal zu erzeugen. Vorzugsweise wird jedes Zeichen entlang einer Vielzahl von senkrechten, im seitlichen Abstand voneinander angeordneten Bahnen abgetastet, während es die Lesestation durchläuft. Entsprechend den vom Abtaster ermittelten weißen und schwarzen Feldern wird an jedem einer Vielzahl von auf jeder Bahn liegenden Punkten ein Weiß-Signal oder ein Schwarz-Signal erzeugt. Das Signal jedes Punktes wird nacheinander mit Signalen verglichen, die dem Punkt unmittelbar über, unmittelbar unter und dem am nächstweitesten entfernten von der Mittellinie entsprechen, um das von jedem vorgegebenen Punkt erhaltene Signal zu einem eindeutigen Punkt-signal abzuwandeln, wenn irgendein weißes Feld festgestellt wird, das von einer Grenze aus einem schwarzen Zeichenteil und der Mittellinie

109844/ 1272

-U-

umschlossen wird. Die so erhaltenen Punktsignale werden dann mit einem gespeicherten Code verglichen, um Zeichenerkennungssignale zu erzeugen.

Nach einer weiteren Ausgestaltung der Erfindung können der Code und die damit zu vergleichenden Signale in Abhängigkeit von der Anzahl der Kreuzungsstellen des Zeichens mit der Mittellinie abgeändert werden. Ferner

^v ist es möglich, den Code und die damit zu vergleichenden Signale durch Projektionssignale zu verändern, die von der Projektion mindestens der rechten oder/und der linken Hälfte des Zeichens auf die Mittellinie abhängen. Weiterhin kann das Verhältnis der Projektionen von zwei getrennten Teilen zur Abwandlung des Codes und der damit zu vergleichenden Signale benutzt werden. Darüber hinaus ist eine Abwandlung in Abhängigkeit von der Anzahl der Schnittpunkte des Zeichens mit einer im seitlichen Abstand von der Mittellinie liegenden senkrechten Linie möglich.

Die Erfindung wird im Folgenden anhand der ein Ausführungsbeispiel zeigenden Figuren näher erläutert.

Fig. 1 zeigt ein Blockschaltbild einer erfindungsgemäßen Anordnung zur Zeichenerkennung.

1098 U/1272

Pig. 2 zeigt die Darstellung und die Anlayse der Ziffer 2 nach dem erfindungsgemäßen Verfahren.

Fig. 3 zeigt einen Ziffernsatz mit bezüglich der Mitte festgelegten Zifferndarstellungen.

Fig. 4 bis 11 zeigen Einzelheiten der Logikschaltung der Anordnung gemäß Fig. 1. .

Fig. 12 bis 14 zeigen Zeitabläufe der Steuersignale in den Schaltungen gemäß Fig. 4 bis 11.

Die in Fig. 1 dargestellte Anordnung zeigt schematisch ein Ausführungsbeispiel der Erfindung. Schriftstücke, die kontinuierlich entlang einer Abtaststation bewegt werden, werden wiederholt mittels eines Abtasters 10 entlang senkrechter, im seitlichen Abstand voneinander angeordneter Bahnen abgetastet. Der Abtaster 10 erzeugt Video-Signale, die einem Rote-Linie-Detektor 11 und einem Schalter 12 zugeführt werden. Da sich das Schriftstück bewegt, sind die Abtastbahnen in Richtung der Bewegung im Abstand voneinander angeordnet, wobei die Abstände von der Geschwindigkeit des Schriftstückes und der Abtastfrequenz abhängen. Somit wird bei einem Abtastzyklus zuerst die linke Kante eines in einem gegebenen Feld vorhandenen Zeichens erfaßt. Der Ab-

109844/ 1272

taster 10 führt einige senkrechte Abtastungen aus, bevor er die linke Kante des Zeichens erreicht. In dem dargestellten Ausführungsbeispiel wurden jeweils für ein halbes Zeichenfeld zehn bis dreißig vertikale Abtastungen verwendet.

Der Abtaster 10 kann eine sich drehende Scheibe mit in gleichem Abstand voneinander auf einem gemeinsamen Radius angeordneten Löchern aufweisen, wobei der Radius groß im Verhältnis zur Zeichenhöhe ist. Das von dem Schriftstück reflektierte Licht gelangt durch die Löcher in der Scheibe und über ein entsprechendes optisches System auf eine Fotozelle. Derartige Abtaster sind bekannt. Ferner kann ein Abtaster verwendet werden, der eine einzige Säule von Fotozellen enthält, deren Elemente nacheinander aktiviert werden, um das Schriftstück senkrecht abzutasten.

In beiden Fällen wird das Ausgangssignal zu einer Logikschaltung befördert, die eine Vielzahl von Speichern für jede der abgetasteten Spalten aufweist. In dem dargestellten Ausführungsbeispiel wurden je Spalte achtundvierzig Abtastwerte ermittelt.

Der Vorgang verläuft grundsätzlich so, daß die Signale

10984 4/1272

jeder Spalte in der Folge der Spalten bearbeitet werden, um das Vorhandensein von Bereichen zu ermitteln, die innerhalb einer Grenze liegen, welche durch eine Zeichenschleife und die Mittellinie gebildet wird. So führt beispielsweise die Mittellinie 13 in Fig. 2 'durch die 2. Der obere rechte Zeichenteil lh und die senkrechte Linie 13 schließen einen Bereich ein. Der obere linke Zeichenteil 15 schließt keinen Bereich ein. Ein unterer linker Zeichenteil 16 und die senkrechte Linie 13 schließen einen Bereich ein, während der untere rechte Teil 17 keinen Bereich einschließt.

Die Signale» die durch Ausblendung des Fotozellenausgangs ignals (achtundvierzig Proben pro Abtastung) erzeugt werden, werden zur Identifizierung derjenigen oberhalb und unterhalb der Schnittpunkte mit der Mittellinie liegenden Teile benutzt, die eingeschlossene Bereiche und nicht eingeschlossene Bereiche aufweisen. Somit erhält man eine aus H Bit bestehende Information. Diese Information bildet einen Ί-Bit-Code zur Identifizierung von sechzehn Zeichen. Im vorliegenden Ausführungsbeispiel wird angenommen, daß nur die Ziffern 0 bis 9 zu identifizieren sind. Es werden dann Zusätze beschriebenj die alle in Fig. 1 gezeigt sind, durch welche die Arbeitsfähigkeit der Anordnung über sechzehn

109844/1272

Zeichen hinaus erweitert werden kann.

In der Anordnung gemäß Pig. I verbindet der Schalter während des Steuerzyklus 1 den Abtaster 10 über eine Verbindung 20 mit einer Transformations- und Verzögerungslogik 21 und während des Steuerzyklus 2 über eine Verbindung 22 mit einem Bechte-Hälfte-Speicher 23. Von der Logikschaltung 21 führen Signalleitungen Bl und B2 zu . einem AB-Register 24. Vom Register 24 gehen Signalleitungen Al und A2 sowohl zur Logikschaltung 21 als auch zu einem Links-Topo-Register 25, einem Rechts-Topo-Register 26 und einem Rote-Linie-Kreuzungszähler 27.

Die Leitungen Al und A2 führen außerdem zu einem Projektionsregister 28. Die Ausgangsleitung 29 des Registers 28 ist mit vier Schaltanordnungen verbunden, nämlich einem Linke-Obere-Projektions-Zähler 30, einem Linke-Untere-Projektions-Zähler 31, einem Rechte- * Obere-Projektions-Zähler 32 und einem Rechte-Untere-Projektions-Zähler 33· Die Zähler 30 bis 33 sind mit einer Vielzahl von Ratiodetektoren 34 verbunden.

Der Schalter 12 ist über eine Leitung 22 a mit einem Rechte-Hälfte-Kreuzungszähler 35 verbunden. Ein Satz Signalleitungen 40 führt von den Registern 25 und 26 zu einer Zeichenentscheidungslogischaltung 41. Die

109844/127 2

Leitung 42 verbindet den Zähler 27 mit der Logikschaltung 4l. Die Leitung 43 führt von den Ratiodetektoren 34 zur Logikschaltung 41, und der Zähler 35 ist über die Leitung 44 mit der Logikschaltung 41 verbunden. Ein Satz Ausgangskanäle 45 führt von der Entscheidungslogikschaltung 41 zu einer Auswerteeinheit 46, die aus einem Speicher, einem Drucker oder ähnlichem bestehen kann, der die Ausgangssignale auf der Leitung 45 aufnimmt, wobei ein Signal für jedes den Abtaster 10 passierende Zeichen vorhanden ist.

Eine Steuereinheit 50 ist mit verschiedenen der bisher beschriebenen Schaltungsanordnungen verbunden, um den Arbeitsablauf in der zu beschreibenden Weise zu steuern.

Der Rechte-Hälfte-Speicher 23 dient zur Speicherung derjenigen Signale, die beim Abtasten der rechten Hälfte eines Zeichens erzeugt werden, wobei diese Speicherung erforderlich ist, um sie nacheinander von der rechten Seite des Zeichens zur Mittellinie in der Logikschaltung 21 zu verarbeiten. Im Gegensatz dazu können die Linke-Hälfte-Signale unmittelbar mit dem Portschreiten der Abtastung von der Logikschaltung 21 verarbeitet werden, da beim Zyklus für die linke Hälfte das Zeichen von der linken Seite zur Mittellinie abgetastet wird.

109844/1272

Das AB-Register 24 ist ein adressierbarer,48-Byte, 2 Bit je Byte Speicher. In einem Ausführungsbeispiel enthielt der Rechte-Hälfte-Speicher 23 siebenhunderachtundsechzig beliebig zugängige Bits. Die Anordnungen arbeiten so zusammen, daß sie die linke Hälfte jedes Zeichens zur Hittellinie zusammendrücken und dann die rechte Hälfte jedes Zeichens zur Mittellinie zusammendrucken. Am Ende des Zyklus für die linke w Hälfte werden die im AB-Register 24 gespeicherten Signale in das Register 25 übergeführt, und am Ende des Zyklus für die rechte Hälfte werden die im Register vorhandenen Signale in das Register 26 gebracht. Die Register 25 und 26 dienen dazu, eine eindeutige Signalkombination auf den Leitungen 40 zu erzeugen, die dann in der Entscheidungslogikschaltung 41 verwendet wird, um für jedes der den Abtaster 10 durchlaufenden Zeichen eine der Leitungen 45 zu aktivieren.

Der Abtaster 10 führt dem Schalter 12 digitale Video-Daten zu. Das Abtasten jedes Zeichens erfolgt in zwei Teilen, dem Zyklus 1 und dem Zyklus 2. Der Zyklus 1 beginnt an der linken Seite des Zeichenfeldes und endet, wenn das Zeichen etwa zur Hälfte von links nach rechts abgetastet ist, wobei die abgetastete Mittellinie die Grenze bildet. Die Daten des Zyklus 1 werden unmittelbar

109844/1272

in die Logikschaltung 21 eingegeben. Mittels des Zyklus 1 wird die Darstellung der linken Seite des Zeichens in der Horizontalen zusammengedrückt und auf der Mittellinie "aufgezeichnet", um in das Register 2k Signale einzubringen, die die oberen und unteren Grenzen derjenigen Bereiche bezeichnen, die von einem Zeichenteil und der Mittellinie eingeschlossen werden.

Der Zyklus 2 beginnt am Ende des Zyklus 1. Seine Daten werden in den Speicher 23 eingebracht, während sich der Abtastvorgang von der Mittellinie zum rechten Rand des Zeichens fortsetzt. Die auf diese Weise gespeicherten Daten werden dann in umgekehrter Reihenfolge aus dem Speicher ausgelesen, also von der rechten Seite zurück zur Mittellinie ,und der Transformations- und Verzögerungslogik 21 zugeleitet, um im Register 24 einen entsprechenden Datensatz zu erzeugen.

Wie vorstehend bereits erwähnt, dient die Loganschaltung 21 zur Bestimmung von evtl. vorhandenen weißen Punkten, die von einer schwarzen Linie und der Mittellinie eingeschlossen werden. Die Signale für eingeschlossene und nicht eingeschlossene Punkte werden im Register 2*1 gespeichert. Wenn der Abtaster die Mittellinie

109844/1272

im Zyklus 1 ermittelt, so wird der Inhalt des AB-Registers über die Leitungen Al und A2 in das Register 26 befördert. Entsprechend werden nach dem Zyklus für die rechte Hälfte Signale im Zyklus 2 vom Speicher 23 durch die Logikschaltung 21 befördert, und der Inhalt des Registers 24 wird über die Leitungen Al und A2 in das Register 26 verschoben.

Nach dem Ende des Zyklus 2 steuern die Register 25 und 26 die Logischaltung 41 an, wodurch die Signale mit einem gespeicherten Code verglichen werden, um auf einer der Leitungen 45 ein das abgetastete Zeichen kennzeichnendes Signal zu erzeugen.

Die Steuereinheit 50 taktet die vorstehenden Schritte. Steuerleitungen 51 und 52 verlaufen von der Steuereinheit 50 zu den Registern 25 und 26 und Leitungen 53 und 54 zum Register 24. Die Leitung 55 führt zur Logikschaltung 4l. Die Steuerleitungen sind in Fig. 1 nur ganz allgemein angedeutet und werden im einzelnen in Zusammenhang mit den Fig. 4 bis 11 beschrieben.

Die bei jeder senkrechten Abtastung erzeugten Signale werden in zwei Phasen, der Alpha-Phase und der Beta-Phase verarbeitet. Die Alpha-Phase umfaßt die für jede senkrechte Abtastung benötigte Zeitspanne. Am Ende der

109844/1272

"ersten senkrechten, nach unten verlaufenden Abtastung wird die Alpha-Phase beendet,und die Beta-Phase beginnt, welche vor Beginn der nächsten nach unten verlaufenden Abtastung endet. Alpha- und Beta-Phasen wechseln sich ab, bis die Mittellinie festgestellt wird, worauf die im Register 2k gespeicherten Signale in das Register 25 übertragen werden und das Register 2k für den Zyklus 2 gelöscht wird.

Wir vorstehend bereits erwähnt, ist das Register 2k eine 2-Bit pro Byte-Einheit für achtundvierzig Byte. Die folgenden Bezeichnungen und Abkürzungen werden zur Beschreibung der grundsätzlichen,für das Register 2k verwendeten Logikbeziehungen benutzt.

109844/1272

K = ein schwarzer Punkt;

W = ein weißer Punkt, der mit weißen Bereichen verbunden ist und nicht vollständig von schwarzen Funkten und der Mittellinie eingeschlossen ist;

P = ein weißer Punkt, der möglicherweise von schwarzen Punkten und der Mittellinie um= schlossen ist und

P= ein weißer Punkt, der vollständig von schwarzen

Punkten und der Mittellinie eingeschlossen ist.

Wenn man die linke Seite der Ziffer 2 (Pig. 2) auf* der Mittellinie abbildet, so wird nach der vorstehenden Nomenklatur der Bereich 15 mit W und der Bereich 16 mit P bezeichnet.

Wird während des Zyklus 2 die rechte Seite der Ziffer 2 entsprechend auf der Mittellinie abgebildet, so wird der Bereich 14 mit F und der Bereich 17 mit W bezeichnet.

Pig. 3 zeigt dieZifTern von 0 bis 9 in einer bestimmten Form bezüglich der Mittellinie.

Die Abbildung derartiger bestimmt geformter Zeichen auf die senkrechte Mittellinie führt zu einer Codierung, bei der eine 1 bedeutet» daß ein umschlossener Bereich vor-

103844/1272

/S-

handen ist und die Ziffer O bedeutet, daß es keinen umschlossenen Bereich gibt. Wie in Fig. 3 zu erkennen ist, schneidet die Ziffer .1 die Mittellinie nur einmal. Die Ziffern 4,7 und 0 haben zwei Schnittpunkte mit der Mittellinie, und die übrigen Ziffern haben jeweils drei Schnittpunkte mit dieser. Eine Codierung für die Ziffern 0 bis 9, wie sie in Fig. 3 dargestellt sind, ist in Tabelle I gezeigt.

1 0

Tabelle I

1 0

O 0

1 0

0 |0 1 !θ 0 1 1 j 1

0 1

1 1 1 0

Erfindungsgemäß wird die Codierung gemäß Tabelle I verdrahtet und somit in der Logikschaltung kl gespeichert.

Um Signale für eingeschlossene Punkte zu erhalten, ist es erforderlich, in der Logikschaltung 21 eine Signaltransformation durchzuführen; und zwar weil die Abtastungsau sgangs signale auf der Leitung 20 in einem 1-Bit-Code entweder als 0 oder als 1 auftreten,wobei

1 = die Feststellung eines schwarzen Bereiches durch eine Fotozelle und

109844/1272

O = die Feststellung eines weißen Bereiches durch die Fotozelle bedeutet.

In der Logikschaltung 21 werden die im l-Bit-0ode auftretenden Daten in einen 2-Bit-Co'de transformiert. Die Signale in dem 2-Bit-Code sind:

H=K= ein schwarzer Punkt;

1O=W= ein weißer Punkt, der bezüglich der Mittellinie nicht entfernt von einer schwarzen Linie und einem darüberliegenden schwarzen Punkt umschlossen wird;

0I=P= ein weißer Punkt, der möglicherweise durch einen im Abstand angezeigten schwarzen Punkt bezüglich der Mittellinie und einen darüberliegenden schwarzen Punkt umschlossen wird sowie

0O=F= ein umschlossener Punkt, d.h. ein weißer Punkt, der von einem entfernten schwarzen Punkt bezüglich der Mittellinie und sowohl einem schwarzen Punkt oberhalb und unterhalb umschlossen wird.

Tabelle II zeigt die sieben möglichen Zustände, die während der Alpha-Phase der Signalverarbeitung bei jeder Abtastung auftreten können sowie die sich daraus ergebende

1098U/1272

- lift

Transformation.

	betrachteter Punkt	Tabelle II	nächst ent fernter Punkt	sich er gebende Transfor mation
	1	oberhalb liegender Punkt	+	K (11)
a	O	+	W	W (10)
b	O	+	+	W (10)
C	O		K	P (01)
d	O	K	K	P (Oi)
e	O	P	P	P (01)
f	O	K	P	P (01)
g	P

ohne Bedeutung

So zeigt die Zeile a in Tabelle II, daß der betrachtete Punkt eine Eins (1) ist, d.h. die Fotozelle erkennt einen schwarzen Punkt. In diesem Fall ist es ohne Bedeutung, ob der darüberliegende Punkt oder der nächst entfernte Punkt schwarz (1) oder weiß (0) ist. Die sich ergebende Transformation die 2-Bit-Codierung K (11). In Zeile b stellt die Fotozelle einen weißen Bereich fest. Der nächst entfernte Punkt bezüglich der Mittellinie ist ein nicht eingeschlossener weißer Punkt, so daß eine Transformation zu nicht eingeschlossenem Weiß, d.h. zu W = 10 erfolgt. In Zeile c ergibt sich das gleiche Er-

109844/1272

gebnis, wobei der darüberliegende Punkt ein nicht eingeschlossenes Weiß zeigt. In Zeile d, in der die Fotozelle einen weißen Punkt mit einem darüberliegenden und einem entfernten schwarzen Punkt feststellt, ist jedoch die Transformation eine Codierung (01), welche auf das Vorhandensein eines möglicherweise eingeschlossenen Bereiches hinweist. In den Zeilen d bis g bewirken die vorhandenen Zustände somit eine Transformation zu P = 01, wodurch die Möglichkeit von eingeschlossenen Punkten angedeutet wird.

Die Ergebnisse der Transformation während der Alpha-Phase gemäß Tabelle II werden im Register 2U gespeichert. Während der Beta-Phase werden die gespeicherten Signale über die Leitungen Al und A2 erneut der Transformationsund Verzögerungslogik 21 zugeführt, um die Transformation in den 2-Bit-Code zu vollenden.

In Tabelle III sind die Daten gezeigt, bei denen während der Beta-Phase eine Umkehr-Abtastung verwendet wird, um den betrachteten Punkt mit dem darunterliegenden Punkt zu vergleichen.

10 9B44/1272

	betrachteter Punkt	Tabelle III	sich erge bende Trans formation
	K	darunter1iegender Punkt	K (11)
a	P	.4	P (00)
b	P	K	P (00)
C	W	P	W (10)
d	P	+	W (10)
e	W

Bei dem betrachteten Punkt gemäß Zeile a in Tabelle III, welcher schwarz ist, ist es ohne Bedeutung, ob der darunterliegende Punkt schwarz oder weiß ist. Es erfolgt keine Transformation. In den Zeilen b und c ist der betrachtete Punkt möglicherweise ein eingeschlossener Punkt, Falls der darunterliegende Punkt entweder ein schwarzer Punkt oder ein eingeschlossener weißer Punkt ist, so erfolgt eine Transformation in ein F-Signal, das einen eingeschlossenen Bereich anzeigt. In den Zeilen d und e, in denen der betrachtete Punkt, ein nicht eingeschlossener weißer Punkt oder ein unten von einem nicht eingeschlossenen weißen Punkt begrenzter, möglicherweise eingeschlossener weißer Punkt ist, erfolgt keine Transformation.

Die im Register 2k gespeicherten transformierten Signale

109844/127 2

werden bei jeder senkrechten Abtastung des Zeichenfeldes umgeschrieben oder ersetzt, wobei sich die Signale fortlaufend ändern, wenn die Abtastung zur Mittellinie fortschreitet, so daß ein Code gebildet wird, der das Vorhandensein und auch die vertikale Ausdehnung oder Höhe eines eingeschlossenen Bereiches sowie seine Lage bezüglich der senkrechten Skala anzeigt.

In den Tabellen IV, V und VI sind die Arbeitsschritte in der Alpha- und der Beta-Phase beim Verarbeiten der Daten infolge Abtastung der Ziffer 2 (Fig. 2 und 3) gezeigt. Tabelle IV zeigt die Eingangssignale auf der Leitung 20 (Pig.l).

Tabelle IV

Spalte 1 2 3 4 5 6 13 12 11 10 9 8 7

Reihe	1	0	0	0	1	1	O	O	O	O	O	O	O	O
Reihe	2	0	0	1	1	1	1	O	O	O	0	O	1	1
Reihe	3	0	1	0	O	O	O	O	O	O	1	1	O	O
Reihe	4	0	1	0	O	0	O	O	O	1	O	O	O	O
Reihe	5	0	0	0	O	O	O	O	O	1	1	O	O	O
Reihe	6	0	0	0	O	O	O	O	O	O	O	1	1	1
Reihe	7	0	0	0	O	O	1	O	O	O	O	O	O	1
Reihe	8	0	0	0	1	1	O	O	O	O	O	O	O	O
Reihe	9	0	0	1	1	O	O	O	O	O	O	O	O	O
Reihe	10	0	0	1	O	O	O	O	Ό	O	O	1	1	O
Reihe	11	0	0	0	1	1	1	0	1	1	1	O	O	1
Reihe	12	0	0	0	O	O	O	O	O	O	O	O	O	O
				109	844	/1	2 72

Tabelle V zeigt in jeder Spalte das Ergebnis nach der Alpha-Phase für die entsprechende Spalte.

Tabelle V

Spalte 1 2 3 ^ 5 6 13 12 11 10 9 8

Reihe

1

W

W

W

K'

K

W

W

W

W

W

W

W

W

Reihe

2

W

W

K

K

K

K

w ■

W

W

W

W

K

K

Reihe

3

W

K

P

W

W

W

W

W

W

K

K

P

P

Reihe

k

W

K

P

W

W

W

W

W

K

P

P

P

P

Reihe

5

W

W

W

W

W

W

W

W

K

P

P

P

P

Reihe

6

W

W

W

W

W

W

W

W

W

W

K

K

K

Reihe

7

W

W

W

W

W

K

W

W

W

W

W

W

K

Reihe

8

W

W

W

K

K

P

W

W

W

W

W

W

W

Reihe

9

W

W

K

K

P

P

W

W

W

W

W

W

W

Reihe

10

W

W

K

P

P

P

W

W

W

W

K

K

W

Reihe

11

W

W

W

K

K

K

V/

K

K

K

W

W

K

Reihe

12

W

W

W

W

W

W

W

W

W

W

W

W

W

Tabelle VI zeigt in jeder Spalte das Ergebnis nach der Beta-Phase für diese Spalte.

109844/12 72

Tabelle VI

Spalte 1 2 3 4 5 6 13 12 11 10 9 8 7

Reihe

1

W

W

W

K

K

W

-W

W

W

W

W

W

V/

Reihe

2

W

W

K

K

K

K

W

W

W

W

W

K

K

Reihe

3

W

K

W

W"

W

W

W

W

W

K

K

F

F

Reihe

4

W

K

W

W'

W

W

W

W

K

F

F

F

F

Reihe

5

W

W

W

W

W

W

W

W

K

K

F

F

F

Reihe

6

W

W

W

W

W

W

W

W

W

W

K

K

K

Reihe

7

W

W

W

W

W

K

W

W

W

W

W

W

W

Reihe

8

W

W

W

K

K

F

W

W

W

W

W

W

W

Reihe

9

W

W

K

K

P

F

W

W

W

W

W

W

W

Reihe

10

W

W

K

F

F

F

W

W

W

W

K

K

W

Reihe

11

W

W

W

K

K

K

W

K

K

K

W

W

K

Reihe

12

W

W

W

W

tf

W

W

W

W

W

W

W

W

Man erkennt, daß die Beispiele gemäß Tabellen IV bis VI auf Spalten mit 12 Punkten statt auf solchen mit achtund-

Je- .
vierzig Punkten beruhen, wobei/doch diese Spalten mit .

zwölf Punkten nur verwendet wurden, um die Darstellung zu vereinfachen. Somit zeigt Tabelle IV einen vereinfachten Abtastvorgang von dreizehn aufeinanderfolgenden Spaltenabtastungen der Ziffer 2 mit zwölf Video-Ausgangssignalen für Jede Spaltenabtastung» Die Video-Ausgangssignale treten in einem I-Bit-Code auf und zeigen einen schwarzen (1) oder weißen (0) Zustand an.

109844/1272

Si

Die Daten der Tabelle IV werden Spalte für Spalte während der Alpha-Phase in die Daten der Tabelle V umgewandelt. Die Transformation beginnt mit der Umwandlung der Reihen 1 bis 12 der Spalte 1. Nur bei dieser Transformation ist jede der zwölf Bit-Stellen aus Spalte 1 an der linken Seite von einem W-Bit begrenzt. Somit erfolgt gemäß Tabelle' III, Fall b eine Umwandlung aller zwölf Bits der Spalte 1 in den W-Zustand, wie dies in Tabelle V für Spalte 1 angezeigt ist.

Die Daten von Tabelle V werden während der Beta-Phase in die Daten gemäß Tabelle VI transformiert. Diese Transformation erfolgt nacheinander, beginnend mit Reihe 12 und fortschreitend nach oben zu Reihe 1 der Spalte 1. Dies ist die umgekehrte Richtung gegenüber der Alpha-Phase. Gemäß Tabelle III, Fall d verbleibt jede Bit-Stellung der Spalte 1 im W-Zustand, wie dies in Tabelle VI zu erkennen ist.

Während der nächsten Alpha-Phase erfolgt nacheinander die Transformation der Reihen 1 bis 12 von Spalte 2. Die Reihen 1 und 2 werden zu W transformiert, da sie beide an der linken Seite von W-Punkt begrenzt werden. Die Reihen 3 und ¹I werden nicht zu schwarzen K (11) transformiert, da schwarze Punkte (1) immer schwarz bleiben. Die Reihen 5 bis 12 werden zu W transformiert, da sie an der linken Seite von W-

109844/127 2

-er-

Punkten begrenzt werden. Die zweite Beta-Phasen-Transformation für die Spalte 2 wird dann von der Reihe 12 zur Reihe 1 durchgeführt.. Man erkennt, daß in dieser Beta-Phase keine Veränderungen erfolgen, da alle W- und K-Punkte W- und K-Punkte bleiben müssen.

Zur Verarbeitung der Reihen 1 bis 12 der Spalte 3 wird dann eine dritte Alpha-Phase begonnen. In Reihe 1 wird die weiße 0 in W transformiert, da an der linken Seite

" eine Begrenzung durch einen W-Punkt vorhanden ist. In Reihe 2 wird die schwarze (1) in ein schwarzes K (11) transformiert, da ein schwarzer Punkt schwarz bleibt. In Reihe 3 wird die weiße (0) in P (01) transformiert, da sie sowohl links als auch oben von einem schwarzen K begrenzt wird. In Reihe k erfolgt die Umtrandlung der weißen (0) in ein P (01), da sie links von einem schwarzen K und oben von einem P begrenzt ist. Die Reihen 5 bis 8 werden nacheinander in W transformiert, da

| sie jeweils links von W begrenzt werden. Die Reihen 9 und 10 werden von einer schwarzen (1) in ein schwarzes K (11) transformiert. Die Zeilen 11 und 12 werden nacheinander zu W transformiert, da sie jeweils an der linken Seite von einem W begrenzt werden.

In der Beta-Phase für die Spalte 3 wird keine der Reihen 12 bis 5 transformiert, da W auch W und K auch K bleibt.

1 098AA/1272

P aus Reihe 4 wird in W transformiert, da es unten von W begrenzt wird. P in Reihe 3 wird in W transformiert, da es jetzt nach der Transformation in Reihe 4 an dieser Stelle von W begrenzt ist. W in den Reihen 2 und 1 bleiben W. Entsprechend werden die Video-Informationen, die beim Abtasten der Spalten 4,5 und 6 gewonnen wurden, nacheinander während einer Alpha-Phase und einer darauffolgenden Beta-Phase transformiert. Nach der Transformation der Spalte 6 wird die senkrechte Mittellinie angezeigt und der Zyklus 1 beendet.

Durch die Anzeige der senkrechten Mittellinie wird der Bearbeitungszyklus 2 begonnen. Die Spalten 13 bis 7 werden in dieser Reihenfolge abgetastet und die Video-Information im Speicher 23 gespeichert. Nach Beendigung der Abtastung der Spalte 7 liest der Speicher beginnend mit Spalte 7 nacheinander die gespeicherte Information aus. Sowohl die Transformationen in der Alpha-Phase als auch in der Beta-Phase werden in den Spalten 7 bis 13 in dieser Reihenfolge durchgeführt.

Nach Beendigung des Zyklus 2 wird die Abbildung der Ziffer auf der Mittellinie mit der Transformation der Spalten 6 und 13, die das Ergebnis der Abbildung bezeichnen, beendet. Diese Ergebnisse werden dann in einen Code transformiert, wie er in Tabelle I dargestellt ist, d.h. eine Eins (1) für einen

109.844/1272

eingeschlossenen Bereich und eine Null (0) für einen nicht eingeschlossenen Bereich mittels der Logikschaltung Ίΐ, um für jedes Zeichen ein Ausgangssignal auf einer der Leitungen 45 zu erzeugen.

In der vorstehenden Beschreibung wurde im wesentlichen die Zeichenerkennung mittels Abbildung der Zeichendarstellung auf die Mittellinie und Erkennung und Codie-

p rung eingeschlossener Bereiche in einen 4-Bit-Code beschrieben. Fig. ή bis 11 zeigen Einzelheiten einer Logikschaltung für ein bevorzugtes Ausführungsbeispiel der Erfindung. Ferner sind in diesen Figuren Einrichtungen zur Gewinnung von drei zusätzlichen ExngangsSignalen für die Logikschaltung kl (Fig. 1} gezeigt, nämlich die Anzahl der Rote-Linie (Mittellinie)-Schnitte, die Anzahl der Rechte-Hälfte-Schnitte und die Größe des Abbildungsverhältnisses für gewisse Bereiche. Letztere werden im Zueammenhang mit den Figuren k bis 11 beschrieben.

Die Fig. k bis 11 ergeben zusammengefaßt eine Gesamtabbildung eines einzigen Systems. Bei der Beschreibung dieser Figuren werden zur Bezeichnung der Steuersignale und der Daten Abkürzungen verwendet, die im Folgenden zur besseren Klarheit in einer Tabelle zusammengefaßt sind.

109844/1272

Tabelle VII

SOPl Langsame Oszillator-Phase

SSOS Abtast-Startimpuls

AROS Adressenregistertakt

WDOS Schreibverzögerungs-Impuls

PRCL Vorbereitendes Löschen

AP Alpha-Phase

BP Beta-Phase

GP Gamma-Phase

FOPl Schnelle Oszillator-Phase

WEOS Schreibimpuls

SFOS Schnellstartimpuls

WIAB Einschreiben in AB

LHCY Linke-Hälfte-Zyklus

LTCY Linker-Topo-Zyklus

RLPD - Anzeige "Rote Linie vorhanden"

SVCY Video-Speicherzyklus

RHCY Rechte-Hälfte-Zyklus

SRTC Beginn Rechter-Topo-Zyklus

RTCY Rechter-Topo-Zyklus

FOCY abschließender Ausgangszyklus

CS Löschabtastung

CLTR Löschen Linkes-Topo-Register

BCRL untere Kreuzung Rote Linie

SVCY Video-Speicherzyklus

SVDA Speicherung von Video-Daten

109844/1272

SSP Beginn des Abtastvorganges

RLCH Rote-Linie-Leitung

SS Abtastbeginn

SLTR Verschiebung Linkes-Topo-Register

SRTR Verschiebung Rechtes-Topo-Register

LTSE Freigabe für Linke-Topo-Verschiebung

RTSE Freigabe für Rechte-Topo-Verschiebung

Die Anordnung gemäß Fig. 4 enthält einen Abtaster 10, einen Rote-Linie-Detektor 11, einen Schalter 12, eine Transforraationseinheit 21 und eine Steuereinheit 50 entsprechend Fig. 1. Die vom Abtaster 10 kommenden Video-Signale erscheinen auf der Leitung 100 und werden einem Flip-Flop 101 im Schalter 12 zugeführt. Das Flip-Flop 101 ist ein Haupt-Flip-Flop, dem am Trigger-Eingang ein Zeitgebersignal AROS zugeführt wird, während der K-Eingang geerdet ist. Ein derartiges Flip-Flop wird beispielsweise von der Firma Texas Instruments Incorporated unter der Bezeichnung 7^73 Flip-Flop hergestellt und vertrieben.

109844/1272

Das AROS-Signal kommt von einem Zeitgeber und dient als Taktgeber. Es enthält Impulse vorbestimmter Länge, die die Ausgangsleitung 101 aktivieren, wenn während der Zufuhr des Zeitsignals AROS zum Flip-Flop 101 auf der Leitung 100 ein Schwarz-Impuls oder -Signal auftritt. Insbesondere kann das Signal auf der Leitung 100 während der gesamten Dauer des Zeitimpulses positiv oder "hoch" sein, also einen schwarzen Bereich anzeigen. Im Gegensatz dazu erzeugt ein nur während eines Bruchteiles des Zeitimpulses auftretender schwarzer Fleck nur eine Spitze auf der Video-Leitung 100. In beiden Fällen wird das Ausgangssignal des Flip-Flops positiv bzw. "hoch". Auf diese Weise wird jegliches vom Abtaster im Zeichenfeld festgestelltes Schwarz hervorgehoben.

Der Abtaster überläuft das Zeichen enthaltende Feld senkrecht nach unten, wie dies im Zusammenhang mit Fig. 2 beschrieben wurde. Das AROS-Signal wird wiederholt zugeführt, so daß achtundvierzig Trigger-Impulse pro vertikaler Abtastung zugeführt werden. Somit erhält man achtundvierzig Ausgangssignale, die über Nicht-Und-Gatter 102 und 103 und einen Inverter 104 den Eingängen von sechs Nicht-Und-Gattern 111 bis Il6 der Transformationslogikschaltung 21 zugeführt werden. Wie vorstehend bereits erwähnt, erfolgt die Transformation und die Signalverarbeitung für die rechte Hälfte des Zeichens anders als für

109844/1272

die linke Hälfte. Das Flip-Flop 101 erzeugt jedesmal einen Impuls, wenn vom Abtaster ein schwarzer Bereich getroffen wird. Das Steuersignal RHCY aktiviert das Nicht-Und-Gatter 102,während des linken Zyklus. Als Folge davon werden die Impulse über die Gatter 102, 103 und den Inverter 104 den Gattern 111 bis 116 zugeführt.

Ein zweites Flip-Flop 105 ist mit dem Ausgang des Flip-Flops 101 verbunden, um jeweils ein verzögertes Ausgangssignal und dessen Negation für K und M zu liefern. Steuerimpulse wBOS werden dem Zeitgebereingang des Flip-Flops 105 zugeführt. Die Signale K und M werden über Leitungen 107 und $08 einem Speicher (Fig. 5)zugeleitet, was später beschrieben wird. Die Signale auf den Leitungen 107 und 108 entsprechen den Ausgangssignalen des Flip-Flops 101, sind jedoch um einen Takt gegenüber diesen verschoben. Der Ausgang des Flip-Flops 105 ist außerdem über Nicht-Ünd-Gatter 120 und 121 mit dem Rückstelleingang des Flip-Flops 101 verbunden. Dem Gatter 120 werden Steuersignale KEOS und AP zugeführt.

Diese Schaltung einschließlich Inverter 122 und Flip-Flop 123 liefert der Leitung 124 das gleiche Eingangssignal wie dem Inverter 10*1, jedoch um einen Takt verzögert. Auf die-3e Weise wird der Logikschaltung mit den Elementen 111 bis

109844/1272

116 der augenblickliche Wert des Video^Ausgangssignals und wahlweise das gleiche Ausgangssignal um einen Takt verzögert zugeführt. Dadurch läßt sich der augenblickliche Wert bei einer gewählten Bezugsgröße mit dem Wert des Signals unmittelbar über dem augenblicklichen Signal im Abtastzyklus vergleichen.

Zusätzlich zu diesem Vergleich kann der augenblickliche Wert mit dem von diesem nächst weit entfernten Wert verglichen werden. Dazu wird das AB-Register 2k (Fig. 5) verwendet, wie später beschrieben. Die Transformationsschaltung enthält außerdem Nicht-Und-Gatter 111 und 112, die über ein Nicht-Und-Gatter 130, ein Oder-Gatter 131, ein Und-Gatter 132, ein Oder-Gatter 133 und ein Flip-Flop 13^ mit der Leitung Bl verbunden sind, welche wiederum über einen Inverter 135 und ein Nicht-Und-Gatter an die Eingänge von drei aktiven Speicherelementen 137* 138, 139 angeschlossen sind. Die Elemente 137 bis 139 sind 16-Bit-Speicher und können von der Art sein, wie sie von der Firma Texas Instruments Incorporated, Dallas, Texas unter der Bezeichnung SN 7¹JOlJ hergestellt und vertrieben werden.

Der Ausgang des Nicht-Und-Gatters 130 ist unmittelbar mit der J-Klemme eines Flip-Flops l40 und über einen Inverter 1*11 mit dessen K-Klemme verbunden. Der Ausgang des Flip-Flops 1^0 liegt an dem zweiten Eingang des

109844/1272

Nicht-Und-Gatters 112. Der Trigger-Eingang des Flip-Flops 140 ist mit der.WDOS-Leitung verbunden. Der Löscheingang liegt an der PRCL-Leitung.

Die Ausgänge aller Gatter 113 bis 116 sind über ein Nicht-Und-Gatter 142, ein Oder-Gatter 1*13, ein Und-Gatter 144, ein Oder-Gatter 145 und ein Flip-Flop 146 an die Leitung B2 angeschlossen, die über einen Inverter 147 und ein Nicht-Und-Gatter 148 mit den Eingängen der Speicherelemente 151 bis 153 verbunden ist. Der Ausgang des Nicht-Und-Gatters 103 ist zu Oder-Gattern 131 und 143 geführt.

über die Leitungen Al und A2 werden der Transformationslogikschaltung die aus dem AB-Register 24 (Fig. 5) ausgelesenen Signale zugeführt. Die Leitung Al ist über ein Und-Gatter 156 mit einem Eingang des Nicht-Und-Gatters 111 und dem Eingang des Nicht-Und-Gatters 157 verbunden. Die Leitung ΑΊΓ ist ebenfalls an das Nicht-Und-Gatter 156 angeschlossen.

Die Leitungen Al und A2 sind mit dem Und-Gatter I58 verbunden, dessen Ausgang an einem Eingang der Nicht-Und-Gatter 113 und 116 und an den Eingängen der Oder-Gatter 159 und 160 liegt. Dabei ist das Gatter I58 mit der J-Klemme des Flip-Flops I6l und über einen Inverter 162 mit dessen K-Klemme verbunden. Der Trigger-Eingang des

109844/1 272

Plip-Flops l6l liegt an der WDOS-Leitung. Die Leitungen ΆΤ und Ä"2~ sind rait dem Und-Gatter 163 verbunden, dessen Ausgang an den Eingängen der Nicht-Und-Gatter 114 und 115 liegen. Die Leitungen ÄT und A2 sind ferner an das Und-Gatter 164 angeschlossen, dessen Ausgang an einem Eingang der Nicht-Und-Gatter I65, I66 und I67 liegt, über ein Nicht-Und-Gatter 168, das Oder-Gatter 159 und ein Und-Gatter I69 sind die Gatter 157 und I65 an das Oder-Gatter 133 angeschlossen. Der Ausgang des Nicht-Und-Gatters I68 ist außerdem mit einem Flip-Flop I70 verbunden, dessen Ausgang an den zweiten Eingang des Nicht-Und-Gatters I65 angeschlossen ist. Die Nicht-Und-Gatter I66 und I67 sind mit dem Nicht-Und-Gatter und darüber mit einem Eingang des Oder-Gatters I60 verbunden. Der Ausgang des Gatters 171 führt außerdem zu einem Flip-Flop 172, dessen Ausgang an den zweiten Eingang des Nicht-Und-Gatters I67 angeschlossen ist. Das Oder-Gatter I60 ist mit einem Und-Gatter 173 und über dieses mit dem Oder-Gatter 1Ί5 verbunden.

Wie vorstehend bereits erwähnt, erfolgt ein Vorgang während der Alpha-Phase (AP), während der die Abtastung in Richtung von oben nach unten vorgenommen wird. Während der Beta-Phase (BP) werden die im AB-Register gespeicherten\ transformierten Signale von unten nach oben abgetastet.

109844/1272

Τ»

Die AP-Leitung ist mit den Gattern 132 und 144 und die BP-Leitung mit den Gattern I69 und 173 verbunden. Im Flip-Flop 134 wird die WDQS-Leitung mit dem Ausgang des Oder-Gatters 133 zu einer ünd-Funktion verknüpft. Die Leitung tiEOS ist mit dem Takteingang und die K-Klemme mit Erde verbunden. Die Leitung AROS liegt am Löscheingang. Die gleiche Verbindungsart ist für das Flip-Flop vorgesehen.

Die bisher beschriebene Transformationslogikschaltung arbeitet zusammen mit dem AB-Register 24 und gesteuert von einer Zähleranordnung I80 (Fig. 5), um ein auf den Leitungen Bl und B2 auftretenden 2-Bit-Code zu erzeugen. Dieser Code bezeichnet die Zustände gemäß Tabelle II. Man erkennt, daß in der Anordnung I80 die AROS-Leitung über Ünd-Gatter I8I und 182 an zwei Eingänge der Schieberegister I83 bis 185 angeschlossen sind. Die Leitung ARÖS ist mit zwei Eingängen des Registers I86 verbunden. Die Register I83 bis I85 durchlaufen einen Zyklus mit zwölf Zählschritten, um eine Y-Adresse für die Register 137 bis 139 und 15I bis 153 zu liefern. Der Zähler 186 durchläuft einen Zyklus mit 4 Zählschritten, um eine Adresse in einer zweiten Koordinate für die gleichen Speicherelemente zu liefern.

Das Ausgangssignal Bl (Fig. 4) wird in den Speichern

109844/127 2

bis 139 und das Ausgangssignal B 2 in den Speichern 151 bis 153 gespeichert. Die Ausgangssignale Bl und B2 werden während der Alpha-Phase beim nach unten verlaufenden Abtasten erzeugt. Die Ausgangssignale Bl und B2 enthalten transformierte Daten, falls gemäß Tabelle II irgendeinem weißen Signal ein schwarzes Signal vorhergeht und falls das nächst entfernte Signal schwarz ist. Nächst entfernte Signale erhält man aus dem Speicher, in dem sie während der Alpha- und Beta-Phasen des vorhergehenden Abtastzyklus gespeichert vmrden. Die die nächst entfernten Abtastproben bezeichnenden Signale werden der Transformationslogik gemäß Fig. k über die Leitungen Al, A2, AT und ΆΊΓ zugeführt. Die während der Alpha-Phase durch die Signale Bl und B2 repräsentierten augenblicklichen transformierten Daten werden dann im Speicher 2Ί gespeichert, wo sie die vorher gespeicherten Daten ersetzen. Während der Beta-Phase erfolgt die Beendigung der Umsetzung gemäß Tabelle II, so daß in dem Speicher die abschließenden Zustände gemäß Tabelle II erhalten werden. Somit umfaßt die Alpha-Phase die Erzeugung und Speicherung eines 2-Bit-Codes, der die Vergleiche zwischen dem vorhergehenden Punkt und dem nächst entfernten Punkt darstellt. Dieser 2-Bit-Code wird in einem Speicher gespeichert und ersetzt in diesem die vorher gespeicherten Daten. Während der

109844/1272

Beta-Phase werden die im Speicher gespeicherten Daten ausgelesen und über die Leitungen Al und A2 der Transformationslogikschaltung zugeführt, um den Code, der einen möglichen Einschluß anzeigt, in einen Code für einen vorhandenen Einschluß bei denjenigen Abtastwerten umzuwandeln, die eingeschlossen sind..

Der Alpha-Zyklus läuft mit der gleichen Geschwindigkeit ab wie die Abtastdaten gesteuert durch vom Flip-Flop zugeführte AROS-Signale von der Leitung 100 erhalten werden. VJährend der Beta-Phase werden die Takt impulse mit höherer Geschwindigkeit zugeführt, so daß eine umgekehrte Abtastung während der Zeitspanne zwischen dem Ende einer Alpha-Phase und dem Beginn der nächsten Abtastung beendet wird. In diesem Zusammenhang sei.'daraufhingewiesen, daß die Steuerung der Zähleranordnung l80 Vorwärts- und Rückwärtszählen ermöglicht, so daß das Zählen während der Alpha-Phase oder der nach unten verlaufenden Abtastung in der Vorwärtsrichtung und während der Beta-Phase in umgekehrter Richtung erfolgt.

Die. Anordnung gemäß Fig. 4 und 5 verarbeitet die durch aufeinanderfolgende linke Abtastungen mittels einer optischen Leseeinrichtung gewonnenen Daten serienmäßig bis die Mittellinie angezeigt wird. Während dieses linken Zyklus

1098U/1272

wurde dem Nicht-Und-Gatter 102 das RHCY-Steuersignal zugeführt. Während des rechten Zyklus wird dem Nicht-Und-Gatter 202 ein RHCY-Signal zugeleitet. Dieses Signal wird in Abhängigkeit vom Ausgangssignal des Detektors 11 erzeugt. Insbesondere ist eine Verzögerungsanordnung 203 mit ihrem Eingang an die Leitung 100 und mit ihrem Ausgang über einen Inverter 204 und ein Nicht-Und-Gatter 205 an den Zähler 206 angeschlossen. Das .Signal auf der roten Leitung vom Abtaster 10 ist "hoch", wenn durch den Abtaster ein roter Punkt festgestellt wird. Werden sechzehn solcher Punkte ermittelt, so wird am Ausgang der Anordnung 208 das RLPD-Signal erzeugt, um das Vorhandensein einer roten Linie anzuzeigen. Ist ein Zählerstand von sechzehn im Zähler 206 erreicht, so kippt das Nicht-Und-Gatter das Flip-Flop 208. Der positive und der negative Ausgang des Flip-Flops 208 sind mit der Steuereinheit 50 (Fig. 1) verbunden, um den dem Nicht-Und-Gatter 202 zuzuführenden RHCY-Impuls zu erzeugen. Das Ausgangssignal auf der roten Leitung wird dem Nicht-Und-Gatter 205 als ein RLCH-Signal zugeführt, um den Zähler 206 zu betätigen/ der dazu dient, zu zählen, wie häufig das Ausgangssignal von der Hauptabtastfotozelle auf der Leitung IQO und die Ausgangssignale

109844/1272

von der rotempfindlichen Fotozelle sich unterscheiden. -;· Ergibt sich für eine vorbestirnmte Zahl von Taktperioden, etwa 16/ ein Unterschied, so kippt das Nicht-Und-Gatter 207 das Flip-Flop 208, um das RLPD-Ausgangssignal zu erzeugen.

In Abhängigkeit von einem RLPD-Signal vom Flip-Flop 208 wird " ein SVCY-Signal erzeugt und über ein Und-Gatter 210 (Fig. 5) zusammen mit dem Ausgangssignal des Flip-Flops 101, jedoch um einen Taktimpuls verzögert über die Leitung 107 dem Flip-Flop 105 zugeführt. Auf diese Weise werden die die erste Abtastung rechts von der Mittellinie bezeichnenden Daten zeitweise in Speicherelementen 211, 212 und 213 gespeichert. Dies ist ein 1-Bit-Code. Nach einer derartigen Speicherung werden die Daten aus den Speicherelementen 211, 212 und 213 ausgelesen und über die Leitung 214 der rechten Speichereinheit 23 gemäß Fig. 6 zugeführt. Die Daten aus den Speicherelementen 211 bis 213 werden somit in die Elemente 215, 216 und 217 übertragen und in diesen gespeichert. Jedes dieser letztgenannten Elemente dient zur Speicherung von 256 Bit. Die Anordnung gemäß Fig. 6 ermöglicht eine; zeitweise Speicherung aller zur Darstellung der rechten Hälfte des Zeichens erforderlichen Daten. Während

109844/127 2

der Abtastung der rechten Seite des Zeichens sind Daten in der Anordnung gemäß Fig. 6 gespeichert. Die gespeicherten Daten werden dann in umgekehrter Reihenfolge aus dem Speicher ausgelesen und der Transformationslogikschaltung 21 gemäß Fig. 4 zugeführt.

Die Speicherstellen in den Elementen 215 bis 217 werden von einem aus drei 4-Bit-Zählern 218 bis 220 bestehenden Vorwärts-Rückwärts-Zähler gesteuert. Man erkennt, daß derartige Daten an aufeinanderfolgenden Speicherstellen gespeichert werden können, so daß alle Daten der rechten Abtasthälfte vervollständigt werden können. Um die Speicheranforderungen für die rechten Daten zu verringern, wird der temporäre Speicher 21-1 bis 213 verwendet, um Datensätze von mehreren rechten Abtastzyklen außer dem ersten Abtastzyklus zu kombinieren. So können die ersten Abtastdaten in den ersten 48 Speicherstellen des Elementes 215 gespeichert werden. Dieser Datensatz ist nicht modifiziert und wird über einen Zwischenspeicher in die Speicher 211 bis 213 gebracht. Die die zweite Abtastung kennzeichnenden 48 Bit werden zeitweise in den Speichern 211 bis gespeichert. Dann werden die Daten der dritten Abtastung in die Speicher 211 bis 213 eingebracht und Bit für Bit mit

09844/ 1272

den Signalen der zweiten Abtastung zu einer Oder-Funktion verknüpft. Nach der dritten Abtastung werden die Daten in den Speichern 211 bis 213 in einen zweiten Satz von 48 Speicherstellen im Speicherelement 215 gebracht. In gleicher Weise werden die vierte und die fünfte Abtastung durch eine Oder-Funktion verknüpft und im rechten Speicher 23 gespeichert. Das sechste und siebte, achte und neunte und darauf folgende

Paare von Abtastungen werden kombiniert und die Resultanten gespeichert, bis die Abtastung der rechten Hälfte beendet ist.

Wenn alle rechten Abtastdaten in den Speichern 215 bis 217 gespeichert sind, so werden diese durch umkehrung der Zählung der Zähler 218 bis 220 gelesen. Die umgekehrte Zählung erfolgt mit hoher Taktgeschwindigkeit, so daß die rechten Daten in entsprechender Weise wie vorher die linken Daten in der Transformationslogikschaltung 21 während der Zeit vor dem Beginn W des linken Zyklus für das nächste Zeichen verarbeitet werden.

Die Leitungen Al, ÄT, A2 und A2 erstrecken sich von Fig. 5 nach Fig. 7 und geben den Hauptsignalfluß zum linken Topo-Register 25 und zum rechten Topo-Register 26 an. Der linke

1098U/ 1272

«Η

Topo-Zyklus (LTCY) beginnt am Ende von RHCY. Die 48 Byte, deren Gegenstück in Spalte 6 von Tabelle VI gezeigt ist, werden über die Leitungen Al, ÄT, A2 und A2 während LTCY zum linken Topo-Register 25 getaktet. In gleicher Weise werden die 48 Byte, deren Gegenstück in Spalte 13 von Tabelle VI gezeigt ist, am Ende von RHCY und während RTCY vom Speicher in das rechte Topo-Register 26 getaktet. Die Leitung Al ist über ein Nicht-ünd-Gatter 230 und einen Inverter 231 an den Eingang eines Registers 232 angeschlossen, das mit einem Register 233 zusammenarbeitet und mit diesem in Kaskade geschaltet ist. Die Register 232 und 233 sind 4-Bit-Rechts-Schiebe/Links-Schiebe-Register. Sie können von der Art sein, wie sie von der Firma Texas Instruments Incorporated, Dallas, Texas, unter der Bezeichnung "SN 7495 N" hergestellt und vertrieben werden. Die Leitung A2 ist über das Nicht-Und-Gatter 234 und den Inverter 235 mit einem entsprechenden Paar Schieberegister 236 und 237 verbunden. Die Leitung Al ist mit dem Ausgang LTl-I des Registers 232 in einem .Nicht-Und-Gatter und die Leitung Al mit dem gleichen Ausgang im Nicht-Und-Gatter 239 zusammengefaßt. Die Leitung A2 führt zusammen mit dem Ausgang LT2-1 des Registers 236 in ein Nicht-Und-Gatter 240 und die Leitung Ä2 zusammen mit dem Ausgang LT2-1 in ein Nicht-Und-Gatter 241. Die Gatter 238 bis 241 werden in der

1098A4/1272

Anordnung 242 zu einer Nicht-Und-Funktion zusammengefaßt, und dessen Ausgangssignal wird einem Flip-Flop 243 zugeleitet. Der positive Ausgang des Flip-Flops 233 liefert das Signal LTSE, das über ein Nicht-Und-Gatt'er 244 dem Eingang der Register 232, 233, 23.6 und 237 zugeführt wird. Diese Register dienen zur Anzeige von Änderungen im Zustand der Daten der linken Abtasthälfte beim Abbilden auf der Mittel- " linie und zur Anzeige derjenigen Stellen, an denen Änderungen auftreten. Somit liefern die Register 232 und 233 Anzeigen für das Vorhandensein von eingeschlossenen Bereichen im oberen linken Zeichenteil. Die Register 236 und 237 zeigen das Vorhandensein von eingeschlossenen Bereichen im unteren linken Zeichenteil an. Da jedes der Register 232 und 236 vier Ausgänge hat, liefern sie zusammen acht Ausgangssignale. Nicht alle werden für die weitere Bearbeitung verwendet. Im allgemeinen werden nur die Schieberegisterstellungen 3, 5 und 7

. benutzt, da sie die Stellen sind, an denen das Vorhandensein von eingeschlossenen Bereichen während des Betriebes der Topo-Register-Logikschaltung wiedergegeben wird. Somit werden also nur drei ausgewählte Ausgänge der Gatter 232 und 233 zusammen mit drei Ausgängen der Register 236 und 237 in einem Codierer 250 verwendet, um auf Ausgangsleitungen 251 die Signale LTF-3, LTW-3, LTF-5, LTW-5, LTF-7 und LTW-7 zu erzeugen,

1 09844/127 2

Wie bereits beschrieben, gelangen die Signale auf den Leitungen Al und A2 zum linken Topo-Register 25, um einen 2-Bit-Code zu bilden. Die Register 232, 233 236 und 237 dienen zusammen mit dem Codierer 250 zur Umsetzung des in den Zeilen d bis e aus Tabelle III gezeigten 2-Bit-Codes in eine Anzeige für das Vorhandensein und Fehlen von eingeschlossenen Bereichen. Befindet sich beispielsweise im oberen linken Zeichenteil ein eingeschlossener Bereich, so ist LTF-7 "hoch" oder im ^Hl"-Zustand und LTW-7 "niedrig" oder im "O"-Zustand.

Die die Elemente 238 bis 244 enthaltende Logikschaltung dient zum Verschieben der Daten nach oben in den Registern 232 bis 236, wenn eine Änderung in den zusammengefaßten Zeichendaten auftritt. Wenn also, wie in Fig. 2 gezeigt, die Ziffer 2 auf der Mittellinie abgebildet wird, so ergibt sich die Anzeige von sieben verschiedenen Bereichen beim aufeinanderfolgenden Lesen der Daten des AB-Registers 24. Derartige Informationen sind dauernd auf den Leitungen Al bis Ä2 vorhanden. Wenn die rote Linie angezeigt wird, so werden die Und-Gatter 230 und 234 durch das Vorhandensein des LTCY-Signals aktiviert. Da die 2-Bit-Bytes auf den Leitungen Al bis A2 auftreten, werden die weißen Signale (00), die den weißen Bereich über der oberen Schleife der Ziffer 2 bezeichnen, gespeichert, wobei

109844/1272

ein O-Bit in der ersten Stufe des Schieberegisters 232 und das andere O-Bit in der ersten Stufe des Registers 236 ■gespeichert wird. Da zusätzliche Sätze von weiße Bereiche bezeichnenden Bits zugeführt werden, wird-keine Änderung durch die Logikschaltung 238 bis 244 angezeigt. Somit ergibt sich keine Änderung in der Lage der Daten in den Schieberegistern. Wenn jedoch ein den schwarzen Strich bezeichnender Bereich erfaßt wird, so tritt auf den Leitungen Al bis ÄT ein Signal 11 auf, das den schwarzen Bereich kennzeichnet. Diese Änderung gegenüber dem bisher Erfaßten bewirkt eine Verschiebung der weißen Bits (00) in den Schieberegistern um eine Stellung nach oben und das Eintreten der Codierung 11 in die erste Stufe der Register 232 und 236. Danach werden beim Abtasten die weißen Bereiche unter dem oberen Strich erfaßt. Die Änderung von schwarz zu weiß bewirkt dann die Zufuhr eines Signals 01 in die untere Stufe der Register 232 und 236. Danach bleiben die Register unverändert, bis der mittlere Schnitt der Mittellinie W erfaßt wird. Dadurch ergibt sich eine zusätzliche Verschiebung und die Aufnahme des Schwarz-Codes 11 in die unteren Stufen. Danach wird der eingeschlossene (ode (00) erfaßt. Dieser gelangt in die unteren Stufen, während die vorherigen Daten nach oben verschoben werden. Schließlich wird der untere Schnittpunkt (11) gespeichert, während eine weitere Verschiebung nach

109844/1272

oben erfolgt. Danach wird der untere weiße Bereich 10 erfaßt und gelangt in die untere Stufe des Registers.

Es gibt sieben mögliche Bereiche, die für die Ziffer 2 zu berücksichtigen sind, so daß die Schieberegister jeweils sieben verschiedene Stellungen haben. Man erkennt jedoch, daß nur drei dieser Bereiche zur Anzeige von eingeschlossenen Flächen von Interesse sind. Es sind dies die Flächen 7, 5 und 3. Somit sind die Leitungen LT1-7 und LT2-7 an die obere Stufe des Codierers 250 angeschlossen, um eine positive Anzeige entweder auf der Leitung LTW-7 oder LTF-7 zu liefern, und zwar in Abhängigkeit davon, ob die beiden Bits im oberen Teil der Register 233 und 237 einen weißen nicht eingeschlossenen oder einen weißen eingeschlossenen Bereich kennzeichnen. In gleicher Weise werden die Signale LT1-5 und LT2-5 der zweiten Stufe des Codierers 250 zugeführt. Die Signale LT1-3 und LT2-3 gelangen zur unteren Stufe. Dadurch wird der linke Topo-Zyklus beendet.

In gleicher Weise werden die vom AB-Register 24 den Leitungen Al bis Ä2~ zugeführten Signale in das rechte Topo-Register 26 gebracht, wenn RTCY-Signale zur Aktivierung der Nicht-Und-Gatter 260 und 261 vorhanden sind. Der gleiche Vorgang läuft im rechten Topo-Register 26 ab, um 2-Bit-Code für den

109844/1272

Ausgangscodierer 262 zu erhalten, der den gewünschten Code auf der Ausgangsleitung 266 erzeugt. Dieser Code bezeichnet das Vorhandensein eines eingeschlossenen weißen Bereiches oder eines nicht eingeschlossenen weißen Bereiches für jeden der drei rechten interessierenden Abschnitte gemäß den Stellungen 3_# 5 und 7 der Schieberegister 272, 273, 276 und 277.

Fig. 8 und 9 zeigen eine Logikschaltung zur Gewinnung eines augenblicklichen Ausgangssignals, welches anzeigt, welches Zeichen aus dem Satz der Zeichen 0 bis 9 während des vorhergehenden linken und rechten Abtastzyklus vorhanden war. Die Leitungen der Kanäle 251 und 266 aus Fig. 7 sind entsprechend den Bezeichnungen an der linken Seite der Reihe 275 von Nicht-Und-Gattern angeschlossen. Die Nicht-Und-Gatter erzeugen Ausgangsimpulse auf einer der Ausgangsleitungen 0 bis 9. Somit wird eine der Ausgangsleitungen in Abhängigkeit von den gerade abgetasteten Ziffern 0 bis 9 aktiviert. Die die Entscheidungslogik 41 gemäß Fig. 8 und 9 enthaltende Schaltung arbeitet zufriedenstellend mit eindeutigen Ausgangsanzeigen, wenn die Ziffern 0 bis 9 innerhalb der Felder und in der in Fig. 3 angedeuteten Weise geschrieben sind. Wenn die Zeichen mit mangelnder Sorgfalt geschrieben werden, so sind zusätzliche Logikelemente erforderlich, die in den Fig. 8 und 9 eingefügt wurden,

109844/1272

so daß zusätzliche Eingangsdaten in der Schaltung gemäß Fig. IO und 11 erzeugt werden, um Zweideutigkeiten auszuschalten, die sich sonst bei ungenauer Schreibweise ergeben könnten. Bevor jedoch diese Verbesserungen beschrieben werden, wird der Aufbau gemäß Fig. 8 und 9 erläutert, um zu zeigen, wie die Ausxangsentscheidungen bei genau dargestellten Zeichen 0 bis 9 gewonnen werden.

Die in den Fig. 8 bis 9 gezeigte Reihe 275 von Nicht-Und-Gattern enthält das Nicht-ünd-Gatter 280, das über ein Nicht-ünd-Gatter 281 mit einem Flip-Flop 282 verbunden ist. Das Flip-Flop 282 zeigt bei positiver Spannung auf der Leitung 283 an, daß das vorher abgetastete Zeichen die Ziffer 1 war. Das Flip-Flop 282 ist von der gleichen Art, wie vorstehend für die Hauptsteuerung beschrieben. Zusätzlich zum Ausgangssignal des Nicht-ünd-Gattere 281 wird ihm am Trigger-Eingang das Signal LOHO und am LÖsch-Eingang das Ausgangszyklussignal GOCY zugeführt, während die K-Klemme geerdet ist.

Um eine zuverlässige Anzeige für die Ziffer 2 zu erhalten, sind zwei Nicht-Und-Gatter 284 und 285 über ein Nicht-Und-Gatter 286 mit dem Flip-Flop 287 gekoppelt. Wie vorstehend beschrieben, würde genau wie im Fall der Ziffer 1 ein einziges

109844/1272

HS

Nicht-ünd-Gatter genügen, wenn die Zeichen sorgfältig geschrieben sind. Die Erzeugung von zusätzlichen Eingangssignalen für die Nicht-ünd-Gatter 284 und 285 wird im Zusammenhang mit den Schaltungen gemäß Fig. 10 und 11 beschrieben.

Für die Ziffer 3 arbeiten zwei Nicht-Und-Gatter 288 und über das Nicht-Und-Gatter 291 auf das Flip-Flop 290.

Für das Zeichen 4 wird nur ein Nicht-ünd-Gatter 292 verwendet, das über das Nicht-Und-Gatter 294 das Flip-Flop 293 ansteuert.

Für das Zeichen 5 sind zwei Nicht-Und-Gatter 295 und 296 über das Nicht-Und-Gatter 298 mit dem Flip-Flop 297 verbunden.

Für das Zeichen 6 wird nur ein Nicht-Und-Gatter 299 verwendet, das über das Nicht-Und-Gatter 301 an das Flip-Flop 300 angeschlossen ist.

Für das Zeichen 7 speist ein Nicht-Und-Gatter 302 über ein Nicht-Und-Gatter 304 das Flip-Flop 303.

Für das Zeichen 8 werden vier Nicht-Und-Gatter 305 bis 308 über ein Nicht-Und-Gatter 310 mit dem Flip-Flop 309 verbunden.

10&84A/1272

Für das Zeichen 9 arbeiten drei Nicht-Und-Gatter 311 bis 313 über das Nicht-Und-Gatter 315 auf das Flip-Flop 314.

Für das Zeichen 0 werden drei Nicht-Und-Gatter 316 bis 318 über das Nicht-Und-Gatter 320 mit dem Flip-Flop 319 verbunden.

Mit den der Reihe von mit Abkürzungen bezeichneten Nicht-Und-Gattern 275 zugeführten Eingangssignalen wird auf den Ausgangsleitungen ein Spannungszustand erzeugt, der das abgetastete Zeichen anzeigt.

Jede der Ausgangsleitungen ist über eine mehrkanalige Sammelleitung 330 mit einer Logikschaltung 331 verbunden, die als Doppel-Detektor dient. Eine Analyse der Schaltung 331 zeigt an, wenn mehr als eine der Ausgangsleitungen der Entscheidungslogik 41 zu einem bestimmten Zeitpunkt aktiviert sind, worauf dann auf der Ausgangsleitung 332 ein Signal erzeugt wird, das diese Zweideutigkeit anzeigt. Sind beispielsweise die Ausgangsleitungen 1 und 2, die mit dem Gatter 333 verbunden sind, aktiviert, so wird über die Leitung 334 dem Nicht-Und-Gatter 335 ein Fehlersignal zugeführt. Die Schaltung 336 bewirkt, daß beim Auftreten von Ausgangssignalen 1 oder 2 und 3 ein Fehlersignal auf der Leitung 337 entsteht. In gleicher Weise werden

109844/1272

so

die übrigen Leitungen 4 bis 9 und O alle mit vorhergehenden Ausgängen verglichen und die Ergebnisse dieser Vergleiche dem Nicht-Und-Gatter 335 zugeleitet. Das Nicht-ünd-Gatter 335 dient zum Kippen eines Flip-Flops 338, um die Ausgangsleitung 332 zu aktivieren, die in einer Betätigungseinheit die Auswertung irgendwelcher Ausgangssignale auf den Leitungen 0 bis 9 verhindert, wenn mehr als eine Leitung aktiviert ist.

Sowohl die Ausgangsleitungen 0 bis 9 als auch die Doppel-Sperrleitung 332 gemäß Fig. 8 und 9 können mit irgendeiner Betätigungseinheit verbunden sein, beispielsweise einem Magnetbandgerät oder einem entsprechenden Speicher in einem Computer. Die vorliegende Erfindung betrifft den Verarbeitungsvorgang für Abtastdaten, um ein einziges Ausgangssignal für jedes abgetastete Zeichen zu ermitteln. Die besondere Art der Verwendung des Verarbeitungsergebnisses ist nicht Teil der Erfindung.

Zur Steuerung in der Anordnung gemäß Fig. 5 bis 9 dienen verschiedene Signale, und es werden durch Abkürzungen bezeichnete Signale verwendet. Die Zeitgeber- und Steuersignale werden anhand der Fig. 12 bis 14 in Zusammenhang mit Tabelle VII beschrieben, so daß die Fig. 12 bis 14 zusammen mit der Schaltungsanordnung gemäß Fig. 5 bis 9 eine Möglichkeit zur automatischen

109844/1272

Erkennung von genau geschriebenen Ziffern 0 bis 9 darstellt, wenn diese an der Abtaststation vorbeigeführt werden.

Wie vorstehend bereits erwähnt/ kann die Anordnung noch weiter ausgestaltet werden, um eine Anpassung an handgeschriebene, auf die Mitte bezogene Zeichen zu ermöglichen, die nicht starr mit einem festen Format übereinstimmen. So ergibt sich für die Ziffer 4 in der Form 410 gemäß Fig. 3 eine andere Ausgangscodierung mittels der Anordnung gemäß Fig. 5 bis 9 als in der Form 407 (Fig. 3). Das gleiche gilt für die Ziffer 9 in den Formen und 400 (Fig. 3).

Urn auch Zeichen erkennen zu können, selbst wenn diese nicht genau mit einem Standardformat übereinstimmen, jedoch bezüglich einer Mittellinie vernünftig ausgeglichen geschrieben sind, werden drei zusätzliche 'Sätze von Eingangssignalen für die Ausgangslogikschaltung gemäß Fig. 8 und 9 vorgesehen.

Der erste Satz hängt mit der Projektion des abgetasteten Zeichens sowohl von der rechten als auch der.linken Seite auf die Mittellinie zusammen, und derartige Projektionen werden benutzt, um Verhältnisse von Ausxangssignalen zu erzeugen, die das abgetastete Zeichen charakterisieren. Dieser Vorgang um-

1098U/1272

faßt die Verwendung des Projektionsregisters 28 aus Fig. 5/ der Projektionsregisterausgangseinheit 28a aus Fig. 11 und des Ratiodetektors 34 aus Fig. 11.

Der zweite Datensatz umfaßt die Zählung der schwarzen Schnittpunkte, d.h. die Anzahl der Schnitte des Zeichens mit der Mittellinie. Diese Information wird mittels der Logikschaltung * 27 aus Fig. 11 erzeugt.

Der dritte Datensatz betrifft die Erzeugung eines Zählerstandes für die Anzahl von gleichen Schnitten mit einer senkrechten Linie parallel zur Mittellinie und rechts von dieser. Für diesen Vorgang wird die Logikschaltung 35 aus Pig. IO benutzt.

Das lh Fig. 5 gezeigte Projektionsregister enthält drei Speicherelemente 351, 352 und 353. Sie sind von der gleichen Art wie k die aktiven Speicher im Register 24 und werden mittels der X-Y-Signale von der Einheit 180 angesteuert. Die Eingangssignale zum Register gelangen über die Leitung 108, die vom Flip-Flop 105 über die Nicht«-Und-Gatter 354 und 355 zu den Speichereingängen führt« Das Eingangssignal auf der Leitung 108 ist das Komplement des Ausgangssignals des Registers 101 verzögert um einen Takt. Die Daten bei jeder Abtastung von der linken Seite

1Q98U/127

werden bei der ersten senkrechten Abtastung des Zeichens in 48- Bit-Speicher der Einheiten 351 und 353 eingetaktet. Jedes Schwarz-Signal wird dann als "1"-Wert für den ersten Zyklus in den Speichereinheiten 351 bis 353 gespeichert. Beim nächsten Zyklus werden die Eingangssignale ebenfalls eingetaktet. Der zweite Zyklus wird in dem Speicher Bit für Bit mit dem vorhergehenden Zyklus in einer Oder-Funktion verknüpft, so daß alle gespeicherten Schwarz-Signale der ersten Abtastung schwarz bleiben. Zusätzliche Schwarz-Signale, die während der zweiten Abtastung aufgenommen wurden, werden in den Speicher eingegeben.

Wie vorstehend erwähnt, werden die Speichereinheiten 351 bis mittels des Ausgangssignals der Zählereinheit 180 synchron mit der adressierten Ansteuerung der Speicher 137 bis 139, 151 bis 153 und 211 bis 213 adressiert angesteuert. Somit werden beim fortschreitenden Abtasten von der linken Seite zur Mittellinie in den Speichereinheiten 351 bis 353 allmählich diejenigen Signale addiert, die die schwarzen Bereiche bezeichnen, welche während der verschiedenen Abtastungen ermittelt wurden. Als Folge davon ergibt sich am Ende des linken Zyklus eine Spalte aus schwarzen und weißen Signalen ist Speicher, die die Projektion des linken Teils des Zeichens auf die Mittellinie bezeichnen. Am Ende der linken Abtastung tritt auf der Ausgangsleitung von

109844/1272

den Speicherelementen 351 bis 353 das Signal Λ3 auf und wird den Nicht-Und-Gattern 360 bis 363 in der Einheit 28a (Fig. 11) zugeführt. Das Nicht-Und-Gatter 360 speist einen Zähler 30,. das Nicht-ünd-Gatter 361 einen Zähler 31, das Nicht-Und-Gatter 362 einen Zähler 32 und das Nicht-Und-Gatter 363 einen Zähler 33. Den Nicht-Und-Gattern 360 und 361 wird das LTCY-Signal während des linken Abtastzyklus zugeführt, um sie zu aktivieren,

\ Das Steuersignal RTCY wird den Nicht-Und-Gattern 362 und 363 zugeleitet/ um sie während des rechten Abtastzyklus zu aktivieren. Die jeweiligen Abtastsignale Al und A2 gelangen über das Nicht-Und-Gatter 364 und den Inverter 365 zum Flip-Flop 366, dessen Signalausgang mit den Nicht-Und-Gattern 360 und 362 verbunden ist. Der inverse Ausgang ist an die Nicht-Und-Gatter 361 und 363 angeschlossen. Außerdem gelangt das Steuersignal WEOS an alle vier Nicht-Und-Gatter 360 bis 363. Das Steuersignal LTCY wird außerdem den Zählern 30 und 31, das Steuersignal RTCY den Zählern 32 und 33 zugeführt. Das Steuersignal AP gelangt zu allen vier zählern 3O bis 33. Das Signal WEOS ist das Taktsignal; das AP-Signal wird für die Alpha-Phase oder die nach unten gerichtete Abtastung jedes Abtastzyklus verwendet. Das LTCY-Signal aktiviert die Zähler 30 und 31 zum Zählen desjenigen Teils der Abtastspalten, in denen an der linken Seite von der Mittellinie schwarz festgestellt wurde.

109844/1272

Das RTCY-Signal aktiviert die Zähler 32 und 33 zur ZZählung des gleichen Teils an der rechten Seite von der Mittellinie.

über die Reihe von Invertern 367 wird für jede der 1-, 2-, 4- und 8-Bit-Stellungen jedes Zählers 30 bis 33 ein negatives Ausgangssignal {LPT1 usw.) erzeugt. Die Ausgangssignale des Zählers 30 werden in einer Widerstandsschaltung 37Oa summiert und das Ergebnis dem Plus-Eingang eines Differentialverstärkers 371 zugeführt, dessen Minus-Eingang mit dem Ausgang eines zweiten Addiernetzwerkes 37Ob verbunden ist/ das an den Zähler 31 angeschlossen ist. Das Netzwerk 37Ob ist außerdem mit der Minus-Klemme des Verstärkers 372 verbunden.

Das Netzwerk 37Oc verbindet die Ausgänge des Zählers 32 mit der Minus-Klemme des Verstärkers 375, das Netzwerk 37Od verbindet die Ausgänge des Zählers 32 mit den Plus-Eingängen der Verstärker 373 und 374, das Netzwerk 37Oe verbindet die Ausgänge des Zählers 33 mit der Minus "Klemme des Verstärkers und der Plus-Klemme des Verstärkers 375, Das Netzwerk 37Of stellt eine Verbindung zwischen den Ausgängen des Zählers 33 und der Plus-Klemme des Verstärkers 372 sowie der Minus-Klemme des Verstärkers 374 her. Die Widerstände in den Netzwerken 37Oa bis 37Of sind gemäß Tabelle VIII dimensioniert.

1098*44/1272

Tabelle VIII

37Oa 37Ob 37Oc 37Oe 37Of Größe

LPT1 = LPBl = RPTl = RPBl = RPBl = 160 k Ω.

LPT2 = LPB2 = RPT2 = RPB2 = RPB2 = 80 k il

LPT4 = LPB4 = RPT4 = RPB4 = RPB4 = 4OkH

LPT8 = LPB8 = RPT8 = RPB8 = RPB8 = 20 kO-

37Od	Große
RPTl =	320 -Ω
RPT2 =	16OiT.
RPT4 =	80 O-
RPT8 -	40 Π

Die Ausgangssignale der Verstärker 371 bis 375 werden in der Entscheidungslogikschaltung 41 (Fig. 8 und 9) zur Erkennung der vier Zeichen 1, 4, 9 und O verwendet. Diese Zeichen sind diejenigen, die erfahrungsgemäß am häufigsten ungenau geschrieben werden und dann mehrdeutige Ausgangssignale liefern. So kann die Ziffer 9 mit einera senkrechten rechten Strich gezeichnet werden, wie dies bei 400 in Fig. 3 gezeigt ist. Dieser Strich schneidet nicht die Mittellinie wie in der Darstellung 399* Unmittelbar unter der Darstellung 400 ist gezeigt, wie

101844/1272

diese Ziffer 9 auf der Mittellinie abgebildet wird. Auf der linken Abtastseite ist derjenige Teil, der oberhalb des durch die Linie 402 bezeichneten Schnittpunktes mit der Mittellinie liegt, in dem mit 403 bezeichneten Bereich schwarz. Der untere Teil links von der Mittellinie, der mit 404 bezeichnet ist, ist vollständig weiß. Im Gegensatz dazu sind sowohl der obere Bereich 405 als auch der untere Bereich 406, die während des rechten Abtastens erfaßt werden, schwarz. Somit werden am Ende des linken Abtastzyklus die im Projektionsregister 28 gespeicherten Signale nacheinander in den Zähler 31 befördert. Wenn der untere Schnittpunkt erfaßt wird, gelangen die im Register 28 gespeicherten Signale zum Zähler 30. Die Zähler 30 und 31 haben jeweils 4-Bit-Ausgänge (1, 2, 4 und 8). Sie speichern somit die Anzahl der Zellen unterhalb des unteren Schnittpunktes, welche schwarz sind (Zähler 31), und die Anzahl der Zellen oberhalb des unteren Schnittpunktes, welche schwarz sind (Zähler 30). In gleicher Weise zählt der Zähler 33 am Ende des rechten Abtastzyklus die Zahl der schwarzen Zellen, die im Register 28 gespeichert sind und die dem schwarzen Bereich 406 (Zähler 33) entsprechen, und nach der Feststellung des unteren Schnittpunktes der Mittellinie zählt der Zähler 32 die Anzahl der schwarzen Zellen oberhalb der unteren Schnittlinie (Zähler 32). In Fig. 11 sind Bereiche Cl bis C4 bezeichnet.

109844/1272

Diese können als Quadranten angesehen werden, stellen jedoch keine wirklichen Quadranten des gesamten Zeichenfeldes dar, sondern bezeichnen die Bereiche rechts und links von der Mittellinie und oberhalb und unterhalb des untersten Schnittpunktes der geschriebenen Linie mit der senkrechten vorgedruckten Mittellinie. Diese vier Bereiche sind im unteren Teil von Fig. 3 entsprechend bezeichnet.

Die Zählerstände für diese Bereiche werden dann als bewertete Eingangssignale den Differentialverstärkern 371 bis 375 zugeführt, um eine eindeutige Ausgangsanzeige für verschiedene Zeichen zu erhalten, zwischen denen es bei ungenauer Schreibweise zu Fehlern kommen kann. So ist beispielsweise auf der vom Verstärker 371 ausgehenden Leitung 377 das Signal positiv (true) wenn das Verhältnis von C4/C3 größer als 2 ist. In gleicher Weise ist das Signal auf der Ausgangsleitung 378 posi-. tiv, wenn das Verhältnis C2/C3 größer als 2 ist. Die Leitung 379 führt ein positives Ausgangssignal, wenn C1/C2 größer als ist. Auf der Leitung 380 ist das Ausgangssignal positiv, wenn C1/C2 größer als 4 ist. Bei C1/C2 kleiner als 2, ist das Signal auf der Leitung 381 positiv.

1 098AA/1272

S3

Aus den Bezeichnungen an den Eingängen der Reihe von Nicht-Und-Gattern 275 (Fig. 7 und 8) erkennt man, daß die auf den Leitungen 377 bis 381 auftretenden Verhältnisse nur denjenigen Leitungen zugeführt werden, die mit den Anordnungen zur Erkennung der Zeichen 1, 4,9 und O verbunden sind. Die punktierten Bereiche der Zeichen 1, 4, 9 und O in Fig. 3 zeigen die zur Verfügung stehende zusätzliche Information, mit der eines der vier Zeichen von den anderen unterschieden werden kann. Wird beispielsweise das Zeichen 4 in der bei 4O7 gezeigten Weise geschrieben, so hätte es den gleichen Code gemäß Tabelle I wie die Ziffer 1 entsprechend der Darstellung 408. Die gemäß den Darstellungen 400 und 409 geschriebenen Ziffern 9 und 0 haben den gleichen Code nach Tabelle I. Daher werden die Projektionsregister und die Differentialverstärker gemäß Fig. 5 und 11 benötigt.

In Fig. 11 ist außerdem ein Schwarz-Schnittpunktszähler 27 gezeigt. Die Signale Al und A2 werden zusammen mit dem Steuersignal SLTR über ein Nicht-Und-Gatter 420 einem Zähler 421 zugeführt. Somit erhält man auf der Ausgangssammelleitung Ausgangssignale, die anzeigen, ob null oder bis zu sieben Schnittpunkte mit der Mittellinie beim Abtasten jedes der geschriebenen Zeichen erfaßt wurden. Die ersten fünf Teile der

109844/127

to

Sammelleitung 422 sind mit den Und-Gattern der Reihe 275 verbunden, um zusätzliche Informationen für die abschließende Ausgangsentscheidung zu liefern, welche für die verschiedenen Zeichen kennzeichnend ist. Es sei darauf hingewiesen, daß die Ziffer 1 einen Schnittpunkt mit der senkrechten (roten) Linie, die Zeichen 2, 3, 5, 6, 8 und 9 drei Schnittpunkte und die Zeichen 4, 7 und 0 zwei Schnittpunkte haben. Werden jedoch die W Zeichen 3 und 8 nicht genau zentrisch bezüglich der Mittellinie geschrieben, wie dies bei 410 und 412 (Fig. 3) angedeutet ist, so haben sie vier Schnittpunkte mit der Mittellinie.

Ein zusätzlicher Satz von Informationen wird durch die Verwendung des Rechte-Hälfte-Schnittpunktdetektors 35 gemäß Fig. 10 gewonnen. Diese Anordnung hat als Eingangsleitung die RAMO-Ausgangsleitung vom Rechte-Hälfte-Speicher 23 aus Fig. 6. Die Anordnung gemäß Fig. 10 erzeugt auf der Leitung 430 ein Ausgangssignal, wenn sich bei irgendeiner senkrechten Abtastbahn oder einer senkrechten Linie rechts von der Mittellinie zwei Schnittpunkte ergeben. Auf ucj. Leitung 431 tritt ein Ausgangssignal auf, wenn sich auf dieser Abtastbahn bzw. Linie drei Schnittpunkte ergeben und auf der Leitung 432, wenn die Anzahl der Schnittpunkte gleich oder größer 4 ist.

1.09844/ 1 272

Erfolgt beispielsweise während des rechten Abtastzyklus eine senkrechte Abtastung entlang der gestrichelten Linie 440 (Fig. 3), so kommt die Leitung 432 (Fig. 10) in den "1"-Zustand, da während der Abtastung entlang der Bahn 440 drei Schnittpunkte mit der geschriebenen Ziffer 3 festgestellt werden. Entlang der Bahn 444 werden jedoch nur zwei Schnittpunkte gefunden. Die Anordnung gemäß Fig. 10 dient zur Speicherung der maximalen Anzahl von Schnittpunkten und somit zur Aktivierung einer entsprechenden Leitung der Ausgangsleitungen 430 bis 432.

Das Ausgangssignal des Schnittpunkt-Detektors bezeichnet die maximale Anzahl von Schnittpunkten der vertikalen Abtastbahnen bzw. Linien mit einer waagerechten Linie während irgendeiner vertikalen Abtastung beim rechten Abtastzyklus. Punkte, etwa Schmutzflecken usw. auf dem Papier werden nicht als Schnittpunkte ausgewertet. Der Detektor nimmt die Anzahl der Schnittpunkte bei irgendeiner Abtastung nur dann auf, wenn sich die gleiche Anzahl bei einer benachbarten Abtastung ergibt. Die aufgenommene Anzahl wird, falls sie für zulässig angesehen wird, mit einer Zahl verglichen, die vorher als maximale Zahl für Schnittpunkte auf der rechten Seite (RHX) aufgenommen wurde. Die größere der bei diesem Vergleich verwendeten Zahlen wird auf-

109844/1272

genommen und als neuer RHX-Wert für den Vergleich mit nachfolgenden Abtastdaten während des rechten Zyklus verwendet.

Um den vorstehenden Vorgang auszuführen, wird ein Schnittpunktszähler 442 verwendet, der die Anzahl der Schnittpunkte während jeder laufenden Alpha-Phase des rechten Abtastzyklus zählt. Dieser Zähler 442 enthält drei Flip-Flops zur Erzeugung von drei Ausgangssignalen. Das Eingangssignal für die Anfangsstufe ist

durch das Ausgangssignal eines Flip-Flops 443 gegeben, an dessen Trigger-Eingang WEOS liegt. Die von dem Rechte-Hälfte-Speicher aus Fig. 6 kommende RAMO-Leitung 444 ist mit dem Setz-Eingang des Flip-Flops 443 und über einen Inverter 445 mit dessen Rückstelleingang verbunden, über einen Negator gelangt SVCY an den Löscheingang des Flip-Flops 343.

Die drei Ausgangsleitungen XCTRl bis XCTR3 der Flip-Flops des Zählers 442 sind mit den Eingängen eines Schnittpunktsspeichers 446 für die Speicherung der Daten einer früheren Abtastung verbunden. Der Speicher 446 enthält drei Flip-Flops, deren Trigger-Eingänge mit dem Ausgang eines Inverters 447 verbunden sind. Die Löscheingänge der Flip-Flops dieses Speichers sind an den Ausgang des Inverters 448 angeschlossen.

1 0 98 4 4/1272

Die vom Zähler 442 kommenden Ausgangsleitungen XCTRl bis XCTR3 und die vom Speicher 446 kommenden Ausgangsleitungen XSTGl bis XSTG3 werden Oder-Gattern am Eingang des Vergleichers 449 zugeführt. Wenn der Inhalt von Zähler 442 und Speicher 446 übereinstimmt,' so tritt auf der Leitung 450 ein Signal SAME auf. Falls sie nicht übereinstimmen, ergibt sich auf der Leitung 451 ein Signal SAME.

Drei Flip-Flops bilden einen Speicher 460, in welchem eine Darstellung der maximalen Zahl von Schnittpunkten der rechten Hälfte gespeichert ist. Sowohl die positiven (true) als auch die negativen (false) Ausgangsleitungen jedes der Flip-Flops des Speichers 460 werden ausgewertet. So sind die positiven Ausgänge mit einem Satz Eingängen eines Vergleichers 461 verbunden, während gleichzeitig die Ausgänge XSTGl bis XSTG3 mit einem zweiten Satz von Eingängen dieses Vergleichers verbunden sind. Die negativen Ausgänge des Speichers 460 sind an eine Logikschaltung 462 angeschlossen, von deren Ausgangsleitungen 430 bis 432 in Abhängigkeit von der Anzahl der während des rechten Abtastzyklus festgestellten Schnittpunkte jeweils nur eine positiv ist.

1098U/1272

6»

Das Ausgangssignal des Vergleichers 461 wird über eine ein Nicht-ünd-Gatter 463 enthaltende Schaltung den Trigger-Eingängen der Flip-Flops im Speicher 460 zugeführt. Falls der im Speicher 446 gespeicherte Zählerstand größer ist als der vorher im Speicher 460 gespeicherte Sählerstand, so ist die Leitung 464 positiv und bewirkt eine übertragung des Zählerstandes des Speichers 446 in den Speicher 460. Ein BP-Zähler 465 mit zwei in Kaskade geschalteten Flip-Flops dient zur Zeitsteuerung der Vergleicher und zur Auswertung der Vergleichsergebnisse. Das Signal AP wird dem ersten der beiden Flip-Flops im Zähler 465 zugeführt. Man erkennt/ daß während der Folge der in der Anordnung gemäß Fig. 10 verwendeten Zeitgebersignale (Fig. 15) diese Anordnung zur Ausführung der folgenden Schritte dient:

1. Während der Alpha-Phase (AP): die festgestellten Schnitt- ^ punkte werden gezählt, und das Ergebnis erscheint an den Ausgängen XCRTl bis XCRT3 des Zählers 442.

2. Während der Beta-Phase (BP):

A. Wenn der Stand des BP-Zählers 465 kleiner als 2 ist, dann wird der Inhalt des Zählers 446 verglichen:

(i) falls die Zählerstände die gleichen sind wie beim

Zähler 442;

1098U/ 1 272

(ii) falls die Zählerstände nicht die gleichen sind:

(a) Übertragung des Inhalts des Zählers 442 in den Speicher 446.

(b) Löschen des BP-Zählers 465.

(c) Löschen des Zählers 442.

B. Wenn der BP-Zähler 465 gleich 2 ist, dann erfolgt ein Vergleich des Inhalts des Zählers 442 mit dem Inhalt des Speichers 446:

(i) wenn sie gleich sind: Vergleich des Inhalts des Speichers 446 mit dem Inhalt des Speichers 460.

(a) Wenn der Inhalt des Speichers 446 kleiner als der des Speichers 460 ist, werden der Zähler 442, der Speicher 446 und der BP-Zähler 465 gelöscht.

(b) Wenn der Inhalt des Speichers 446 größer als der des Speichers 460 ist, so wird der Inhalt des Speichers 446 in den Speicher 460 übertragen und der Zähler 442, der Speicher 446 und der BP-Zähler 465 gelöscht.

(ii) Wenn die Zählerstände nicht gleich sind, so wird der Inhalt des Zählers 442 in den Speicher 446 übertragen und der Zähler 442 sowie der BP-Zähler 465 gelöscht.

109844/1272

Mathematisch lassen sich die vorstehenden Bedingungen in der Form des folgenden Algorithmus schreiben:

1. während AP: zählen der Schnittpunkte

2. während BP: BPGTR < 2:
vergleichen von XCTR mit XSTG

A. gleich: Löschen von XCTR

B. gleich: (i) XFLR FM XCTR in XSTG

(ii) Löschen von BPCTR (iii) Löschen von XCTR BPCTR = 2:
vergleichen von XSTG mit XCTR

A. gleich: vergleichen von XSTG mit RHXS

1) XSTG RHXS : Löschen von XSTG, XCTR, BPCTR

2) XSTG RHXS : XFER XSTG in RHXS

Löschen von BACT, XCTR, XSTG

B. gleich X¹FER XCTR in XSTS

Löschen von SXTR, BPCT

Man erkennt, daß das AROS-Signal einem Eingangs-Flip-Flop 470 und dem Gatter 471, das Signal SFOS dem Setzeingang des Flip-Flops 470 und über einen Inverter 472 dessen Rückstelleingang

109844/1272

zugeführt wird. Der Ausgang des Flip-Flops 470 ist mit dem Gatter 471 und dem Gatter 473 verbunden. Einem Eingang des Gatters 473 wird das WEOS-Signal zugeführt, und es entsteht auf der Leitung 474, die zum Gatter 475 führt, ein Ausgangssignal. Diesem Gatter 475 wird zur Aktivierung der Leitung vom Inverter 448 während RHCY über das Gatter 476 das SAME-Signal zugeführt. Die Leitung 451, auf der das SAME-Signal auftritt, ist über das Gatter 477 mit dem Inverter 447 verbunden. Der Ausgang des Gatters 477 liegt über dem Gatter 478 zusammen mit RHCY an dem Löscheingang des Flip-Flops im Zähler 465.

Mittels der beschriebenen Logikschaltung wird die maximale Anzahl von Schnittpunkten der rechten Hälfte durch einen bestimmten Zustand auf einer der Leitungen 430 bis 432 angezeigt. Diese Spannung wird dann in der Ausgangslogikschaltung (Fig. 8 und 9), wie durch die Bezeichnungen angedeutet, verwendet. Wie in den Fig. 8 und 9 gezeigt, werden die Leitungen 430 bis 432 im Netzwerk für die Ziffern 2, 6, 7 und 8 verwendet,

Die Fig. 12 bis 15 zeigen die Zeitfolgen der verschiedenen, in den Fig. 5 bis 11 bezeichneten Signale. Die Zeitabläufe gemäß Fig. 12 werden im folgenden kurz beschrieben.

109844/1272

RLPD bezeichnet eine Leitung, auf der ein Steuerimpuls 400 erzeugt wird, wenn der Rote-Linie-Detektor der Abtasteinheit das Vorhandensein einer roten Linie (also der senkrechten Linie 13 gemäß Fig. 2) feststellt.

Die LHCY-Leitungen 401 befinden sich während der linken Hälfte des Abtastzyklus im positiven und während der rechten Hälfte ^ im negativen Zustand. Während der rechten Hälfte des Abtastzyklus sind die SVCY-Leitungen 402 positiv, und die Daten der rechten Abtasthälfte werden während dieser Zeit in den Rechte-Hälfte-Speicher eingegeben.

Während der Zeitspanne zwischen dem Ende der rechten Hälfte des Abtastvorganges und dem Beginn des Abtastens des nächsten Zeichens sind die RHCY-Leitungen 403 positiv. Während dieser Zeitspanne werden die Rechten-Abtastdaten, die im Rechte-Hälfte-Speicher gespeichert sind, in die Transformationslogik- r schaltung ausgelesen und in der gleichen Weise verarbeitet, wie die Linken-Abtastdaten, außer daß der Vorgang mit höherer Taktgeschwindigkeit erfolgt.

109844/1272

Die LTCY-Leitung 404 wird unmittelbar nach dem Negativwerden der Leitung 401 und vor dem Positivwerden der Leitung 402 positiv und dient zur Verschiebung der.Daten des AB-Registers am Ende von LUCY in das Linke-Topo-Register.

In gleicher Weise ist die RTCY-Leitung 405 positiv, wenn RHCY negativ wird, und sie dient dem gleichen Zweck wie der positive Impuls auf der LTCY-Leitung 404, jedoch bezüglich der Daten des Zyklus für die rechte Hälfte. Auf der GOCY-Leitung 406 wird ein positiver Impuls erzeugt, um eine abschließende Auslesung aus der Schaltung gemäß Fig. 8 und 9 zu erhalten.

während der Alpha-Phase des linken Zyklus die getasteten Ausgangsdaten unmittelbar in das AB-Register eingelesen werden. Die AP-Impulse sind von nennenswerter Länge und durch verhältnismäßig kurze Zeitspannen voneinander getrennt. In einem Ausführungsbeispiel betrug die Länge der AP-Impulse etwa 45O Hikrosekunden und die Zeitspanne zwischen ihnen etwa 150 Mikrosekunden. Impulse von 150 MikroSekunden Länge bildeten die positiven Impulse auf der BP-Leitung 408.

1098 A4/1272

Am Ende jedes BP-Impulses auf der Leitung 403 ist die GP-Leitung 409 positiv, wobei diese Impulse verhältnismäßig kurz sind und die Zeitspanne zwischen der Beendigung der Verarbeitung in der Beta-Phase (BP) und dem Beginn der nächsten vertikalen Abtastung des das Zeichen enthaltenden Feldes bedeuten.

Um die Daten während jeder Abtastung zu bearbeiten, sind zwei Taktoszillatoren vorgesehen. Die SOPl-Leitung 410 wird in Abhängigkeit von den Ausgangsimpulsen der langsamen Oszillatorphase I positiv. Die Ausgangsimpulse des langsamen Oszillators haben eine Dauer von etwa 4,2 Mikrosekunden und einen Abstand von etv/a 4,2 Mikrosekunden. Die FOPl-Leitung 411 wird in Abhängigkeit von den Ausgangsimpulsen der schnellen Oszillatorphase I positiv. Die Ausgangsimpulse des schnellen Oszillators haben eine Länge von etwa 0,5 Mikrosekunden und sind etwa ) 0,5 Mikrosekunden voneinander entfernt.

Während der Abwärtsbewegung der Abtastscheibe werden die Impulse auf der SOPl-Leitung zum Takten der Daten vom Abtaster in die Transforraationeechaltung verwendet, und deren Ausgangssignale werden dem AB-Register zugeführt. Somit ist der Zeitablauf für die Funktion des langsamen Oszillators in Ordnung. Die Verarbei-

109844/ 1272

tung der gleichen, in AB-Register gespeicherten Datenmenge muß jedoch in der Zeitspanne zwischen dem Ende einer Abtastung und dem Beginn der nächsten Abtastung erfolgen. Zu diesem Zweck werden die Impulse auf der FOPl-Leitung verwendet, so daß die Beta-Phase beendet wird, bevor die nachfolgende Alpha-Phase beginnt.

Im Gegensatz dazu werden die Daten der rechten Hälfte des Abtastzyklus gespeichert. Diese Daten müssen in der Transformationsschaltung und dem AB-Register sowohl die Alpha- als auch die Beta-Phase durchlaufen, bevor die Abtastung des nächsten Zeichens beginnt. Demgemäß werden die Daten aus dem rechten Speicher mit gleicher Geschwindigkeit für die Alpha- und die Beta-Phase in die Transformationsschaltung getaktet. Auf der AP-Leitung 412 treten also Impulse zur Steuerung der Alpha-Phase auf, während auf der BP-Leitung 413 Impulse zur Steuerung während der Beta-Phase erscheinen. Impulse auf den Leitungen 414 und 415 werden sowohl für die Alpha- als auch für die Beta-Phase verwendet und haben FOPl-Geschwindigkeit. Nach dem letzten Ausgangszyklus 406 wird der Zeitablaufszyklus wiederholt, wobei Daten mit Abtastgeschwindigkeit in die Transformationsschaltung getaktet werden. Somit folgen jeweils den Impulsfolgen 412 und 413 die Impulsfolgen 407a und 408a, be-

109844/1272

ginnend mit dem Ende des·positiven Zustandes auf der Ausgangs lei tung 406.

Fig. 13 zeigt den Zeitablauf für verschiedene Zeitgebersignale während der linken Hälfte des Zyklus.

Die Zeitskala in Fig. 13 ist gegenüber derjenigen aus Fig. 12 erheblich gedehnt. Die Leitung 401 befindet sicli während der gesamten Dauer der linken Hälfte des Zyklus im positiven Zustand. Die Abtastung beginnt mit einem Abtaststartimpuls 420. Ein Multivibrator erzeugt ein Ausgangstaktimpuls 421, der mit SSOS bezeichnet wird. In diesem Ausführungsbeispiel betrug die Dauer dieses Impulses 7 Mikrosekunden. Die LTCY-Leitung befindet sich während des gesamten linken Zyklus im negativen Zustand. Die AP-Leitung 407 wird zusammen mit der BP-Leitung 408 in der in Fig. 12 gezeigten Weise angesteuert. Die GP-Lei-) tung 409 ist vom Ende des Impulses auf der GP-Leitung 408 bis zum Beginn des SSOS-Impulses 421 ^es nächsten Zyklus positiv. Die SOPl-Impulse 410 werden während des AP-Zyklus erzeugt. Am Ende des AP-Zyklus wird ein SFOS-Impuls 422 erzeugt, der während der Beta-Phase ein Ausgangssignal von FOPl bewirkt. Somit stellt die Spanne 423 eine Zeit dar, die nicht auf der Seitachse gemäß Fig. 13 gezeigt ist, jedoch von der Alpha-Phase eingenommen wird.

1098U/1272

Die Zeitspanne 424 ist die Zeitspanne der Beta-Phase, während die Zeitspanne 425 die Gamma-Phase bildet.

Während des Alpha-Zyklus bewirkt die hintere Flanke des SOPl-Impulses 410 die Erzeugung des AROS-Impulses 430. Dieser Impuls folgt jedem SOPl-Impuls und hat eine Länge von 0,2 Mikrosekunden. Die hintere Flanke jedes AROS-Impulses markiert den Beginn eines WDOS-Signals 431, das jeweils eine Länge von 0,5 Mikrosekunden hat. Die hintere Flanke jedes WDOS-Signals kennzeichnet den Beginn eines WEOS-Signals 432 mit einer Länge von 0,1 Mikrosekunden.

Mit RLPD ist eine Leitung bezeichnet, auf der das Ausgangssignal eines Rote-Linie-Detektors erscheint. Während des linken Zyklus tritt kein derartiges Signal auf. Die SSP-Leitung liefert einen Impuls, mit dessen Einsatz der GP-Zyklus endet. Der PRCL-Impuls 435 wird gleichzeitig mit dem Beginn des Impulses auf der AP-Leitung 407 für den Alpha-Zyklus erzeugt. Der Impuls 436 auf der Leitung PRCL beginnt gleichzeitig mit dem Einsatz des Impulses auf der Leitung 408 der Beta-Phase. Die Impulse auf der PRCL-Leitung dienen zum Löschen der Speicherelemente in der Transformations- und Logikschaltung.

109844/1272

Es sei darauf hingewiesen, daß während des Alpha-Zyklus im AB-Register beginnend mit der Adresse X4, Y12 und fortlaufend nach unten bis Xl, Yl Daten gespeichert werden. Somit sind die transformierten und die Alpha-Phase' bezeichnenden Daten an 48 Adressenstellen im AB-Register gespeichert. Es sei daran erinnert, daß die Daten im AB-Register nach dem Alpha-Zyklus wieder in umgekehrter Reihenfolge in der Transformations- und P Logikschaltung verarbeitet werden. Somit beginnt die Verarbeitung der Daten im AB-Register am Ende des ersten FOPl-Impulses 411, wobei die Adressen nacheinander in umgekehrter Reihenfolge, nämlich von Xl, Yl zu X4, Y12 angesteuert werden und die letzte Adresse unmittelbar vor Beginn der Gamma-Phase erreicht wird.

Fig. 14 zeigt die Erzeugung der Adressensignale für das AB-Register. Der Impuls 434 auf der SSP-Leitung und die Impulse 430 auf der AROS-Leitung sind im Vergleich zu Fig. 13 in einem etwas auseinandergezogenen Zeitmaßstab gezeichnet. Die AROS-Impulse werden den Schieberegistern 183 bis 186 aus Fig. 1 zugeführt, so daß Impulse erzeugt werden, wie sie in Fig. 14 als Impulse Xl bis X4 und Yl bis YIl, Y12 dargestellt sind. Während der Alpha-Phase sind die X-Impulse, etwa der Impuls 440, wesentlich länger als der X4-Impuls 441 während der Beta-Phase. Es sei darauf hingewiesen, daß die Yl2-Spannung 442 während der Alpha-

109844/1272

zyklus-Impulse X4 bis Xl positiv ist. Die Y-Impulse 443 zur Verschiebung nach unten dienen zum Verschieben von Yl2 zu YIl. Der Yll-Impuls 444 wird eingeschaltet, wenn der Y12-Impuls 442 ausgeschaltet wird. Somit ist während des letzten .Teils des AP-Zyklus und während des ersten Teils des BP-Zyklus die Yl-Leitung 445 positiv und wird mit dem Ende des X4-Impulses 441 während BP 408 negativ.

Der GP-Impuls wird zusammen mit der Vorderflanke des WEOS-Impulses, der die Beta-Phase ausschaltet, positiv. Der Gammaphasen-Impuls 4O9 hat eine Länge von etwa 50 bis 60 Mikrosekunden, wobei während dieser Zeit auf den Beginn der nächsten Abtastung gewartet wird. Somit beginnt die Gamma-Phase gleichzeitig mit der Vorderflanke des WEOS-Signals, dessen Hinterflanke mit dem Ende der Beta-Phase zusammenfällt.

Di vorstehende Beschreibung bezieht sich im wesentlichen auf eine Anordnung mit einem Scheibenabtaster zur wiederholten Abtastung einer Linie entlang der Länge eines sich kontinuierlich bewegenden Schriftstückes. Scheibenabtaster sind allgemein bekannt und beispielsweise in der US-Patentschrift 3 380 334 beschrieben. Um einen derartigen Abtaster in der vorliegenden Erfindung verwenden zu können, wird das Licht vom Abtaster durch

1098U/1272

einen geeigneten Strahlenteiler geführt, so daß eine Lichtbahn durch ein rotdurchlässiges Filter und die andere durch ein weißdurchlassiges Filter verläuft, wodurch die Zeichensignale von den Mittellinien-Signalen getrennt werden.

Es ist außerdem klar, daß die Mittellinie irgendeine Farbe haben kann, die optisch unterscheidbar von der Zeichenfarbe (schwarz) und von weiß ist, so daß die Erfindung also nicht auf die besonderen Farben rot, schwarz und weiß des vorstehenden Ausführungsbeispiels beschränkt ist.

Zu Abtastung der sich auf dem bewegenden Schriftstück befindenden Zeichen kann selbstverständlich auch ein statischer Abtaster anstelle eines dynamischen Abtasters mit sich drehender Scheibe verwendet werden. So kann beispielsweise eine für optische Abtastsysteme bekannte Retina benutzt werden, wie sie . etwa in den US-Patentschriften 3 417 372 und 3 484 747 beschrieben ist. Eine einzige Spalte von Fotozellen in einer derartigen Retina kann zusammen mit einer Folgeschaltung verwendet werden, um die die Zeichen tragenden Felder nacheinander von oben nach unten abzutasten. In diesem Fall erfolgt die schrittweise Weiterführung elektronisch und nicht mechanisch wie bei " dem Scheibenabtaster. Somit ist die Erfindung nicht auf die

109844/1272

Verwendung einer bestimmten Abtasteinrichtung beschränkt, sondern umfaßt Verfahren und Anordnung zur Verarbeitung von Signalen, um Zeichen zu erkennen und voneinander zu unterscheiden.

Obwohl die Erfindung vorstehend anhand von bestimmten Ausführungsbeispielen beschrieben wurde, ist es klar, daß weitere Abwandlungen möglich sind, die alle unter die Erfindung fallen.

109844/1272

Claims (1)

Patentansprüche

1) Verfahren zur Erkennung von Zeichen, insbesondere von alphanumerischen Zeichen, die sich jeweils in einem Feld mit senkrechter Mittellinie befinden, dadurch gekennzeichnet, daß das Feld zur Erzeugung eines von der Lage eines Zeichenteils abhängigen Signals abgetastet wird, daß durch Abtastung der Mittellinie ein Steuersignal gewohnen wird und daß mittels des Signals und des Steuersignals ein das Zeichen charakterisierendes Ausgangssignal erzeugt wird.

2.. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Signal in Abhängigkeit von einer Projektion des Zeichens auf die Mittellinie erzeugt wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß in Abhängigkeit von der Projektion verschiedener Teile des Zeichens auf die Mittellinie mindestens zwei Signale erzeugt werden und daß das Ausgangssignal vom Verhältnis der beiden Signale abhängt.

M. Verfahren nach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet, daß zur Erzeugung des Signals Feldbereiche abgetastet werden, die von einem durchgehenden

109844/1272

Teil des Zeichens und der Mittellinie eingeschlossen werden und daß in Abhängigkeit von dem Vorhandensein oder Fehlen derartiger eingeschlossener Bereiche ein binär codiertes Digitalsignal erzeugt wird.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß jeweils binär codierte Digitalsignale für links und rechts von der Mittellinie befindliche eingeschlossene Bereiche erzeugt werden.

6. Verfahren nach Anspruch k oder 5> dadurch gekennzeichnet, daß jeweils binär codierte Digitalsignale für das Vorhandensein oder Fehlen von eingeschlossenen Bereichen im oberen und unteren Teil des das Zeichen enthaltenden Feldes erzeugt werden.

7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß für die senkrechte Mittellinie eine andere Farbe als für die in den Feldern befindlichen, zu erkennenden Zeichen verwendet wird.

8. Verfahren nach einem der Ansprüche 1 bis 7» dadurch gekennzeichnet, daß zur Erzeugung der Signale das Feld entlang einer Vielzahl von senkrechten im Abstand voneinander angeordneten Bahnen abgetastet wird, daß entsprechend weißen un< schwarzen Stellen an einer Vielzahl von Punkten jeder Bahn

109844/1272

weiße und schwarze Peld-signale erzeugt werden, daß nacheinander das Feldsignal jedes Punktes .mit einem Signal entsprechend dem unmittelbar darüberliegenden, dem unmittelbar darunterliegenden und dem nächst entfernten Punkt von der Mittellinie' entsprechenden Signal verglichen und abgewandelt wird, so daß ein Signal für einen eingeschlossenen Punkt erzeugt wird, wenn ein weißer Bereich von einem schwarzen Zeichenteil und der ^ Mittellinie eingeschlossen wird, und daß die Signale der eingeschlossenen Punkte für jeden einer Vielzahl von Feldteilen mit einem Code für jedes Zeichen verglichen werden, um ein Zexchenerkennungssignal zu erzeugen.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Code und die mit diesem zu vergleichenden Signale in Abhängigkeit von der Anzahl der Schnittpunkte des Zeichens mit der Mittellinie verändert werden.

10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß der Code und die damit zu vergleichenden Signale durch Projektionssignale in Abhängigkeit von der Projektion der rechten und der linken Hälfte des Zeichens auf die Mittellinie verändert werden.

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Projektionssignale das Verhältnis von zwei getrennten, Projektionen des Zeichens auf die Mittellinie darstellen.

1098U/1272

12. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß der Code und die damit zu vergleichenden Signale in Abhängigkeit von Schnittpunktssignalen, die die Anzahl der Schnittpunkte des Zeichens mit einer senkrechten Linie im Abstand von der Mittellinie bezeichnen, verändert werden.

13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Schnittpunktssignale die maximale Anzahl von Schnittpunkten des Zeichens mit irgendeiner Abtastlinie rechts von der Mittellinie bezeichnen.

14. Schaltungsanordnung zur Erkennung von Zeichen, die jeweils in ein Feld mit senkrechter Mittellinie eingezeichnet sind, gekennzeichnet durch eine Verarbeitungsanordnung zur Abtastung des Feldes und zur Erzeugung eines Zeichensignals beim Feststellen eines Teils des Zeichens, durch eine Anordnung zur Feststellung der Mittellinie und zur Erzeugung eines Mittelliniensteuersignals und durch eine Anordnung zur Erzeugung eines das Zeichen bezeichnendes Ausgangssignals in Abhängigkeit vom Zeichensignal und dem Mittelliniensteuersignal.

15· Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet, daß die Verarbeitungsanordnung das Zeichensignal in Abhängigkeit von der Projektion des Zeichens auf die Mittellinie erzeugt.

109844/1272

16. Schaltungsanordnung nach Anspruch I¹I oder 15, gekennzeichnet durch eine Anordnung zur Erzeugung von mindestens zwei Zeichensignalen in Abhängigkeit der Projektion verschiedener Teile des Zeichens auf die Mittellinie und durch eine Anordnung zur Erzeugung des Äusgangssignals, die auf das Verhältnis der beiden Zeichensignale anspricht.

17· Schaltungsanordnung nach einem der Ansprüche 14 bis 16, gekennzeichnet durch eine erste Anordnung zur Abtastung der Zeichen entlang einer Vielzahl von senkrechten im Abstand voneinander angeordneten Bahnen, durch eine zweite Anordnung zur Erzeugung von Weiß-Signalen und Schwarz-Signalen entsprechend weißen und schwarzen Bereichen an einer Vielzahl von Punkten jeder der Bahnen, durch eine dritte Anordnung zum aufeinanderfolgenden Vergleich des einen gegebenen Punkt bezeichnenden Signals mit dem Signal für den Punkt unmittelbar über und unmittelbar unter diesem Punkt sowie mit dem Signal für den nächst entferntesten Punkt von der Mittellinie, um das Signal des gegebenen Punktes zu verändern und ein Signal für einen eingeschlossenen Bereich zu erzeugen, wenn ein weißer Bereich von einem schwarzen Zeichenteil und der Mittellinie eingeschlossen wird, und durch eine vierte Anordnung zum Vergleich der Signale für eingeschlossene Punkte einer Vielzahl von Bereichen des Feldes, die durch die Mittellini« die Seiten des Feldes und eine die Mittellinie schneidende

!08844/1272

horizontale Linie sowie auch durch das obere und das untere Ende des Feldes begrenzt werden, mit einem Code für jedes Zeichen.

18. Schaltungsanordnung nach Anspruch-17, gekennzeichnet durch eine Anordnung zur Transformation eines Bereichs-Signals in ein erstes Signal für einen eingeschlossenen Bereich und in ein zweites Signal für einen nicht eingeschlossenen Bereich, durch eine Anordnung zur Erzeugung eines Codes des abgetasteten Zeichens in Abhängigkeit vom Vorhandensein und Fehlen von eingeschlossenen Bereichen und durch einen Decodierer für den Code zur Erzeugung eines das Zeichen eindeutig bezeichnenden Ausgangssignals.

19. Schaltungsanordnung nach Anspruch 18, dadurch gekennzeichnet, daß die Anordnung zur Erzeugung eines Codes übergänge des Zeichens vom ersten Signal zum zweiten Signal und vom zweiten Signal zum ersten Signal feststellt.

20. Schaltungsanordnung nach Anspruch 18 oder 19, dadurch gekennzeichnet, daß das Feld zur Erzeugung des Codes in Abhängigkeit der Zeitfolge von Zeichenübergängen quadrantenweise abtastbar ist.

21. Schaltungsanordnung nach einem der Ansprüche 18 bis 20, gekennzeichnet durch eine Anordnung zur Erzeugung von

1098U/1272

-W-

Projektionssignalen in Abhängigkeit von der Projektion von schwarzen Punkten des Zeichens auf jeder Seite der Mittellinie auf die Mittellinie.

22. Schaltungsanordnung nach Anspruch" 21, dadurch gekennzeichnet, daß die Anordnung zur Erzeugung der Projektionssignale eine Vielzahl von die relative Größe der Zeichenprojektionen an jeder Seite der Mittellinie zwischen

* Schnittpunkten des Zeichens mit der Mittellinie anzeigenden Signale erzeugt.

23. Schaltungsanordnung nach Anspruch 22, gekennzeichnet durch eine Anordnung· zur Erzeugung eines das Verhältnis der Größe eines Projektionssignals bezüglich der Größe des anderen Projektionssignals anzeigenden Verhältnissignals.

su:wyima

1 0 9 8 A 4 / 1272