DE2106532C3 - Demodulator for frequency modulated electrical signals - Google Patents

Description

Die Erfindung bezieht sich auf einen Demodulator für frequenzmodulierte elektrische Signale mit einer Torschaltung, von der ein erster Eingang mit einem Eingang des Demodulators gekoppelt ist und von der ein zweiter Eingang über mindestens ein phasenbestimmendes Netzwerk mit dem Eingang des Demodulators gekoppelt ist.The invention relates to a demodulator for frequency-modulated electrical signals with a Gate circuit, of which a first input is coupled to an input of the demodulator and of which a second input via at least one phase-determining network to the input of the demodulator is coupled.

Aus Funktechnik 1969, Nr. 17, S. 650 und 651 ist ein Demodulator der obengenannten Art bekannt.From radio technology 1969, no. 17, pp. 650 and 651 is a Demodulator of the type mentioned above is known.

Die Erfindung bezweckt, die Unterdrückung unerwünschter Ausgangssignale infolge von Amplitudenmodulation von durch Demodulatoren der genannten Art zu verarbeitenden Signalen mit kleiner Amplitude zu verbessern.The aim of the invention is to suppress undesired output signals as a result of amplitude modulation of signals with a small amplitude to be processed by demodulators of the type mentioned to improve.

Ein Demodulator der eingangs erwähnten Art weist daher nach der Erfindung das Kennzeichen auf, daß zwischen den Eingang des Demodulators und das phasenbestimmende Netzwerk eine zweite Torschaltung aufgenommen ist, von der ein erster Eingang mit dem Eingang des Demodulators, ein zweiter Eingang mit einem Bezugspotential und ein Ausgang mit dem phascnbestimmenden Netzwerk gekoppelt ist, und wobei die Teile der ersten und der zweiten Torschaltung zwischen ihrem ersten Eingang und ihrem Ausgang praktisch entsprechende Signalübertragungseigenschaften aufweisen. <*>A demodulator of the type mentioned is therefore characterized according to the invention in that a second gate circuit between the input of the demodulator and the phase-determining network is added, of which a first input with the input of the demodulator, a second input with a reference potential and an output is coupled to the phase-determining network, and wherein the parts of the first and the second gate circuit between their first input and their output are practical have appropriate signal transmission properties. <*>

Es hat sich herausgestellt, daß die wichtigste Ursache der zu schlechten AM-Unterdrückung der bekannten Schaltungsanordnungen auf die Tatsache zurückzuführen ist, daß bei einer Amplitudenmodulation des zu demodulierendcn Signals die Stromduiehlaßzeit pro Pe- ⁶S riode dieses Signals zwischen dem ersten Eingang und dem Ausgang der Torschaltung in Abhängigkeit von der Amplitude gegenüber einem im Signal am zweiten Eingang pro Periode auftretenden vorausgesetzten Bezugszeitpunkt verschiebt.It has been found that the main cause of poor AM suppression of the known circuit arrangements is due to the fact that in an amplitude modulation of the to demodulierendcn signal, the Stromduiehlaßzeit per Pe- ⁶ S of this signal Riode between the first input and the output of Gate circuit shifts as a function of the amplitude with respect to a presupposed reference time occurring in the signal at the second input per period.

Der Erfindung liegt die Erkenntnis zugrunde, daß die nachteiligen Folgen dieser Erscheinung ausgeglichen werden können, wenn das Signal am zweiten Eingang eine gleiche Verschiebung aufweist, was durch die erfindungsgemäße Maßnahme erzielt wird.The invention is based on the knowledge that the disadvantageous consequences of this phenomenon are offset can be when the signal at the second input has the same shift, which is achieved by the inventive Measure is achieved.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigtAn embodiment of the invention is shown in the drawing and is described in more detail below. It shows

F i g. 1 ein vereinfachtes Schaltbild eines erfindungsgemäßen FM-Demodulators,F i g. 1 shows a simplified circuit diagram of an FM demodulator according to the invention,

F i g. 2 ein vereinfachtes Schaltbild eines erfindungsgemäßen FM-Demodulators, wobei ein Teil der eigentlichen Demodulatorschaltung als Teil der zweiten Torschaltung verwendet worden istF i g. 2 shows a simplified circuit diagram of an inventive FM demodulator, with part of the actual demodulator circuit as part of the second gate circuit has been used

In F i g. 1 ist ein Eingang 1 mit einem ersten Eingang 3 einer Torschaltung 5 verbunden. Die Torschaltung 5 hat einen zweiten Eingang 7, der mit dem Verbindungspunkt einer Reihenschaltung aus einem Kondensator 9 und einem Parallelkreis 11 verbunden ist. Diese Reihenschaltung bildet ein phasenbestimmendes Netzwerk. .In Fig. 1, an input 1 is connected to a first input 3 of a gate circuit 5. The gate circuit 5 has a second input 7, which is connected to the connection point of a series circuit of a capacitor 9 and a parallel circuit 11 is connected. This series connection forms a phase-determining Network. .

Zwischen das andere Ende des Kondensators 9 und den Eingang 1 ist nach der Erfindung eine zweite Torschaltung 13 aufgenommen, von der ein erster Eingang 15 am Eingang 1 und ein Ausgang 17 am letztgenannten Ende des Kondensators 9 liegt. Ein zweiter Eingang 19 der zweiten Torschaltung 13 liegt an einem Bezugspotential Vi, an dem auch das andere Ende des Parallelkreises 11 liegt.According to the invention, there is a second gate circuit between the other end of the capacitor 9 and the input 1 13 added, of which a first input 15 at input 1 and an output 17 at the latter The end of the capacitor 9 is located. A second input 19 of the second gate circuit 13 is connected to a reference potential Vi, at which the other end of the parallel circuit is also connected 11 lies.

Der Eingang 3 der Torschaltung 5 ist mit der Basis eines npn-Transistors 21 verbunden, dessen Emitter mit dem Emitter eines npn-Transistors 23 und mit dem Kollektor eines npn-Transistors 25 verbunden ist. Der Kollektor des Transistors 21 liegt an einer positiven Speisespannung, mit der weiter der Kollektor des Transistors 23 über einen Widerstand 27 verbunden ist. Der Kollektor des Transistors 23 Bl zugleich mit einem Ausgang 29 der Schaltungsa> rdnung verbunden, während die Basis an einer Einstellspannung V'2 liegt.The input 3 of the gate circuit 5 is connected to the base of an npn transistor 21, the emitter of which is connected to the emitter of an npn transistor 23 and to the collector of an npn transistor 25 is connected. the The collector of the transistor 21 is connected to a positive supply voltage with which the collector of the Transistor 23 is connected via a resistor 27. The collector of the transistor 23 Bl at the same time with one Output 29 of the circuit arrangement connected, while the base is connected to a setting voltage V'2.

Vom Transistor 25 liegt die Basis am zweiten Eingang 7 der Torschaltung 5 und der Emitter ist über einen Widerstand 26 geerdet.The base of the transistor 25 is connected to the second input 7 of the gate circuit 5 and the emitter is over a resistor 26 grounded.

Der erste Eingang 15 der zweiten Torschaltung 13 liegt an der Basis eines npn-Transistors 31, dessen Kollektor an einer positiven Speisespannung liegt und dessen Emitter mit dem Emitter eines npn-Transistors 33 und dem Kollektor eines npn-Transistors 35 verbunden ist. Der Kollektor des Transistors 33 ist mit dem Ausgang 17 der zweiten Torschaltung 13 und weiter über einen Widerstand 34 mit einer positiven Speisespannung verbunden. Die Basis des Transistors 33 liegt an der Einstellspannung V2. Vom Transistor 35 ist der Emitter über einen Widerstand 36 geerdet und die Basis ist mit dem zweiten Eingang 19 der zweiten Torschaltung 13 verbunden.The first input 15 of the second gate circuit 13 is connected to the base of an npn transistor 31, the collector of which is connected to a positive supply voltage and its emitter is connected to the emitter of an npn transistor 33 and the collector of an npn transistor 35 is connected. The collector of transistor 33 is connected to the output 17 of the second gate circuit 13 and further via a resistor 34 with a positive supply voltage connected. The base of the transistor 33 is connected to the setting voltage V2. From transistor 35 is the The emitter is grounded via a resistor 36 and the base is connected to the second input 19 of the second gate circuit 13 connected.

Die Wirkungsweise der Schaltungsanordnung ist folgende. Die erste Torschaltung 5 dient zusammen mit dem phasenbestimmenden Netzwerk 9, 11 als eigentlicher FM-Demodulator. Ein zu demodulierendes frequenzmoduliertes Signal wird dem ersten Eingang 3 unmittelbar und dem zweiten Eingang 7 über die zweite Torschaltung 13 und das phasenbestimmende Netzwerk 9, 11 zugeführt. Infolge des phasenbestimmenden Netzwerks 9, 11 erhält das frequenzmodulierte Signal an diesem zweiten Eingang 7 gegenüber dem Signal am ersten Eingang 3 eine Phasenmodulation. Auf der zen-The operation of the circuit arrangement is as follows. The first gate circuit 5 serves together with the phase-determining network 9, 11 as the actual FM demodulator. A frequency-modulated one to be demodulated Signal is sent to the first input 3 directly and the second input 7 via the second Gate circuit 13 and the phase-determining network 9, 11 are supplied. As a result of the phase-determining Network 9, 11 receives the frequency-modulated signal at this second input 7 compared to the signal at first input 3 a phase modulation. On the zen

traten Frequenz des frequenzmodulierten Signals ist die Phasenverschiebung zwischen den Signalen 90° und bei einer von der zentralen Frequenz abweichenden benachbarten Frequenz ist die Abweichung gegenüber der Phasenverschiebung von 90° der Abweichung der Frequenz gegenüber der Zentralfrequenz praktisch proportional. Das phasenbestimmende Netzwerk.9, ti weist weiter noch eine Filterwirkung auf, wodurch unabhängig von der Wellenform des ihm zugeführten Signals die Ausgangsspannung am zweiten Eingang 7 der Torschaltung 5 praktisch sinusförmig istentered frequency of the frequency-modulated signal is the phase shift between the signals 90 ° and at an adjacent frequency deviating from the central frequency is the deviation from the phase shift of 90 ° the deviation of the frequency from the central frequency is practical proportional. The phase-determining network.9, ti also has a filter effect, which means that it is independent from the waveform of the signal fed to it, the output voltage at the second input 7 of the Gate circuit 5 is practically sinusoidal

Wenn das dem Eingang 1 des Demodulators zugeführte Signal von einer Begrenzerschaltung herrührt, wird dieses Signal praktisch immer die gleiche Amplitude und Wellenform aufweisen, wenn das Eingangssignal der Begrenzerschaltung groß genug ist. Die Transistoren 23 und 25 der Torschaltung 5 sind dann bekanntlich als eine Reihenschaltung aus zwei Schaltern wirksam, die bei der zentralen Frequenz um 90° nacheinander und bei abweichenden Frequenzen mit einem anderen frequenzabhängigen Phasenunterschied schließen und öffnen. Am Belastungswiderstand 27 entsteht dann eine pulsierende Gleichspannung, deren Mittelwert vom Phasenunterschied der Signale an den Eingängen und somit von der Frequenzmodulation des zu demodulierenden Signals abhängig ist.If the signal fed to input 1 of the demodulator comes from a limiter circuit, this signal will practically always have the same amplitude and waveform when the input signal the limiter circuit is large enough. The transistors 23 and 25 of the gate circuit 5 are then known effective as a series circuit of two switches, which at the central frequency by 90 ° one after the other and close at different frequencies with a different frequency-dependent phase difference and open. A pulsating DC voltage then arises at the load resistor 27, the mean value of which from the phase difference of the signals at the inputs and thus from the frequency modulation of the to demodulating signal is dependent.

Bei einer ungenügenden Begrenzung des Eingangssignals ändert sich das Signal am ersten Eingang 3 in seiner Amplitude und/oder seiner Wellenform, während infolge der Filterwirkung des phasenbestimmenden Netzwerks 9, 11 dies am zweiten Eingang 7 praktisch nicht der Fall ist. Infolge dieser Änderung des Signals am ersten Eingang 3 ändert sich auch der Öffnungs- und Schließzeitpunkt des Transistors 23, d. h. die periodisch auftretende Stromdurchlaßzeit des Transistors 23 verschiebt sich in Phase in Abhängigkeit von der Amplitude und/oder der Wellenform de« Eingangssignals. Wäre die zweite Torschaltung 13 nicht vorhanden, so würde die Stromdurchlaßzeit des Transistors 25 nicht in Phase verschieben und die durch eine Amplitudenmodulation des Eingangssignals verursachte Stromdurchlaßphase würde auf diese Weise von der Torschaltung detektiert werden.If the input signal is insufficiently limited, the signal at the first input 3 changes to its amplitude and / or its waveform, while due to the filtering effect of the phase-determining Network 9, 11 this is practically not the case at the second input 7. As a result of this change in signal The opening and closing times of the transistor 23 also change at the first input 3, i. H. the periodically occurring current passage time of the transistor 23 shifts in phase as a function of the amplitude and / or the waveform of the input signal. If the second gate circuit 13 were not available, so the current passage time of the transistor 25 would not shift in phase and that would be shifted by an amplitude modulation of the input signal would be caused by the gate circuit in this way can be detected.

Durch die zweite Torschaltung 13 wird jedoch nun auch das Eingangssignal des phasenbestimmenden Netzwerks 9, 11 in Abhängigkeit von der Amplitudenmodulation im gleichen Verhältnis in Phase verschoben wie der Stromdurchlaß des Transistors 23. Die zweite Torschaltung 13 weist dazu von ihrem ersten Eingang 15 zum Ausgang 17 dieselben Signalübertregungseigenschaften auf, wie der entsprechende Teil der ersten Torschaltung 5. Dies wird in diesem Beispiel durch einen ähnlichen Aufbau der zwei Torschalltungen erreicht. Die Signale an den Eingängen 3 und 7 der ersten Torschaltung weisen nun infolge einer Amnlitudenmodulation des Eingangssignals des Detektors eine derartige Phasenmodulation auf, daß diese die durch dieselbe Ursache hervorgerufene Frequenzmodulation des Stromdurchlasses in der ersten Torschaltung 5 ausgleicht. ⁶^By the second gate circuit 13, however, the input signal of the phase-determining network 9, 11 is shifted in phase in the same ratio as the current passage of the transistor 23 depending on the amplitude modulation. The second gate circuit 13 has the same from its first input 15 to the output 17 Signal overexcitation properties, like the corresponding part of the first gate circuit 5. This is achieved in this example by a similar structure of the two gate circuits. As a result of amplitude modulation of the input signal of the detector, the signals at the inputs 3 and 7 of the first gate circuit now have a phase modulation such that this compensates for the frequency modulation of the current passage in the first gate circuit 5 caused by the same cause. ⁶ ^

Es dürfte einleuchten, daß der Aufbau der Torschaltungen 5 und 13 auch anders gewählt werden kann, wenn nur der obengenannte Ausgleich erhalten wird. So kann beispielsweise die Torschaltung 5 als ein doppeltwirkender Quadraturdemodulator ausgebildet werden mit zwei parallelgeschalteten gegemphasig gesteuerten Transistorpaaren. Auch können statt der beschriebenen ersten und/oder zweiten Torschaltung ge-It should be clear that the structure of the gate circuits 5 and 13 can also be chosen differently, if only the above compensation is obtained. For example, the gate circuit 5 can be used as a double-acting Quadrature demodulators are designed with two parallel-connected anti-phase controlled Transistor pairs. Instead of the first and / or second gate circuit described,

wünschtenfalls andere Torschaltungstypen verwendet werden.if desired, other gate circuit types can be used.

In F i g. 2, in der entsprechenden Teile mit denselben Bezugszeichen wie in F i g. 1 angedeutet sind, ist der Eingang 1 des Detektors Symmetrien ausgebildet und mit den Basiselektroden zweier npn-Transistoren 37 und 39 verbunden. Die Emitterelektroden der Transistoren 37 und 39 sind je über einen Widerstand 41 bzw. 43 an Erde gelegt Der Kollektor des Transistors 37 ist mit den Emittern zweier npn-Transistoren 45 und 47 verbunden, während der Kollektor des Transistors 39 an die Emitter zweier npn-Transistoren 49 und 51 ge legt istIn Fig. 2, in the corresponding parts with the same Reference symbols as in FIG. 1 are indicated, is the Input 1 of the detector symmetries are formed and with the base electrodes of two npn transistors 37 and 39 connected. The emitter electrodes of the transistors 37 and 39 are each connected via a resistor 41 and 43 connected to earth The collector of transistor 37 is connected to the emitters of two npn transistors 45 and 47 connected, while the collector of transistor 39 to the emitters of two npn transistors 49 and 51 ge is laying

Die Kollektorelektroden der Transistoren 45 und 49 sind an eine positive Speisespannung gelegt. Die Kollektorelektroden der Transistoren 47 und 51 sind miteinander verbunden und über einen Belastungswiderstand 53 an eine positive Speisespannung gelegt und sie sind weiter mit dem Ausgang 29 des Demodulators verbunden. The collector electrodes of the transistors 45 and 49 are connected to a positive supply voltage. The collector electrodes the transistors 47 and 51 are connected to each other and through a load resistor 53 applied to a positive supply voltage and they are further connected to the output 29 of the demodulator.

Die Basiselektroden der Transistoren 45 und 51 sind miteinander verbunden und über einen Widerstand 55 an eine Einstellspannung V3 gelegt. Die Basiselektroden der Transistoren 47 und 49 sind miteinander und über einen Widerstand 57 mit der Einstellspannung V3 verbunden.The base electrodes of the transistors 45 and 51 are connected to one another and via a resistor 55 applied to a setting voltage V3. The base electrodes of the transistors 47 and 49 are mutually and connected to the setting voltage V3 via a resistor 57.

Die obenstehend beschriebene Schaltungsanordnung bildet die erste Torschaltung 5 mit dem dem Eingang 1 entsprechenden ersten Eingang 3 und mit dem zweiten Eingang 7, der Symmetrien ausgebildet und mit den Basiselektroden der Transistoren 45, 51 bzw. 47, 49 verbunden ist.The circuit arrangement described above forms the first gate circuit 5 with that of the input 1 corresponding first input 3 and with the second input 7, the symmetries formed and with the base electrodes of transistors 45, 51 and 47, 49 is connected.

Der zweite Eingang 7 der ersten Torschaltung 5 ist mit den Enden des Parallelkreises 11 verbunden. Die Ausgänge des Parallelkreises U sind über zwei Kondensatoren 9 bzw. 10 mit dem symmetrier»en Ausgang 17 der zweiten Torschaltung 13 verbunden.The second input 7 of the first gate circuit 5 is connected to the ends of the parallel circuit 11. the The outputs of the parallel circuit U are connected to the balanced output via two capacitors 9 and 10, respectively 17 of the second gate circuit 13 connected.

Die zweite Torschaltung 13 fällt teilweise mit der ersten Torschaltung 5 zusammen und hat denselben ersten Eingang 3, 15, während weiter die Emitterkreise der Transistoren 37 und 39 einen Teil davon bilden. Als zweiter Eingang mit Bezugspotential ist die Erdverbindung mit den Widerständen 41 und 43 zu betrachten. Die Emitterelektroden der Transistoren 37, 39 sind mit den Basiselektroden zweier npn-Transistoren 59 bzw. 61 verbunden. Die Emitter der Transistoren 59, 61 sind miteinander verbunden und über einen Widerstand 63 geerdet. Die Kollektorelektroden der Transistoren 59, 61 liegen über einen Widerstand 65 bzw. 67 an einer positiven Speisespannung und sird weiter mit den Basiselektroden zweier npn-Transistoren 69 bzw. 71 verbunden. Die Transitoren 69 und 71 sind als Emitterfolger geschaltet. Ihre Kollektorelektroden liegen an einer positiven Speisespannung und ihre Emitter liegen über Widerstände 73 und 75 an Erde. Diese Emitter sind weiter mit dem syrnmetrierten Ausgang 17 der zweiten Torschaltung 13 verbunden.The second gate circuit 13 partially coincides with the first gate circuit 5 and has the same first Input 3, 15, while the emitter circuits of transistors 37 and 39 also form part of it. When The second input with reference potential is the earth connection with resistors 41 and 43. The emitter electrodes of the transistors 37, 39 are connected to the base electrodes of two npn transistors 59 and 61 connected. The emitters of the transistors 59, 61 are connected to one another and via a resistor 63 grounded. The collector electrodes of the transistors 59, 61 are connected to a resistor 65 and 67, respectively positive supply voltage and continues with the base electrodes of two npn transistors 69 and 71, respectively connected. The transistors 69 and 71 are connected as emitter followers. Your collector electrodes are in contact a positive supply voltage and their emitters are connected to earth via resistors 73 and 75. These emitters are also connected to the symmetrized output 17 of the second gate circuit 13.

Die an sich bekannte Wirkungsweise der als eigentlicher FM-Demodulator dienenden ersten Torschaltung 5 ist derart, daß eine zwischen den Signalen an den Eingängen 3 und 7 auftretende Phasenverschiebung in eine Spannung mit veränderlicher Impulsbreite am Belastungswiderstand 53 umgewandelt wird, deren Mittelwert der genannten Phasenverschiebung proportional ist. Die Transistoren 37 und 39 sind al^c Schalter wirksam, die gegenphasig durch das Signal am ersten Eingang geschaltet werden und die Transistoren 45, 47, 49 und 51 sind als damit in Reihe geschaltete SchalterThe known mode of operation of the first gate circuit 5 serving as the actual FM demodulator is such that a phase shift occurring between the signals at the inputs 3 and 7 is converted into a voltage with a variable pulse width at the load resistor 53, the mean value of which is proportional to the phase shift mentioned . The transistors 37 and 39 are effective al ^c switch which are connected in opposite phase by the signal on the first input and the transistors 45, 47, 49 and 51 are connected in series as a so switch

wirksam, die paarweise gegenüber einander durch das Signal am zweiten Eingang 7 gegenphasig betätigt werden. effective, which are operated in pairs opposite each other by the signal at the second input 7 in phase opposition.

Die Signale an den Eingängen 3 und 7 weisen infolge der Wirkung des phasenbestimmenden Netzwerks 9, 10,11 eine frequenzabhängige Phasenverschiebung auf, wodurch auch der Mittelwert der Spannung am Widerstand 53 von der Frequenz dieses Signal abhängig ist.The signals at inputs 3 and 7, due to the effect of the phase-determining network 9, 10,11 has a frequency-dependent phase shift, which also means the mean value of the voltage across the resistor 53 depends on the frequency of this signal.

Ändert sich infolge einer Amplitudenmodulation die Wellenform und/oder die Amplitude des Signals am Eingang 3, so verschiebt sich die periodische Stromdurchlaßzeit der Transistoren 37 und 39 in Phase. Der Strom durch die Transistoren 37 und 39 verursacht jedoch an den Emitterwiderständen 41, 43 der Transistoren 37 bzw. 39 eine Spannung, in der diese Phasenverschiebung ebenfalls vorhanden ist. Diese Spannung wird durch das Transistorpaar 59,61 verstärkt und über die Emitterfolger 69 und 71 auf den Ausgang 17 der zweiten Torschaltung 13 übertragen.If the waveform and / or the amplitude of the signal am changes as a result of amplitude modulation Input 3, the periodic current passage time of the transistors 37 and 39 shifts in phase. the However, current through the transistors 37 and 39 causes the emitter resistors 41, 43 of the transistors 37 or 39 a voltage in which this phase shift is also present. This tension is amplified by the transistor pair 59,61 and via the emitter followers 69 and 71 to the output 17 of the second gate circuit 13 transmitted.

Das phasenbestimmende Netzwerk 9,10,11 wird dadurch mit einer Spannung gesteuert, die eine genaue Kopie des Stromdurchlasses di:r Transistoren 37 und 39 ist, und bei Amplitudenmodulation dieselbe modulationsabhängige Phasenverschiebung aufweist. Dadurch wird auch die Spannung am zweiten Eingang 7 der ersten Torschaltung diese Phasenverschiebung aufweisen und wird im Signal am Ausgang 29 eine Amplitudenmodulation sich nicht auswirken.The phase-determining network 9,10,11 is thereby controlled with a voltage that is an exact copy of the current passage di: r transistors 37 and 39, and has the same modulation-dependent phase shift in the case of amplitude modulation. Through this the voltage at the second input 7 of the first gate circuit will also have this phase shift and amplitude modulation will not have any effect in the signal at output 29.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (2)

Patentansprüche:Patent claims: 1. Demodulator für frequenzmodulierte elektrische Signale mit einer Torschaltung, von der ein erster Eingang mit einem Eingang des Demodulators und von der ein zweiter Eingang über mindestens ein phasenbestimmendes Netzwerk mit dem Eingang des Demodulators gekoppelt ist, dadurch gekennzeichnet, daß zwischen den Eingang (1) des Demodulators und das phasenbestimmende Netzwerk (9, 11) eine zweite Torschaltung (13) aufgenommen ist, von der ein erster Eingang (15) mit dem Eingang des Demodulators, ein zweiter Eingang mit einem Bezugspotential und ein Aysgang (17) mit dem phasenbestimmenden Netzwerk (9,11) gekoppelt ist, wobei die Teile der ersten und der zweiten Torschaltung zwischen ihrem ersten Eingang und ihrem Ausgang praktisch entsprechende Signalübertragungseigenschaften aufweisen.1. Demodulator for frequency-modulated electrical signals with a gate circuit, a first of which Input with one input of the demodulator and of which a second input via at least a phase determining network is coupled to the input of the demodulator, thereby characterized in that between the input (1) of the demodulator and the phase-determining Network (9, 11) a second gate circuit (13) is added, of which a first input (15) with the input of the demodulator, a second input with a reference potential and an Aysgang (17) with the phase-determining network (9, 11) is coupled, the parts of the first and second gate circuit between their first input and have signal transmission properties practically corresponding to their output. 2. Demodulator nach Anspruch 1, dadurch gekennzeichnet, daß mindestens ein Teil der ersten sowie der zweiten Torschaltung ein emittergekoppeltes Transistorpaar mit einem mit den gekoppelten Emittern gekoppelten Stromquellentransistor ist, von denen mindestens einer der Transistoren des Transistorpaares mit dem ersten Eingang und der Stromquellentransistor mit dem zweiten Eingang der Torschaltung gekoppelt ist.2. Demodulator according to claim 1, characterized in that at least a part of the first as well the second gate circuit an emitter-coupled transistor pair with one coupled to the Emitter coupled current source transistor, of which at least one of the transistors of the Transistor pair with the first input and the current source transistor with the second input the gate circuit is coupled. 3030th