DE2058060C3

DE2058060C3 -

Info

Publication number: DE2058060C3
Application number: DE2058060A
Authority: DE
Inventors: Peter A. Haledon Jager; Joseph A. Peninsula Calif. Lake Jun.; Harry Elizabeth Putterman; Theodore J. Dover Urbanik Jun.
Original assignee: Singer Co
Current assignee: Singer Co
Priority date: 1969-12-05
Filing date: 1970-11-25
Publication date: 1978-10-19
Also published as: DE2058060B2; SE357077B; JPS4936763B1; GB1291909A; US3624617A; DE2058060A1; FR2068783A1; FR2068783B1

Description

Die Erfindung bezieht sich auf eine Schutzschaltung der im Oberbegriff des Hauptanspruchs angegebenen Gattung.

Kernspeicher, aus welchen die gespeicherten Daten nicht zerstörungsfrei aucgelest.i werden können, so daß nach jedem Auslesen eine Rüekspeicherung erfolgen muß, wenn die jeweils ausgelesenen Daten gespeichert bleiben sollen, sind gegenüber Speichern mit zerstörungsfreier Auslesemöglichkeit der gespeicherten Daten insofern vorteilhaft, als sie weniger aufwendig, billiger und kleiner sind.

Ein Speicherzyklus besteht in der Regel aus einem Lesezyklus und einem Schreibzyklus. Während des Lesezyklus werden die im Speicher enthaltenen Daten in ein Register des zentralen Datenverarbeitungswerkes des Rechners übertragen, um dann während des Schreibzyklus in den Kernspeicher rückgespeichert zu werden. Gewöhnlich ist auch ein Lösch-/Schreibzyklus möglich, wobei die im Speicher enthaltenen Daten bewußt gelöscht und neue Daten eingespeichert werden. Bei der Erfindung steht das Auslesen und Rückspeichern im Vordergrund. Die Daten im Speicher bleiben nur dann erhalten, wenn jeder Lese- und Rückspeicherungszyklus vollendet wird.

Bei Kernspeichern mit Zerstörung der jeweils ausgelesenen Daten im Speicher und daher Rüekspeicherung derselben ist es bekannt, besondere Schutzmaßnahmen zu treffen, um eine Störung oder einen Verlust des Speicherinhaltes bei Abfall mindestens einer der zugehörigen Speisespannungen unter einen bestimmten, die Funktionsfähigkeit noch gewährleistenden Grenzwert zu vermeiden (US-PS 32 74 444). Dabei ist jeder Speisespannung ein Sensor zugeordnet, wobei

die Sensoren ausgangsseitig gemeinsam an einen Eingang eines Verknüpfungsgliedes angeschlossen sind, welches als ODER-Gatter ausgebildet ist und bei Abfall mindestens einer Speisespannung unter einen bestimmten, die Funktionsfähigkeit noch gewährleistenden Grenzwert ein erstes Ausgangssignal zur Unterbindung des Speicherzugriffs sowie nach einer bestimmten Zeitspanne, bewirkt durch einen Kondensator im ODER-Gatter, ein zweites Ausgangssignal zur Abschaltung des .Speicherbetriebes abgibt. Das erste Ausgangssignal steuert die Selektionskreise des Rechner-Kern-Speichers über ein Gatlersystem, dessen Gatter beim Empfang des Ausgangssignals sperren und die Selektionskreise blockieren. Das zweite Ausgangssignal wird mittels eines Transistors erzeugt und unmittelbar der is Spannungsquelle des Rechner-Kernspeichers zugeführt. Bei Eintreffen eines Fehlersignals von irgendeinem der Sensoren wird der Transistor leitend geschaltet, und zwar durch Anlegen eines positiven Potentials, an die mit einem Kondensator verbundene Basis des Transistors, so daß der Kollektor an Erdpotential liegt und das zweite Ausgangssignal abgegeben wird.

Bei diesem bekannten Vorschlag wird nach dem Blockieren des Starts eines Speicherbelriebszyklus nur eine bestimmte Zeitspanne lang gewartet, um dann die Spannungsquelle des Rechner-Kernspeichers abzuschalten, ohne daß bestimmte, positive Maßnahmen getroffen werden wurden. Diese Zeitspanne bleibt stets dieselbe und muß mindestens so lang sein, wit ein Speicherbetriebszyklus dauert, damit dieser noch vollendet werden kann. Dies bedeutet, daß die Spannungsquelle des Rechner-Kernspeichers auch iann erst nach dieser Zeitspanne abgeschaltet wird, wenn der Störfall kurz vor Ablauf des Speicherzyklus eintritt.

Der Erfindung liegt demgegenüber die Aufgabe zugrunde, eine Schutzschaltung der im Oberbegriff des Hauptanspruchs angegebenen Gattung zu schaffen, welche beim Auftreten eines Störungsfalles während eines Speicherbetriebszyklus den Speicherbetrieb nach dem Ende des Zyklus bzw. zwischen Speicherbetriebszyklen sofort abschaltet, wobei die Möglichkeit eröffnet ist, auch noch einen Speicherbetriebszyklus vollständig ablaufen zu lassen, der durch einen auf den letzten Impuls des Rechner-Taktgebers folgenden Startimpuls ausgelöst wird.

Diese Aufgabe ist durch die m kennzeichnenden Teil des Hauptanspruchs angegebenen Merkmale gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den restlichen Ansprüchen gekennzeichnet.

Die erfindungsgomäße Schutzschaltung sichert den Inhalt des jeweiligen Rechner-Kernspeichers zuverlässig gpgen zufällige Zusammenbrüche oder Schwankungen der Speisespannungen. Im Störungsfall wird die Speicherbetätigungsspannung und somit der Speicherbetrieb sofct abgeschaltet, wenn ein Speicherzyklus gerade im Gange ist, sofort nach dessen Ende. Vorzugsweise sind Maßnahmen getroffen, um dann, wenn der Störungsfall kurz nach Abgabe eines Impulses durch den Rechner-Taktgeber eintritt, noch den durch das folgende Startsignal des Rechners auszulösenden Speiehefbetfiebszyklus ablaufen lassen zu können, Def dazu vorgesehene Kondensator weist eine Zeitkonstante auf, welche diese verhältnismäßig nur sehr kurze Zeitspanne berücksichtigt.

Nachstehend ist an Hand der Zeichnung ein 6> Ausführungsbtispie! der Erfindung im einzelnem erläutert. Darin zeigt

Fig. 1 ein Diagramm zur Veranschaulichung dessen, wie eine Speisespannung nach ihrer Unterbrechung als Funktion der Zeit allmählich zusammenbricht,

Fig.2 ein Blockschaltbild der Schutzschaltung, die gemäß der Erfindung ausgebildet ist,

Fig.3 ein Blockschaltbild mit den wichtigsten Schaltelementen, die für die Beschreibung eines typischen Lese-/Schreibzyklus in einem Informationsspeicher, bei dem die jeweils ausgelesenen Daten gelöscht werden, erforderlich sind,

F i g. 4a und 4b eine bevorzugte Ausführungsform der Schutzschaltung, wobei die erfindungsgemäße Ausbildung aus F i g. 4b insbesondere hervorgeht,

F i g. 5 den zeitlichen Verlauf verschiedener Signale bzw. Impulse, die dem Schaltungsteil nach Fig.4b zugeführt bzw. von diesem Schaltungsteil erzeugt werden,

F i g. 6 ein Schaltbild eines Lese-/Schreibstromreglers eines Speichers und die Spannungsversorgung in Verbindung mit einer Wählmatrix.

Es ist möglich, daß der Speicher eines Rechners nicht nur dann zufriedenstellend a...eitet, wenn die Speisespannungen ihren Nennwert haDe.i, sondern auch dann, wenn die Speisespannungen um das 2- bis 2,5fache ihrer Toleranzen unter dem Nenniveau liefen. Wenn irgendeine der Speisespannungen des Speichers zusamrr.onbricht. erfolgt dies mit einer endlichen Abfallgeschwindigkeit. Es ist ebenfalls möglich, daß die Abfallzeit zwischen dem Niveau, bei dem der Spannungsverfall erfaßt wird, und dem Mindestniveau, das für den Betrieb des Rechners erforderlich ist. wenigstens gleich groß oder größer als ein Speicherzyklus ist, z. B. 5 Mikrosekunden. Es wird der Ausfall einer Speisespannung bereits in einem solchen Zeitpunkt erfaßt, daß der Speicherzyklus noch beendet werden kann.

Diese Konzeption ist in F i g. 1 verdeutlicht, in der der Nennwertverlauf einer Speisespannung 10 für den Speicher dargestellt ist. welche zum Zeitpunkt 11 beginnt, zusammenzubrechen. Der Verfall erfolgt mit einer endlichen Geschwindigkeit, wie durch den Kurvenabschnitt 12 gekennzeichnet ist. Das Spannungsniveau 13 kennzeichnet die zulässige Toleranz der Speisespannung. Der Nennbereich der Speisespannung, bei der der Rechner ordnungsgemäß arbeitet, liegt zwischen den waagerechten Kurvenabschnitten ⁴O und 13. Nimmt man an, daß der Speicher in einem Spannungsbereich außerhalb des Nennspannungsbereiches auch noch zufriedenstellend arbeitet, z. B. bei Spannungen im Bereich 14, so wird der Speicher auch im Falle eines Spannungszusammenbruches noch bis zu dem Zeitpunkt 15 ordnungsgemäß arbeiten. Wenn ein Speicherzyklus beispielsweise 5 Mikrosekunden dauert, so wird bei einer Erfassung der zusammenbrechenden Spannung bis zum Zeitpunkt 16 die Vollendung des Speicherzyklus auch im Falle des Spannungszusammenbruches noch ermöglicht, wenn die Zeitdifferenz zwischen den Zeitpunkten 15 und 16 größer als 5 Mikrosekunden ist. Wenn daher der Spannungszusammenbruch durch einen geeigneten Schaltkreis innerhalb des Bereiches 17 erfaßt werden kann, so ist eine Vollendung des Speieherzyklus gesichert.

F i g. 2 stellt ein Blockschaltbild einer Schutzschaltung für Spannungszusammenbrüche dar, die erfindungsgemäß ausgebildet ist, und zwar für einen Speicher, der beispielsweise mit Speisespannungen von +5 Volt, -5 Volt und +15 Volt arbeitet. Die Schaltung enthält einen Sensor 20 zur Erfassung der +5-Volt-Speisespannung, einen Sensor21 zur Erfassung der —5-Volt-Speisespan-

nung und einen Sensor 22 zur Erfassung der +15-Volt-Speisespannung, jeder Sensor 20 bzw. 21 bzw. 22 ist imstande, eine Änderung der Speisespannung aus einem bestimmten Töleranzbereich des Nennwertes heraus und Zumindest innerhalb des Bereiches 14 zu erfassen. Bei einer bevorzugten Ausfühfuhgsfor rri erfaßt jeder Sensor eine Änderung der Speisespannung von mehr als 5% ihres Nennwertes.

jeder Sensor 20 bzw. 21 bzw, 22 liefert ein Signal, durch welches angezeigt wird, ob die erfaßte Spannung innerhalb des vorgeschriebenen Bereiches liegt. Die Signale werden über eine Leitung 24 bzw. 25 bzw. 26 den Eingängen eines Verknüpfungsgliedes 28 zugeführt, vorzugsweise eines UND-Gatters, welches über eine Leitung 30 an eine Detektorlogik 31 angeschlossen ist. Wenn alle Speisespannungen innerhalb ihrer vorgeschriebenen Bereiche liegen, was durch die Signale auf

'ι ' Λ

jirtl Λη "β*

UND-Gatter 28 auf der Leitung 30 ein Signal, welches die Detektorlogik 31 in einen bestimmten Funktionszustand versetzt, so daß sie ein logisches Signal /lan eine Rechnerlogik 32 mit einem Taktgeber abgibt. Wenn eine der Speisespannungen unter ihren vorgeschriebenen Bereich absinkt, dann liefert das UND-Gatter 28 ein Signal, durch welches die Detektorlogik 31 veranlaßt wird, über eine Leitung 33 ein Sperrsignal /4 an die Rechnerlogik 32 zu übertragen, wodurch dessen Taktgeber stillgesetzt wird.

Im Falle eines Ausfalls einer der Speisespannungen erhält eine Ausgangsschaltung 34 von der Detektorlogik 31 ein Signal, um auf einer Leitung 37 ein entsprechendes Signal zu erzeugen, das die Lese-/ Schreibstromregler im Speicher 38 des Rechners stillsetzt. Außerdem erzeugt die Ausgangsschaltung 34 in diesem Falle ein Signal, welches die die Speicherzyklen einleitenden Signale unterdrückt, die von einer Rechnerlogik 39 erzeugt werden und der Ausgangsschaltung 34 über eine Leitung40 zugeführt werden.

Die Schaltung gemäß dem Blockschaltbild nach F i g. 2 hat somit folgende Eigenschaften: ^o

1. Sie erzeugt ein Signal /1. durch welches angezeigt wird, daß alle Speisespannungen einen Wert innerhalb ihrer zulässigen Toleranz haben.

2. Sie erzeugt ein Sperrsignal /4, welches anzeigt, daß zumindest eine Speisespannung unterhalb ihres vorgeschriebenen Bereiches liegt, und welches von der Rechnerlogik 32 dazu verwendet wird, den Taktgeber des Rechners stillzusetzen.

3. Sie erzeugt ein Signal beim Ausfall irgendeiner Speisespannung, rvelches dazu verwendet wird, die Einleitung eines neuen Speicherzyklus zu verhindern, ohne aber den etwa gerade ablaufenden Speicherzyklus zu unterbrechen.

4. Sie erzeugt nach Vollendung des etwa gerade ablaufenden Speicherzyklus ein Signal, welches die kritische Betätigungsspannung für die Lese-/ Schreibstromregler unterbricht

Fig.3 zeigt ein Blockschaltbild des Funktionsablaufes eines Kernspeichers, bei dem die Schaltung nach der Erfindung eingesetzt werden kann. In einem typischen w> Kernspeicher enthält ein ferromagnetisches Kemelement eine X-Wählstromwindung, eine T^Wählstromwindung, eine Lesewindung und eine Sperr- oder Stellenwindung. Solche Kernelemente haben gewöhnlich eine rechteckförmige Hysteresiskurve. Die Fluß- 6s dichte bei Sättigung in einer Richtung wird willkürlich als eine logische L und die Flußdichte bei Sättigung in der anderen Richtung wird willkürlich als eine logische 0 definiert. Wenn daher ein bestimmtes Kernelement durch den X- und den K-Slrom in den entsprechenden Windungen angesteuert wird und eine logische L enthält, wird die Lesewindung einen großen Fluß anzeigen. Andererseits liefert die Lesewindung eine kleine Ausgangsgröße, wenn das angesteuerte Kernelement in seinem logischen Ö-Zustand ist.

Es ist ein Merkmal solcher Kernspeicher, daß die jeweils ausgelesenen Daten beim Auslesen gelöscht werden. Das jeweils angesteuerte Kernelement wird Unabhängig davon, ob es eine logische L oder eine logische 0 enthält, nach dem Lesevorgang in den O-Zustand geschaltet.

Gemäß Fig. 3 sind an einen Kernspeicher 42 mit Kernelementen bzw. Speicherkernen in dreidimensionaler Anordnung ein Lese-ZSchreibtreiberkreis 44 über eine X-Wählmatrix 46 und ein Lese-ZSchreibtreiberl/rgic 49 über eine V-Wählmstrix 51 Sn¹⁷GSChIoSSSn. Die Lese-ZSchreibtreiberkreise 44 und 49 erzeugen die Lese- und Schreibimpulse, die den X- und Y-Wählwindungen des Kernspeichers 42 zugeführt werden. Die X- und Y-Wählmatrizen 46 und 51 richten die Lese- und Schreibimpulse an die entsprechenden X- und Y-Wählwindungen, um einen ausgewählten Satz von Kernen abzulesen und dann die ausgelesencn Daten in den ausgewählten Satz von Kernen wieder zurückzuspeichern.

Die Daten des jeweils angewählten Satzes von Speicherkernen in dem Kernspeicher 42 werden in ein Register 54 übertragen. Auf diese Weise werden alle binären digitalen Daten, die vorher in viem angewählten Satz von Kernen in dem Kernspeicher 42 gespeichert waren, in Form eines binären digitalen Wortes in dem Register 54 gespeichert. Dazu kann eine Vielzahl von Flip-Flops benutzt werden, wobei jedes Flip-Flop in denjenigen logischen Zustand gebracht wird, der dem logischen Zustand des entsprechenden Speicherkernes entspricht. Diese Speicherung ist notwendig, damit die in den Kernen enthaltenen binären Daten nicht durch den Ablesezyklus mit gleichzeitiger Löschung verlorengehen. Mit einem Schreib- oder Rückspeicherungszyklus kann die in dem Register 54 gespeicherte Information in den Kernspeicher 42 zurückübertragen werden, so daß sie dort wieder zur Verfugung steht.

F i g. 4a und 4b zeigen ein Schaltbild einer bevorzugten Ausführungsform der erfindungsgemäßen Schutzschaltung für solche Informationsspeicher, wie beispielsweise in F i g. 3 veranschaulicht

Den Sensoren 20,21 und 22 wird eine Spannung, z. B.

von + 15 Volt, über eine Eingangsklemme 55 zugeführ», wodurch Leitungen 56 vorgespannt werden, also eine Spannung von +15 Volt, bezogen auf das Erdpotential,

-'aufweisen.

Der für +15 Volt ausgelegte Sensor 22 enthält einen Transistor 57, dessen Kollektor an die Basis eines Transistors 58 angeschlossen ist Die Basis des Transistors 57 erhält eine Vorspannung durch einen Widerstand 59. Dieser liegt in Reihe mit einer Diode 60 Und einer Zenerdiode 61, wobei die genannte Reihenschaltung zwischen der Vorspannungsleitung 56 und einem Bezugspotential, z. B. dem Erdpotential 62, liegt im vorliegenden Zusammenhang sind »Erdpotential« und »Bezugspotential« gleichbedeutend. Der Transistor 57 erhält ferner eine Vorspannung über einen Widerstand 64, welcher zwischen die Vorspannungsleitung 56 und den Kollektor eingeschaltet ist Der Emitter ist über einen Widerstand 65 an das Bezugspotential 62 angeschlossen.

Der Kollektor des Transistors 58 ist über den Kollektorwidersland 67 an die Leitung 56 angeschlossen. Der Emitter des transistors 58 ist an eine Leitung 71 angeschlossen, welche einen Widerstand 69 mit einer Zenerdiode 70 verbindet. Die Reihenschaltung aus Widersland 69, Leitung 71 und Zencrdiode 70 ist zwischen t'.fi Leitung 56 und die Bezugsspannung 6:2 geschaltet, fin Widerstand 73 ist zwischen der Vörspannungsieitung 56 und dem Emitter des Transistors 57 angeschlossen. Die Werte der einzelnen komponenten sind in bekannter Weise so gewählt, daß der Transistor 57 als Spannungsverstärker arbeitet. Die Basis des Transistors 57 ist an ein Potential angeschlossen, das durch das Potential an der Zencrdiode 61 zuzüglich dem geringen Spannungsabfall an der Diode 60 bestimmt ist. Da der Sensor 22 dazu bestimmt ist, eine Spannung von +15 Volt zu erfassen, liegt die Koiiekiurspar.nung des Transistors 57 bei +!^ Volt, abzüglich des Spannungsabfalls an dem Kollektorwiderstand 64. Der Transistor 58 ist in Verbindung mit dem Transistor 57 so vorgespannt, daß er sperrt, bis die Speisespannung an der Klemme 55 einen vorbestimmten Prozentsatz, z. B. 95%, ihres Nennwertes erreicht.

Der Sensor 22 liefert ein Ausgangssignal auf der Leitung 26. welches die Vorspannung an einer Diode 101 umkehrt, wenn die Speisespannung sich innerhalb eines bestimmten Prozentsatzes ihres Nennwertes bewegt. Angesichts des erwähnten Basisanschlusses des Transistors 57 werden sowohl die Kollektorspannung als auch die Emitterspannung positiver, nachdem die Speisespannung an der Klemme 55 über die Widerstände 64 bzw. 73 angeschaltet worden ist. Bei entsprechender Dimensionierung des Widerstandes 73, des Widerstandes 65 und, im geringeren Ausmaße, des Widerstandes 64 kann erreicht werden, daß der Transistor 58 bei der gewünschten Spannung einschaltet. Wenn der Transistor 58 leitend wird, erscheint auf der Leitung 26 ein Ausgangssignal, welches einem Eingang des UN D-Gatters 28 zugeht. Auf diese Weise wird durch die Anwesenheit eines Signals auf der Leitung 26 angezeigt, daß die Speisespannung von +15 Volt ihren Nennwert erreicht hat. Im Falle eines Versagens dieser Speisespannung geht der Transistor 58 in den nichtleitenden Zustand über, so daß das Signal auf der Leitung 26 die Diode 101 in Durchlaßrichtung beaufschlagt.

Der Sensor 20 arbeitet in ähnlicher Weise wie der Sensor 22. Die Speisespannung von +5 Volt wird einer Leitung 76 über eine Eingangsklemme 75 zugeführt Der Sensor 20 enthält einen Transistor 77, dessen Kollektor an die Basis eines Transistors 78 angeschlossen ist. Die Basis des Transistors 77 ist über eine Leitung 79 an die Basis des Transistors 57 sowie an die Verknüpfungsstelle zwischen dem Widerstand 59 und der Diode 60 des Sensors 22 angeschlossen. Folglich ist die Basis des Transistors 77 an das Potential der Zenerdiode zuzüglich des Spannungsabfalls an der Diode angeschlossen. Der Emitter des Transistors 77 ist über den Emitterwiderstand 81 vorgespannt Der Kollektor des Transistors 77 ist über den Kollektorwiderstand vorgespannt welcher an die Vorspannungsleitung angeschlossen ist Der Kollektor des Transistors 78 ist über einen Widerstand 83 vorgespannt, welcher ebenfalls an die Leitung 56 angeschlossen ist wahrend der Emitter des Transistors 78 an die Leitung angeschlossen ist, also an das Potential an der ^ Zenerdiode 70.

Die Spannung auf der Leitung 76, die dem Emitter des Transistors 77 über den Widerstand 81 zugeführt wird.

ist die zu kontrollierende Speisespannung von +5 Volt. Die Spannungsänderung am Emitterwiderstand 81 wird verstärkt am Kollektor-Widerstand 82 im Verhältnis des Widerstands 82 zu dem Widerstand 81, Diese Verstärkte Spannung wird der Basis des Transistors 78 zugeführt, welcher so vorgespannt ist, daß er normalerweise nicht leitet. Wenn die Speisespannung an der Klemme 75 einen bestimmten Prozentsalz, z.B. 95%, ihres Nennwertes erreicht, wird der Transistor 78 leitend, und er ίο liefert ein Signal auf der Leitung 24, welches die Vorspannung an der Diode 102 umkehrt. Das Signal auf der Leitung 24 wird ebenfalls dem UND-Gatter 28 zugeführt. Wenn die + 5-Voll-Speisespannung ausfällt, geht der Transistor 78 wieder in den nichtleitenden Zustand über, und das Signal auf der Leitung 24 beaufschlagt die Diode 102 mit einer Vorspannung in Durchlaßrichtung.

Der Sensor 21 arbeitet in ähnlicher Weise wie die Sensoren 22 und 20. Die zu überwachende Speisespannung von -5 Volt wird einer Eingangsklemme 85 zugeführt, weiche an die Kathode einer Zenerdiode 86 angeschlossen ist, die in Reihe mit einer Diode 87 liegt. Die Basis eines normalerweise nichtleitenden Transistors 89 ist an den Kollektor eines Verstärkungstransistors 88 angeschlossen. Der Kollektor des Transistors 89 ist über einen vorspannenden Widerstand 94 an die Leitung 56 angeschlossen. Der Emitter des Transistors 89 ist an die Leitung 71 angeschlossen und liegt damit an dem Potential an der Zenerdiode 70. Die Basis des Transistors 88 ist zwischen einem Vorspannungswiderstand 89a und die Diode 87 geschaltet. Der Transistor 88 erhält eine Vorspannung über einen Widerstand 90, welcher zwischen der Leitung 56 und dem Kollektor des Transistors 88 eingeschaltet ist. Der Emitter des Transistors 88 ist über einen Widerstand 91 an ein Bezugspotential, z. B. an das Erdpotential 92, angeschlossen.

Wenn die Speisespannung von -5 Volt eingeschaltet wird, übersteigt die Eingangsspannung an der Basis des Transistors 88 die Speisespannung an der Klemme 85 um einen Betrag, der gleich ist dem Potential an der Zenerdiode 86 und dem Spannungsabfall an der Diode 87. Wenn die Spannung an der Klemme 85 in Richtung auf -5 Volt absinkt, sinkt auch die Spannung am Emitter des Transistors 88. Die Spannung am Emitter des Transistors 88 tritt in verstärkter Form am Kollektor des Transistors 88 auf, so daß bei einem vorherbestimmten Prozentsatz des Nennwertes, z. B. 95%, der Transistor 89 leitend wird und ein Ausgangssignal auf der Leitung 25 zur Verfugung stellt, in ähnlicher Weise wie die anderen Sensoren 22 und Das Signal auf der Leitung 25 wird ebenfalls dem .UND-Gatter 28 zugeführt und zeigt an, daß die -5-Volt-Speisespannung ihren Nennwert erreicht hat. Wenn die -5-Volt-Speisespannung ausfällt, geht der Transistor 89 in den nichtleitenden Zustand über, und das Signal auf der Leitung 25 beaufschlagt die Diode in Durchlaßrichtung.

Das UND-Gatter 28 enthält also drei Dioden 101,102 und 103, die über die Leitungen 26, 24 und 25 an die Kollektoren der entsprechenden Transistoren 58, und 89 der Sensoren 22, 20 und 21 angeschlossen sind. Die Kathoden der Dioden 101,102 und 103 sind an eine gemeinsame Leitung 104 angeschlossen, welche über einen Widerstand iO5 am Erdpotential 106 liegt Das Signa! auf der Leitung 104 bildet die Eingangsgröße zu der Basis eines Transistors 108, dessen Emitter über eine Zenerdiode 109 an die Leitung 56 und dessen Kollektor

über Widerstände 111 und 112 an das Bezugspotential 110 angeschlossen ist. Das Ausgangssignal des UND-Gatters 28 wird auf einer Leitung 113 zwischen den beiden Widerständen Ul und 112 abgenommen. Der Kollektor des Transistors 108 ist außerdem über eine Leitung 115 und Widerstände 116 und 117 an die -S-Volt-Speisespannung an der Klemme 85 angeschlossen.

Der Widerstand 105 ist im Verhältnis zu den Kollektorwiderständen 67, 83 und 94 der entsprechenden Transistoren 58, 78 und 89 so bemessen, daß der Transistor 108 nur gesättigt ist, wenn die drei Sensoren 22, 20 und 21 ein Ausgangssignal liefern. Wie erläutert, zeigen diese Ausgangssignalc an, daß die entsprechende Speisespannung innerhalb ihres Nennbereiches liegt. Wenn einer der Sensoren 20 bis 22 nicht ein solches Ausgangssignal liefert, weil beispielsweise die Speisespannung noch nicht ihren Nennwert erreicht hat oder ausgefallen ist, so ist das Signal an der Basis des Transistors 108 positiver als die Emitterspannung des Transistors 108. Das bedeutet, daß der Transistor 108, der ein PNP-Transistor ist, sich im nichtleitenden Zustand befindet. Wenn der Transistor 108 nicht leitet, erscheint kein Ausgangssignal auf der Leitung 113, was eine logische 0 (Signal niedrigen Niveaus) bedeutet, während der Anwesenheit eines Signals eine logische L (Signal hohen Niveaus) zugeordnet wird. Wenn also der Transistor 108 leitend wird, so erzeugt der Ausgangsstrom vom Kollektor am Widerstand 112 einen Spannungsabfall, der als logische L am Ausgang des UND-Gliedes auf der Leitung 113 erscheint.

Zwischen die Zenerdiode 109 und ein Bezugspotential 120 ist ein Widerstand 119 geschaltet, um einen Strom über die Zenerdiode 109 zu ermöglichen. Die Aufgabe der Zenerdiode 109 besteht darin, ein Leitendwerden des Transistors 108 zu verhindern, wenn die + 15-Volt-Speisespannung klein ist, so daß die Leitfähigkeit des Transistors 108 durch das Signal an seiner Basis gesteuert wird.

Zwischen dem Kollektor des Transistors 108 und dem Emitter des Transistors 57 ist eine Rückkopplung über einen Widerstand 121 und eine Diode 122 vorgesehen, desgleichen zum Emitter des Transistors 77 über einen Widerstand 124 und eine Diode 123 sowie zum Emitter des Transistors 88 über eine Diode 126 b und den Widerstand 116. Die Rückkopplung von dem UND-Glied 28 zu den Sensoren 22, 20 und 21 verhindert Schwingungen des Transistors 108. Wenn der Transistor 108 in den nichtleitenden Zustand übergeht und damit das Fehlen eines Ausgangssignals eines oder mehrerer der Sensoren 20 bis 22 anzeigt, werden die Dioden 122, 125 und 126 in Durchlaßrichtung beaufschlagt und „fuhren sie einen Strom, der von dem Emitter des entsprechenden Transistors 57 bzw. 77 bzw. 88 kommt. Dies bewirkt, daß der Transistor 108 schneller schließt, wodurch die Schaltgeschwindigkeit des UND-Gatters 28 erhöht wird.

Eine der Funktionen der Schaltung besteht darin, ein Signal /1 zu erzeugen, welches anzeigt, daß alle Speisespannungen sich innerhalb ihrer Nennbereiche befinden. Das Signal /1 wird auf einer Leitung 125 in Fig.4b erzeugt und steht zur Weiterleitung zum Rechner an einer Klemme 126a zur Verfügung. Wenn die Versorgung für die Schaltung erstmals eingeschaltet wird, befindet sich ein Kondensator 126 wegen eines parallel geschalteten Widerstands 127 im entladenen Zustand und auf Erdpotential 128. Folglich ist das über eine Leitung 130, einen Widerstand 131 und eine

Leitung 132 auf eirien Inverter 129 gegebene Signal anfänglich klein. Der Inverter 129 liefert daher ein zu Beginn hohes Ausgangssignal an ein NAND-Gatter 133, welches ebenso wie alle übrigen Gatter, die mit gleichen Anschlüssen dargestellt sind, dadurch gekennzeichnet ist, daß das Ausgangssignal groß ist, falls eines der Eingangssignale des Gatters klein ist, und daß das Ausgangssignal klein ist« wenn beide Eingangssignale groß sind.

Wie erwähnt, erscheint auf der Leitung 113 ein Signal niedrigen Niveaus (logische 0), wenn eine oder mehrere der Speisespannungen unter ihren Nennwerten liegen. Deshalb ist in dem Augenblick, in dem die Speisespannungen eingeschaltet werden, das Signal auf der Leitung 113 klein und das Ausgangssignal eines Inverters 135 groß. Das hohe Ausgangssignal des Inverters 13ί, wird auf ein Gatter 133 gegeben. Da das Ausgangssignal des Inverters 129 anfänglich auch groß ist, ist das anfängliche Ausgangssignai des NAND-Gaüers 133 niedrig, wodurch der Kondensator 126 im entladenen Zustand gehalten wird.

Wenn das Signal auf der Leitung 113 groß wird (logische L)₁ wird das Ausgangssignal des Inverters 135 klein, was ein hohes Ausgangssignal des NAND-Gatters 133 zur Folge hat, so daß der Kondensator 126 aufgeladen wird. Die Zeit, die bis zum Erscheinen einer logischen L am Ausgang des NAND-Gatters 133 vergeht, wird durch die Zeitkonstante des Kondensators 126 in Verbindung mit dem Widerstand 127 bestimmt. Diese Zeitkonstante wird vorzugsweise auf mindestens 100 MikroSekunden bemessen, damit der Rechner den Anlaufvorgang beenden kann.

Das ansteigende Signal am Kondensator 126 wird dem Eingang des Inverters 129 zugeführt, und nach Abschluß des erläuterten Ladevorganges wird das Ausgangssignal des Inverters 129 klein. Auf diese Weise wird, da die Signale an beiden Eingängen des NAND-Gatters 133 niedrig sind, dessen Ausgangssignal auf dem hohen Niveau festgehalten. Das Ausgangssignal des Inverters 129 wird der Leitung 125 zugeführt und stellt das Signal /1 dar. Daher wi.d das Signal /1 auf einem niedrigen Niveau (logische 0) festgehalten, wenn das Ausgangssignal des NAND-Gatters 133 sich fest auf das hohe Niveau einstellt.

Das anfänglich hohe Signal /1 auf der Leitung 125 verursacht ein kleines Ausgangssignal eines Inverters 136, wodurch ein Kondensator 137 im entladenen Zustand gehalten wird. Eine Diode !38 ist daher anfänglich nichtleitend. Das Ausgangssignal an der Klemme 126a eines Inverters 139 hat im Anfangsstadium ein hohes Niveau (logische L).

Wenn das Signal /1 klein wird (logische 0), nachdem Speisespannungen ihre Nennwerte erreicht haben, wird das Ausgangssignal des Inverters 136 groß, wodurch die Diode 138 leitend und der Kondensator 137 aufgeladen wird. Der Kondensator 137 und die Diode 138 stellen sicher, daß ein großes Eingangssignal am Inverter 129 aufrechterhalten wird, nachdem das Signal auf der Leitung 113 groß (logische L) geworden ist. Unter diesen Bedingungen erscheint an der Klemme 126a eine logische 0, die von dem Rechner verarbeitet wird. Wenn der Rechner so ausgelegt ist, daß er auf eine entgegengesetzte logische Ausgangsgröße anspricht, kann der Inverter 139 weggelassen werden.

Eine zweite Funktion der Schaltung besteht darin, im Falle eines Speisespannungsversagens ein Signal /4 zu erzeugen, das den Taktgeber des Rechners sperrt Das Signa! /4 wird auf einer Leitung 140 in F i g. 4b erzeugt.

wenn irgendeine der Speisespannungen unter ihr festgelegtes Niveau absinkt. Wenn die Speisespannungen ihi'e Nennbereiche erreicht haben, geht das* Signal auf der Leitung 113 des UND-Gatters 28 vom niedrigen auf das hohe Niveau (iogische 0 zu logischer L) über. Daher geht das Aüsgangssignal des Inverters 129 von dem hohen auf das niedrige Niveau über, so daß während der normalen Arbeitsweise des Speichers das Signal /4 ein niedriges Niveau hat (Iogische 0).

Wenn während des Betriebes irgendeine der Speisespannungen unter ihren vorgeschriebenen Bereich absinkt, geht das Ausgangssignal des UND-Gatters 28 vom hohen auf das niedrige Niveau (logisches L zu logischer 0) über. In diesem Fall bewirkt die Speichersc'nutzscliallung eine Unterbrechung der kritischen Betätigungsspannung für die Lese-ZSchrcibstromregler, und sie verhindert die Einleitung eines neuen Speicherzyklus, während die Vollendung des jeweils etwa gerade in Gang befindlichen Speicherzyklus ermöglicht wird. Wenn das Eingangssignal zum Inverter 135 auf .ier Leitung 113 von dem UND-Gatter 28 vom hohen auf das niedrige Niveau übergeht, geht das Aüsgangssignal des Inverters 135 vom niedrigen auf das hohe Niveau über. Das hat zur Folge, daß das Signal /4 auf der Leitung 140 vom niedrigen auf das hohe Niveau übergeht und an einer Klemme 141 zur Verfügung steht, um im Rechner den Taktgeber zu unterbrechen.

Solange die Speisespannungen ausreichend groß sind, hat das Eingangssignal eines Inverters 145 ein hohes Niveau mit der Folge, daß das Ausgangssignal klein ist und ein Kondensator 147 sich im ungeladenen Zustand befindet. Wenn ein Spannungsausfall eintritt, geht das Eingangssignal des Inverters 145 von dem hohen auf das niedrige Niveau über. Dies hat zur Folge, daß das Ausgangssignal des Inverters 145 von dem niedrigen auf das hohe Niveau übergeht und der Kondensator 147 sich aufzuladen beginnt Eine bestimmte Zeitdauer, nachdem sich der Zustand des Ausgangssignals des Inverters 145 geändert hat, z. B. nach einer Mindestzeitdauer von 600 Nanosekunden, nachdem das Signal /4 in Erscheinung getreten ist (Iogische L), erreicht das Ausgangssignal des Inverters 145 ein Niveau, bei dem es imstande ist, die kritische Betätigungsspannung zu unterbrechen. Die kleinste Verzögerungszeitdauer, die durch den Kondensator 147 hervorgerufen wird, ist durch die längste Zeitdauer bestimmt, die der Rechner zur Ausgabe eines Speicherzyklusstartimpulses benötigt, nachdem er einen Taktgeberimpuls ausgegeben hat. Sobald einmal ein Taktgeberimpuls von dem Taktgeber des Rechners ausgegeben worden ist, kann der Speicherzyklus beginnen und sich ohne Rücksicht auf den Zustand des Spannungsausfalles vollenden.

Wenn die Schaltung keine Zeitverzögerung enthielte, -würde ein Spannungsausfallsignal /4, welches unmittelbar nach einem Taktgeberimpuls auftreten würde, den Lese- und Rückspeicherungszyklus des Informationsspeichers unterbrechen. Da es jedoch vorzuziehen ist, den Rechner mit dem Informationsspeicher zu verknüpfen, ist die Schaltung so beschaffen, daß de.' Lese- und Rückspeicherungszyklus nicht mehr unterbrochen werden kann, sobald ein Taktgeberimpuls ausgegeben worden ist

F i g. 5 zeigt die relative zeitliche Lage einer Anzahl von Impulsen bzw. Signalen, die von der Schaltung gemäß Fig.4b erzeugt bzw. dieser zugeführt werden. Ein normaler Lese- und Rückspeicherungszyklus beginnt mit der vorderen Flanke 150a eines zugeführten Startimpulses bzw. -signals 150 und endet mit der nacheilenden Flanke I5lb eines Riickspeichenings- bzw. Schreibimpulses bzw. -signals 151. Der Ablauf eines solchen Speicherzyklus ist oben in Verbindung mit den Lcsc-/Schreibstromreglern an Hand von Fig. 3 beschrieben worden. Der Taktgeber des Rechners liefert den Startimpuls 150 und den Schi eibimpuls 151 in einer Zeitfolge, die innerhalb des Zyklus genau festgelegt ist Der Startimpuls 150 wiederholt sich daher bei der nächsten Flanke 150c. In ähnlicher Weise "wird ein Betriebsimpuls bzw. -signal 152 erzeugt, welcher bzw. welches zur gleichen Zeit wie der Slartinipuls 150 beginnt, aber langer andauert. Der Betriebsimpuls 152 kehrt in regelmäßigen Zeitintervallen wieder, wie aus der nächsten Flanke 152cersichtlich ist.

Der Betriebsimpuls 152 zeigt an, daß der Rechner sich im Lese-/Schreibzyklus befindet. Seine Bedeutung für die Schaltung wird unten näher erläutert. In Fig. 5 ist auch das Ausgangssignal 161 eines Inverters 160 dargestellt. Ferner ist ein Speicherbetriebssignal 153 dargestellt, das von der Schaltung nach F i g. 4b erzeugt wird URd sich vom Anfang des Startimpulses 150 mit der Flanke 150/? bis zum Ende des Schreibimpulses 151 an der nacheilenden Flanke 1516 erstreckt.

Der Betriebsimpuls 152 wird über eine Klemme 155 auf den Eingang des Inverters 160 der Schaltung nach Fig.4b gegeben. Der Betriebsimpuls geht mit dem Beginn des Startimpulses auf das hohe Niveau über und ist daher bei jedem Speicherzyklus anfänglich groß. Folglich ist das Ausgangssignal 161 des Inverters 160 bei jedem Speicherzyklus anfänglich klein. Es wird auf einen der Eingänge eines NAND-Gatters 162 gegeben. Der Schreibimpuls 151 wird über eine Klemme 156 dem zweiten Eingang des NAND-Gatters 162 zugeführt. Er ist zu Beginn des Speicherzyklus groß. Da eine der Eingangsgrößen des NAND-Gatters 162 zu Beginn des Speicherzyklus klein ist, ist dessen Ausgangssignal anfänglich groß, womit ein Eingang eines NAND-Gatters 163 beaufschlagt ist und welches das Speicherbetriebssignal 153 darstellt. Das Speicherbetriebssignai 153 bleibt so lange groß, bis beide Eingangsgrößen des NAND-Gatters 162 groß werden. Wenn der Betriebsimpuls 152 klein wird, beginnt der Inverter 160 einen Kondensator 164 aufzuladen, so daß das vom Inverter 160 an das NAND-Gatter 162 gelieferti. Signal 161 anwächst. Bevor jedoch das Signal 161 so weit steigt, daß es imstande ist, das am Ausgang des NAND-Gatters 162 auftretende Speicherbetriebssignal 153 klein zu machen, wird die andere Eingangsgröße des NAND-Gatters 162 klein infolge des über die Klemme 156 zugeführten Schreibimpulses 151. Daher bleibt dt
Speicherbetriebssignal 153 am Ausgang des NAND-Gatters 162 groß, bis der Schreibimpuls 151 wieder groß wird. Zu dieser Zeit sind dann beide Eingangsgrößen des . NAND-Gatters 162 groß. Folglich wird das Speicherbetriebssignal 153 am Ausgang des NAND-Gatters 162 klein, wenn der Schreibimpuls 151 an der nacheilenden Flanke 1516 groß wird. Das Speicherbetriebssignal 153 wird klein bleiben, bis das Ausgangssignal 161 des Inverters 160 am Kondensator 164 infolge des Großwerdens des Betriebsimpulses 152 zu Beginn des nächsten Speicherzyklus klein wird.

Das Speicherbetriebssignal 153 am Ausgang des NAND-Gatters 162 wird daher groß sein vom Beginn eines jeden Speicherzyklus bis zu der nacheilenden Flanke 1516 des Schreibimpulses 151 am Ende des Speicherzykius. Danach bleibt es klein, bis zum Beginn des nächsten Speicherzyklus, d. h. bis zur vorderen Flanke 150c des nächsten Startimpulses 150. Das

bedeutet, daß das Speicherbetnebssignal 153 für die Dauer jedes Speicherz>klus groß ist (logische L) und in der Zeit /wischen den Speicherzvklen klein ist (logische

Die kritische Beiatigungsspannung. die den Lese-/ Schreibstromreglern zugeführt wird, tritt an einer Klemme 165 auf und liegt an einem Spannungsteiler, der 3'is Widerständen 166 und 167 besteht und an ein Be/ugspotential 168 angeschlossen ist.

Von der Verknüpfungsstelle der beiden Widerstände 166 und 167 wird über eine Leitung 170 eine Rückkopplung zum zweiten Eingang des NAND-Gatters 163 vorgenommen. Die Rückspeisung erfolgt bei einem hohen logischen Niveau, wenn die kritische Betätigungsspannung vorhanden ist. Wenn die Lese-/ Schreibstromregler in Betrieb sind, ist also das ruckgefuhrte Signal groß, so daß das Ausgangssignal des NKND Gauers 163 während des Speicherz\klus klein κι und groß wird, wenn das Speicherbetriebssignal 153 am Ende des Speicher/vklus klein wird. Das 2ü Ausgangssignal des N\ND-Gatters 163 wird über ein» Leitung 171 auf den einen Eingang eines NAND-Gatters 173 gegeben Es ist bei normalem Betneb für die Dauer des Speicher/;, klus klein (logische 0) und zw Ischen den Speicher/v klen groß (logische L).

Da das am Kondensator 147 liegende Eingangssignal des \-W D Gatters 173 wahrend des normalen Betriebes des Rechners klein ist. >st das Ausgangssignal des NAND-Gatter 173 dann groß Dm /u erreichen, daß die kritische Betaiigungsspannung fur die Lese-/ Schreibstromregler /ur Verfugung steht, müssen Transistoren 177, 176 und 190 sich im leitenden Zustand befinden Die Basis des Transistors 177 ist an die Anode einer /t-nerdiude 178 (F ι g. 4a) angeschlossen, ferner an einen \orspannungswiderstand 195. der seinerseits an das Erdpotential 1% angeschlossen -st

Der Transistvir 177 ist so vorgespannt, daß er normjlerweise leitend ist.

Der Transistor 176 gelangt in den leitenden Zustand durch ein Signal hohen Niveaus, das seiner Basis über eine Leitung 175 vom Ausgang des NAND-Gatters 173 zugeführt wird Wenn sich der Transistor 176 im leitenden Zustand befindet, geht der Transistor 190. der als PNPTransistor ausgebildet ist. ebenfalls in den leitenden Zustand über, da der Kollektor des Transistors 176 über einen Widerstand 192 an die Basis des Transistors 190 angeschlossen ist. die außerdem über einen Widerstand 191 an einer Spannung von beispielsweise +15 Volt an einer Klemme 197 liegt, wahrend der Emitter des Transistors 190 über eine Diode 191 an die Klemme 197 angeschlossen ist. Das Ausgangssignal des Kollektors des Transistors 190 stellt die kritische Betätigungsspannung 15c für die Lese / Schreibsiromregler dar

Wenn ein Spannungsverlust eintritt, geht das Ausgangssignal des liND-Gatters 28 auf niedriges Niveau (logische 0) über Es gelangt über die Leitung 113 und eine Leitung 174 /um Eingang des Inverters 145, dessen Ausgängssignal auf das hohe Niveau (logische L) übergeht, und zwar wegen des Kondensators 147 nicht schlagartig, sondern vielmehr allmählich. Wenn es ein hinreichend hohes Niveau erreicht hat, geht das Ausgangssignal des NAND-Galters 173 auf das niedrige Niveau über, falls das Signal, das aiii anderen Eingang des NAND-Gatters 173 anliegt und über die Leitung 171 zugeführt wird, sich auf dem hohen Niveau befindet, während andernfalls das Ausgangssignal des NAND-Gatters 173 so lange auf dein hohen Niveau bleibt, bis das Signal auf der Leitung 171 groß wird.

Beim normalen Betrieb ist das Signal auf der Leitung 171 während jedes Speicherzyklus klein (logische 0) und zwischen den Speienerzyklen groß (logische L). Wenn also das Aoisgangssignal des Inverters 145 zwischen den Speicherzyklen auf ein zur Betätigung ausreichendes Niveau ansteigt, dann wird das Ausgangssignal des NAND-Gatters 173 sofort klein (logische 0). >Venn aber das Ausgangssignal des Inverters 145 ein zur Betätigung ausreichendes Niveau während eines Speicherzyklus annimmt, dann wird das Ausgangssignal des NAND-Gatters 173 erst klein (logische 0), sobald der Speicherzyklus beendet ist und das Signal auf der Leitung 171 groß (logische L) wird. Wenn das Ausgangssignal des NAND-Gatters 173 auf der Leitung 175 klein (logische 0) wird, geht der Transistor 176 in den nichtleitenden Zustand über, so daß der Transistor 190 ebenfalls sperrt und die kritische Betätigungsspan nung 15Cauf der Leitung 165 unterbricht.

Wenn daher der Spannungsverlust während eines Speicherzyklus eintritt, wird die Spannung 15Cam Ende des Speicherzyklus unterbrochen und werden die Lese/Sehreibstromregler am Ende des Speicherzyklus stillgesetzt. Wenn der Spannungsverlust zwischen den Speicherzyklen auftritt und das Ausgangssignal bzw. die Ausgangsspannung des Inverters 145 am Kondensator 147 ein zur Betätigung ausreichendes Niveau zwischen den Speicher/yklen erreicht, wird die Spannung 15C augenblicklich unterbrochen und werden die Lese/ Schreibstromregler sofort stillgesetzt, sobald das Ausgingssignal des Inverters 145 dieses Niveau erreicht hat. Wenn der Spannungsverlust gerade vor dem Beginn eines Speicherzyklus beginnt, so daß das Ausgangssignal des Inverters 145 das /ur Betätigung erforderliche Niveau erst nach dem Beginn des Speicherzyklus erreicht, wird die Spannung 15C nicht vor dem Ende des neuen Speicherzyklus unterbrochen.

Wenn die Spannung 15C" unterbrochen ist. geht das rückgeführte Signal auf der Leitung 170 auf das niedrige Niveau über. Daher wird das Ausgangssignal des NAND-Gatters 163 nach der Unterbrechung der Spannung 15C'auf dem hohen Niveau festgehalten.

Die mit der Basis des Transistors 177 verbundene Zenerdiodo 178 ist über einen Vorspannungswiderstand 179 i.n e^;iie Speisespannung angeschlossen, die über eine Klemme 180 zugeführt wird. Ferner ist die Zener^ode 17? über eine Diode 180.·? an die Zenerdiode 70 angeschlossen. Dieser Schaltkreis ist dafür vorgesehen, den Trarsistor 177 und damit die Spannung 15C abzuschalten, falls die statische Spannung an der Zenerdiode 70 auf ein Niveau absinkt, bei welchem die logische Erfassung nicht mehr möglich ist.

Der Startimpuls 150 vom Rechner wird der Schaltung nach F ι g. 4b über eine Klemme 201 zugeführt und gelangt über einen Widerstand 202 an die Basis eines Transistors 204. Der Widerstand 202 ist ferner über eine Diode 203 an den Eingang des Inverters 139 angeschlossen. Die Basis des Transistors 204 ist außerdem über eine Diode 186 an den Ausgang des NAND-Gatters 163 angeschlossen. Im normalen Be-Ifieb befindet sich die Diode 186 beim Speicherzyklusende infolge des höhen Niveaus des Aüsgangssignals des NAND-Gatters 163 im nichtleitenden Zustand, während das Eingangssignal hohen Niveaus des Inverters 139 die Diode 203 im nichtleitenden Zustand hält. Wenn die Dioden 186 und 203 nichtleitend sind, bringt der Stäftimpuls 150 an der Klemme 20t den Transistor 204 in den leitenden Zustand, wodurch dieser

eine nicht dargestellte monostabile Schaltung betätigt, beispielsweise einen monostabilen Multivibrator, die an eine Klemme 205 angeschlossen ist und den Betriebsimpuls 152 erzeugt.

Der Kollektor des Transistors 204 ist über einen Widerstand 209 an eine -ι ä-Volt-Spannungsquelle an einer Klemme 208 angeschlossen. Der Widerstand 209 ist außerdem an einen Kondensator 210 angeschlossen, welcher den Impuls verschärft, der der Klemme 205 zugeführt wird. Der Emitier des Transistors 204 ist über eine Diode 181 an den Kollektor des Transistors 176 angeschlossen, ferner über einen Widerstand 184 und eine Leitung 182 an die Zenerdiode 70.

Wenn das Ausgangssignal des NAND-Gatters 163 zur Zeit der Erzeugung des Startimpulses 150 klein ist oder wenn das Eingangssignal des Inverters 139 klein ist. etwa während der Erwärmung, bevor alle Spannungsquellen ihre Nennwerte erreicht haben, ist die Diode 186 bzw. 203 leitend und verhindert so. daß der Startimpuls 150 den Transistor 204 in den !eilenden Zustand bringt.

Es ist zu beachten, daß die Schaltung den Informationsspeicher auf zwei verschiedenen Wegen schuizi: Erstens durch Unterdrückung des Siartimpulses und zweitens durch Abschaltung der kritischen Spannung 15C'vom Informationsspeicher. Sowohl die Unterdrük kung des Siartimpulses als auch die Unterdrückung der Spannung 15t* ist ausreichend, um die Einleitung eines Lese- und Rückspeicherungszvklus des Informationsspeichers zu verhindern.

F ι g. b zeigt einen Lese/Schreibstromrcgler für das Auslesen von Daten aus und das Einspeichern von Daten in den Kernspeicher. So kann der I.ese/Schrcibtreiberkreis 44 bzw. 49 in I i g i ausgebildet sein. Daran ist dann die A-Wählmalrix 46 bzw. die V Wahlmatrix 51 in Fig. 3 angeschlossen

Ein l.eseeingang 220 und ein Schreibeingang 221 werden mit einem l.cscimpuls 223 bzw. einem Schreibimpuls 224 beaufschlagt. Der Leseimpuls 223 eilt dem Schreibimpuls 224 zeitlich voraus, so daß die in dem Kernspeicher 42 gespeicherten Daten in das Register 54 übertragen werden können und wieder in den Kernspeicher 42 ruckgespeicherl werden können, wenn der .Schreibimpuls 224 erscheint. Im Ruhezustand ist ein Transistor 226 so vorgespannt, daß er nicht leitet. Die Basis des Transislors 226 ist an eine Diode 228 und über einen Widerstand 231 an die kritische Spannung 15C (Block 230) angeschlossen Die Spannung 15('bringt die Diode 228 in den teilenden Zustand, so daß diese Strom von der Basis des normalerweise nichtleitenden Transistors 226 zieht

[5er fmiller des Transistors 226 liegt liber eine Leitung 232 .in I rdpolential 233. und der Kollektor ist an einen Widerstand 235 angeschlossen. Die ^: 15-VnIt Spannung ist an eine Klemme 236 angeschlossen, von welcher .ins eine Verbindung über eine /enerdiode 238 und einen Widersland 239 zu einer Klemme 240 besieht, an der die ^r> Volt Spannung liegt fine Diode 242 ist mit ihrem einen <\nsi hluB zwischen die /enerdiode 238 unü den Widerstand 239 geschaltet und mti ihrem anderen Anschluß an den Widerstand 235 angeschlossen, Wenn der Transistor 226 leitend ist, beträgt das Potential an der Anode der Zenerdiode 238 etwa + 10 Voll, so daß die Diode 242 leitend wird und das Potential an ihrer Kathode clwa +10 Volt beträgt. Wenn der Transistor 226 nichtleitend ist, sind auch Transistoren 244 und 245 nichtleitend. Die Basis des Transislors 244 ist über einen Widerstand 247 an die + 15-Volt-Spannung an der Klemme 236 angeschlossen, der Emitter an den Kollektor des Transistors 245 und der Kollektor über einen Widerstand 249 an die -5-VoIi-Speisespannung an einer Klemme 248. Der Kollektor des Transistors 245 ist über einen Widerstand 250 an die Klemme 236 angeschlossen, sein Emitter an die X- bzw. V-Wählmatrix 46 bzw. 51. Ein Teil der Wählmatrix 46 bzw. 51 ist über den Widerstand 249, eine Diode 251 und eine Leitung 252 durch die -5-Volt-Spannung an der Klemme 248, vorgespannt. Wenn der Leseimpuls 223 eintrifft, wird die Diode 228 gesperrt und der Transistor 226 leitend, wodurch auch die Transistoren 244 und 245 leitend werden.

Wenn der Transistor 245 leitend ist. wird ein Strompfad von der + 15-Volt-Spannung-squelle über den Kollektoremitterpfad des Transistors 245 und die Leitung 252 freigegeben. Der in diesem Pfad fließende Strom wird durch die Wählmatrix 46 bzw. 51 den angewählten Windungen der Speicherkernmatrix des Kernspeichers 42 zugeführt.

Die Schaltung, welche den Schreibstrom erzeugt, ähnelt der Schaltung für den l.esestroni. Ein Transistor 260 ist zum Zwecke der Stromleitung in der Weise vorgespannt, daß seine Basis über einen Widerstand 261 an die + 5-Volt-Spannung an einer Klemme 262 angeschlossen ist. Der Kollektor ist über einen Widersland 264 an die Spannung 15C" angeschlossen, ferner über eine Zenerdiode 265 an die Basis eines Transislors 266. während der Emitter über eine Leitung

270 an Erdpolential 267 liegt.

Zwischen der + 1 5 Volt-Spannung an einer Klemme

271 und der -5 Volt-Spannung an einer Klemme 274 wird über einen Widerstand 272 und eine Zenerdiode 273 ein Vorspannungskreis gebildet, fine Diode 276 ist zwischen der /enerdiode 273 und der Zenerdiode 265 angeschlossen, wahrend ein Widerstand 278 zwischen der B.isis des Transistors 266 und der Anode der Zenerdiode 273 liegt

Der Kollektor des Transistors 266 isl an die Basis eines Transislors 280 angeschlossen sowie über einen Widerstand 282 an die + I5-Voll-Spannung an einer Klemme 281. Die Wählmatrix 46 bzw. 51 isl durch die Spannung an der Klemme 281 über den Widerstand 282 und eine Diode 284 sowie eine Leitung 287 vorgespannt. Der Emitter des Transistors 266 ist über einen Widersland 286 an die - 5 Voll Spannung an der Klemme 274 angeschlossen. Wenn der negative Schreibimpuls an der Klemme 221 eintrifft, wird der Transistor 260 gesperrt. Das Potential an der Basis des Transistors 266 wird dadurch auf elwa + 10 Voll festgelegt, und zwar über die Diode 276. den Widerstand

272 und die + I 5 Volt Spannung an der Klemme 271 Der Transistor 266 gehl in den leitenden Zustand libii und bringt den Transistor 280 ebenfalls in den !eilenden Zustand

Wenn der Transistor 280 leitend wird, fließt cm Schreihslrom in dem Stromkreis, welcher aus der

5 Voll Spannung ,in der Klemme 274. dem Wider stand 286, der Kollektoremitterstrecke des Transistors 280 und der Leitung 287 besteht,

Wenn die kritische Spannung I5Cabgeschaltet wird, entfällt der Basisstrorri für den Transistor 226 und der Kollektorstrom für den Transistor 260, Infolgedessen wird der Basisstrom der beiden Transistoren 244 und 266 unterbrochen, so daß der Lcsc'/Schreibstromregler außer Funktion gesetzt isl.

Hierzu 4 Blatt Zeichnungen

809 642/130

Claims

Patentansprüche:

1. Schutzschaltung für Rechner-Kernspeicher mit Rüekspeicherung der jeweils ausgelesenen, beim Auslesen zerstörten Daten, welcher mit mehreren Speisespannungen beaufschlagt ist, wobei jeder Speisespannung ein Sensor zugeordnet ist und die Sensoren ausgangsseitig an ein Verknüpfungsglied zur Abgabe eines Fehlersignals bei Abfall mindestens einer Speisespannung unter einen bestimmten, die Funktionsfähigkeit noch gewährleistenden Grenzwert angeschlossen sind und wobei mit dem Ausgang des Verknüpfungsgliedes verbundene Schaltelemente zur sofortigen Blockierung des Speicherzugriffes bei Empfang des Fehlersignali und zur anschließenden Abschaltung des Speicherbetriebes vorgesehen sind, gekennzeichnet durch

a) ein erstes (160) und ein zweites (162) logisches Eiigangsglied zur Erzeugung eines Speicherbetriebssignals (153) aus vom Rechner-Taktgeber abgeleiteten Speichersteuersignalen (Betriebsimpuls 152, Schreibimpuls 151),

b) ein mit dem Speicherbetriebssignal (153) sowie einem der Speicherbetätigungsspannung (15 C) entsprechenden Signal beaufschlagtes, drittes logisches Glied (163), welches bei Eintreten des Speicherbetriebszyklusendes ein Ausgangssignal auf einer Leitung (171) abgibt,

c) einen mit dem Fehlersignal des Verknüpfungsglif ^s (28) beaufschlagten Inverter (145) und

d) ein mit den Ausgangssignalen des Inverters (145) und des dritten logischen Gliedes (163) auf der Leitung (171/ beaufschlagtes, letztes logisches Glied (173) /.ur Abgabe eines die Speicherbetätigungsspannung (\5C) und somit den Speicherbetrieb abschaltenden Ausgangssignals.

2. Schutzschaltung nach Anspruch 1, dadurch w gekennzeichnet, daß ein Kondensator (147) zwischen dem Inverter (145) und dem letzten logischen Glied (173) vorgesehen ist, welcher eine Ze^;tkon· stante zur Verzögerung des Ausgangssignals des. Inverters (145) um ein Zeitintervall kürzer als die Speicherbetriebszyklusdauer und ausreichend zum Empfang eines auf den letzten Impuls des Rechner-Taktgebers folgenden Startsignals (150) für einen Speicherbetriebszyklus vom Rechner aufweist.

3. Schutzschaltung nach Anspruch 1 oder 2. dadurch gekennzeichnet, daß das letzte logische Glied (173) mit dem Ausgangssignal einen elektronischen Schalter (190) für die Speicherbetätigungsspannung (15 Osteuert.

4. Schutzschaltung nach Anspruch 3. gekennzeichnet durch einen weiteren elektronischen Schalter (177) zum sofortigen Umschalten des elektronischen Schalters (190) und somit Abschalten der Speicherbetätigungsspannung (15 C) bei Abfall einer Speisespannung soweit, daß die logische Fehlerfeststellung unmöglich ist.

5. Schutzschaltung nach Anspruch 1, 2, 3 oder 4, gekennzeichnet durch einen elektronischen Schalter (204) zur Weiterleitung eines bzw. des vom Rechner-Taktgeber abgeleiteten und den Betriebsimpuls (152) auslösenden Startsignals (150) und durch einen weiteren elektronischen Schalter (176), mit dem bei Vorliegen eines Fehlersignals des Verknüpfungsgliedes (28) die Wirkung des Schalters (204) unterbindbar ist.

6. Schutzschaltung nach Anspruch 5, dadurch gekennzeichnet, daß zwischen dem Steuereingang des elektronischen Schalters (204) und dem Ausgang des dritten logischen Gliedes (163) eine Diode (186) vorgesehen ist, welche so gepolt ist, daß sie den elektronischen Schalter (204) während des Speicherbetriebszyklus sperrt

7. Schutzschaltung nach einem der Ansprüche 1 bis 6, gekennzeichnet durch einen an das Verknüpfungsglied (28) angeschlossenen Schaltkreis (126, 127, 129, 133, 136, 139) zur Abgabe eines den Normalzustand der Speisespannungen anzeigenden Signals (Ji) an den Rechner bei fehlendem Fehlersignal des Verknüpfungsgliedes (28).

8. Schutzschaltung nach Anspruch 7, dadurch gekennzeichnet, daß der Schaltkreis ein Verzögerungsglied (126, 127) zur Berücksichtigung des Betriebsanlaufs aufweist.

9. Schutzschaltung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß der Schaltkreis Halteglieder (137, 138) für das den Normalzustand der Speisespannungen anzeigende Signal (J 1) aufweist.

10. Schutzschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das Verknüpfungsglied (28) als UND-Gatter, die logischen Eingangsgliuder (160 und 162) als Inverter bzw. NAND-Gatter und das dritte (163) und das letzte (173) logische Glied jeweils als NAND-Gatter ausgebildet sind.