DE2048670C - Method and arrangement for checking a data processing system - Google Patents

Description

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der zentrale Verarbeiter (200-1, 200-2) die vorbestimmte Speicherstelle in den Speichereinheiten neu adressiert (024 in Fig. 5), feststellt, ob jetzt die auf Grund der Neuadressierung aus der Speichereinheit gelesene Identifizierung (027 in F i g. 5) das der adressierten Speichereinheit besonders zugeordnete Bitmuster enthält, die andere Speichereinheit als fehlerhaft markiert (031 in Fig. 5), wenn das durch den Verarbeiler auf Grund der Neuadressierung gewonnene Identifizierungs-Bitmuster der adressierten Speichereinheit besonders zugeordnet irt, und die adressierte Speichereinheit als fehlerhaft markiert (042 in F i g. 5), wenn das durch den Verarbeiter auf Grund der Neuadressierung gewonnene Identifizierungs-Bitmuster der adressierten Speichereir.heit nicht besonders zugeordnet ist.2. The method according to claim 1, characterized in that the central processor (200-1, 200-2) the predetermined memory location in the memory units is re-addressed (024 in Fig. 5), determines whether the identification read from the memory unit on the basis of the readdressing (027 in FIG. 5) contains the bit pattern specially assigned to the addressed memory unit, the other storage unit is marked as defective (031 in FIG. 5) if this is done by the processor identification bit patterns obtained on the basis of the readdressing irt specially assigned to the addressed memory unit, and the addressed Storage unit marked as defective (042 in FIG. 5) if this is due to the processor The identification bit pattern of the addressed storage unit obtained from the re-addressing is not is specially assigned.

3. Datenverarbeitungsanlage zur Durchführung des Verfahrens nach Anspruch 1 oder 2 mit einem lentralen Verarbeiter und einer Vielzahl von Speichereinheiten, die an eine gemeinsame Sammelleitung angeschaltet sind, wobei jede Speichereinheii auf eine ihr besonders zugeordnete Speicheradresse antwortet, dadurch gekennzeichnet, daß in jeder der Speichereinheiten (300-0, 300-2, 300-/;; 300-1, 30O-3, 300-/i) ein der jeweiligen Speichereinheit besonders zugeordnetes Bitmuster (ID-Wort) an einer vorbestimmten Speicherstclle gespeichert ist, das von der Adresse der Speichercinheit verschieden ist, daß ein Speicherzugriffsregister (F i g. 2) im zentralen Verarbeiter (200-1, 200-2) zur Adressierung der vorbestimmten Spei-L'lierstelle einer der Speichereinheiten vorgesehen ist und daß im zentralen Verarbeiter eine ^v'ergleichsschaltung (Vergleichsregister in F i g. 2) vorgesehen ist, die auf das über die gemeinsame Sammelleitung erhaltene Bitmuster anspricht, um festzustellen, ob das Bitmuster die adressierte Speichereinheit richtig identifiziert.3. Data processing system for performing the method according to claim 1 or 2 with a central processor and a plurality of storage units which are connected to a common bus, each storage unit responding to a storage address specially assigned to it, characterized in that in each of the storage units ( 300-0, 300-2, 300- / ;; 300-1, 30O-3, 300- / i) a bit pattern (ID word) specially assigned to the respective memory unit is stored in a predetermined memory location which is derived from the address of the Speichercinheit is different in that a memory access register (F i g. 2) in the central processor (200-1, 200-2) of one of the memory units is provided for addressing the predetermined SpeI L'lierstelle and that a ergleichsschaltung ^v 'in the central processor ( Comparison register in Fig. 2) is provided, which responds to the bit pattern received via the common bus, in order to determine whether the bit pattern the addressed storage unit correctly identified.

4. Datenverarbeitungsanlage nach Anspruch 3, dadurch gekennzeichnet, daß der zentrale Verarbeiter Schaltungen (DRMO) aufweist, die bei Ansprechen auf eine Nichtübereinstimmung eine der anderen, an die Sammelleitung angeschlossenen Speichereinheiten abtrennen und die vorbestimmte Speicherstelle der einen Speichereinheit neu adressieren, sowie eine Einrichtung, die auf eine zweite Nichtübereinstimmung ansprechend die adressierte Speichereinheit als fehlerhaft markiert4. Data processing system according to claim 3, characterized in that the central processor has circuits (DRMO) which, when responding to a mismatch, separate one of the other storage units connected to the bus and re-address the predetermined storage location of one storage unit, as well as a device which, in response to a second mismatch, marks the addressed memory unit as faulty

Die Erfindung betrifft ein Verfahren zur Überprüfung einer Datenverarbeitungsanlage mit einem zentralen Verarbeiter und einer Vielzahl von Speichereinheiten, die über eine gemeinsame Sammelleitung adressierbar sind, um festzustellen, ob eine adressierte oder eine nicht adressierte Speichereinheit eine fehlerhafte Antwort auf einen von dem Verarbeiter über die gemeinsame Sammelleitung gelieferten Speicherlesebefehl gibt.The invention relates to a method for checking a data processing system with a central processor and a large number of storage units, which can be addressed via a common bus to determine whether an addressed or an unaddressed memory unit received an erroneous response to one from the processor via the common bus supplied memory read command there.

Bei vielen Datenverarbeitungsanlagen ist der für die zu verarbeitenden Daten und die Programmbefehle zur Verarbeitung der Daten erforderliche Speicherraum in mehrere Speicheren heiten unterteilt. Eine solche Unterteilung kann aus mehreren Gründen zweckmäßig sein, nämlich zur Trennung des Befehlsspeichers vom Datenspeicher, zur Ermöglichung eines bausteinartigen Aufbaus, zur Berücksichtigung einer späteren Vergrößerung oder bei verdoppelten Speicheranlagen zur Verbesserung der Aussichten für eine Wiederinbetriebnahme der Anlage bei Auftreten von mehreren Bauteilausfällen.In many data processing systems, this is for the data to be processed and the program commands The storage space required to process the data is divided into several storage units. One such a subdivision can be useful for several reasons, namely to separate the instruction memory from the data memory, to enable one Building block-like structure, to allow for a later enlargement or for doubled storage systems to improve the prospects for the plant to be restarted if several component failures.

Der Verarbeiter liest Befehle und Daten aus bzw. schreibt Daten in die Speicher über eine Ubertragungssammelleitung. Die Verwendung einer direkten Sammelleitung vom Verarbeiter zu jeder einzelnen Speichereinheit würde zwar die \uswahl einer Speichereinheit unempfindlich gegen Ausfälle machen, aber der größere Aufwand und Raumbedarf ist häufig nicht gerechtfertigt. Statt dessen kann eine Anordnung verwendet werden, bei der der Verarbeiter über eine gemeinsame Sammelleitung aus einigen oder allen Speichereinheiten liest bzw. in diese einschreibt. Eine gegebene Speichereinheit antwortet dann nur für den Fall, daß sie eine Wortadresse als in ihrem Adressenbereich liegend erkennt. Die Adresse kann zwei Bit-Gruppen umfassen, wobei die erste Gruppe die jeweilige Speichereinheit bezeichnet und die zweite Gruppe die »relative Adresse« darstellt, nämlich die gewünschte Stelle innerhalb der Speichereinheit.The processor reads out commands and data or writes data into the memory via a transmission bus line. The use of a direct manifold from the processor to each individual storage unit would make the selection of a storage unit insensitive to failure, but the greater effort and space requirement is often not justified. Instead, an arrangement be used where the processor has a common manifold from some or all Reads from or writes to memory units. One given memory unit then only responds in the event that it has a word address than in its address range recognizes lying down. The address can comprise two groups of bits, the first group being the respective one Storage unit and the second group represents the "relative address", namely the desired location within the storage unit.

Ausfälle von Schaltungsbauleilen während des Einschreibens oder Lesens von Informationen lassen sich durch redundante Bit-Informationen (Fehlercodierungen, Päiität), durch eine Verdoppelung und einen Datenvergleich oder durch spezielle Anzeigeleitungen feststellen. Es ist allgemein üblich, die gemeinsameFailures of circuit components during writing or reading of information can be made possible by redundant bit information (error codes, Päiität), through a duplication and a data comparison or through special display lines determine. It is common practice to be the common

3 43 4

Sammelleitung sowohl für die Prüfinformationen als Diei geschieht durch Lesen eines speziellen Idenauch die Daten zu verwenden. tifizierungswortes aus derjenigen Speichereinheit, wel-Die Anzeige eines Speicheraus.Vs führt im allge- ehe beim Auftreten des »Redens« adressiert worden meinen zu einer Unterbrechung des normalen Daten- ist. Es ist ein der Speichereinheit besonders zugeordverarbeitungsprogramms. Ein Fehlererkennungspro- 5 netes Identifizierungswort an der gleichen re'ativen gramm identifiziert dann die den Fehler aufweisende Adresse jeder Speichereinheit des Speichersystems ge Speichereinheit, nimmt sie außer Betrieb, kehrt zur speichert. Danach vergleicht der zentrale Verarbeiter Datenverarbeitung zurück, und nach einer gewissen das erhaltene Identifizierungswort mit dem erwarteten Zeit identifiziert ein Diagnoseprogramm die fehler- Wort. Wenn der Vergleich bestätigt, daß das erhaltene hafte Schaltung oder das fehlerhafte Bauteil. io Identifizierungswort richtig war, können normale Es wurde festgestellt, daß gewisse Schaltungsfehler Wartungsverfahren mit Erfolg angewendet werden, in einer Speichereinheit dazu führen können, daß da keine Antwort von einer nicht adressierten Speidiese Speichereinheit »redet«, d. h. auf einen Lese- chereinheit erhalten worden ist. Wenn jedoch ein befehl anspricht, obwohl eine andere Speichereinheit fehlerhaftes Identifizierungswort erhalten wurde, so adressiert worder ist. Die »redende« Speichereinheit 15 kann der Grund dafür entwsder ein Fehler der adresüberträgt dann gleichzeitig mit der richtig ansprechen- sierten Speichereinheit oder eine »redende« Speicherden Speichereinheit (die als »adressierte Speicher- einheit sein. Der Aufbau des Tdentifizierungswortes einheit« bezeichnet wird) Antworteinformationen, die ist so gewählt, daß der Ver;' Leiter durch eine Analyse üblicherweise abweichend sind. Die sich dann er- seines verstümmelten Muster* rfen gegebenenfalls vorgebenden Daten erscheinen verstümmelt im Ver- 20 handenen, »redenden« Speicher direkt identifizieren arbeiter und können eine oder mehrere Fehlerprü- und zeitweilig von der gemeinsamen Sammelleitung fungen nicht passieren. Das Fehlererk'ennungspro- abtrennen kann. Um festzustellen, ob die auf diese gramm verdächtigt daraufhin die adressierte Speicher- Weise identifizierte Speichereinheit tatsächlich geeinheit und nimmt sie außer Betrieb, obwohl sie den redet, also ungefragt eine Antwort gegeben hat, wird Fehler nicht enthält. Andererseits bleibt die redende 25 das Identifizierungswort der adressierten Speicher-Speichereinheit in Betrieb. Sie macht eine Diagnose einheit erneut gelesen. Erhält man jetzt die richtige bezüglich der guten Speichereinheit unzuverlässig und Identifizierung, so wird die verdächtige Speichereinheit kann darüber hinaus bewirken, daß weitere gute als fehlerhaft markiert und ein Diagnoseprogramm Speichercinheiten außer Betrieb kommen. für sie vorgesehen. Erhält man das richtige Iden-Fehler. die zum ungefragten »Reden« von Speicher- 30 tifizierungswort nicht, so kann die adressierte Speichereinheiten führen, treten zwar nicht sehr häufig auf, einheit mit Sicherheit als fehlerhaft markiert werden, aber die durch sie bewirkten Betriebsunterbrechungen und normale Wartungsverfahren können die Störung stellen ein schwerwiegendes Problem in selbstprüfenden lokalisieren.Collecting both the test information and Diei is done by reading a special IDE as well to use the data. tification word from that memory unit, wel-Die Display of a memory dump. Vs generally leads to an address when "talking" occurs mean to an interruption of normal data is. It is a processing program specially assigned to the storage unit. An error recognition pretected identification word on the same relative gram then identifies the address of each memory unit of the memory system with the error. takes them out of service, returns to stores. The central processor then compares Data processing back, and after a certain amount of the identification word received with the expected one Time a diagnostic program identifies the error word. If the comparison confirms that the obtained sticky circuit or the defective component. io identification word was correct, normal can It has been found that certain circuit failure maintenance procedures are successfully applied in a memory unit can lead to no response from an unaddressed feeder Storage unit "talks", d. H. has been received on a reader. However, if a command responds although another storage unit has received an incorrect identification word, so has been addressed. The "talking" memory unit 15 can be the reason for either an error in the address transfer then simultaneously with the correctly addressed storage unit or a “talking” storage unit Storage unit (the storage unit addressed as ». The structure of the identification word unit "is designated) answer information, which is chosen so that the ver;" Head through an analysis are usually different. The mutilated patterns then appear to be pretending, if necessary Data appear garbled in the available, "talking" memory identify directly workers and can check one or more faults temporarily from the common manifold fungs do not happen. The error recognition pro can be separated. To see if that's on this gram then actually suspects the addressed memory unit, identified memory unit and takes it out of operation, although it talks about it, i.e. has given an answer without being asked Does not contain error. On the other hand, speaking 25 remains the identification word of the addressed memory storage unit in operation. It makes a diagnostic unit read again. You get the right one now unreliable about the good storage unit and identification, so the suspect storage unit becomes It can also cause other good ones to be marked as faulty and a diagnostic program Storage units come out of service. intended for you. Got the correct ides error. not for the unsolicited "speaking" of the memory identification word, the addressed memory units can lead, although they do not occur very often, units are definitely marked as faulty, however, the interruptions in service and normal maintenance procedures they cause can cause the failure pose a serious problem in self-pinpointing.

Anlagen dar. Bisher bestand die einzige Alternative Nachfolgend wird ein Ausführungsbeispiel der Er-Plants. So far the only alternative existed. The following is an exemplary embodiment of the

darin, auf einer Sammelleitung beordere Prüfwege 35 findung in Verbindung η ... den Zeichnungen näherin it, on a collecting line, test paths 35 finding in connection η ... closer to the drawings

für jede einzelne Speichereinheit vorzusehen. Dies ist beschriebf n. Es zeigtto be provided for each individual storage unit. This is described. It shows

nicht i.ur aufwendig, sondern auch schwierig in einer F i g. 1 das Blockschaltbild einer Anlage mit einemnot only expensive, but also difficult in one fig. 1 the block diagram of a system with a

Anlage zu verwirklichen, die für eine zukünftige verdoppelten Verarbeiter und einem verdoppeltenRealize plant for a future doubled processor and a doubled

Speichervergrößerung ausgelegt ist. Sammelleitungssystem sowie Speichereinheiten, vonMemory expansion is designed. Manifold system and storage units, from

Die Erfindung hat sich die Aufgabe gestellt, diese 40 denen jede ein Identifizierungswort speichern,
Schwierigkeiten durch ein Verfahren zum Betrieb F i g. 2 ein genaueres Schaltbild des zentralen Vereiner Datenverarbeitungsanlage und durch eine ver- arbeiters nach F i g. 1,The invention has set itself the task of storing these 40 each of which an identification word,
Difficulties caused by a method of operation F i g. 2 a more precise circuit diagram of the central association data processing system and by a processor according to FIG. 1,

besserte Datenverarbeitungsanlage selbst zu lösen. F i g. 3 ein vereinfachtes Schaltbild einer Speicher-Ausgehend von einem Verfahren der eingangs ge- einheit, in der das Identifizierungswort gemäß F i g. 1 nannten Art n. die Lösung der Aufgabe dadurch ge- 45 gespeichert ist,to solve improved data processing system yourself. F i g. 3 a simplified circuit diagram of a memory output of a method of the initial unit in which the identification word according to FIG. 1 named type n. the solution to the problem is thereby saved,

kennzeichnet, da*i der zentrale Verarbeiter über die F i g. 4 und 5 ein Flußdiagramm eines als Beispielindicates that the central processor via the F i g. Figures 4 and 5 are a flow chart of one as an example

gtmeinsame Sammelleitung einen Lesebefehl zur Ge- gewählten Verfahrens.gtcommon busbar a read command for the selected procedure.

winrung eines vorbestimmten, an einer vorbestimmten In F i g. 1 ist eine Datenverarbeitungsanlage dar-Speicherstelle der adressierten Speichereinheit ge- gestellt, bei der im Interesse einer großen Betriebsspeicherten Bit-Musters überträgt, das der adressierten ^ zuverlässigkeit bestimmte Ausrüstungen verdoppelt Speichereinheit individuell zugeordnet ist, daß im sind. Zwei zentrale Verarbeiter 200-1 und 200-2 sind Verarbeiter ein der adressierten Speichereinheit be- zwei Übertragungssammelleitungcn zugeordnet, mit sonders zugeordnetes Bit-Muster mit dem durch den deren Hilfe die Verarbeiter mit einer Vieizahl von Verarbeiter über die Sammelleitung gewonnenen Bit- Speichereinheiten 300 in Nachrichtenverbindung ste-Muster zur Ableitung eines Fehlermusters verglichen 55 hen. Inne-halb einer Sammelleitung sind die Adern wird und daß das Fehlermuster geprüft wird, um fest- entsprechend ihrer Funktion gruppiert. Ini normalen zustellen, ob es Bits enthält, die zu anderen Speicher- Betrieb ist einer der zentralen Verarbeiter, beispielseinheiten besonders zugeordneten Identifizierungs- weise der Verarbeiter200-J, akiiv (»on-line«), d. h., er Bitmustern gehören, und um die andere, durch das steuert die peripheren Einheiten (nicht gezeigt), bei-Bit-Muster angegebene Speichereinheit von der g»- θο spielsweise Schaltungen zur Steuerung und übermeinsamen Sammelleitung abzutrennen. Weiterbn- wachung ei.ies Fernsprechvermittlungsnetzwerkes. Wie düngen der Erfindung sind in den Unteransprüchen gesagt, sind in jeder Sammelleitung die Adern in Abgekennzeichnet, hängigkeit von ihrer Funktion gruppiert. Beispielsweise Erfindungsgemäß wird also ein Verfahren ange- kann der aktive Verarbeiter die Speicheradresse zuwendet, das den üblichen Fehlererkennungs- und 65 sammen mit einem Lese-, Schreib- oder Wartungs-Diagnoseprogramiiien vorangeht und dessen Zweck Operationscode und im Fall des Einschreibens außerdarin besteht, festzustellen, ob eine »redende« Spei- dem die einzuschreibenden Daten über die vom Verchereinheit der Grund für den Speicherausfall war. arbeiter zum Speicher führenden Adern 2 den ihnenwinrung a predetermined, at a predetermined In F i g. 1 is set of the addressed memory unit overall a data processing system is memory location transfers in the interest of a large operation stored bit pattern which is the addressed ^ reliability certain equipment doubled storage unit individually assigned that are. Two central processors 200-1 and 200-2 are processors one of the addressed storage units and two transmission busbars are assigned, with a specially assigned bit pattern with the bit storage units 300 obtained through the processor with a large number of processors via the busbar Communication link pattern compared 55 hen to derive an error pattern. Inside a collecting line, the wires are and that the error pattern is checked in order to be grouped according to their function. In the normal way, whether it contains bits that belong to other memory operation is one of the central processors, for example, the identification method of processors200-J that is specially assigned to units, active (“on-line”), ie it belongs to bit patterns and to the others, through which controls the peripheral units (not shown), to separate the memory unit specified in the bit pattern from the g »- θο, for example, circuits for control and common busbars. Further monitoring of a telephone switching network. As fertilize the invention are said in the subclaims, the veins are marked in each manifold, grouped depending on their function. For example, according to the invention, a method is used, the active processor can use the memory address that precedes the usual error detection and 65 together with read, write or maintenance diagnostic programs and the purpose of which is to determine the operation code and, in the case of writing, also whether a “talking” memory was the reason for the memory failure via the data to be written in from the storage unit. workers to the memory 2 veins leading to them

zugeordneten Gruppen von Speichereinheilen 300-0, mit je einer Kapazität von 2" Wörtern, wobei Jedes 3W-2 3oÖ-,rzuführen. Im Fall eines Lesevorganges Wort 40 Datenbus und 7 Fehlerprufb.ls enthalt. Die JSddie Amwrte «formation über die vom Speicher Speichereinheiten 300 beinhalten entweder ProjPjninizüm Verarbeiter führenden Adern 4 der gleichen informationen oder Daten oder beides. Die verdoppelte Sammelleitung beispielsweise der Sammelleitung »0«, 5 Speichennformation w,rd als Reserve nach Speicherübertragen. Der inaktive (»off-line«) Verarbeiter 200-2 ausfällen verwendetassociated groups of memory units 300-0, each with a capacity of 2 "words, each 3W-2 3oÖ- to lead. In the case of a read process, word contains 40 data bus and 7 error test items. the The records on the memory storage units 300 contain either project information Processors carry 4 cores of the same information or data or both. The doubled Collective line for example the collective line "0", 5 spoke information w, rd as a reserve after memory transfer. The inactive ("off-line") processor 200-2 uses failures

übe ragt normalerweise gleichzeitig Informationen Be. Anze.ge .rgende.ner Spe.cherstorung halt einUsually, information is transferred at the same time. Anze.ge .rgende.ner storage destruction stop

zu der ihm ^geordneten Gruppe von Speicher- durch Verdrahtung eingebautes Unterbrechungsmerkh?itPn IM 1 300 3 300-w über vom Ver- mal den inaktiven Verarbeiter sofort an und veranlaßt arbeier zmn Speicher führende Adern 7 und emp- to den aktiven Verarbeiter, auf ein Fehlererkennungsfang Informationen über die vom Speicher zum Ver- programm zu springen, wie oben bereits erwähnt, ,rbe ter führenden Adern 5 der ihm zugeordneten Dieses Programm .st in der «Basisspeichereinheit« ge- ämmeHeΆ »U. Die Verarbeiter 200-1 und 200-2 speichert, die alle für eine Wiederinbetriebnahme nach ve Bleichen periodisch ihre verdoppelten Informationen emem Spe.cherausfall oder anderen kritischen Stoüber eine Vergleichssammelleitung 9, um ihre richtige 15 rungen wesentlichen Programme und Daten enthalt. Arbeit weise zu bestätigen. Zusätzlich zu den Ver- Um sicherzustellen, daß das Fehlererkennungsproirbeitern Sammelleitungen und Speichereinheiten gramm nicht von einer ausgefallenen Speichereinheit we" die Diverarbeifungsanlage dnen zentralen aus durchgeführt wird schalten die Verarbe.ter zum Imoulsverteiler 101 zur Steuerung peripherer Einheiten Zeitpunkt der Unterbrechung die Sammelleitungen und zur Aussendung von Steuersignalen auf, die ao immer dann um, wenn die Fehleranzeige von der Steuer-Fliüfloos in den verschiedenen Speicherein- aktiven Sammelleitung kommt. Aus leicht einzuheilen einstellen, um diese aus der in Betrieb befind- sehenden Gründen wird diese automatische Sammellichen Anordnung herauszunehmen oder in sie ein- leitungsumschaltungimmer dann vermieden wenn das h It η Gegenstück der aktiven Basisspeichereinheit außerto the group of memory interruption features built into it by wiring IM 1 300 3 300-w via the verifier to the inactive processor immediately and causes the wires 7 leading to the memory to work and the active processor to respond error detection catch information to jump on the memory for encryption program, as mentioned above, rbe ter live wires 5 of its associated This program .st in the "base memory unit" overall ämmeHe Ά "U. The processors 200-1 and 200-2 store, all of which periodically contain their duplicated information about a memory failure or other critical accidents via a comparison bus 9 for a restart after bleaching, in order to maintain their correct programs and data. Confirm work wisely. In addition to the processing, the processors switch to Imoulsverteiler 101 to control peripheral units Control signals that ao always when the error display comes from the control flow in the various storage inactive collecting line. For easy to heal, set this for the reasons in operation, this automatic collecting arrangement will be taken out or in it One-line switchover is always avoided if the h It η counterpart of the active basic storage unit except

^ZUBei^adem vorliegenden Ausführungsbeispiel ist jede 25 Betrieb ist. Die aktive Basisspeichereinheit wird auch Spcichcreinhcit fest einer der beiden Sammelleitungen als »steuernde Speichereinheit« bezeichnet, zugeordnet. Die gerade numerierten Speichereinheiten In F i g. 2 sind die den zentralen Verarbeiter bil- ^ZU In ^{a in} the present embodiment, every 25 is operation. The active basic storage unit is also permanently assigned to one of the two collecting lines as a "controlling storage unit". The even numbered storage units in FIG. 2 are the central processors

300-0 300-2 300-/1 sind demgemäß fest der Sam- denden Bauteile genauer dargestellt. Ein solcher zenmeiieiiuiig w« und die ungerade numerierten Speicher- traler Verarheiter ist vollständig in der USA.-Patenteinheiten 300-1 300-3 ... 300-/« fest der Sammel- 30 schrift 3 370 274 beschrieben. Es sei jedoch kurz erleitung »1« zugeordnet. Andererseits kann der aktive läutert, daß der zentrale Verarbeiter Informationen, Verarbeiter eine der beiden Sammelleitungen als aktive beispielsweise die Speicherwortadressc, den Operations-Sammelleitung wählen. Diese durch die Verarbeiter code und Daten über die vom Verarbeiter zum getroffene Auswahl, welche Sammelleitung die aktive Speicher führenden Adern, beispielsweise die Adern 2 Sammelleitung sein soll, kennzeichnet dann not- 35 oder 7, aussendet und Informationen über die vom wendigerweise auch die dieser Sammelleitung zu- Speicher zum Verarbeiter rührenden Antworteadern, geordneten Speichereinheiten als die aktive Gruppe beispielsweise die Adern 4 oder 5, der geraden oder von Speichereinheiten. . ungeraden Sammelleitungen empfängt. Die interne300-0 300-2 300- / 1 are accordingly shown in more detail as a fixed part of the Samenden components. Such a zenmeiieiiuiig w «and the odd-numbered storage traler Verarheiter is entirely in the USA. patent units 300-1 300-3 ... 300- / «fixed in the collective 30 document 3 370 274. However, it should be briefly introduced Assigned to "1". On the other hand, the active person can clarify that the central processor of information, Process one of the two buses as active, for example the memory word address, the operation bus Select. This code by the processor and data about the selection made by the processor as to which busbar carries the active memory, for example the 2 veins Collective line should then be marked not- 35 or 7, sends out and information about the from maneuverable also the answer wires touching this collecting line to memory to processor, ordered storage units as the active group, for example the wires 4 or 5, the straight or of storage units. . receives odd buses. The internal

Soweit entsprechende Speichereinheiten an den je- Logik des zentralen Verarbeiters behandelt die eine weiligen Sammelleitungen identische Informationen 4o Hälfte eines Speicherwortes bildenden 20 Bits parallel, enthalten wird zweckmäßig eine solche Zweiergruppe Es sind sieben Allzweckregister F, X, Y, Z, G, J, K "n^pdcSSE™ r£ eine einzige Angabe be- für je 20 Bits vorhanden Gemäß F ig. 2 hat die innere zeichnet die hier als Mitgliedsnummer der Zweier- Organisation des zentralen Verarbeiters die Form de* gruppe angegeben ist. So haben die Speichereinheit Großbuchstabens H wobei die maskierte und die un-300-0 der geraden Sammelleitung und die Speicher- 45 maskierte Sammelleitung die vertikalen Striche des H einheit 300-1 der ungeraden Sammelleitung die Mit- bilden und die Datenanderungsschaltungen auf dem giiedsnummer 0, die Speichereinheit 300-2 und 300-3 horizontalen Balken des H angeordnet sind. Es isUine die Mitgliedsnummer 1 usw. Jede Speichereinheit generele Entsprechung zwischen Registern und Speienthält ein permanentes Identifizierungswort an der cherstellen derart vorgesehen, daß sowohl der Speicher gleichen vorbestimmten relativen Adresse. Die Iden- 5« als auch die internen Register des zentralen \erfifizierungswörter für Speichereinheiten mit der glei- arbeiter* zwischen die maskierte und unmaskierte chen Mitgliedsnummer sind identisch. Das Iden- Sammelleitung geschaltet sind, wobei ihre Eingänge tifizierungswort weist ein einzelnes »1«-Bit in einem und Ausgange in entgegengesetztem Sinn an die EinFeld binärer »0«-Werte auf. Die Position der binären gänge und Ausgange der Datenänderungsschaltungen »1« in dem Identifizierungswort ist mit Vorteil gleich 55 gelegt sind. Durch diese Anordnung werden die Daten der Mitgliedsnummer der Speichereinheit (vgl. F i g. 1). auf ihrem Weg vom Speicher zu einem der internen Jede Speichereinheit an einer bestimmten Sammel- Register, von einem Register zürn Speicher oder von leitung besitzt also ein Identifizierungswort, das diese einem Register zu einem anderen Register gezwungen, Speichereinheit eindeutig kennzeichnet Wenn dann über die Datenänderungsschaltungen zu laufen. Die auf Grund eines Schaltungsfehlers gleichzeitig zwei 60 Argument-Sammelleitung ermöglicht den internen Identifizierungswörter im Verarbeiter ankommen, Registern, ein zweites Argument an die Datendann kann der ungefragt antwortende Speicher immer änderungsschaltungen zu liefern. Diese Schaltungen an Hand der Position des ungewünschten Bits iden- stellen logische Kombinationsnetzwerke dar und ertifiziert werden. Wie später noch beschrieben wird, möglichen eine Verschiebung oder Rotation nach kann für diesen Zweck die DRMO-Schaltung des Ver- 6₅ links oder rechts um jede beliebige Anzahl von Bitarbeiters benutzt werden. Positionen zwischen 0 und 20. Die Datena.i4en.ngs-Bci dem Ausführungsbeispiel nach F i g. 1 sind die schaltungen sehen außerdem eine Komplemcntbildung, Soeicherf .nheiten 300 magnetische Twistorspeicher logische UND-, ODER- und Exklusiv-ODER-Opera-Insofar as corresponding memory units are connected to the logic of the central processor, the individual bus lines handle identical information 40 bits in parallel, forming half of a memory word; it is advisable to contain such a group of two.There are seven general-purpose registers F, X, Y, Z, G, J, K "n ^ pdcSSE ™ r £ a single entry is available for 20 bits each. According to Fig. 2, the inner one has the form de * gruppe specified here as a member number of the two-way organization of the central processor. The storage units are capitalized H where the masked and un-300-0 of the even bus and the memory masked bus are the vertical bars of the H unit 300-1 of the odd bus and the data change circuits on item number 0, the memory unit 300-2 and 300-3 horizontal bars of H. It isUine the membership number 1 etc. Each storage unit general correspondence between R Register and Spei contains a permanent identification word provided in the memory in such a way that both the memory have the same predetermined relative address. The IDs as well as the internal registers of the central \ erification word for storage units with the equal worker * between the masked and unmasked member number are identical. The IDEN bus is connected, with its inputs tification word having a single "1" bit in one sense and outputs in the opposite sense to the one-field binary "0" values. The position of the binary inputs and outputs of the data change circuit "1" in the identification word is advantageously 55. With this arrangement, the data of the membership number of the storage unit (see FIG. 1). On its way from the memory to one of the internal Each memory unit at a certain collective register, from a register to a memory or from a line has an identification word that uniquely identifies this one register to another register to run. Due to a circuit fault, the two 60 argument busbar at the same time enables the internal identification words to arrive in the processor, registers, a second argument to the data, then the unsolicited responding memory can always deliver change circuits. These circuits, based on the position of the undesired bit, represent logical combination networks and are verified. As will be described later, possible displacement or rotation to, the DRMO circuit of the comparison are used to 6 _5, any number of Bitarbeiters left or right for this purpose. Positions between 0 and 20. The Datena.i4en.ngs-Bci in the exemplary embodiment according to FIG. 1 the circuits also see a complement formation, soeicherf .nheiten 300 magnetic twister memory logical AND, OR and exclusive OR opera-

Iionen sowie cine Subtraktion und Addition vor. t-iir Befehle, die ein Liinsdircibcn in den Speicher verlangen, ist eine sogenannte tjnfüguiigsvcrdcckung vorgesehen. Dabei werden nur diejenigen Bit-Positionen der Daten übcr'ragcn und eingefügt, für die sich »1 ('-Werte in der Maske befinden. Die Hits der Speichcrslcllc bleiben für diejenigen Positionen unverändert, in welchen die Maske »0<-Wcrle enthält. Die intcrnrn Register sind zwar alle Allzweckregister, aber das X-Rcgistcr ist mit zwei zusätzlichen Logikschaltungen DRMO bzw. ZRMO verschen. Die DRMO-Schalhmg kann für das Worl mil 20 Bits im X-Rcgistcr das am weitesten rechts stehende »I«-Bit feststellen und in das F-Register diejenige Position eingeben, die dieses »!«-Bit im X-Rcgistcr einnimmt. Die ZRMO-Schaltung kann die am weilestcn rechts stehende »1« des Wortes mit 20 BiIs im X-Register auf Null stellen.Ions as well as subtraction and addition. For commands that require a link to the memory, a so-called access protection is provided. Only those bit positions of the data are transferred and inserted for which there are '1 (' values in the mask. The hits of the memory keys remain unchanged for those positions in which the mask contains “0” values. The internal registers are all general purpose registers, but the X register is given away with two additional logic circuits DRMO and ZRMO . The DRMO switch can determine the rightmost "I" bit for the world with 20 bits in the X register and enter the position in the F-register which this "!" bit occupies in the X register. The ZRMO circuit can set the "1" to the right of the word in the X register to zero.

Dem Speicherzugriffsregister ist eine Puffcrsammelleilung zugeordnet, die eine Vielzahl von Flipflop-Pufferregistcrn enthält, beispielsweise das Flipflop B8GMS. Diese Pufferregislcr speichern Informationen bezüglich des augenblicklichen Betriebszustandes des Verarbeiters. Im besonderen speichert das Flipflop B8OHS die Nummer der adressierten Sammelleitung. Weiter·; Erläuterungen bezüglich der Betriebsweise des zentralen Verarbeiters finden sich in der vorgenannten USA.-Patentschrift 3 370 274.A buffer bus is assigned to the memory access register and contains a plurality of flip-flop buffer registers contains, for example the flip-flop B8GMS. These buffer registers store information regarding the current operating status of the processor. In particular, the flip-flop stores B8OHS the number of the addressed bus. Continue·; Explanations regarding the mode of operation of the central processor can be found in the aforementioned U.S. Patent 3,370,274.

Gemäß F i g. 3 enthält die vom Verarbeiter zum Speicher führende Sammelleitung 2 Aderngninnen331. 341, 351 und 361, die in der unteren linken Ecke der Figur in die Speichercinheit eintreten. Die am weitesten links liegenden Adern 331 können durch einen Verarbeiter aktiviert werden und liefern dann einen Operationscode mit 4 Bits, der angibt, ob aus der Speichereinheit gelesen, in diese eingeschrieben werden oder ein Zugriff für Wartungszwecke erfolgen soll. Die nächste Aderngruppe 341 kann durch einen Verarbeiter aktiviert werden und liefert dann 40 Datenbits und 7 Prüfbits, λοππ Daten in die Speichereinheit eingeschrieben werden sollen. Der zentrale Verarbeite!* bestimmt durch Aktivierung der nächsten Aderngruppe 341, welche Speichereinheit zu adressieren ist. Diese Adern übertragen die 5 Bits des Speichernamens (ein Code, der einem Speichermitglied besonders zugeordnet ist) und zusätzlich 1 Paritätsbit. Die letzte Aderngruppe 361 der Sammelleitung 2 liefert die relative Adresse (14 Bits) für die jeweils zu adressierende Speicherstelle. Mit Hilfe von 14 Bits für die relative Adressierung kann ein Zugriff zu bis zu 2^U Wörter im Speicher erfolgen. Mit 5 Bits zur Bezeichnung von Speichernamen lassen sich bis zu 32 Speichermitglieder vorsehen.According to FIG. 3 contains the collecting line 2 inner wires 331 leading from the processor to the storage tank. 341, 351 and 361 which enter the memory unit in the lower left corner of the figure. The wires 331 furthest to the left can be activated by a processor and then supply an operation code with 4 bits which specifies whether the memory unit is to be read from, written to or accessed for maintenance purposes. The next wire group 341 can be activated by a processor and then supplies 40 data bits and 7 check bits, λοππ data are to be written into the memory unit. The central processing! * Determines which memory unit is to be addressed by activating the next wire group 341. These wires transmit the 5 bits of the memory name (a code that is specially assigned to a memory member) and an additional 1 parity bit. The last wire group 361 of bus 2 supplies the relative address (14 bits) for the respective memory location to be addressed. With the help of 14 bits for relative addressing, up to 2 ^U words can be accessed in the memory. Up to 32 memory members can be provided with 5 bits for designating memory names.

Wenn Informationen aus einer Speichereinheit gelesen werden sollen, werden dieser als Eingangssignale auf der vom Verarbeiter zum Speicher führenden Sammelleitung ein Lese-Operationscode, der Speichername und die relative Adresse zugeführt. Die fünf höherstelligen Bits der Adresse stellen den Speichernamen dar und werden im Speichernamen-Register 301 aufgenommen. Jeder Speichereinheit ist ihr bestimmter Name mit 5 Bits dauernd durch eine variable Schaltung zugeordnet, die mit verdrahtete Namensschaltung 303 bezeichnet ist. Die Namenvergleichsschaltung 302 vergleicht den Inhalt des Namenregisters 301 mit dem durch die verdrahtete Namensschaltung 303 gelieferten Namen und erregt ein Aktivitäts-Flipflop 305, wenn eine Übereinstimmung auftritt. Das Flipflop 305 erregt, wenn es durch die Vergleichsschaltung 302 eingestellt worden ist, das UND-Glied 306. Dieses Verknüpfungsglied bewirkt das Anlegen der relativen Adresse im Adressenregistcr 307 an die Speichermod"l-ZugrifTsschiiltung 308. Das Wort an der adressierten Stelle im Spcichcrmodui 309 wird durch die l.cscschaltung3IO verstärkt und in das Datenregister 311 eingegeben, von wo es normalerweise an die vom Speicher zum Vcrarbeiler führenden Adern seiner zugeordneten SammelleitungWhen information is to be read from a storage unit, it is used as input signals on the one leading from the processor to the storage unit The bus is supplied with a read opcode, the memory name and the relative address. the five higher-order bits of the address represent the memory name and are used in the memory name register 301 added. Each memory unit is given its specific name with 5 bits lasting through a associated with a variable circuit designated as wired name circuit 303. The name comparison circuit 302 compares the contents of the name register 301 with that of the wired name circuit 303 and energizes an activity flip-flop 305 when a match occurs. The flip-flop 305, when set by the comparison circuit 302, energizes the AND element 306. This logic element causes the relative address to be created in the address register 307 to the memory module access switch 308. The word at the addressed position in the memory module 309 is reinforced by the 1.csc circuit3IO and entered into the data register 311, from where it is normally transferred from the memory to the display unit leading cores of its assigned bus line

ίο angelegt wird. Zum Zweck der Isolierung bei einer komplizierten Störung kann ein PORT-Flipflop 312 in der Spcichcreinheit durch ein Signal vom zentralen Impulsverteiler 101 eingestellt werden. Bei eingestelltem PORT-Flipflop 312 ist das Verknüpfungsglied 313ίο is created. For the purpose of isolation at a A PORT flip-flop 312 in the memory unit can be complicated by a signal from the central Pulse distributor 101 can be set. When the PORT flip-flop 312 is set, the logic element is 313

»5 gesperrt, und verhindert, daß das Datenregister 311 seinen Inhalt an die Antworteadern seiner zugeordneten, vom Speicher zum Verarheitcr tiilucndcn Sammelleitung gibt.»5 locked and prevents the data register 311 its content to the reply wires of its assigned, from the memory to the Verarheitcr tiilucndcn Manifold there.

Bei Schreibbefehlen sind die Operationen mit derFor write commands, the operations with the

ao Ausnahme gleich, daß der Operationscodcregistcr-Decodierer 315 bei Registrierung eines Schreibbefehls die SchrcibschaltungSlö veranlaßt, die über die Schreibdatenadern der vom Verarbeiter zum Speicher führenden Sammelleitung zugeführten Daten in denao the same exception that the operational code register decoder 315 upon registration of a write command causes the write circuit Slö, which via the Write data cores of the data supplied from the processor to the memory line in the

as Speichermodul 309 einzuschreiben. Zum Zweck einer speziellen Diagnoseprüfung, nämlich der Sammelleitungs-Registerprüfung, können die UND-Glieder 320 und 321 veranlaßt werden, den Inhalt des Namenregisters 301 und des Adressenrcßisters 307 direkt zum Datenregister 311 und dann zurück zum Verarbeiter über die Antworteadern der vom Speicher zum Verarbeiter führenden Sammelleitung zu geben. Bei der Sammelleitungs-Registerprüfung kann der zentrale Verarbeiter unter anderem feststellen, ob in der Speichereinheit das übertragene Namen-Bitmuster richtig registriert worden ist.as memory module 309. For the purpose of a special diagnostic test, namely the bus register test, the AND gates can 320 and 321 are caused to send the contents of the name register 301 and the address register 307 directly to the Data register 311 and then back to the processor via the response wires from the memory to the processor leading manifold to give. The central Processors determine, among other things, whether the transmitted name bit pattern is in the memory unit has been properly registered.

Die ungefragt »redende« Speichereinheit
(vel. Fig. 3)The unsolicited "talking" storage unit
(vel. Fig. 3)

Aus der obigen Erläuterung der F i g. 3 ergibt sich, daß die fünf, eine bestimmte Spcichcreinheit bezeichnenden Namenbits richtig empfangen i.nd im Namenregister 301 gespeichert werden müssen. Wenn das Namenregister 301 einer adressierten Speichcreinhcit diese Bits nicht richtig registriert, findet kein Zugriff zu der adressierten Speichereinheit statt, da die Namenvergleichsschaltung 302 nicht das richtige Bit-Muster im Register 301 feststellt. Wenn andererseits das Namenregister 301 einer nicht adressierten Speichereinheit ein Namen-Bitmuster fehlerhaft registriert, derart, daß das Muster gleich dem der verdrahteten Namensschaltung 303 erscheint, ermöglicht die Namenvergleichsschaltung 302 eine Abfrage des Speichermoduls 309 in dieser nicht adressierten Speichereinheit, obwohl die über die Namenbitadern der Sammelleitung 2 übertragenen Namenbits nicht mit dem Namenmuster in der verdrahteten Namensschaltung 303 übereinstimmen. Unter diesen Umständen »redet« die Speichereinheit in dem oben beschriebenen Sinn. Die von dem Verarbeiter aufgenommene Antwort besteht dann aus den durch eine ODER-Verknüpfung kombinierten Antworten von zwei Speichereinheiten, wodurch Fehlerprüfnngen im Verarbeiter negativ ausgehen.From the above explanation of FIG. 3 shows that the five characterize a certain memory unit Name bits received correctly i.nd in the name register 301 need to be saved. If the name register 301 of an addressed memory unit If these bits are not correctly registered, the addressed memory unit will not be accessed because the Name comparison circuit 302 does not determine the correct bit pattern in register 301. If on the other hand the name register 301 of an unaddressed memory unit incorrectly registers a name bit pattern, such that the pattern appears the same as that of the wired name circuit 303 enables the name comparison circuit 302 a query of the memory module 309 in this unaddressed memory unit, although the name bits transmitted via the name bit wires of bus 2 are not included match the name pattern in the wired name circuit 303. Under these circumstances The memory unit “speaks” in the sense described above. The one recorded by the processor The answer then consists of the answers from combined by an OR link two storage units, which means that error checks in the processor are negative.

Bei einer Anzeige eines solchen Paritätsfehlers würde der zentrale Verarbeiter bei bekannten AnlagenIf such a parity error is displayed, the central processor in known systems would

209 649/256209 649/256

ίοίο

die ursprünglich adressierte Speichereinheit außer Schritte des nachfolgend beschriebenen Verfahrens Betrieb nehmen und liir sie ein Diagnoseprogramm darstellen, sowie benötigte Daten in den Basis-Speiausführen. Bei diesem Programm macht der zentrale chereinheiten gespeichert sind. Wenn der Verarbeiter Verarbeiter zuerst eine Sammelleitungs-Registerprü- einen Speicherfehler feststellt, kann er mit Vorteil die fung. ti. h.. er adressiert die gleiche Speichereinheit 5 höhcrstelligcn oder Namenbits der Adresse, die zu noch einina·, überträgt aber außerdem ein Signal zur dem Speicherfchler geführt hat, als Index für eine Betätigung des Verknüpfungsgliedes 320 in der adres- Ühcrsclzungstabelle benutzen, um die Nummer der sierten Speicherehheit. Dadurch werden die Namen- Speichereinheit zu gewinnen, die bei Feststellung des bits im Register 301 direkt zum Datcnregisler 311 und Paritätsfehlers adressiert worden ist. dann zurück zum Verarbeiter übertragen. Das Lr- ic Durch den Befehl 020 wird das PORT-Flipflop der gebnisder Sammcllrilungs-Registei prüfung hängt von »redeverdächtigen« Speichereinheit cinc-stcllt. Dadem Bauteilfehler ab. der zu dem ungefragten »Reden- durch wird die verdächtige Speichereinheit für alle geführt hat. Wenn der Fehler im Namenregister der Lesevorgänge von ihrer Antwortesammelleitiing iso- »redenden« Speichereinheit liegt, gehl die Sammel- liert. Wenn die verdächtige Speichereinheit die steuleitungs-Registerprüfung negativ aus, da sie speziell »5 ernde Speichereinheit ist, würde die Einstellung des das Namenregister prüft. Das Diagnoseergebnis würde PORT-Flipflops zu einem Programmfchler führen. In dann den Fehler zwar auf die richtige Schallung, aber diesem Fall wird die Annahme getroffen, daß keine in der falschen Speichereinheit lokalisieren, da die »redende« Speichereinheit betroffen ist. Dies ist zu adressierte Speichereinheit nicht diejenige Speicher- lässig, du, wenn das Gegenstück der steuernden einheit ist. die ungefragt redet. »° Speichereinheit in Betrieb gewesen wäre, eine auto-the originally addressed memory unit except for steps in the method described below Put them into operation and display a diagnostic program, as well as execute the required data in the basic storage. In this program, the central memory units are stored. When the processor If the processor first detects a memory error using a bus register check, he can take advantage of the fung. ti. h .. he addresses the same memory unit 5 higher-digit or name bits of the address, which to another one, but also transmits a signal to the memory field as an index for a Use the operation of the link 320 in the address table to change the number of the based storage unit. This will win the name storage unit that was used when the bits in register 301 have been addressed directly to data register 311 and parity error. then transferred back to the processor. The Lr- ic Command 020 turns the PORT flip-flop into the The result of the collection register check depends on the "suspect" memory unit cinc-stcllt. Dadem Component failure. the one for the unsolicited “talk-through” becomes the suspicious storage unit for everyone has led. If the error in the name register of the read processes from their collective response initiation iso- The “talking” storage unit is located, the collective is correct. When the suspect storage device passes the control line register check negative, since it is a special storage unit, setting the Checks the name register. The result of the diagnosis would lead to a PORT flip-flop. In then the error goes to the correct sounding, but in this case the assumption is made that none locate in the wrong storage unit because the "talking" storage unit is affected. This is to addressed storage unit not that storage unit, you, if the counterpart of the controlling one unity is. who speaks without being asked. »° storage unit would have been in operation, an auto-

Andcrerseits kann eine Speichereinheit wegen eines matische Sammelleitungsumschaltung aufgetreten Fehlers in der Diodenmatrix ihrer Namenverglcichs- wäre, so daß die verdächtige Speichereinheit nicht schaltung oder bei verschiedenen Verknüpfung- länger die steuernde Speichereinheit geblieben sein operationen ungefragt geredet haben, so dal! ihr würde. Da also das verdoppelte Gegenstück außer Aktivitäts-Flipllop fehlerhaft eingestellt wird, obwohl as Betrieb ist, wäre keine Wiederinbelriebnahme möglich, das Namenregister richtig arbeitet. Da die Sammel- wenn die steuernde Speichereinheit tatsächlich unleitungs-Registerprüfung die in Mitleidenschaft ge- gefragt antworten würde. Um festzustellen, ob die zogene Schaltung nicht benutzt, geht sie positiv aus. verdächtige Speichereinheit die steuernde Speicher-Je nach dem genauen Aufbau der übrigen Diagnose- einheit ist, vergleicht der Befehl 015 ein Speicherbit Prüfungen gehen dioc entweder alle positiv aus, oder 30 CSB, das die Sammel'eitursg der im Augenblick sie gehen negativ aus, wobei d?nn das Diagnose- steuernden Speichereinheit angibt, mit dem Flipflop ergebnis den Fehler sowohl in der fehlerhaften B8GHS, das die Sammelleitungsnummer der adres-Speichereinheit als auch der fehlerhaften Schaltung sierten Speichereinheit anzeigtOn the other hand, a memory unit may have occurred due to a matic bus switchover Error in the diode matrix their names would be compared, so that the suspect memory unit does not circuit or, in the case of different links, remain the controlling memory unit for longer operations have talked unsolicited, so there! you would. So there the doubled counterpart except Activity flip flop is set incorrectly, although it is in operation, it would not be possible to restart it, the name register is working properly. Since the collective if the controlling memory unit actually diverts register test which would answer if asked badly. To determine whether the circuit drawn is not in use, it goes positive. suspicious storage unit the controlling storage-je according to the exact structure of the rest of the diagnostic unit, command 015 compares a memory bit Tests either all result in positive results, or 30 COD, which is the collective decision at the moment they have a negative outcome, with thin indicating the memory unit controlling the diagnosis, with the flip-flop result in the error in both the faulty B8GHS and the bus number of the adres storage unit as well as the faulty circuit

lokalisiert. Bei der nachfolgenden Erläuterung einer als Bei-localized. In the following explanation of an

Unabhängig davon, ob die adressierte Speicher- 35 spiel gewählten Programmfolge zur Verwirklichung einheit in Betrieb bleibt oder nicht, werden weiterhin des erfindungsgemäßen Verfahrens sei als Ausgangs-Speicherfehler durch die »redende« Speichereinheit in punkt angenommen, daß die Bauteilschaltungen einen der in Betrieb befindlichen Konfiguration bekannter Fehler bei Empfang der Antwort -on einer adres-Anlagen verursacht. Dpdurch wird jedesmal eine sierten Speichereinheit angezeigt haben. Jeder Schritt Programmunterbrechung bewirkt, die häufig, wie 40 der als Beispiel gewählten Folge ist getrennt auf der oben erläutert, eine automatische Sammelleitungs- linken Seite durch eine dreiziffrige Zahl identifiziert, umschaltung umfaßt, welche wiederum von Natur beispielsweise 003. Rechts von dieser Zahl ist eine aus den Programmablauf beeinflussen kann. Außer- kurze Erläuterung des Verfahrensschrittes angegeben, dem wird nach jedem Fehler das vollständige Dia- Rechts von der Erläuterung fine* :t sich die Kurzgnoseprogramm angefordert, das jedesmal bis zu 45 bezeichnung des Befehls, die aus dem symbolischen mehreren Minuten für seine Durchführung benötigt. Operationscode besteht, beispielsweise »YZ« für den Während dieser Zeitspanne geht die Speicherver- Schritt 003. Nach einem kurzen Zwischenraum folgt doppelung verloren, so daß die Zuverlässigkeit der rechts von dem Operationscode ein kombiniertes Feld Anlage schwerwiegend gefährdet ist. Schließlich muß für Datenadressen und wahlfreie, zusätzliche Befehlsdie »redende« Speichereinheit unter Mitwirkung des 50 möglichkeiten (options), mit dessen Hilfe zusätzliche Bedienungspersonals außer Betrieb genommen werden, Informationen bezüglich der durchzuführenden Opeda die Wartungsprogramme nicht in der Lage sind, ration angegeben sind. Zum Zweck einer klareren die »redende« Speichereinheit zu isolieren. Darüber Darstellung ist die folgende Erläuterung in der Tabelle hinaus sind die Diagnoseergebnisse unzuverlässig. angegeben.Regardless of whether the addressed memory game is selected for implementation unit remains in operation or not, the method according to the invention will continue to be an output memory error assumed by the "talking" memory unit in point that the component circuits have a the configuration in operation, known errors when receiving the response -on an address system caused. Dpby will have displayed a saved storage unit each time. Every step Program interruption causes frequent, as 40 of the sequence chosen as an example is separated on the explained above, an automatic manifold left-hand side identified by a three-digit number, switching includes, which in turn by nature, for example 003. To the right of this number is a can influence the program sequence. Extra brief explanation of the process step given, after each error, the complete slide is shown right from the explanation fine *: t the short gnosis program Requested each time up to 45 designation of the command, from the symbolic takes several minutes to complete. Operation code exists, for example "YZ" for the During this period of time, the memory processing goes to Step 003. After a short interval, this follows duplication is lost, so the reliability of the right of the opcode is a combined field Plant is seriously endangered. Finally, for data addresses and optional additional commands, the "Talking" storage unit with the help of the 50 possibilities, with the help of which additional Operators are taken out of service, information about the Opeda to be carried out the maintenance programs are unable to ration are specified. For the sake of a clearer one isolate the "talking" storage unit. About this representation is the following explanation in the table in addition, the diagnostic results are unreliable. specified.

In F i g. 4 und 5 ist ein Flußdiagramm für das Ver- 55 Zur Vereinfachung der Beschreibung ist bisher anfahren nach der Erfindung dargestellt, mit dessen genommen worden, daß das Verfahren zur Fest-Hilfe eine »redende« Speichereinheit bei dem Aus- stellung, ob eine redende Speichereinheit eine fehlerführungsbeispiel festgestellt und isoliert werden kann. hafte Antwort beigetragen hat, durch einen vom Ver-Die Verfahrensschritte können durch eine Folge von arbeiter bei der Verarbeitung sinnvoller Daten festgespeicherten Programmbefehlen verwirklicht werden, 60 gestellten Speicherfehler eingeleitet Worden ist. Das denen in der nachfolgenden Erläuterung Bezugszifien Verfahren kann jedoch auch im Verlauf systematischer zugeordnet werden, so daß die einzelnen Schritte in Speicherprüfungen eingeleitet werden, die entweder Beziehung mit dem Flußdiagramm nach F i g. 4 und 5 auf Grund von Fehlern, die keine Speicherfehler sind, gebracht werden können. Für jeden numerierten oder ais vorbeugende Wartung durchgeführt werden. Schritt soll nachfolgend außerdem ein symbolischer 65 Das hier beschrebene Verfahren zur identifizierung Operationscode angegeben werben, der tatsächlich der ungefragt antwortenden Speichereiniidt kann bei einem Ausführungsbeispiel der Erfindung benutzt zweckmäßig als erster Teil solcher Speicherprüfungen wird. Es sei angenommen, daß die Befehle, die die ausgeführt werden.In Fig. 4 and 5 is a flow chart for the process. 55 To simplify the description, it has been started so far illustrated according to the invention, with the fact that the method has been taken to help solid a "talking" memory unit when it is displayed whether a talking memory unit is an error management example can be determined and isolated. Contributed answer by one of the Ver-Die Method steps can be implemented by a sequence of program commands stored permanently in the processing of meaningful data, 60 memory errors have been initiated. The However, those in the following explanation of reference procedures can also be more systematic in the course allocated so that each step in memory tests is initiated that either Relationship with the flow chart of FIG. 4 and 5 due to errors that are not memory errors, can be brought. For each numbered or ais preventive maintenance can be performed. In the following step, a symbolic identification process should also be used Advertise operation code which can actually be used by the unsolicited answering memory unit in one embodiment of the invention it is useful to use such memory tests as the first part will. It is assumed that the instructions that are executed.

11 ^V 1211 ^V 12

Tabelle Feststellen Parilälsfchlcr auf Aiitworlesammelleilung.Table determining parallelsfchlcr on aiitworlesammelleilung.

Gewinnen tier Nummer tier adressierten Speichereinheil durch Abirage der Obersi-i/unustabelie mit vorher benutzter Adresse. Hingabe der Nummer in Y-RegisterObtain tier number tier addressed storage unit by abirage the Obersi-i / unustabelie with previously used address. Surrender of the number in the Y register

Ideiitili/ieren der Sammelleitung ''er adressierten Speichereinheil durch lesen des niedrigslslclligen Hits der l-inheilennummer.Ideiitili / ieren the manifold '' he addressed Memory unit by reading the lowest hit of the first item number.

Hinstellen GIIS-Fhpllop, um aktiven Verarbeiter zu veranlassen mit identifizierter Sammelleitung /u arbeiten.Put GIIS-Fhpllop to active processors to arrange to work with identified manifold / u.

Kürzen der Finheitemnimmer (Teilen durch 2) zur Gewinnung der Mitgliedsinimmer. Eingabe der Mitgliedsnummer in G-Register.Shorten the Finheitemnimmer (divide by 2) to Attracting the member Enter the membership number in G register.

Verwendung der Mitgliedsniiniiiier zur Gewinnung uer Namen-Bits der adressierten Speichereinheit aus der Tabelle »B2NAMF.« und Eingabe in J-Registei.Use of membership fees for extraction u of the name bits of the addressed memory unit from the table "B2NAMF." and entry in the J register.

Eingabe eines »1«-Bils in diejenige Position des Z-Registers, welche durch die Milglicdsnuinmer im G-Register bestimmt ist. (Das Wort im Z-Register ist das erwartete ID-Wort).Entry of a »1« -bile in that position of the Z register, which is determined by the Milglicdsnuinmer in the G-Register. (The word in the Z register is that expected ID word).

Verwendung der Spcichernamen-Bits für die adressierte Speichereinheit und der relativen Adresse IDADDR de. ID-Wortes, Lesen des ID-Wortes, Exklusiv-ODER-Verknüpfi.ng dieses ID-Wortes mit dem erwarteten ID-Wort im Z-Register und Eingabe des Ergebnisses «Π «Ins X-RegUtpr. Das X-Register enthält nur »O«-Bits, wenn das erhaltene ID-Wort dem erwarteten Wort entspricht. Im anderen Fall enthält das X-Register das Muster redeverdächtiger Speichereinheiten.Use of the memory name bits for the addressed memory unit and the relative address IDADDR de. ID word, reading the ID word, exclusive-OR combination of this ID word with the expected ID word in the Z register and entering the result «Π« into the X-RegUtpr. The X register only contains "O" bits if the ID word received corresponds to the expected word. In the other case, the X register contains the pattern of suspect memory units.

Wenn das ID-Wori richtig ist, ist keine redende Speichereinheit vorhanden, und es erfolgt ein Sprung auf den Befehl 043. If the ID word is correct, there is no speaking memory unit and a jump to instruction 043 takes place.

Wenn das ID-Wort fehlerhaft ist, wird unter Verwendung der Namen-Bits und der Adresse entsprechend 010 neu adressiert, um festzustellen, ob das ID-Wort auf Grund irgendeines vorübergehenden Zustandes fehlerhaft war.If the ID word is incorrect, it is re-addressed using the name bits and address accordingly 010 to determine whether the ID word was incorrect due to any temporary condition.

Wenn das Wort jetzt richtig ist, handelt es sich um einen vorübergehenden Fehler.If the word is correct now, it is a temporary mistake.

Wenn die fehlerhafte Speichereinheit an die steuernde Sammelleitung angeschlossen war, UND-Verknüpfung des Wortes im X-Register mit Wort/'-l. Dadurch wird das niedrigstellige Bit gelöscht, so daß nur Nichtbasis-Speichereinheiten als redeverdächtig angesehen werden.If the faulty storage unit was connected to the controlling bus, AND operation of the word in the X register with word / '- l. This clears the low-order bit, see above that only non-basic storage units are considered suspect.

Eingabe in das F-Register der Position der am weitesten rechts stehenden »1« im X-Register. Dies ist die Mitgliedsnummer der ersten redeverdächtigen Speichereinheit. Wenn X=O Übergang zum Fehler-Ausgang, da die steuernde Speichereinheit die einzige redeverdächtige Speichereinheit war.Entry in the F-register of the position of the furthest »1« on the right in the X register. This is the membership number of the first suspect Storage unit. If X = O transition to the error output because the controlling memory unit was the only suspect storage device.

Eingabe der Samir>elleitungsnummer in X-Register.Enter the Samir line number in the X register.

Multiplizieren der Mitghedsnummer der redeverdächtigen Speichereinheit mit 2 und Addieren der augenblicklichen Sammelleitungsnummer zur Gewinnung der ursprünglichen Einheitennummer der redeverdächtigen Speichereinheit.Multiply the Mitgheds number of the suspect Memory unit with 2 and adding the current bus number for extraction the original unit number of the suspect storage unit.

Einstellen des PORT-Flipflops der redeverdächtigen Speichereinheit.Setting the PORT flip-flop of the suspect Storage unit.

PCPDV YG MJN WZPCPDV YG MJN WZ

TXZTXZ

TXZTXZ

MlMl

Z, GIISZ, GIIS

M2OHRIM2OHRI

B2NAME, CiB2NAME, Ci

I, HGLI, HGL

IDADDR, J, EZIDADDR, J, EZ

BABB30BABB30

IDADDR, J, EZIDADDR, J, EZ

BABB30BABB30

Wenn B8GHS gleich CSB, U ND-Verknüpfung (X, -1, X) If B8GHS equals CSB, U ND link (X, -1, X)

DRMODRMO

MOVE FXMOVE FX

STCPDSTCPD

BABB30BABB30

B8GHS, X M2OHL, OXB8GHS, X M2OHL, OX

Einstellen PORT, XSet PORT, X

Ii.>Ii.>

1313th

Tabelle (Fortsetzung)Table (continued)

1 -1 -

022022 Kürzen (Division durch 2) der Einheitennummer
der adressierten Speichereinheit (im Y-Register) zur
Gewinnung der Mitgliedsnummer der adressierten
Speichereinheit und Eingabe in G-Register.Shorten (divide by 2) the unit number
of the addressed memory unit (in the Y register) for
Obtaining the membership number of the addressed
Storage unit and entry in G register. YGYG M2OHR1M2OHR1 023023 Verwendung der Mitgliedsnummer zur Gewinnung
der Namen-Bits der adressierten Speichereinheit
in der Tabelle »B2NAME« und Eingabe in J-Re-
gister.Use of the membership number for extraction
the name bits of the addressed memory unit
in the table "B2NAME" and input in J-Re-
register. MJNMJN B2NAME, GB2NAME, G »24»24 Erneute Prüfung des ID-Wortes.Check the ID word again. SKSK IDADDR, J, EZIDADDR, J, EZ 025025 Wenn das ID-Wort richtig ist (nur »O«-Werte im
K-Register). Übergang auf BABBlO.If the ID word is correct (only "O" values in
K register). Transition to BABBlO. TKZTKZ BABBlOBABBlO 027027 Wenn das !D-Wort fehlerhaft ist. Wiederholen der
Prüfung.If the! D word is incorrect. Repeat the
Test. SKSK IDADDR, J, EZIDADDR, J, EZ 030030 Wenn das ID-Wort bei dei Wiederholung der
Prüfung nicht richtig ist, Sprung auf BABB20.If the ID word is repeated when the
Check is not correct, jump to BABB20. ^TKU ^T KU BABB20BABB20

Durchführen des Befehls 031 bis 041, wenn die Einstellung des PORT-Flipflops der redeverdächtigen Speichel :inheit bewirkt, daß die adressierte Speichereinheit das richtige ID-Wort abgibt.Execute the command 031 to 041 if the setting of the PORT flip-flop of the suspect saliva : unit causes the addressed memory unit to deliver the correct ID word.

BABBlOBABBlO 031031 032032 033033 034034 BABB20BABB20 042042 BABB30BABB30 043043

Eingabe der augenblicklichen Samnielleitungsnummer in das Z-Register.Enter the current trunk line number into the Z register.

Einstellen eines »1«-Bit im G-Rcgister in der durch das F-Register angegebenen Position (d. h. der durch die Mitgliedsnummer der redeverdächtigen Speichereinheit angegebenen Position).Setting a "1" bit in the G register in the position indicated by the F register (i.e. the position indicated by the member number of the suspect storage device).

ODER-Verknüpfung des Inhalts des Speicherzustandswortes »STMAP« für die durch das Z-Register angegebene Sammelleitung mit dem Wort im G-Register und Eingabe des Ergebnisses in »STMAP«, d. h., »STMAP« wird auf den neuesten Stand gebracht, um die redende Speichereinheit als wartungsbesetzt aufzuzeichnen.OR operation of the content of the memory status word »STMAP« for the through the Z register specified busbar with the word in the G register and input of the result in »STMAP«, d. that is, "STMAP" is updated to save the talking storage unit as to record maintenance-busy.

Anforderung des Diagnoseprogramm-Ausgangs ζ··γ Anforderung der Folge »Erfolgsausgang«.Request of the diagnostic program output ζ ·· γ Request for the sequence "Success outcome".

Rückstellen des PORT-Flipflops der redevcdächtigen Speienereinheit.Resetting the PORT flip-flop of the suspect Spreader unit.

Ausgang zur Anforderungsfolge »Fehlerausgang«. T* 0, JOutput to the request sequence »Error output«. T * 0, J.

MOVEMOVE

WGFlat share

B8GHS. ZB8GHS. Z

1, HFL1, HFL

CR(STMAP, Z), G, (STM AP, Z)CR (STMAP, Z), G, (STM AP, Z)

LODREQ3 T*2, JLODREQ3 T * 2, J.

STCPDSTCPD

Rückstellen PORT, XReset PORT, X

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims (1)

Patentansprüche:Patent claims: 1. Verfahren zur Überprüfung einer Datenvcrarbeitungsanlage mit einem zentralen Verarbeiter und einer Vielzahl von Speichereinheiten, die über eine gemeinsame Sammelleitung adressierbar sind, um festzustellen, ob eine adressierte oder eine nicht adressierte Speichereinheit «:ine fehler- xo hafte Antwort auf einen von dem Verarbeiter über die gemeinsame Sammelleitung gelieferten Speicherlesebefehl gibt, dadurch gekennzeichnet, daß der zentrale Verarbeiter (200-1, 200-2) über die gemeinsame Sammelleitung (2, 4; S, 7) einen Lesebefehl (010 in F i g. 4) zur Gewinnung eines vorbestimmten, an einer vorbestimmten Speichersteile der adressierten Speichereinheit (300-0, 300-2, 3OO-/1; 300-1, 300-3, 300-«i) gespeicherten Bit-Musters überträgt, das der adressierten Speichereinheit individuell zugeordnet ist, daß im Verarbeiter ein der adressierten Speichereinheit besonders zugeordnetes Bit-Muster mit dem durch den Verarbeiter über die Sammelleitung gewonnenen Bit-Muster zur Ableitungeines Fehlermusters verglichen wird (014 in F i g. 4), und daß das Fehlermuster geprüft wird (020 in F i g. 4), um festzustellen, ob es Bits enthält, die zu anderen SpeichereiiLieiten besonders zugeordneten Identifizierungs-Bitmus';rn gehören, und um die andere, durch das Bit muster angegebene Speichereinheit von der gemeinsamer· Sammelleitung abzutrennen. 1. Method for checking a data processing system with a central processor and a large number of storage units which can be addressed via a common bus in order to determine whether an addressed or a non-addressed storage unit is an erroneous response to one of the processor the common bus is delivered memory read command, characterized in that the central processor (200-1, 200-2) via the common bus (2, 4; S, 7) a read command (010 in FIG. 4) to obtain a transmits a predetermined bit pattern stored in a predetermined memory part of the addressed memory unit (300-0, 300-2, 3OO- / 1; 300-1, 300-3, 300- «i), which is individually assigned to the addressed memory unit, that in the processor a bit pattern specially assigned to the addressed memory unit with the bit pattern obtained by the processor via the bus for deriving an error usters is compared (014 in FIG. 4), and that the error pattern is checked (020 in FIG. 4) to determine whether it contains bits belonging to the identification bit pattern specially assigned to other storage lines and the other, by the bit pattern to separate the specified storage unit from the common bus line.