DE20313893U1 - Analog/digital (A/D) converter for integrated electronic circuit on semiconductor chip converts analog input signal to proportional digital output signal, using reference frequency, several resistors, capacitor - Google Patents

Abstract

The A/D converter uses several resistors, reference frequency, capacitor, and input and output buffer for converting analog voltage into a pulse signal, whose pulse length is proportional to input voltage.The pulse signal is measured time-wise by using delay line, consisting of delay elements and memory elements. The reference voltage is linked to pulse signal by XOR gate so that a pulse signal with two subsequent pulses of different length (P1,2) is generated. The pulses are measured-out time-wise by the delay line.

Description

Analog/Digital-Wandler (A/D-Wandler) sind seit vielen Jahren bekannt und in vielen elektronischen Geräten im Einsatz. Sie wandeln ein analoges Eingangssignal in einen zu diesem Eingangswert proportionalen digitalen Ausgangswert um. Wichtige Kennzahlen sind hier die Auflösung, in der Regel durch die Zahl der Ausgangsbits beschrieben, und die Geschwindigkeit des Wandlers. Diese wird in der Regel in Samples/Sekunde angegeben.Analog / digital converter (A / D converter) have been known for many years and are used in many electronic devices. They convert an analog input signal into one that is proportional to this input value digital output value. Important key figures here are the resolution, in usually described by the number of output bits and the speed of the converter. This is usually given in samples / second.

Ein weiteres sehr wichtiges Kriterium für den praktischen Einsatz ist die Möglichkeit der kostengünstigen Implementation in einer integrierten Schaltung. Auf einem solchen Chip sind analoge Schaltungen hoher Genauigkeit jedoch nur schwierig und mit zusätzlichem Kostenaufwand realisierbar. Ferner ist im Gegensatz zu rein digitalen Schaltungen eine quasi automatische Verkleinerung der Schaltung mit jeder Chip-Generation nicht möglich. Aus diesem Grund haben in den letzten Jahren A/D-Wandler nach dem Delta-Sigma-Prinzip weite Verbreitung gefunden. Diese benutzen in der Regel nur einen 1-Bit A/D-Wandler und erreichen durch Überabtastung des Eingangssignals und anschließende digitale Filterung eine hohe Auflösung. Dadurch kann der analoge Schaltungsteil klein gehalten werden; ferner wirken sich bestimmte Unzulänglichkeiten der analogen Schaltung nicht auf die Qualität des Wandlers aus.Another very important criterion for the practical Use is the possibility the inexpensive Implementation in an integrated circuit. On one However, high accuracy analog circuits are difficult on chip and with additional Realizable costs. Furthermore, in contrast to purely digital Circuits a quasi-automatic downsizing of the circuit not possible with every chip generation. Because of this, have A / D converter in recent years widely used according to the delta-sigma principle. Use this usually only a 1-bit A / D converter and achieve by oversampling of the input signal and subsequent digital filtering high resolution. As a result, the analog circuit part can be kept small; further affect certain shortcomings the analog circuit does not depend on the quality of the converter.

Nachteil der Delta-Sigma-Wandler ist die notwendige Überabtastung. Das heißt, dass die Datenrate in Samples/s deutlich unter der Abtastrate des Wandlers liegt. Dadurch sind schnelle A/D-Wandler mit Datenraten von über ca. 10 Msamples/s nicht mit dem Delta-Sigma-Prinzip zu realisieren. Hier werden bislang aufwendige Flashwandler eingesetzt, die den Nachteil haben, in Abhängigkeit von der Bit-Auflösung exponentiell steigenden Schaltungsaufwand zu erfordern.Disadvantage of the delta-sigma converter is the necessary oversampling. This means, that the data rate in samples / s is clearly below the sampling rate of the Converter. This makes fast A / D converters with data rates from above approx. 10 Msamples / s cannot be realized with the delta-sigma principle. So far, elaborate flash converters have been used here To have a disadvantage depending on the bit resolution to require exponentially increasing circuitry.

Der vorliegenden Erfindung hat die Aufgabe einen schnellen A/D-Wandler mit geringem Aufwand und einfacher Chip-Integration zu realisieren.The present invention has the Task a fast A / D converter with little effort and easier Realize chip integration.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, dass mit Hilfe einer Referenzfrequenz die analoge Eingangsspannung in ein Pulssignal umgewandelt wird, dessen Impulslänge proportional zur analogen Eingangsspannung ist (siehe 1). Dieses Pulssignal wird mit Hilfe einer Delayline (3) zeitlich ausgemessen.This object is achieved in that the analog input voltage is converted into a pulse signal with a reference frequency, the pulse length of which is proportional to the analog input voltage (see 1 ). This pulse signal is transmitted using a delay line ( 3 ) timed.

Ein zusätzlicher Vorteil der Schaltung ergibt sich aus 1. Hier ist die rein digitale Realisation auf einem Chip bei minimaler externer Außenbeschaltung gezeigt. Bereits hinter den Eingangsbuffern sind nur noch digitale Signale vorhanden (s.a. 2). Das Ausmessen der Länge der Impulse kann durch eine Schaltung entsprechend 3 erfolgen. Hier entsteht in Abhängigkeit des Länge des Eingangsimpulses ein 1/0-Übergang (Edge) auf der Verzögerungsleitung aus Buffern. Dieser wird bei der negativen Eingangsflanke, was dem Ende des Impulses entspricht, in eine Reihe aus Flip-Flops übertragen. Durch einen Dekoder, der den 1/0-Übergang detektiert, wird das Signal in ein Binärsignal umgewandelt. Dieses entspricht dem Ausgangswert des A/D-Wandlers. Dieser Wert ist sowohl von der gewählten Referenzfrequenz als auch vom absoluten Delay der Delayline abhängig. Das Delay der Delayline ist dabei von den Faktoren Versorgungsspannung, Temperatur und Fertigungstoleranz bei der Produktion abhängig. Bei heutiger Chip-Technologie sind Messauflösungen der Delayline von etwa 50ps-200ps problemlos zu realisieren.An additional advantage of the circuit results from 1 , Here the purely digital implementation on a chip with minimal external wiring is shown. Only digital signals are already present behind the input buffers (see also 2 ). The measurement of the length of the pulses can be done accordingly by a circuit 3 respectively. Depending on the length of the input pulse, a 1/0 transition (edge) occurs on the delay line from buffers. At the negative input edge, which corresponds to the end of the pulse, this is transferred into a row of flip-flops. The signal is converted into a binary signal by a decoder, which detects the 1/0 transition. This corresponds to the output value of the A / D converter. This value depends on both the selected reference frequency and the absolute delay of the delay line. The delay of the delay line depends on the factors supply voltage, temperature and manufacturing tolerance during production. With today's chip technology, measurement resolutions of the delay line of around 50ps-200ps can be easily achieved.

Entsprechend Anspruch 2 kann man diese Anordnung weiter verbessern in dem durch ein XOR-Gatter die Referenzfrequenz mit dem Pulssignal verknüpft wird und dadurch ein Pulssignal mit zwei hintereinanderliegenden Pulsen unterschiedlicher Länge (P1, P2) entsteht.According to claim 2 one can this arrangement further improve the by an XOR gate Reference frequency is linked to the pulse signal and thereby a pulse signal with two successive pulses of different lengths (P1, P2) arises.

Diese Impulse haben maximal die halbe Länge gegenüber dem Impulssignal, das sich aus der Schaltungsanordnung nach Anspruch 1 ergibt. Dadurch wird zum Ausmessen der Impulse auch nur eine Delayline mit der halben Länge benötigt, was auch die Zahl der benötigten Flip-Flops halbiert.These impulses have a maximum of half Length versus Pulse signal resulting from the circuit arrangement according to claim 1 results. This means that only one delay line is used to measure the pulses with half the length needed which is also the number of needed Halved flip-flops.

Entsprechend Anspruch 3 ist es vorteilhaft aus den gemessenen Impulslängen P1 und P2 einen Quotienten folgender Form zu bilden: D = K ( (P1 - P2) / (P1 + P2) ) According to claim 3, it is advantageous to form a quotient of the following form from the measured pulse lengths P1 and P2: D = K ((P1 - P2) / (P1 + P2))

Dadurch entstehen folgende Vorteile:This has the following advantages:

• a) Bei P1 = P2 entsteht immer der Ausgangswert Null. a) With P1 = P2, the initial value is always zero.
• b) P1+P2 sind unabhängig von dem analogen Eingangssignal konstant und entsprechen dem ausgemessene Wert der Referenzfrequenz. Hier gehen also die Referenzfrequenz und die Delaywerte der Delayline ein. b) P1 + P2 are independent constant from the analog input signal and correspond to the measured one Value of the reference frequency. So here go the reference frequency and the delay values of the delay line.
• c) Der Faktor K sollte so gewählt werden, dass eine Änderung des Wertes von P1 oder P2 um eins auch zu einer entsprechenden Änderung des Ausgangswertes D führt.c) The factor K should be chosen so that a change the value of P1 or P2 by one also for a corresponding change of the initial value D leads.

Entsprechend Anspruch 4 ist es vorteilhaft, dass der oder die Eingangsbuffer hinter der analogen Außenbeschaltung durch eine getrennte spezielle Spannungsversorgung vom Rest der Schaltung entkoppelt werden. Dadurch verfälschen Störspannungen auf der Versorgungsleitung der integrierten Schaltung nicht den gemessenen Analogwert. Dieser Störeffekt tritt insbesondere durch eine Modulation der Eingangsschwellspannung der Eingangsbuffer durch die Versorgungsspannung auf. Diese Störung kann auch vermieden werden, wenn anstatt einfacher Eingangsbuffer Komperatoren an den Eingängen verwendet werden und diese Komparatoren mit einer entstörten Vergleichsspannung am zweiten Komparatoreingang versorgt werden.According to claim 4, it is advantageous that the input buffer (s) behind the analog external circuit by a separate special power supply from the rest of the Circuit be decoupled. This falsifies interference voltages on the supply line the integrated circuit does not measure the measured analog value. This disruptive effect occurs in particular by modulating the input threshold voltage the input buffer due to the supply voltage. This disorder can can also be avoided if, instead of simple input buffers, comparators at the entrances are used and these comparators with a suppressed reference voltage be supplied at the second comparator input.

Claims (4)

Analog/Digital-Wandler dadurch gekennzeichnet, dass mit Hilfe einer Referenzfrequenz, mindestens zweier Widerstände, eines Kondensators und von einem Eingangs- und einem Ausgangsbuffer die analoge Eingangsspannung in ein Pulssignal umgewandelt wird, dessen Impulslänge proportional zur analogen Eingangsspannung ist. Dieses Pulsignal wird mit Hilfe einer Delayline bestehend aus Verzögerungselementen und Speicherelementen zeitlich ausgemessen.Analog / digital converter characterized in that with the aid of a reference frequency, at least two resistors, a capacitor and an input and an output buffer, the analog input voltage is converted into a pulse signal, the pulse length of which is proportional to the analog input voltage. This pulse signal is measured over time using a delay line consisting of delay elements and memory elements. Analog/Digital-Wandler nach Anspruch 1 dadurch gekennzeichnet, dass durch ein XOR-Gatter die Referenzfrequenz mit dem Pulssignal verknüpft wird und dadurch ein Pulssignal mit zwei hintereinanderliegenden Pulsen unterschiedlicher Länge (P1, P2) entsteht. Diese Pulse werden mit Hilfe einer Delayline bestehend aus Verzögerungselementen und Speicherelementen zeitlich ausgemessen.Analog / digital converter according to claim 1, characterized in that the reference frequency is linked to the pulse signal by an XOR gate and thereby a pulse signal with two successive pulses of different lengths (P1, P2) arises. These pulses are generated using a delay line consisting of delay elements and memory elements measured over time. Analog/Digital-Wandler nach Anspruch 2 dadurch gekennzeichnet, dass sowohl die Längen-Differenz (P1-P2) als auch die Längen-Summe (P1+P2) der zwei hintereinanderliegenden Pulse durch ein Rechenwerk bestimmt wird. Der Quotient (P1-P2) / (P1+P2) multipliziert mit einem Skalenfaktor K ergibt den digitalen Ausgangswert, welcher durch diese Berechnung unabhängig vom Wert der Referenzfrequenz wird.Analog / digital converter according to claim 2, characterized in that both the length difference (P1-P2) as well as the sum of lengths (P1 + P2) of the two successive pulses by an arithmetic unit is determined. The quotient (P1-P2) / (P1 + P2) multiplied by one Scale factor K gives the digital output value, which by this calculation regardless of Value of the reference frequency. Analog/Digital-Wandler nach Anspruch 1 dadurch gekennzeichnet, dass der oder die Eingangsbuffer hinter der analogen Außenbeschaltung durch eine getrennte spezielle Spannungsversorgung vom Rest der Schaltung entkoppelt werden.Analog / digital converter according to claim 1, characterized in that the input buffer (s) behind the analog external circuit by a separate special power supply from the rest of the Circuit be decoupled.