DE2030841A1 - Monostable multivibrator preferably for the detection of binary signal changes - Google Patents

Monostable multivibrator preferably for the detection of binary signal changes

Info

Publication number
DE2030841A1
DE2030841A1 DE19702030841 DE2030841A DE2030841A1 DE 2030841 A1 DE2030841 A1 DE 2030841A1 DE 19702030841 DE19702030841 DE 19702030841 DE 2030841 A DE2030841 A DE 2030841A DE 2030841 A1 DE2030841 A1 DE 2030841A1
Authority
DE
Germany
Prior art keywords
memory
input
output
gate
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702030841
Other languages
German (de)
Inventor
Dipl Ing χ 1136 Berlin H04b 3 46 Wiechert. Klaus
Original Assignee
Institut fur Elektro Anlagen, χ 1136 Berlin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institut fur Elektro Anlagen, χ 1136 Berlin filed Critical Institut fur Elektro Anlagen, χ 1136 Berlin
Publication of DE2030841A1 publication Critical patent/DE2030841A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/284—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator monostable

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)

Description

Mono stabile Kippschaltung vorzugsweise für die Erkennung von Binärsignaländerungen Die Erfindung betrifft eine monostabile Kippschaltung vorzugsweise für die Erkennung von Binärsignaländerungen, die auf jede Änderung von binären Signalen einen definierten Äusg gsimpuls abgibt. Mono stable multivibrator preferably for the detection of binary signal changes The invention relates to a monostable multivibrator, preferably for detection of binary signal changes that define a change in binary signals Emits output pulse.

Bekannt sind monostabilen Kippschaltungen, die sowohl ausschließlich aus diskreten als auch aus der Kombination von diskreten und integrierten Schaltkreis z.B. in Dünnschicht-Hybrid-Technik, aufgebaut sind.Monostable multivibrators are known that both exclusively from discrete as well as from the combination of discrete and integrated circuit e.g. in thin-film hybrid technology.

Diese geben entweder bei OL- oder bei LO-Eingangssignaländerung einen Ausgangsimpuls, entsprechend der eingestellten Verzögerungszeit, die durch Widerstände und Kondensatoren bestimmt wird, ab. Weiterhin sind monostabile Kippschaltungen in monolithischer Technik bekannt, die differenzierende Eingänge und integrierte Kondensatoren aufweisen.These give either an OL or LO input signal change Output pulse, according to the set delay time, which is caused by resistors and capacitors is determined from. Furthermore, there are monostable multivibrators known in monolithic technology, the differentiating inputs and integrated Have capacitors.

Bei der Anwendung von bekannten monostabilen Kippschaltungen in diskreter, kombinierter und integrierter Technik treten Nachteile bezüglich der Empfindlichkeit gegenüber äußeren Störungen durch die differenzierenden Eingänge auf. Weiterhin sprechen die bekannten Schaltungen nur auf eine Richtung der Signaländerung an, so daß für die Registrierung jeder Änderung von binären Signalen zwei monostabile Kippstufen mit zusätzlichen Entkopplungsnetzwerken eingesetzt werden müssen. Zweck der Erfindung ist es, eine monostabile Kippachaltung zu schaffen, die in integrierter Technik rationell hergestellt werden kann und nicht empfindlich gegen Störimpulse ist.When using known monostable multivibrators in discrete, Combined and integrated technology have disadvantages in terms of sensitivity against external disturbances due to the differentiating inputs. Farther the known circuits only respond to one direction of the signal change, so that for the registration of every change of binary signals two monostable Flip-flops with additional decoupling networks must be used. purpose the invention is to be a monostable To create tilting posture, which can be produced efficiently using integrated technology and which is not sensitive against glitches.

Der Erfindung liegt die Aufgabe zugrunde eine monostabile Kippschaltung zu entwerfen, die definierte Ausgangssignale sowohl bei OL als auch bei LO-Signalwechsel erzeugt. Diese Schaltung soll nur statische Eingänge aufweisen, um nicht durch die differenzierende Wirkung der Eingänge störempfindlich zu sein.The invention is based on the object of a monostable multivibrator to design the defined output signals for both OL and LO signal changes generated. This circuit should only have static inputs so as not to go through the differentiating effect of the inputs to be sensitive to interference.

Weiterhin sollen zur notwendigen Zeitverzörgerung keine Kondensatoren verwendet werden, um diese Schaltung vorteilhaft in integrierter Technik realisieren zu können.Furthermore, no capacitors should be used for the necessary time delay can be used to implement this circuit advantageously in integrated technology to be able to.

Erfindungsgemäß wird das dadurch gelöst, daß das binäre Eingangssi al auf den Setzeingang und9 über einen e gator, auf den Rücksetzeingang eines ersten Speichers geführt ist. Der wahre Ausgang dieses ersten Speichers bildet den Setzeingang eines zweiten, dominierend löschenden Speichers und sein inverser Ausgang ist auf ein erstes ODER-Gatter geführt, dessen Ausgang den Rücksetzeingang ds zweiten Speichers bildete Der zweite Eingang des ersten ODER-Gatters ist mit dem Ausgang eines dritten, dominierend löschenden Speichers verbunden, dessen Setzeingang der über eine erste anzugverzögerte Schaltung geführte Ausgang des zweiten Speichers ist. Der Rücksetzeingang des dritten Speichers ist der am ersten ODER-Gatter angeschlossene inverse Ausgang der ersten Speichers, der außerdem noch den Setzeingang für einen vierten, dominierend löschenden Speicher bildet. Am wahren Ausgang des ersten Speichers sind noch ein zweites ODER-Gatter und der Rücksetzeingang eines fünften, dominierend löschenden Speichers angeschlossen, dessen Ausgang den zweiten Eingang des zweiten ODER-Gatters bildet. Der Ausgang dieses zweiten ODER-Gatters bildet den Rücksetzeingang des vierten Speichers, dessen Ausgang einmal über eine zweite anzugverzögerte Schaltung auf den Setzeingang des fünften Speichers geführt ist und zum andern auf einen Eingang eines dritten ODER-Gatters, dessen anderer Eingang an den Ausgang des zweiten Speichers angeschlossen ist. Der Ausgang des dritten ODER-Gatters bildet einen Ausgang der Kippschaltung. Weitere Ausgänge sind aus dem zweiten und vierten Speicher herausgeführt. Der erste Speicher kam entfallen, wenn Störungen aus dem Netz nicht zu e arten sind, die zu Fehlschaltungen führen können. Die beiden anzugsverzögerten Schaltungen sind durch eine einzige zu ersetzen, wenn diese vom Ausgang des dritten ODER-Gatters angesteuert wird und der Ausgang dieser anzugsverzbgerten Schaltung sowohl den Setzeingang des dritt als auch den des fünften Speichers steuert.According to the invention this is achieved in that the binary input si al to the set input and 9 via an e gator, to the reset input of a first Memory is led. The real output of this first memory forms the set input of a second, dominantly erasing memory and its inverse output is on a first OR gate, the output of which is the reset input of the second memory The second input of the first OR gate is connected to the output of a third, dominant erasing memory connected, the set input of which is via a first Switch-on delayed circuit is the output of the second memory. The reset input of the third memory is the inverse output connected to the first OR gate the first memory, which also has the setting input for a fourth, dominates erasing memory forms. At the true exit of the first store there are still a second OR gate and the reset input of one fifth, dominant connected to delete memory, the output of which is the second input of the second OR gate forms. The output of this second OR gate forms the reset input of the fourth memory, the output of which is once via a second switch-on delayed circuit is led to the set input of the fifth memory and on the other hand to an input a third OR gate, the other input of which is connected to the output of the second memory connected. The output of the third OR gate forms an output of the Toggle switch. Further outputs are brought out from the second and fourth memory. The first storage tank was omitted if there were no disturbances from the network, which can lead to incorrect switching. The two switch-on delayed circuits are to be replaced by a single one if this is from the output of the third OR gate is controlled and the output of this switch-on delayed circuit as well as the set input the third and the fifth memory controls.

Die Erfindung hat den Vorteil, daß monostabile Kippschaltungen in integrierter Technik hergestellt werden kö die keine Kondensatoren enthalten und hohe Toleranzen der integrierten Bauelemente zulassen. Dadurch sind ökonomische Schaltung zu realisieren.The invention has the advantage that monostable multivibrators in integrated technology can be produced which do not contain capacitors and allow high tolerances of the integrated components. This makes them economical Realize circuit.

Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden.The invention is to be described in more detail below using an exemplary embodiment explained.

In den zugehöngen Zeichnungen zeigen Fig. 1: Monostabile Kippschaltung für Signaländerungserkennung Fig. 2: Zugehöriges Signal-Diagramm Nach Figur 1 wird das Binärsignal E dem Setzeingang und das über einen Negator 2 erzeugte invertierte Binärsignal E dem Rücksetzeingang des ersten Speichers 1 zugeführt. Der wahre Ausgang dieses ersten Speichers 1 steuert den Setzeingang eines dominierend löschenden zweiten Speichers 3. Vor den Rücksetzeingang dieses zweiten Speichers 3 ist ein erstes ODER-Gatter 4 geschaltet, dessen einer Eingang vom inversen Speicherausgang des ersten Speichers 1 und dessen zweiter Eingang vom Ausgang eines weiteren dominierend löschenden dritten Speichers 6 angesteurt wird. Der Rücksetzeingang dieses dritten Speichers 6 wird ebenfalls vom inversen Ausgang des ersten Speichers 1 gesteuert, während der Setzeingang mit dem Ausgang einer ersten anzugsverzögerten Schaltung 5 verbunden ist, deren Eingang vom Ausgang A1 des zweiten Speichers 3 gesteuert wird. Die anzugsverzögerte Schaltung 5 kann in bekannter Weise durch die Sperrverzögerung eines Transistors realisiert werden. Der Setzeingang eines vierten dominierend löschenden Speichers 7 wird vom inversen Speicherausgang des ersten Speichers 1 gesteuert. Vor den Rücksetzeingang dieses Speichers t ist ein zweites ODER-Gatter 8 mit zwei Eingängen geschaltet. Der eine Eingang ist mit dem wahren Ausgang des ersten Speichers 1 verbunden, der zweite Eingang wird vom Ausgang eines f ften dominierend löschenden Speichers 10 angesteuert. Der Rücksetzeingang dieses Speichers 10 ist mit dem wahren Ausgang des ersten Speichers 1 beschaltet während der Setzeingang mit dem Ausgang einer zweiten anzugsverzögerten Schaltung 9 verbunden ist. Der Eing g dieser anzugsverzögerten Schaltung wird vom Ausgang A2 des vierten Speichers 7 gesteuert. Die beiden Speicherausgänge A1 und A2 der Speicher 3 bzw. 7 sind mit den Eingängen eines dritten ODER-Gatters 11 verbunden, an dessen Ausgang die von Jedem Signalwechsel des Binärsignals E erzeugten Impulse abgenommen werden können. Für spezielle Anwendungen der beschriebenen Schaltung werden die Ausgänge A1 und A2 ebenfalls herausgeführt. In Fig. 2 sind die Signalverläufe dargestellt. Am Ausgang A2 des zweiten Speichers 3 treten immer Impulse auf, wenn ein OL-Signalwechsel des Eingan ssi als E erfolgt. Am Ausgang A2 des vierten Speichers 7 treten Impulse gleicher Polarität auf, wenn ein LO-Signalwechsel des Eingangssignals E erfolgt. Über das dritte ODER-Gatter 11 werden die einzelnen Impulse zum Ausgangssignal A zusammengefaßt.The accompanying drawings show FIG. 1: Monostable multivibrator for signal change detection Fig. 2: Associated signal diagram To FIG. 1, the binary signal E is the set input and that generated via an inverter 2 inverted binary signal E is supplied to the reset input of the first memory 1. The true output of this first memory 1 controls the set input of a dominant second memory 3. Before the reset input of this second memory 3, a first OR gate 4 is connected, one input of which is from the inverse memory output of the first memory 1 and its second input dominating the output of another deleting third memory 6 is controlled. The reset input of this third one Memory 6 is also controlled by the inverse output of the first memory 1, while the set input with the output of a first switch-on delayed circuit 5 is connected, the input of which is controlled by the output A1 of the second memory 3 will. The switch-on delayed circuit 5 can in a known manner by the blocking delay of a transistor. The set input of a fourth dominantly clearing one Memory 7 is controlled by the inverse memory output of the first memory 1. In front of the reset input of this memory t is a second OR gate 8 with two Inputs switched. One input is with the true output of the first memory 1 connected, the second input is from the output of a fth dominating erasing Memory 10 controlled. The reset input of this memory 10 is true The output of the first memory 1 is connected to the output during the set input a second delayed-on circuit 9 is connected. The input of this delayed pickup The circuit is controlled by the output A2 of the fourth memory 7. The two memory outputs A1 and A2 of memories 3 and 7 are connected to the inputs of a third OR gate 11 connected, at the output of which each signal change of the binary signal E generated pulses can be picked up. For special applications of the described Circuit, the outputs A1 and A2 are also brought out. In Fig. 2 are the signal curves are shown. The output A2 of the second memory 3 always occurs Pulses when an OL signal change of the input ssi as E occurs. At the exit A2 of the fourth memory 7, pulses of the same polarity occur when a LO signal change of the input signal E takes place. Via the third OR gate 11, the individual Pulses combined to output signal A.

Bei Verminderung der Störsicherheit kann auf den ersten Speicher 1 verzichtet werden, wobei für die Signale an den Speicherausgängen die Binärsignale E und ! treten.If the immunity to interference is reduced, the first memory 1 can be dispensed with, the binary signals for the signals at the memory outputs E and! step.

Der Einsatz einer einzigen anzugsverzögerten Schaltung ergibt sich, wen der Ausgang A des dritten ODER-Gatters 11 mit einer anzugsverzögerten Schaltung verbunden wird, deren Ausgang sowohl dem Setzeingang des dritten Speichers 6 als auch dem Setzeingang des fünften Speichers 10 zugeführt wird.The use of a single switch-on delayed circuit results in wen the output A of the third OR gate 11 with a switch-on delayed circuit is connected, the output of which both the set input of the third memory 6 as is also fed to the set input of the fifth memory 10.

Claims (2)

PatentansprücheClaims 1. Monostabile Kippschaltung, vorzugsweise für die Erkennung von Binärsignaländerungen, dadurch gekennzeichnet, daß das binäre Eingangssignal auf den Setzeingang und über einen Negator (2) auf den Rücksetzeingang eines ersten Speichers (1) geführt ist, der wahre Ausgang dieses ersten Speichers (1) den Setzeingang eines zweiten, dominierend löschenden Speichers (3) bildet und der inverse Ausgang auf einen Eingang eines ersten ODER-Gatters (4) geführt ist, dessen Ausgang den Rücksetzeingang des zweiten Speichers g3) bildete daß der zweite Eingang des ersten ODER-Gatters (4) mit dem Ausgang eines dritten, dominierend löschenden Speichers (6) verbunden ist, dessen Setzeingang der über eine erste anzugsverzögerte Schaltung (5) geführte Ausgang des zweiten Speicher (3) ist und der Rücksetzeingang des dritten Speichers (6) der am ersten ODER-Gatter (4) angeschlossene inverse Ausgang des ersten Speichers (1) ist, der außerdem noch den Setzeingang für einen vierten dominierend löschenden Speicher (7) darstellt, daß am wahren Ausgang des ersten Speichers (1) noch ein Eingang eines zweiten ODER-Gatters (8) und der RUcksetzeingang eines fünften, dominierend löschenden Speichers (10) angeschlossen sind, wobei der Ausgang des fünften Speichers (10) den zweiten Eingang des zweiten ODER-Gatters (8) bildet und der Ausgang die ses zweiten ODER-Gatters (8) den Rücksetzeingang des vierten Speichers (7) darstellt, dessen Ausgang einmal über eine zweite anzugsverzögerte Schaltung (9) auf den Setzeingang des fünften Speichers (10) geführt ist und zum anderen auf einen Eingang @ eines dritten ODER-Gatters (11) dessen anderer Eingang an den Ausgang des zweiten Speichers (3) angeschlossen ist, wobei der Ausgang des dritt ODER-Gatters einen Ausgang und die Ausgänge des zweiten Speichers (3) und des vierten Speichers (7) ei weitere Ausgänge der Schaltung darstellen.1. Monostable multivibrator, preferably for the detection of binary signal changes, characterized in that the binary input signal to the set input and over an inverter (2) is fed to the reset input of a first memory (1), the true output of this first memory (1) dominates the set input of a second one erasing memory (3) forms and the inverse output to an input of a first OR gate (4) is performed, the output of which is the reset input of the second Memory g3) formed the second input of the first OR gate (4) with the Output of a third, dominant erasing memory (6) is connected, the Set input of the output via a first switch-on delayed circuit (5) of the second memory (3) and the reset input of the third memory (6) the inverse output of the first memory (1) connected to the first OR gate (4) which is also the set input for a fourth dominant clearing Memory (7) represents that at the true output of the first memory (1) there is still a Input of a second OR gate (8) and the reset input of a fifth, dominant erasing memory (10) are connected, the output of the fifth memory (10) forms the second input of the second OR gate (8) and the output the ses second OR gate (8) represents the reset input of the fourth memory (7), its output once via a second switch-on delayed circuit (9) to the set input the fifth memory (10) out is and on the other hand on one Input @ of a third OR gate (11) whose other input to the output of the second memory (3) is connected, the output of the third OR gate an output and the outputs of the second memory (3) and the fourth memory (7) represent further outputs of the circuit. 2. Monostabile Kippschaltung, vorzugsweise für die Erkennung von Binärsignaländerungen, dadurch gekennzeichnet, daß das binäre Eingangssignal auf den Setzeingang und über einen Negator (2) auf den Rücksetzeingang eines erst Speichers (1) geführt ist, der wahre Ausgang dieses ersten Speichers (1) d Setzeingang eines zweiten, dominierend löschenden Speichers (3) bildet und der inverse Ausgang auf einen Eingang eines ersten ODER-Gatters (4) geführt ist, dessen Ausgang den Rücksetzeingang des zweiten Speichers (3) bildet, daß der zweite Eingang des ersten ODER-Gatters (4) mit dem Ausgang eines dritt dominierend löschenden Speichers (6) verbunden ist, und den Rücksetzeingang des dritten Speichers (6) der am ersten ODER-Gatter (4) angeschlossene inverse Ausgang des ersten Speichers (t) ist, der außerdem noch den Setzeingang für einen vierten dominierend löschenden Speicher (7) darstellt, daß am wahren Ausgang des ersten Speichers (1) noch ein Eingang eines zweiten ODER-Gatters (8) und der RUcksetzeingang eines fünften, dominierend löschenden Speichers (10) angeschlossen sind, wobei der Ausgang des fünften Speichers (10) den zweiten Eingang des zweiten ODER-Gattere (8) bildet und der Ausgang dieses zweiten ODER-Gatters (8) den Rücksetzeingang des vierten Speichers (7) darstellt, dessen Ausgang auf einen Eingang eines dritten ODER-Gatters (11) dessen anderer Eingang an den Ausgang des zweiten Speichers (3) angeschlossen ist, wobei der Ausgang des dritten ODER-Gatters einen Ausgang und die Aus° gänge des zweiten Speichers (3) und des vierten Speichers (7) zwei weitere Ausgänge der Schaltung darstellen und der Ausgang des dritten ODER-Gatters 611) den Eingang einer anzugsverzögerten Schaltung steuert dessen Ausgang sowohl den Setzeingang des dritten Speichers (6) als auch des fünften Speichers (10) ansteuert.2. Monostable multivibrator, preferably for the detection of binary signal changes, characterized in that the binary input signal to the set input and over an inverter (2) is led to the reset input of a first memory (1), the true output of this first memory (1) d set input of a second, dominant erasing memory (3) forms and the inverse output to an input of a first OR gate (4) is performed, the output of which is the reset input of the second Memory (3) forms that the second input of the first OR gate (4) with the Output of a third dominant erasing memory (6) is connected, and the Reset input of the third memory (6) connected to the first OR gate (4) is the inverse output of the first memory (t), which is also the set input for a fourth dominant erasing memory (7) represents that at the true output of the first memory (1) nor an input of a second OR gate (8) and the Reset input of a fifth, predominantly erasing memory (10) connected are, the output of the fifth memory (10) the second input of the second OR gate (8) forms and the output of this second OR gate (8) forms the reset input of fourth memory (7), the output of which is connected to an input a third OR gate (11) whose other input to the output of the second Memory (3) is connected, the output of the third OR gate a Output and the outputs of the second memory (3) and the fourth memory (7) represent two further outputs of the circuit and the output of the third OR gate 611) the input of a switch-on delayed circuit controls both its output controls the set input of the third memory (6) as well as the fifth memory (10).
DE19702030841 1969-07-02 1970-06-23 Monostable multivibrator preferably for the detection of binary signal changes Pending DE2030841A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD14092169 1969-07-02

Publications (1)

Publication Number Publication Date
DE2030841A1 true DE2030841A1 (en) 1971-01-28

Family

ID=5481404

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702030841 Pending DE2030841A1 (en) 1969-07-02 1970-06-23 Monostable multivibrator preferably for the detection of binary signal changes

Country Status (1)

Country Link
DE (1) DE2030841A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051387A (en) * 1976-07-01 1977-09-27 Motorola, Inc. High speed ecl one-shot multivibrator
EP0065998B1 (en) * 1981-05-29 1986-03-19 Matsushita Electric Industrial Co., Ltd. Pulse detection circuit
DE3531033A1 (en) * 1985-08-30 1987-03-12 Telefunken Electronic Gmbh Monostable trigger circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051387A (en) * 1976-07-01 1977-09-27 Motorola, Inc. High speed ecl one-shot multivibrator
EP0065998B1 (en) * 1981-05-29 1986-03-19 Matsushita Electric Industrial Co., Ltd. Pulse detection circuit
DE3531033A1 (en) * 1985-08-30 1987-03-12 Telefunken Electronic Gmbh Monostable trigger circuit

Similar Documents

Publication Publication Date Title
DE2930424C3 (en) Circuit for determining whether a voltage is high or low
DE68912617T2 (en) Voltage side MOS driver circuit.
DE1280924B (en) Bistable circuit
DE3200894A1 (en) "Arbitration Circuit"
EP0051075B1 (en) Colour television receiver comprising at least an integrated digital circuit for processing the composite colour signal
EP0101607A1 (en) Biphase decoder
DE1237177B (en) Asynchronous counter
DE1956485C3 (en) Circuit arrangement for a bistable multivibrator with field effect transistors
DE2822835B2 (en) Circuit arrangement for eliminating coincident pulses
DE2030841A1 (en) Monostable multivibrator preferably for the detection of binary signal changes
DE1762541B1 (en) Method and circuit arrangement for the selection or elimination of pulses from a pulse train with intervals of different lengths
DE2907231C2 (en) Monostable multivibrator
DE1221277B (en) Arrangement for demodulating two-phase digital signals
DE69118249T2 (en) Interlock circuit
DE3718001C2 (en)
DE2558100A1 (en) LINE CONTROL UNIT FOR TELEPHONE
EP0093899B1 (en) Circuit for matching test equipment with a test piece
DE1806905A1 (en) Pulse shaper circuit
DE1549464A1 (en) Digital adaptive storage element
DE19739245A1 (en) Digital circuit with a filter unit to suppress interference pulses
DE2824862A1 (en) MONOLITHICALLY INTEGRATED DIGITAL SEMICONDUCTOR CIRCUIT
DE19841203C1 (en) Digital logic circuit
DE1766177C3 (en) Circuit for two-sided amplitude limitation of electrical signals
DE940406C (en) Circuit arrangement for the pulsed application of a DC bias voltage by means of a bridge circuit to the grids of tubes which are to be controlled by a television signal mixture and operate in a push-pull circuit
DE1161582B (en) Circuit arrangement for reversing binary signals