DE202023001840U1 - Silicon carbide semiconductor layer structure - Google Patents
Silicon carbide semiconductor layer structure Download PDFInfo
- Publication number
- DE202023001840U1 DE202023001840U1 DE202023001840.4U DE202023001840U DE202023001840U1 DE 202023001840 U1 DE202023001840 U1 DE 202023001840U1 DE 202023001840 U DE202023001840 U DE 202023001840U DE 202023001840 U1 DE202023001840 U1 DE 202023001840U1
- Authority
- DE
- Germany
- Prior art keywords
- silicon carbide
- film
- layer structure
- semiconductor layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 197
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 189
- 239000004065 semiconductor Substances 0.000 title claims abstract description 148
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 229920000642 polymer Polymers 0.000 claims abstract description 41
- 239000002243 precursor Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000000137 annealing Methods 0.000 claims abstract description 20
- 239000013078 crystal Substances 0.000 claims abstract description 18
- 238000004458 analytical method Methods 0.000 claims abstract description 16
- 238000001878 scanning electron micrograph Methods 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 9
- 229920003257 polycarbosilane Polymers 0.000 claims description 9
- 239000012298 atmosphere Substances 0.000 claims description 8
- 239000003999 initiator Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 265
- 239000010408 film Substances 0.000 description 99
- 235000012431 wafers Nutrition 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000011148 porous material Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- OZAIFHULBGXAKX-UHFFFAOYSA-N 2-(2-cyanopropan-2-yldiazenyl)-2-methylpropanenitrile Chemical compound N#CC(C)(C)N=NC(C)(C)C#N OZAIFHULBGXAKX-UHFFFAOYSA-N 0.000 description 8
- 229910052732 germanium Inorganic materials 0.000 description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 8
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 7
- 229910021426 porous silicon Inorganic materials 0.000 description 7
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000013459 approach Methods 0.000 description 6
- 239000002344 surface layer Substances 0.000 description 6
- 230000003746 surface roughness Effects 0.000 description 6
- 238000004630 atomic force microscopy Methods 0.000 description 5
- 239000001476 sodium potassium tartrate Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005056 compaction Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000007731 hot pressing Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000005470 impregnation Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002086 nanomaterial Substances 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000004132 cross linking Methods 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 239000008151 electrolyte solution Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000010191 image analysis Methods 0.000 description 2
- 238000003711 image thresholding Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 241000589614 Pseudomonas stutzeri Species 0.000 description 1
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052729 chemical element Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- IWTIUUVUEKAHRM-UHFFFAOYSA-N germanium tin Chemical compound [Ge].[Sn] IWTIUUVUEKAHRM-UHFFFAOYSA-N 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 239000012943 hotmelt Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004901 spalling Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Carbon And Carbon Compounds (AREA)
Abstract
Siliciumcarbidhalbleiter-Schichtstruktur, erhalten durch ein Verfahren, das die Schritte umfasst:
i. Bilden einer Schichtstruktur, die ein Siliciumcarbidsubstrat (1), einen Siliciumcarbidfilm (2) und einen das Siliciumcarbidsubstrat (1) und den Siliciumcarbidfilm (2) verbindenden Bindefilm (vor-3) umfasst, wobei der Bindefilm (vor-3) einen keramikbildenden Polymervorläufer umfasst;
ii. Aushärten des keramikbildenden Polymervorläufers bei einer Temperatur unter 700°C, wodurch eine gehärtete Schichtstruktur gebildet wird; und anschließend
iii. Ausglühen der gehärteten Schichtstruktur bei einer Temperatur zwischen 1000°C und 1800°C, wodurch eine Siliciumcarbidhalbleiter-Schichtstruktur erhalten wird; dadurch gekennzeichnet, dass der Siliciumcarbidfilm (2) einkristallin ist und einen porösen Kern (22) mit einer Porosität von 1 bis 40% aufweist, wie durch Querschnitts-REM-Bildanalyse bestimmt.
i. Forming a layer structure comprising a silicon carbide substrate (1), a silicon carbide film (2) and a bonding film (vor-3) connecting the silicon carbide substrate (1) and the silicon carbide film (2), the bonding film (vor-3) comprising a ceramic-forming polymer precursor ;
ii. curing the ceramic-forming polymer precursor at a temperature below 700°C, thereby forming a cured layer structure; and subsequently
iii. annealing the hardened layered structure at a temperature between 1000°C and 1800°C, thereby obtaining a silicon carbide semiconductor layered structure; characterized in that the silicon carbide film (2) is single crystal and has a porous core (22) with a porosity of 1 to 40% as determined by cross-sectional SEM image analysis.
Description
TECHNISCHES GEBIETTECHNICAL FIELD
Die vorliegende Erfindung betrifft neuartige Substrate zur Herstellung von Verbindungshalbleitervorrichtungen. Insbesondere bezieht sich die vorliegende Erfindung auf Siliciumcarbidhalbleiter.The present invention relates to novel substrates for producing compound semiconductor devices. In particular, the present invention relates to silicon carbide semiconductors.
EINFÜHRUNGINTRODUCTION
Siliciumcarbid erweist sich als vielversprechendste Alternative zu Silicium als Halbleitermaterial, insbesondere für leistungselektronische Vorrichtungen. Dies ist auf seine einzigartigen Materialeigenschaften zurückzuführen, wie z. B. die große elektronische Bandlücke und die hohe Wärmeleitfähigkeit. Trotz der enormen Fortschritte, die in den letzten Jahrzehnten sowohl bei der Materialqualität als auch bei der Herstellung von Vorrichtungen erzielt wurden, wird die breite Einführung jedoch immer noch durch die hohen Kosten für einkristalline Siliciumcarbidsubstrate behindert. Die Hauptfaktoren, die zu diesen hohen Kosten beitragen, sind der Kristallzüchtungsprozess, das anschließende Schneiden des Barrens oder Boules und das Polieren der Substrate.Silicon carbide is emerging as the most promising alternative to silicon as a semiconductor material, particularly for power electronic devices. This is due to its unique material properties such as: B. the large electronic band gap and the high thermal conductivity. However, despite the tremendous advances made in both material quality and device fabrication in recent decades, widespread adoption is still hampered by the high cost of single-crystal silicon carbide substrates. The main factors contributing to this high cost are the crystal growing process, subsequent cutting of the ingot or boule, and polishing of the substrates.
Um energie- und materialintensive Prozesse zu vermeiden, wurden neue Verfahren entwickelt, bei denen dünnschichtige Halbleiterstrukturen gebildet und auf einem Träger abgeschieden werden. Daher wurde der Entwicklung von Techniken zur Bildung dünnschichtiger Halbleiterstrukturen viel Aufmerksamkeit gewidmet. In diesem Zusammenhang wurden in
Neben dem Stand der Technik, der sich auf die Herstellungsdetails der Erfindung bezieht, werden in der Literatur auch alternative Wege zum Ablösen einer dünnen Schicht von einem SiC-Substrat und zum sich letztlich anschließenden Aufkleben auf ein anderes Substrat beschrieben. Bei diesen Ansätzen wird durch Einsatz von Ionenimplantation unterhalb der Oberfläche des Muttersubstrats eine Bruchlinie erzeugt. Die erzeugte Bruchlinie ermöglicht die mechanische Ablösung einer dünnen Schicht vom Muttersubstrat, die anschließend auf ein Substrat übertragen werden kann. Alternativ ermöglichen neue experimentelle Verfahren das kontrollierte Abplatzen einer dünnen Halbleiterschicht von einem Substrat, indem eine Bruchlinie unterhalb der Oberfläche des Muttersubstrats erzeugt wird, indem über eine Stressorschicht eine mechanische Spannung erzeugt wird. Eine solche Technik wird z. B. von
Die gegenwärtigen Methoden beruhen immer noch auf einer Reihe von zahlreichen, komplexen Verarbeitungsschritten. Als solche sind sie wenig materialsparend und haben eine nicht unerhebliche Auswirkung auf die Umwelt.Current methods still rely on a series of numerous, complex processing steps. As such, they do not use much material and have a significant impact on the environment.
Wie aus
Die vorliegende Erfindung zielt darauf ab, einkristalline Halbleiter bereitzustellen, die durch Verfahren erhältlich sind, die eine sparsame Verwendung von Ausgangsmaterialien, Energieeffizienz und Flexibilität in der Produktion ermöglichen. Genauer gesagt zielt die vorliegende Erfindung auf eine wesentliche Reduzierung der Kosten, eine Verbesserung der Energiebilanz und eine Verringerung der Abfallstoffe ab. Darüber hinaus zielt die vorliegende Erfindung auch darauf ab, einkristalline Halbleiter bereitzustellen, die durch Verfahren erhältlich sind, die eine verbesserte Verbindungsqualität der Halbleitermehrfachschicht ermöglichen.The present invention aims to provide single crystal semiconductors obtainable by methods that enable economical use of raw materials, energy efficiency and flexibility in production. More specifically, the present invention aims at a significant reduction in costs, an improvement in the energy balance and a reduction in waste materials. In addition, the present invention also aims to provide single crystal semiconductors obtainable by methods that enable improved interconnection quality of the semiconductor multilayer.
ZUSAMMENFASSUNGSUMMARY
Die vorliegende Erfindung bietet eine Lösung für mindestens eines der oben genannten Probleme, indem sie eine Siliciumcarbidhalbleiter-Schichtstruktur bereitstellt.The present invention provides a solution to at least one of the above problems by providing a silicon carbide semiconductor layer structure.
In einem ersten Aspekt stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur bereit, erhalten durch ein Verfahren, das die Schritte umfasst:
- i. Bilden einer Schichtstruktur, die ein Siliciumcarbidsubstrat (1), einen einkristallinen Siliciumcarbidfilm (2) und einen Bindefilm (vor-3) umfasst, der das Siliciumcarbidsubstrat (1) und den Siliciumcarbidfilm (2) verbindet, wobei der Bindefilm (vor-3) einen keramikbildenden Polymervorläufer umfasst;
- ii. Aushärten des keramikbildenden Polymervorläufers bei einer Temperatur unter 700°C, vorzugsweise bei einer Temperatur zwischen 200°C und 700°C, wodurch eine gehärtete Schichtstruktur gebildet wird; und anschließend
- iii. Ausglühen der gehärteten Schichtstruktur bei einer Temperatur zwischen 1000°C und 1800°C, wodurch eine Siliciumcarbidhalbleiter-Schichtstruktur erhalten wird.
- i. Forming a layer structure comprising a silicon carbide substrate (1), a single crystal silicon carbide film (2) and a bonding film (vor-3) that connects the silicon carbide substrate (1) and the silicon carbide film (2), the bonding film (vor-3). ceramic-forming polymer precursor;
- ii. curing the ceramic-forming polymer precursor at a temperature below 700°C, preferably at a temperature between 200°C and 700°C, thereby forming a cured layer structure; and subsequently
- iii. Annealing the hardened layer structure at a temperature between 1000°C and 1800°C, thereby obtaining a silicon carbide semiconductor layer structure.
Der Siliciumcarbidfilm (2) umfasst einen porösen Kern (22), eine untere Schicht (21) und eine obere Schicht (23), die der unteren Schicht (21) gegenüberliegt. Die untere Schicht (21) und die obere Schicht (23) können porös sein, wie in
Insbesondere sind die erfindungsgemäßen Siliciumcarbidhalbleiter-Schichtstrukturen dadurch gekennzeichnet, dass der Siliciumcarbidfilm (2) eine einkristalline Struktur aufweist. D.h., der poröse Kern (22), die untere Schicht (21) und die obere Schicht (23) sind einkristallin in den Schritten i., ii. und iii. des Verfahrens zum Erhalten der Siliciumcarbidhalbleiter-Schichtstrukturen. Erfindungsgemäße Siliciumcarbidhalbleiter-Schichtstrukturen sind dadurch gekennzeichnet, dass der Siliciumcarbidfilm (2) einen porösen Kern (22) mit einer Porosität von 1 bis 40% aufweist, wie durch Querschnitts-REM-Bildanalyse bestimmt. Darüber hinaus weist die erhaltene Siliciumcarbidhalbleiter-Schichtstruktur eine nichtporöse, einkristalline obere Schicht (23) auf.In particular, the silicon carbide semiconductor layer structures according to the invention are characterized in that the silicon carbide film (2) has a single-crystalline structure. That is, the porous core (22), the lower layer (21) and the upper layer (23) are single crystalline in steps i., ii. and iii. the method for obtaining the silicon carbide semiconductor layer structures. Silicon carbide semiconductor layer structures according to the invention are characterized in that the silicon carbide film (2) has a porous core (22) with a porosity of 1 to 40%, as determined by cross-sectional SEM image analysis. In addition, the obtained silicon carbide semiconductor layer structure has a nonporous, single-crystalline upper layer (23).
BESCHREIBUNG DER FIGURENDESCRIPTION OF THE FIGURES
Zur besseren Veranschaulichung der Lehre der vorliegenden Erfindung sind Figuren beigefügt. Die Figuren sollen die Beschreibung der Erfindung unterstützen und sind keinesfalls als Einschränkung der hier offenbarten Erfindung zu verstehen.Figures are included to better illustrate the teachings of the present invention. The figures are intended to support the description of the invention and are in no way to be understood as a limitation of the invention disclosed herein.
Die darin enthaltenen Zeichen und Symbole haben die Bedeutung, wie sie ein Fachmann auf dem Gebiet der vorliegenden Erfindung gemeinhin versteht.
-
1 zeigt ein Verfahren, bei dem ein einkristalliner Film (2) mit einer porösen unteren Schicht (vor-21), einem porösen Kern (22) und einer porösen oberen Schicht (vor-23) erhitzt wird, was zu einem Kompaktieren der unteren und der oberen Schicht führt; gefolgt von der Bildung einer Schichtstruktur mit einer Bindeschicht (vor-3) und einem Substrat; und dem Aushärten und Ausglühen der Schichtstruktur. -
2 zeigt ein Verfahren, bei dem ein einkristalliner Film (2) mit einer porösen unteren Schicht (21), einem porösen Kern (22) und einer porösen oberen Schicht (23) auf ein Substrat (1) geschichtet wird, wobei der Film und das Substrat durch eine Bindeschicht (vor-3) verbunden sind. -
3 zeigt schematisch eine Ausführungsform, bei der die poröse untere und die poröse obere Schicht teilweise verdichtet oder kompaktiert werden, um eine Struktur mit einem porösen Kern (22), einer porösen unteren Schicht (21-p) und einer porösen oberen Schicht (23-p), einer nichtporösen oder kompaktierten unteren Schicht (21-c) und einer nichtporösen oder kompaktierten oberen Schicht (23-c) zu erhalten. -
4 zeigt schematisch eine erfindungsgemäße Siliciumcarbidhalbleiter-Schichtstruktur, wobei die Struktur außerdem eine epitaktisch gewachsene Halbleiterschicht umfasst, die auch als Deckschicht (4) bezeichnet wird.
-
1 shows a method in which a single crystal film (2) with a porous lower layer (pre-21), a porous core (22) and a porous upper layer (pre-23) is heated, resulting in compaction of the lower and the upper layer leads; followed by the formation of a layered structure with a bonding layer (pre-3) and a substrate; and the hardening and annealing of the layer structure. -
2 shows a method in which a single crystal film (2) with a porous lower layer (21), a porous core (22) and a porous upper layer (23) is coated on a substrate (1), the film and the substrate are connected by a binding layer (vor-3). -
3 schematically shows an embodiment in which the porous lower and porous upper layers are partially densified or compacted to form a structure with a porous core (22), a porous lower layer (21-p) and a porous upper layer (23-p ), a non-porous or compacted lower layer (21-c) and a non-porous or compacted upper layer (23-c). -
4 shows schematically a silicon carbide semiconductor layer structure according to the invention, the structure also comprising an epitaxially grown semiconductor layer, which is also referred to as a cover layer (4).
DETAILLIERTE BESCHREIBUNG DER ERFINDUNGDETAILED DESCRIPTION OF THE INVENTION
Sofern nicht anders definiert, haben alle Begriffe, die in der Offenbarung der Erfindung verwendet werden, einschließlich technischer und wissenschaftlicher Begriffe, die Bedeutung, die ein Durchschnittsfachmann auf dem Gebiet, zu dem diese Erfindung gehört, gemeinhin versteht. Als weitere Orientierungshilfe werden Begriffsdefinitionen zum besseren Verständnis der Lehre der vorliegenden Erfindung aufgenommen.Unless otherwise defined, all terms used in the disclosure of the invention, including technical and scientific terms, have the meaning commonly understood by one of ordinary skill in the art to which this invention pertains. As further guidance, definitions of terms are included to better understand the teachings of the present invention.
Die hier verwendeten Begriffe haben die folgende Bedeutung:
- „Ein“, „einer, eine, eines“ und „der, die, das“ beziehen sich wie hier verwendet sowohl auf die Einzahl als auch auf die Mehrzahl, es sei denn, aus dem Kontext geht eindeutig etwas anderes hervor. Zum Beispiel bezieht sich „ein Fach“ auf ein oder mehrere Fächer.
- As used herein, “a,” “an, an, one,” and “the,” refer to both the singular and plural unless the context clearly indicates otherwise. For example, “a subject” refers to one or more subjects.
Der hier verwendete Begriff „etwa“, der sich auf einen messbaren Wert wie einen Parameter, eine Menge, eine zeitliche Dauer und dergleichen bezieht, gilt als Synonym für den Begriff „im Wesentlichen“ und soll Abweichungen von +/-20% oder weniger, vorzugsweise +/-10% oder weniger, noch bevorzugter +/-5% oder weniger, weiter bevorzugt +/-1% oder weniger und noch weiter bevorzugt +/-0,1% oder weniger von dem angegebenen Wert umfassen, soweit solche Abweichungen für die Durchführung der offenbarten Erfindung geeignet sind. Es versteht sich jedoch von selbst, dass der Wert, auf den sich der Modifikator „etwa“ bezieht, ebenfalls spezifisch offenbart wird.The term "approximately" as used herein, which refers to a measurable value such as a parameter, quantity, duration, and the like, is considered synonymous with the term "substantially" and is intended to include deviations of +/-20% or less, preferably +/-10% or less, more preferably +/-5% or less, more preferably +/-1% or less and even more preferably +/-0.1% or less of the specified value, as far as such deviations are suitable for carrying out the disclosed invention. However, it goes without saying that the value to which the modifier “about” refers is also specifically revealed.
„Umfassen“, „umfassend“, „umfasst“ und „besteht aus“, wie hier verwendet, sind gleichbedeutend mit „einschließen“, „einschließlich“, „schließt ein“ oder „enthalten“, „enthaltend“, „enthält“ und sind einschließende oder offene Begriffe, die das Vorhandensein dessen spezifizieren, was folgt, z. B. eine Komponente, und die das Vorhandensein zusätzlicher, nicht genannter Komponenten, Merkmale, Elemente, Glieder, Schritte, die im Stand der Technik bekannt sind oder darin offenbart werden, nicht ausschließen.“Include,” “comprising,” “includes,” and “consists of,” as used herein, are synonymous with “include,” “including,” “includes,” or “contain,” “containing,” “contains,” and are inclusive or open terms that specify the presence of what follows, e.g. B. a component, and which do not exclude the presence of additional, unnamed components, features, elements, members, steps known in the art or disclosed therein.
Die Angabe von Zahlenbereichen nach Endpunkten schließt alle Zahlen und Brüche ein, die unter diesen Bereich fallen, sowie die angegebenen Endpunkte. Alle Prozentangaben sind als Gewichtsprozent, abgekürzt „Gew.-%“, oder als Volumenprozent, abgekürzt „Vol.-%“, zu verstehen, sofern sie nicht anders definiert sind oder sich für den Fachmann aus ihrer Verwendung und in dem Zusammenhang, in dem sie verwendet werden, eine andere Bedeutung ergibt.Specifying number ranges by endpoints includes all numbers and fractions that fall within that range and the specified endpoints. All percentages are to be understood as percentages by weight, abbreviated as “% by weight”, or as percentages by volume, abbreviated as “% by volume”, unless they are defined otherwise or are obvious to the person skilled in the art from their use and in the context in which they are used gives a different meaning.
Der Begriff „Halbleiter“ bezieht sich auf jede feste Substanz, die eine elektrische Leitfähigkeit aufweist, die zwischen der eines Isolators und der der meisten Metalle liegt. Eine Halbleiterschicht besteht beispielsweise aus Silicium. Die Halbleiterschicht kann aus einem einzelnen Bulk-Wafer oder aus mehreren Teilschichten bestehen. Insbesondere kann eine Halbleiterschicht und mehr bevorzugt eine Siliciumcarbidhalbleiterschicht mehrere nichtkontinuierliche poröse Abschnitte enthalten. Die mehreren nichtkontinuierlichen porösen Abschnitte können unterschiedliche Dichten aufweisen und horizontal verteilt oder vertikal geschichtet sein. Beispiele für Halbleitermaterialien sind unter anderem Siliciumcarbid, Gallium-Arsenid und Indium-Phosphid.The term “semiconductor” refers to any solid substance that has an electrical conductivity between that of an insulator and that of most metals. A semiconductor layer consists, for example, of silicon. The semiconductor layer can consist of a single bulk wafer or several sub-layers. In particular, a semiconductor layer, and more preferably a silicon carbide semiconductor layer, may contain a plurality of non-continuous porous portions. The multiple non-continuous porous sections may have different densities and may be horizontally distributed or vertically layered. Examples of semiconductor materials include silicon carbide, gallium arsenide and indium phosphide.
Im Rahmen der vorliegenden Erfindung ist ein Verbindungshalbleiter ein Halbleiter, der sich aus chemischen Elementen von mindestens zwei verschiedenen Arten zusammensetzt, z. B. aus Elementen der Gruppe III und V und Elementen der Gruppe II und VI. Diese Halbleiter bilden sich typischerweise in den Gruppen 13-15 des Periodensystems (alte Gruppen III-V), zum Beispiel aus Elementen der Bor-Gruppe (alte Gruppe III, Bor, Aluminium, Gallium, Indium) und der Gruppe 15 (alte Gruppe V, Stickstoff, Phosphor, Arsen, Antimon, Bismut). Die Bandbreite der möglichen Formeln ist recht groß, da diese Elemente binäre (zwei Elemente, z. B. Gallium(III)-arsenid (GaAs)), ternäre (drei Elemente, z. B. Indium-Gallium-Arsenid (InGaAs)) und quaternäre (vier Elemente, z. B. Aluminium-Gallium-Indium-Phosphid (AIInGaP)) Legierungen bilden können. GaAs, InP und InGaAlP werden für Hochfrequenzvorrichtungen und optoelektronische Vorrichtungen verwendet. SiC- und GaN-Verbindungshalbleiter werden häufig als Leistungshalbleiter eingesetzt. Typische Verbindungshalbleiter sind:
- Gruppe II-VI: ZnSe
- Gruppe III-V: GaAs, GaN, InP, InGaAlP, InGaN
- Gruppe IV-IV: SiC, SiGe
- Group II-VI: ZnSe
- Group III-V: GaAs, GaN, InP, InGaAlP, InGaN
- Group IV-IV: SiC, SiGe
Im Zusammenhang mit der vorliegenden Erfindung bezieht sich der Begriff „Substrat“ oder „Halbleitersubstrat“ auf ein Material, das aus einem Halbleitermaterial, insbesondere aus einem Verbindungshalbleitermaterial und noch spezieller aus Siliciumcarbid, besteht, auf dem abgeschiedene Schichten eines Materials gebildet oder aufgebracht werden können. Vorzugsweise ist das Substrat ein einkristallines Substrat. Das Halbleitersubstrat kann auch als Scheibe, Substrat oder Wafer bezeichnet werden und ist dem Fachmann bekannt. Solche Halbleitersubstrate werden in der Regel als Substrat verwendet, auf dem mikroelektronische Vorrichtungen hergestellt werden können. Halbleitersubstrate können verschiedenen Verfahren wie Dotierung, Ionenimplantation, Ätzen, Dünnschichtabscheidung oder lithografischer Strukturierung unterzogen werden. Zu den beispielhaften Substraten gehören ohne Einschränkung Bulk-Germanium-Wafer, Bulk-Silicium-Wafer, bei denen ein Wafer eine homogene Dicke aus einkristallinem Silicium oder Germanium aufweist; Verbund-Halbleiter-Wafer, die eine homogene Dicke aus einem ein- oder polykristallinen Verbundhalbleitermaterial aufweisen; Verbundwafer, wie z. B. ein Silicium-auf-Isolator-Wafer, der eine Siliciumschicht umfasst, die auf einer Siliciumdioxidschicht angeordnet ist, die auf einem Silicium-Griff-Wafer angeordnet ist; oder das poröse Germanium, Germanium über Oxid und Silicium, Germanium über Silicium, strukturiertes Germanium, Germaniumzinn über Germanium und/oder dergleichen; oder jedes andere Material, das als Basisschicht dient, auf der oder in der Vorrichtungen gebildet werden. Vorzugsweise umfasst das Halbleitersubstrat Siliciumcarbid. Noch bevorzugter besteht das Halbleitersubstrat im Wesentlichen aus Siliciumcarbid. Ein Substrat kann aus einem einzigen Bulk-Wafer oder aus mehreren Teilschichten bestehen. Insbesondere kann ein Substrat (z. B. Silicium, Germanium usw.) mehrere nichtkontinuierliche poröse Abschnitte enthalten. Die mehreren nichtkontinuierlichen porösen Abschnitte können unterschiedliche Dichten aufweisen und horizontal verteilt oder vertikal geschichtet sein. Im Zusammenhang mit der vorliegenden Erfindung bezieht sich der Begriff „Substrat“ im Allgemeinen auf ein Material mit einer Dicke von mindestens 1 µm. Halbleitersubstrate haben im Allgemeinen eine zylindrische Form, wobei der Durchmesser des Zylinders als Wafergröße und die Höhe des Zylinders als Waferdicke bezeichnet wird. Halbleitersubstrate, wie sie im Zusammenhang mit der vorliegenden Erfindung verwendet werden, können eine Wafergröße von 25 mm (1-Zoll) und eine Dicke von typischerweise etwa 275 µm haben; eine Wafergröße von 51 mm (2-Zoll) und eine Dicke von typischerweise etwa 275 µm; eine Wafergröße von 76 mm (3-Zoll) und eine Dicke von typischerweise etwa 375 µm; eine Wafergröße von 100 mm (4-Zoll) und eine Dicke von typischerweise etwa 525 µm; eine Wafergröße von 125 mm (5-Zoll) und eine Dicke von typischerweise etwa 625 µm; eine Wafergröße von 150 mm (6-Zoll) und eine Dicke von typischerweise etwa 675 µm; eine Wafergröße von 200 mm (8-Zoll) und eine Dicke von typischerweise etwa 725 µm; eine Wafergröße von 300 mm (12-Zoll) und eine Dicke von typischerweise etwa 775 µm.In the context of the present invention, the term “substrate” or “semiconductor substrate” refers to a material consisting of a semiconductor material, in particular a compound semiconductor material and more particularly silicon carbide, on which deposited layers of a material can be formed or applied. Preferably the substrate is a single crystal substrate. The semiconductor substrate can also be referred to as a disk, substrate or wafer and is known to those skilled in the art. Such semiconductor substrates are typically used as a substrate on which microelectronic devices can be fabricated. Semiconductor substrates can be subjected to various processes such as doping, ion implantation, etching, thin film deposition or lithographic patterning the. Example substrates include, without limitation, bulk germanium wafers, bulk silicon wafers, where a wafer has a homogeneous thickness of single crystal silicon or germanium; Compound semiconductor wafers that have a homogeneous thickness of a single or polycrystalline compound semiconductor material; Composite wafers, such as B. a silicon-on-insulator wafer comprising a silicon layer disposed on a silicon dioxide layer disposed on a silicon handle wafer; or the porous germanium, germanium over oxide and silicon, germanium over silicon, structured germanium, germanium tin over germanium and/or the like; or any other material that serves as a base layer on or in which devices are formed. Preferably, the semiconductor substrate comprises silicon carbide. More preferably, the semiconductor substrate consists essentially of silicon carbide. A substrate can consist of a single bulk wafer or multiple sublayers. In particular, a substrate (e.g., silicon, germanium, etc.) may contain multiple non-continuous porous sections. The multiple non-continuous porous sections may have different densities and may be horizontally distributed or vertically layered. In the context of the present invention, the term “substrate” generally refers to a material having a thickness of at least 1 µm. Semiconductor substrates generally have a cylindrical shape, with the diameter of the cylinder referred to as the wafer size and the height of the cylinder referred to as the wafer thickness. Semiconductor substrates as used in connection with the present invention may have a wafer size of 25 mm (1 inch) and a thickness of typically about 275 μm; a wafer size of 51 mm (2 inches) and a thickness of typically about 275 µm; a wafer size of 76 mm (3 inches) and a thickness of typically about 375 µm; a wafer size of 100 mm (4 inches) and a thickness of typically about 525 µm; a wafer size of 125 mm (5 inches) and a thickness of typically about 625 µm; a wafer size of 150 mm (6 inches) and a thickness of typically about 675 µm; a wafer size of 200 mm (8 inches) and a thickness of typically about 725 µm; a wafer size of 300 mm (12 inches) and a thickness of typically about 775 µm.
Im Zusammenhang mit der vorliegenden Erfindung bezieht sich der Begriff „Film“ oder „Halbleiterfilm“ auf ein Halbleitermaterial mit einer im Wesentlichen gleichmäßigen Dicke eines Materials, das eine Oberfläche bedeckt. Ein Film kann eine poröse oder nichtporöse Struktur haben. Im Zusammenhang mit der vorliegenden Erfindung bezieht sich der Begriff „Film“ auf ein Material mit einer Dicke von 0,01 µm bis 50 µm.In the context of the present invention, the term "film" or "semiconductor film" refers to a semiconductor material having a substantially uniform thickness of material covering a surface. A film can have a porous or non-porous structure. In the context of the present invention, the term “film” refers to a material with a thickness of 0.01 µm to 50 µm.
Im Zusammenhang mit der vorliegenden Erfindung bezieht sich der Begriff „Schicht“ oder „Halbleiterschicht“ auf ein Halbleitermaterial mit einer im Wesentlichen gleichmäßigen Dicke eines Materials, das eine Oberfläche bedeckt. Eine Schicht kann entweder kontinuierlich oder diskontinuierlich (d. h. mit Lücken zwischen den Bereichen des Materials) sein. Eine Schicht kann beispielsweise eine Oberfläche vollständig oder teilweise bedecken oder in diskrete Bereiche unterteilt sein, die zusammen die Schicht bilden (d. h. Bereiche, die durch selektive Flächenepitaxie gebildet wurden). Außerdem kann eine Schicht eine poröse oder nichtporöse Struktur aufweisen. Im Zusammenhang mit der vorliegenden Erfindung bezieht sich der Begriff „Schicht“ auf ein Material mit einer Dicke von mindestens 0,1 µm und höchstens 800 µm. Auch ist der Begriff „Kern“ im Rahmen der vorliegenden Erfindung als Synonym für den Begriff „Kernschicht“ zu verstehen.In the context of the present invention, the term "layer" or "semiconductor layer" refers to a semiconductor material having a substantially uniform thickness of material covering a surface. A layer can be either continuous or discontinuous (i.e. with gaps between areas of the material). For example, a layer may completely or partially cover a surface or be divided into discrete areas that together form the layer (i.e., areas formed by selective surface epitaxy). In addition, a layer can have a porous or non-porous structure. In the context of the present invention, the term “layer” refers to a material with a thickness of at least 0.1 µm and at most 800 µm. In the context of the present invention, the term “core” is also to be understood as a synonym for the term “core layer”.
Eine erste Schicht oder ein erster Film, die hier als „gebildet auf“, „abgeschieden auf“, „oben auf“, „auf“ oder „über“ einer zweiten Schicht oder einem zweiten Film beschrieben und/oder dargestellt werden, können unmittelbar an die zweite Schicht angrenzen, oder eine oder mehrere Zwischenschichten können zwischen der ersten und der zweiten Schicht liegen. In einer bevorzugten Ausführungsform der Erfindung steht die erste Schicht oder ein erster Film in direktem Kontakt mit der zweiten Schicht oder dem zweiten Film oder ist mit ihr/ihm verbunden oder direkt mit ihr/ihm verbunden. Im Zusammenhang mit der vorliegenden Erfindung bedeutet der Begriff „abgeschieden auf“ „existiert auf“ einem darunterliegenden Material oder einer darunterliegenden Schicht. Diese Schicht kann Zwischenschichten, wie z. B. Übergangsschichten, umfassen, die erforderlich sind, um eine geeignete Oberfläche zu gewährleisten. Wenn beispielsweise ein Material als „auf einem Substrat angeordnet“ beschrieben wird, kann dies entweder bedeuten, dass das Material in engem Kontakt mit dem Substrat steht oder dass das Material in Kontakt mit einer oder mehreren Übergangsschichten steht, die sich auf dem Substrat befinden.A first layer or film, described and/or illustrated herein as “formed on,” “deposited on,” “on top of,” “on,” or “over” a second layer or film, may be immediately attached adjacent the second layer, or one or more intermediate layers may lie between the first and second layers. In a preferred embodiment of the invention, the first layer or film is in direct contact with, bonded to, or bonded directly to the second layer or film. In the context of the present invention, the term "deposited on" means "exists on" an underlying material or layer. This layer can be intermediate layers, such as. B. transition layers, which are required to ensure a suitable surface. For example, when a material is described as being “located on a substrate,” this can mean either that the material is in intimate contact with the substrate or that the material is in contact with one or more transition layers located on the substrate.
Im Zusammenhang mit der vorliegenden Erfindung ist der Begriff „in direktem Kontakt mit“ gleichbedeutend mit den Begriffen „direkt anhaftend an“, „direkt verbunden mit“, „in direktem Kontakt mit“ und ist zu verstehen als zwei unterschiedliche Schichten, die die gleiche Zusammensetzung, Kristallinität, Porosität haben können, die aber, z. B. bei der Analyse von REM-Querschnittsbildern (Querschnitts-REM-Bildanalyse), durch Schichtgrenzen unterscheidbar sind, wobei die beiden unterschiedlichen Schichten miteinander verbunden oder aneinander gebunden sind, ohne dass ein Bindemittel wie ein organisches oder anorganisches Klebemittel verwendet wird.In the context of the present invention, the term "in direct contact with" is synonymous with the terms "directly adhered to", "directly connected to", "in direct contact with" and is to be understood as two different layers having the same composition , crystallinity, porosity can have, but, e.g. B. in the analysis of SEM cross-sectional images (cross-sectional SEM image analysis), can be distinguished by layer boundaries, the two different layers being connected or bonded to one another without using a binder such as an organic or inorganic adhesive.
Im Rahmen der vorliegenden Erfindung wird die Porosität eines Materials in Volumenprozent ausgedrückt, abgekürzt als „Vol.-%“ oder „%“. Im Rahmen der vorliegenden Erfindung kann die Porosität einer Schicht oder eines Films durch REM-Analyse der Schicht oder des Films während mehrerer Stufen eines elektrochemischen Ätzprozesses bestimmt werden. Die REM-Bildanalyse einer Schicht oder eines Films wird durch Ätzen mit einer Elektrolytlösung aus 150 ml 48 Gew.-% HF, 150 ml Ethanol und 1200 ml entionisiertem Wasser in einer Ätzkammer der AMMT GmbH zum Ätzen von porösem Silicium und unter Verwendung einer 250-Watt-Quecksilberbogenlampe für die Vorderseitenbeleuchtung durchgeführt. Die verwendeten Parameter für den elektrochemischen Ätzprozess sind (i) für die C-Fläche: 1 min 11,5 V angelegt, 6 min 8,5 V angelegt, 1 min 11,5 V angelegt, 0,05 min 60 V angelegt, um den Film vom Substrat zu lösen; und (ii) Si-Fläche: 1 min 11,5 V angelegt, 9 min 8,5 V angelegt, 1 min 11,5 V angelegt, 0,05 min 60 V angelegt, um den Film vom Substrat abzulösen. Der Grad der Porosität wird mit einer OpenCV-Bildanalysebibliothek analysiert, wobei ein Entrauschung und ein adaptiver Gaußscher Bildschwellenwert verwendet werden, um den Grad der Porosität zu bestimmen. Im Zusammenhang mit der vorliegenden Erfindung bezieht sich der Begriff „porös“ auf eine Schicht oder einen Film, die/der Poren aufweist, wobei das Hohlraumvolumen (oder Porenvolumen) der Schicht oder des Films mindestens 1 Vol.-% des Gesamtvolumens der Schicht oder des Films beträgt. Typischerweise beträgt das Hohlraumvolumen einer porösen Schicht bis zu 30%, 40%, 50%, 60% oder sogar bis zu 70%. Im Zusammenhang mit der vorliegenden Erfindung bezieht sich der Begriff „nichtporös“ auf eine Schicht oder einen Film, die/der vorzugsweise keine Poren aufweist, oder auf eine Schicht oder einen Film mit einer Porosität von höchstens 1%, vorzugsweise höchstens 0,8%, noch bevorzugter höchstens 0,5% und am meisten bevorzugt 0%.In the context of the present invention, the porosity of a material is expressed in volume percent, abbreviated as “% by volume” or “%”. Within the scope of the present invention, the porosity of a layer or film can be determined by SEM analysis of the layer or film during several stages of an electrochemical etching process. SEM image analysis of a layer or film is carried out by etching with an electrolyte solution consisting of 150 ml 48 wt% HF, 150 ml ethanol and 1200 ml deionized water in an AMMT GmbH etching chamber for etching porous silicon and using a 250 Watt mercury arc lamp for front lighting. The parameters used for the electrochemical etching process are (i) for the C surface: 1 min 11.5 V applied, 6 min 8.5 V applied, 1 min 11.5 V applied, 0.05 min 60 V applied, um to release the film from the substrate; and (ii) Si surface: 11.5 V applied for 1 min, 8.5 V applied for 9 min, 11.5 V applied for 1 min, 60 V applied for 0.05 min to peel the film from the substrate. The degree of porosity is analyzed with an OpenCV image analysis library, using denoising and adaptive Gaussian image thresholding to determine the degree of porosity. In the context of the present invention, the term "porous" refers to a layer or film having pores, wherein the void volume (or pore volume) of the layer or film is at least 1% by volume of the total volume of the layer or film film is. Typically, the void volume of a porous layer is up to 30%, 40%, 50%, 60% or even up to 70%. In the context of the present invention, the term "non-porous" refers to a layer or film which preferably has no pores, or to a layer or film with a porosity of at most 1%, preferably at most 0.8%, more preferably at most 0.5% and most preferably 0%.
Im Zusammenhang mit der vorliegenden Erfindung bezieht sich der Begriff „Oberfläche“ auf eine zweidimensionale Außenfläche oder äußere Begrenzung eines Körpers oder eines Teils eines Körpers, z. B. einer Schicht; der Begriff „Oberflächenbereich“ bezieht sich auf die Größe der Oberfläche; und der Begriff „Oberflächenschicht“ bezieht sich auf eine dreidimensionale Außenschicht oder äußere Begrenzung eines Körpers oder eines Teils eines Körpers, z. B. einer Schicht. Daher wird im Rahmen der vorliegenden Erfindung der Begriff „Oberfläche“ vom Begriff „Oberflächenbereich“ und vom Begriff „Oberflächenschicht“ unterschieden.In the context of the present invention, the term “surface” refers to a two-dimensional external surface or boundary of a body or part of a body, e.g. B. a layer; the term “surface area” refers to the size of the surface; and the term “surface layer” refers to a three-dimensional outer layer or outer boundary of a body or part of a body, e.g. B. a layer. Therefore, in the context of the present invention, the term “surface” is distinguished from the term “surface area” and from the term “surface layer”.
Jede der hier dargestellten und beschriebenen Strukturen kann Teil größerer Strukturen mit zusätzlichen Schichten über und/oder unter den dargestellten sein. Aus Gründen der Übersichtlichkeit können diese zusätzlichen Schichten in den Figuren weggelassen sein, obwohl diese zusätzlichen Schichten Teil der dargestellten Strukturen sein können. Darüber hinaus können sich die dargestellten Strukturen in Einheiten wiederholen, auch wenn diese Wiederholung in den Figuren nicht dargestellt ist.Each of the structures shown and described herein may be part of larger structures with additional layers above and/or below those shown. For clarity, these additional layers may be omitted from the figures, although these additional layers may be part of the structures shown. In addition, the structures shown may repeat themselves in units, even if this repetition is not shown in the figures.
Das hier beschriebene Wachstum und/oder die Abscheidung kann durch chemische Gasphasenabscheidung (CVD), metallorganische chemische Gasphasenabscheidung (MOCVD), metallorganische Gasphasenepitaxie (OMVPE), Atomlagenabscheidung (ALD), Molekularstrahlepitaxie (MBE), Halogenid-Gasphasenepitaxie (HVPE), gepulste Laserabscheidung (PLD) und/oder physikalische Gasphasenabscheidung (PVD) erfolgen.The growth and/or deposition described herein can be accomplished by chemical vapor deposition (CVD), metal organic chemical vapor deposition (MOCVD), metal organic vapor phase epitaxy (OMVPE), atomic layer deposition (ALD), molecular beam epitaxy (MBE), halide vapor phase epitaxy (HVPE), pulsed laser deposition ( PLD) and/or physical vapor deposition (PVD).
In einem ersten Aspekt stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur bereit, erhalten durch ein Verfahren, das die Schritte umfasst:
- i. Bilden einer Schichtstruktur, die ein Siliciumcarbidsubstrat (1), einen einkristallinen Siliciumcarbidfilm (2) und einen das Siliciumcarbidsubstrat (1) und den Siliciumcarbidfilm (2) verbindenden Bindefilm (vor-3) umfasst, wobei der Bindefilm (vor-3) einen keramikbildenden Polymervorläufer umfasst;
- ii. Aushärten des keramikbildenden Polymervorläufers bei einer Temperatur unter 700°C, vorzugsweise bei einer Temperatur zwischen 200°C und 700°C, wodurch eine gehärtete Schichtstruktur gebildet wird; und anschließend
- iii. Ausglühen der gehärteten Schichtstruktur bei einer Temperatur zwischen 1000°C und 1800°C, wodurch eine Siliciumcarbidhalbleiter-Schichtstruktur erhalten wird.
- i. Forming a layer structure which comprises a silicon carbide substrate (1), a single-crystal silicon carbide film (2) and a bonding film (vor-3) connecting the silicon carbide substrate (1) and the silicon carbide film (2), the bonding film (vor-3) being a ceramic-forming polymer precursor includes;
- ii. curing the ceramic-forming polymer precursor at a temperature below 700°C, preferably at a temperature between 200°C and 700°C, thereby forming a cured layer structure; and subsequently
- iii. Annealing the hardened layer structure at a temperature between 1000°C and 1800°C, thereby obtaining a silicon carbide semiconductor layer structure.
Der Siliciumcarbidfilm (2) umfasst einen porösen Kern (22), eine untere Schicht (21) und eine obere Schicht (23), die der unteren Schicht (21) gegenüberliegt. Die untere Schicht (21) und die obere Schicht (23) können porös sein, wie in
Eine nichtporöse untere Schicht (21) und eine nichtporöse obere Schicht (23) können durch Glühen eines porösen einkristallinen Siliciumcarbidfilms mit einem porösen Kern (22), einer porösen unteren Schicht (vor-21) und einer porösen oberen Schicht (vor-23) erreicht werden, wobei die poröse untere Schicht (vor-21) und die poröse obere Schicht (vor-23) eine hohe Porosität aufweisen, d.h. eine Porosität von mindestens 40%. Die hohe Temperatur während des Glühschritts bewirkt ein Kompaktieren der porösen unteren Schicht (vor-21) und der porösen oberen Schicht (vor-23), was zu einer nichtporösen, kompaktierten unteren Schicht (21) und oberen Schicht (23) führt, siehe
Vorzugsweise sind erfindungsgemäße Siliciumcarbidhalbleiter-Schichtstrukturen dadurch gekennzeichnet, dass der Siliciumcarbidfilm (2) aus Siliciumcarbid besteht und vorzugsweise keine Siliciumphase mit elementarem Silicium und/oder keine Oxidphase, wie z. B. eine Siliciumoxidphase, umfasst.Silicon carbide semiconductor layer structures according to the invention are preferably characterized in that the silicon carbide film (2) consists of silicon carbide and preferably no silicon phase with elemental silicon and / or no oxide phase, such as. B. a silicon oxide phase.
Insbesondere sind die erfindungsgemäßen Siliciumcarbidhalbleiter-Schichtstrukturen dadurch gekennzeichnet, dass der Siliciumcarbidfilm (2) eine einkristalline Struktur aufweist. D.h., der poröse Kern (22), die untere Schicht (21) und die obere Schicht (23) sind einkristallin in den Schritten i., ii. und iii. des Verfahrens zum Erhalten der Siliciumcarbidhalbleiter-Schichtstrukturen. Erfindungsgemäße Siliciumcarbidhalbleiter-Schichtstrukturen sind dadurch gekennzeichnet, dass der Siliciumcarbidfilm (2) einen porösen Kern (22) mit einer Porosität von 1 bis 40% aufweist, wie durch Querschnitts-REM-Bildanalyse bestimmt. Darüber hinaus weist die erhaltene Siliciumcarbidhalbleiter-Schichtstruktur eine nichtporöse, einkristalline obere Schicht (23) auf.In particular, the silicon carbide semiconductor layer structures according to the invention are characterized in that the silicon carbide film (2) has a single-crystalline structure. That is, the porous core (22), the lower layer (21) and the upper layer (23) are single crystalline in steps i., ii. and iii. the method for obtaining the silicon carbide semiconductor layer structures. Silicon carbide semiconductor layer structures according to the invention are characterized in that the silicon carbide film (2) has a porous core (22) with a porosity of 1 to 40%, as determined by cross-sectional SEM image analysis. In addition, the obtained silicon carbide semiconductor layer structure has a nonporous, single-crystalline upper layer (23).
Vorzugsweise ist das Siliciumcarbidsubstrat (1) ein polykristallines Substrat. Der erfindungsgemäße Ansatz ermöglicht es, dass der Siliciumcarbidfilm während des gesamten Verfahrens eine einkristalline Oberfläche behält. Das Ausglühen des ausgehärteten keramikbildenden Polymervorläufers ermöglicht ein verbessertes Kornwachstum mit der Bildung von nanoskaligen Einkristallen. Darüber hinaus bietet der Siliciumcarbidfilm (2) eine einkristalline Oberflächenschicht, auf der epitaktisches Wachstum realisiert werden kann.Preferably, the silicon carbide substrate (1) is a polycrystalline substrate. The inventive approach allows the silicon carbide film to retain a single crystalline surface throughout the entire process. Annealing the cured ceramic-forming polymer precursor enables improved grain growth with the formation of nanoscale single crystals. In addition, the silicon carbide film (2) provides a single-crystalline surface layer on which epitaxial growth can be realized.
In der Ausführungsform gemäß
In der Ausführungsform gemäß
In einer bevorzugten Ausführungsform stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei der Siliciumcarbidfilm (2) erhalten wird, indem ein poröser Siliciumcarbidfilm (vor-2) einer Wärmebehandlung unterzogen wird, um die poröse obere und untere Schicht zu reorganisieren und eine geschlossene oder nichtporöse Oberflächenschicht zu bilden. Vorzugsweise wird der poröse Siliciumcarbidhalbleiterfilm (vor-2) einer Wärmebehandlung bei einer Temperatur zwischen 1250°C und 1750°C, vorzugsweise zwischen 1450°C und 1650°C, unter einer N2 Atmosphäre oder unter einer inerten Atmosphäre, wie Helium, Argon oder Wasserstoffgas, unterzogen. Im Zusammenhang mit der vorliegenden Erfindung werden N2 und O2 nicht als Inertgase betrachtet. Zusätzlich kann die inerte Atmosphäre auch SiH4 enthalten, um eine Ausdiffusion von Si während der Wärmebehandlung zu verhindern. Es wird erwogen, dass während einer solchen Wärmebehandlung die hochporöse untere Schicht und die obere Schicht des porösen Films einer lokalen Selbstdiffusion bei hoher Temperatur unterliegt und eine Verdichtung an den porösen Oberflächen des porösen Films (2) erfährt.In a preferred embodiment, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, wherein the silicon carbide film (2) is obtained by subjecting a porous silicon carbide film (pre-2) to heat treatment to form the porous upper and lower layers to reorganize and form a closed or non-porous surface layer. Preferably, the porous silicon carbide semiconductor film (pre-2) is subjected to a heat treatment at a temperature between 1250°C and 1750°C, preferably between 1450°C and 1650°C, under an N 2 atmosphere or under an inert atmosphere such as helium, argon or hydrogen gas. In the context of the present invention, N 2 and O 2 are not considered to be inert gases. In addition, the inert atmosphere can also contain SiH 4 in order to prevent out-diffusion of Si during the heat treatment. It is considered that during such heat treatment, the highly porous lower layer and the upper layer of the porous film undergo local self-diffusion at high temperature and undergo densification on the porous surfaces of the porous film (2).
Sobald die Schichtstruktur gebildet ist, wird das keramikbildende Polymer ausgehärtet. In einer ersten bevorzugten Ausführungsform stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei die Aushärtungsbehandlung bei einer Temperatur von typischerweise zwischen 200°C und 700°C durchgeführt wird. Diese Temperaturen ermöglichen die Polymerisation des keramikbildenden Polymervorläufers, und es wird ein keramisches Polymer gebildet. Die Glühbehandlung bei einer Temperatur, die typischerweise zwischen 1000°C und 1800°C liegt, ermöglicht die Pyrolyse des keramikbildenden Polymers, um eine keramische, einkristalline Bindeschicht zu bilden, die das Siliciumcarbidsubstrat und den Siliciumcarbidfilm miteinander verbindet. Darüber hinaus gewährleistet die Glühbehandlung die Bildung einer verdichteten Siliciumcarbid-Oberflächenschicht auf der Oberfläche des Siliciumcarbidsubstrats.Once the layer structure is formed, the ceramic-forming polymer is cured. In a first preferred embodiment, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, wherein the curing treatment is carried out at a temperature typically between 200°C and 700°C. These temperatures allow the ceramic-forming polymer precursor to polymerize and a ceramic polymer is formed. The annealing treatment at a temperature typically between 1000°C and 1800°C allows pyrolysis of the ceramic-forming polymer to form a ceramic single-crystal bond layer that bonds the silicon carbide substrate and the silicon carbide film together. In addition, the annealing treatment ensures the formation of a densified silicon carbide surface layer on the surface of the silicon carbide substrate.
In einer zweiten bevorzugten Ausführungsform stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei der keramikbildende Polymervorläufer in Gegenwart eines Radikalstarters thermisch bei Umgebungstemperatur oder durch Photonenaktivierung (UV) gehärtet wird. Vorzugsweise umfasst der Radikalstarter einen stickstoffhaltigen Radikalstarter, besonders bevorzugt Azobisisobutyronitril (AIBN). Die Verwendung eines stickstoffhaltigen Radikalstarters wie AIBN als Radikalstarter ermöglicht die Aushärtung des keramikbildenden Polymervorläufers bei einer wesentlich niedrigeren Temperatur unter kontrollierten Bedingungen. Dies ermöglicht die Bildung einer mechanisch stabilen, ausgehärteten Schichtstruktur. Darüber hinaus ermöglicht die Verwendung eines stickstoffhaltigen Radikalstarters wie AIBN eine Erhöhung des Stickstoffgehalts in der gebildeten keramischen Bindeschicht, was die elektrische Leitfähigkeit verbessert.In a second preferred embodiment, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, wherein the ceramic-forming polymer precursor is thermally cured in the presence of a radical initiator at ambient temperature or by photon activation (UV). The radical initiator preferably comprises a nitrogen-containing radical initiator, particularly preferably azobisisobutyronitrile (AIBN). Using a nitrogen-containing radical initiator such as AIBN as a radical initiator allows the ceramic-forming polymer precursor to be cured at a significantly lower temperature under controlled conditions. This enables the formation of a mechanically stable, hardened layer structure. In addition, the use of a nitrogen-containing radical initiator such as AIBN allows increasing the nitrogen content in the formed ceramic bonding layer, which improves electrical conductivity.
In einer bevorzugten Ausführungsform stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, bei dem die keramikbildende Polymervorstufe mit der unteren Schicht des Siliciumcarbidfilms bei einer Temperatur zwischen 25°C und 200°C, vorzugsweise bei einer Temperatur zwischen 40°C und 160°C und noch bevorzugter bei einer Temperatur zwischen 50°C und 120°C in Kontakt gebracht wird. Das Vorerhitzen oder Erhitzen des keramikbildenden Polymervorläufers vor und/oder während des Kontakts mit dem porösen Siliciumcarbidfilm ermöglicht eine niedrigere Viskosität, was eine verbesserte Imprägnierung des keramikbildenden Polymers in die Poren der unteren Schicht ermöglicht. Dementsprechend kann leichter eine tiefergehende Imprägnierung erreicht werden. Der keramikbildende Polymervorläufer sollte jedoch auf eine ausreichend niedrige Temperatur erhitzt werden, um eine vorzeitige Polymerisation des Vorläufers zu vermeiden.In a preferred embodiment, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, in which the ceramic-forming polymer precursor with the lower layer of the silicon carbide film at a temperature between 25 ° C and 200 ° C, preferably at a temperature between 40 ° C and 160°C and more preferably at a temperature between 50°C and 120°C. Preheating or heating the ceramic-forming polymer precursor before and/or during contact with the porous silicon carbide film allows for lower viscosity, allowing for improved impregnation of the ceramic-forming polymer into the pores of the lower layer. Accordingly, deeper impregnation can be achieved more easily. However, the ceramic-forming polymer precursor should be heated to a sufficiently low temperature to avoid premature polymerization of the precursor.
In einer bevorzugten Ausführungsform stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei der Siliciumcarbidfilm einen porösen Kern aufweist. Ein solcher poröser Kern ist insofern vorteilhaft, als die während der Aushärtung, d. h. während der Vernetzung, gebildeten flüchtigen Bestandteile leichter aus der Zwischenschicht entfernt werden können, was zu besseren mechanischen und elektrischen Eigenschaften führt.In a preferred embodiment, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, wherein the silicon carbide film has a porous core. Such a porous core is advantageous in that during curing, i.e. H. During crosslinking, volatile components formed can be more easily removed from the intermediate layer, resulting in better mechanical and electrical properties.
In einer bevorzugten Ausführungsform stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei der Siliciumcarbidfilm (2) ein einkristalliner, poröser Siliciumcarbidfilm (2) ist, der durch Exfoliation eines Siliciumcarbidfilms von einem einkristallinen Siliciumcarbidwafer durch elektrochemische Porosierung erhalten wird.In a preferred embodiment, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, wherein the silicon carbide film (2) is a single-crystal porous silicon carbide film (2) obtained by exfoliating a silicon carbide film from a single-crystal silicon carbide wafer by electrochemical porosation .
Ein einkristalliner, poröser Verbindungshalbleiterfilm (2) kann durch eine elektrochemische Porosierungstechnik gemäß dem in
Gemäß der zweiten Ausführungsform der Erfindung weist der Kern (22) eine Porosität von 15% bis 45% auf, wie durch REM bestimmt.According to the second embodiment of the invention, the core (22) has a porosity of 15% to 45% as determined by SEM.
In einer speziellen Ausführungsform der Erfindung stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei der Siliciumcarbidfilm (2) eine untere Schicht (21) aufweist, wobei die poröse untere Schicht (21) eine Porosität von höchstens 50% aufweist, wie durch REM-Bildanalyse bestimmt. Die poröse Schicht (21) kann eine Porosität von 1% bis 45% oder von 5% bis 45% und sogar von 10% bis 30%, wie z. B. 10%, 15%, 20%, 25%, 30%, 35%, 40% oder 45%, oder jeden Wert dazwischen aufweisen. Die REM-Bildanalyse einer porösen Schicht (21) wird durch Ätzen mit einer Elektrolytlösung aus 150 ml 48 Gew.-% HF, 150 ml Ethanol und 1200 ml entionisiertem Wasser in einer Ätzkammer der AMMT GmbH für das Ätzen von porösem Silicium und unter Verwendung einer 250-Watt-Quecksilberbogenlampe für die Vorderseitenbeleuchtung durchgeführt. Die verwendeten Parameter für den elektrochemischen Ätzprozess sind (i) für die C-Fläche: 1 Min. 11,5 V angelegt, 6 Min. 8,5 V angelegt, 1 Min. 11,5 V angelegt, 0,05 Min. 60 V angelegt, um den Film vom Substrat abzulösen; und (ii) Si-Fläche: 1 min 11,5 V angelegt, 9 min 8,5 V angelegt, 1 min 11,5 V angelegt, 0,05 min 60 V angelegt, um den Film vom Substrat abzulösen. Der Grad der Porosität wird mit einer OpenCV-Bildanalysebibliothek analysiert, wobei zur Bestimmung des Porositätsgrades eine Entrauschung und ein adaptiver Gaußscher Bildschwellenwert verwendet werden.In a specific embodiment of the invention, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, wherein the silicon carbide film (2) has a lower layer (21), the porous lower layer (21) having a porosity of at most 50% as determined by SEM image analysis. The porous layer (21) may have a porosity of 1% to 45% or 5% to 45% and even 10% to 30%, such as e.g. B. 10%, 15%, 20%, 25%, 30%, 35%, 40% or 45%, or any value in between. The SEM image analysis of a porous layer (21) is carried out by etching with an electrolyte solution consisting of 150 ml of 48 wt.% HF, 150 ml of ethanol and 1200 ml of deionized water in an etching chamber from AMMT GmbH for etching porous silicon and using a 250 watt mercury arc lamp for front lighting. The parameters used for the electrochemical etching process are (i) for the C-surface: 1 min. 11.5 V applied, 6 min. 8.5 V applied, 1 min. 11.5 V applied, 0.05 min. 60 V applied to peel the film from the substrate; and (ii) Si surface: 11.5 V applied for 1 min, 8.5 V applied for 9 min, 11.5 V applied for 1 min, 60 V applied for 0.05 min to peel the film from the substrate. The degree of porosity is analyzed using an OpenCV image analysis library, where denoising and adaptive Gaussian image thresholding are used to determine the degree of porosity.
Vorzugsweise stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei das Halbleitersubstrat und der Halbleiterfilm Siliciumcarbid umfassen. Vorzugsweise umfasst das Siliciumcarbid 4H-Siliciumcarbid (4H-SiC). Noch bevorzugter besteht das Siliciumcarbid im Wesentlichen aus 4H-Siliciumcarbid (4H-SiC).Preferably, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, wherein the semiconductor substrate and the semiconductor film comprise silicon carbide. Preferably the silicon carbide comprises 4H silicon carbide (4H-SiC). More preferably, the silicon carbide consists essentially of 4H silicon carbide (4H-SiC).
In einer bevorzugten Ausführungsform stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei die Siliciumcarbidhalbleiter-Schichtstruktur einen Durchmesser von 1 cm bis 50 cm aufweist. Noch bevorzugter hat die Siliciumcarbidhalbleiter-Schichtstruktur einen Durchmesser von 5 cm bis 35 cm. Am meisten bevorzugt ist der Durchmesser etwa 100 mm oder 4 Zoll, etwa 150 mm oder 6 Zoll, etwa 200 mm oder 8 Zoll oder etwa 300 mm oder 12 Zoll, oder jeder Durchmesser dazwischen.In a preferred embodiment, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, wherein the silicon carbide semiconductor layer structure has a diameter of 1 cm to 50 cm. More preferably, the silicon carbide semiconductor layer structure has a diameter of 5 cm to 35 cm. Most preferably, the diameter is about 100 mm or 4 inches, about 150 mm or 6 inches, about 200 mm or 8 inches, or about 300 mm or 12 inches, or any diameter in between.
In einer spezifischen Ausführungsform der Erfindung stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei die poröse untere Schicht (21) eine durchschnittliche Porengröße von höchstens 500 nm aufweist, wie durch REM-Bildanalyse bestimmt. Vorzugsweise hat die poröse untere Schicht (21) eine durchschnittliche Porengröße von 50 nm bis 500 nm, weiter bevorzugt von 100 nm bis 400 nm und noch weiter bevorzugt von 150 nm bis 350 nm. Am meisten bevorzugt hat der poröse Kern der porösen unteren Schicht (21) eine durchschnittliche Porengröße von 160 nm, 170 nm, 180 nm, 190 nm, 200 nm, 210 nm, 220 nm, 230 nm oder 240 nm, oder jeden Wert dazwischen.In a specific embodiment of the invention, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, wherein the porous lower layer (21) has an average pore size of at most 500 nm as determined by SEM image analysis. Preferably, the porous lower layer (21) has an average pore size of 50 nm to 500 nm, more preferably 100 nm to 400 nm, and even more preferably 150 nm to 350 nm. Most preferably, the porous core of the porous lower layer ( 21) an average pore size of 160 nm, 170 nm, 180 nm, 190 nm, 200 nm, 210 nm, 220 nm, 230 nm or 240 nm, or any value in between.
In einer bevorzugten Ausführungsform stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei die keramikbildende Polymervorstufe ein Polycarbosilan umfasst. Die keramikbildende Polymervorstufe besteht vorzugsweise im Wesentlichen aus Kohlenstoff, Silicium und Wasserstoff. Wenn der Wasserstoff während des Bindungsprozesses diffundiert, kann nur aus Polycarbosilan entwickeltes Siliciumcarbid zurückbleiben. Bei der keramikbildenden Polymervorstufe kann es sich beispielsweise um ein Allyl-Hydrido-Polycarbosilan oder ein anderes Polycarbosilan handeln.In a preferred embodiment, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, wherein the ceramic-forming polymer precursor comprises a polycarbosilane. The ceramic-forming polymer precursor preferably consists essentially of carbon, silicon and hydrogen. When the hydrogen diffuses during the bonding process, only silicon carbide developed from polycarbosilane can remain. The ceramic-forming polymer precursor can be, for example, an allyl-hydrido-polycarbosilane or another polycarbosilane.
In einer bevorzugten Ausführungsform stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei die Härtungsbehandlung bei einer Temperatur von 300°C bis 600°C durchgeführt wird.In a preferred embodiment, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, wherein the hardening treatment includes at a temperature of 300°C to 600°C.
In einer bevorzugten Ausführungsform stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei die Aushärtungsbehandlung bei einer Temperatur von etwa 400°C durchgeführt wird. Solche Temperaturen haben sich als optimal für die Bindung des porösen Siliciumcarbidfilms und die Vernetzung einer Polycarbosilanschicht erwiesen.In a preferred embodiment, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, wherein the curing treatment is carried out at a temperature of about 400°C. Such temperatures have proven to be optimal for bonding the porous silicon carbide film and crosslinking a polycarbosilane layer.
Vorzugsweise stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei während der Aushärtungsbehandlung das Siliciumcarbidsubstrat (1) in direktem Kontakt mit dem Bindefilm (vor-3) steht, der den keramikbildenden Polymervorläufer umfasst, und wobei der Bindefilm (vor-3) auf seiner gegenüberliegenden Seite in direktem Kontakt mit der unteren Schicht (21) des Siliciumcarbidfilms (2) steht. Vorzugsweise wird die Mehrfachschicht auf das Halbleitersubstrat (1) mit einem Heißpressdruck von 5 MPa bis 100 MPa gepresst. Solche Prozesse lassen sich leicht in einer Heißpresse durchführen. Vorzugsweise wird die Wärmebehandlung bei einem Heißpressdruck zwischen 10 MPa und 75 MPa, noch bevorzugter zwischen 15 MPa und 60 MPa und noch weiter bevorzugt zwischen 20 MPa und 50 MPa durchgeführt. Besonders bevorzugt wird die Wärmebehandlung bei einem Heißpressdruck von etwa 20 MPa, 25 MPa, 30 MPa, 35 MPa, 40 MPa, 45 MPa oder 50 MPa oder irgendeinem Druck dazwischen durchgeführt. Es wurde festgestellt, dass die Anwendung eines Drucks während des Schmelzklebeprozesses die Klebeeigenschaften der erhaltenen Halbleiter-Schichtstruktur verbessert.Preferably, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, wherein during the curing treatment, the silicon carbide substrate (1) is in direct contact with the bonding film (pre-3) comprising the ceramic-forming polymer precursor, and wherein the bonding film ( before-3) on its opposite side is in direct contact with the lower layer (21) of the silicon carbide film (2). The multilayer is preferably pressed onto the semiconductor substrate (1) with a hot pressing pressure of 5 MPa to 100 MPa. Such processes can be easily carried out in a hot press. Preferably, the heat treatment is carried out at a hot pressing pressure between 10 MPa and 75 MPa, more preferably between 15 MPa and 60 MPa and even more preferably between 20 MPa and 50 MPa. Particularly preferably, the heat treatment is carried out at a hot pressing pressure of about 20 MPa, 25 MPa, 30 MPa, 35 MPa, 40 MPa, 45 MPa or 50 MPa or any pressure in between. It was found that the application of pressure during the hot melt bonding process improves the adhesive properties of the resulting semiconductor layer structure.
In einer bevorzugten Ausführungsform stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei die Glühbehandlung in Schritt iii. bei einer Temperatur zwischen 1200°C und 1800°C durchgeführt wird. Vorzugsweise wird die Glühbehandlung bei einer Temperatur über 1400°C durchgeführt, vorzugsweise bei einer Temperatur von 1500°C bis 1600°C, besonders bevorzugt bei einer Temperatur über 1550°C, wie 1560°C, 1570°C, 1580°C, 1590°C oder 1600°C.In a preferred embodiment, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, wherein the annealing treatment in step iii. is carried out at a temperature between 1200°C and 1800°C. Preferably, the annealing treatment is carried out at a temperature above 1400°C, preferably at a temperature from 1500°C to 1600°C, particularly preferably at a temperature above 1550°C, such as 1560°C, 1570°C, 1580°C, 1590 °C or 1600°C.
Vorzugsweise wird ein Polycarbosilan verwendet, das bei einer Temperatur von 1500°C bis 1700°C zu einem polykristallinen Siliciumcarbid pyrolysiert, wie z.B., aber nicht beschränkt auf, Allyl-Hydrido-Polycarbosilan. Auf diese Weise wird eine quantitative Umwandlung des Polymers in Siliciumcarbid erreicht, und die Bindeschicht besteht folglich im Wesentlichen aus Siliciumcarbid. Dies ermöglicht eine gute elektrische Leitfähigkeit, insbesondere wenn eine bestimmte Menge an geeigneten Dotierungselementen eingeschlossen ist.Preferably, a polycarbosilane is used that pyrolyzes to a polycrystalline silicon carbide at a temperature of 1500°C to 1700°C, such as, but not limited to, allyl-hydrido-polycarbosilane. In this way, a quantitative conversion of the polymer into silicon carbide is achieved and the bonding layer consequently consists essentially of silicon carbide. This enables good electrical conductivity, especially when a certain amount of suitable doping elements is included.
In einer bevorzugten Ausführungsform stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei das Siliciumcarbidhalbleitersubstrat (1) ein polykristallines Material umfasst.In a preferred embodiment, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, wherein the silicon carbide semiconductor substrate (1) comprises a polycrystalline material.
Vorzugsweise weist die Kontaktfläche des Siliciumcarbidsubstrats, d. h. die Oberfläche, die mit dem Siliciumcarbidfilm in Berührung kommt, eine Oberflächenrauheit von höchstens 50 nm auf, wie durch Rasterkraftmikroskopie (AFM) bestimmt. Ein geeignetes AFM-Verfahren zur Bestimmung der Oberflächenrauheit von Si-Nanostrukturen wird in
In einer bevorzugten Ausführungsform stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei der Bindefilm (vor-3), der den keramikbildenden Polymervorläufer umfasst, zwischen dem Siliciumcarbidsubstrat (1) und dem Siliciumcarbidfilm (2) mit einer Dicke von 200 nm bis 800 nm, vorzugsweise etwa 400 nm, bereitgestellt wird.In a preferred embodiment, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, wherein the bonding film (pre-3) comprising the ceramic-forming polymer precursor is sandwiched between the silicon carbide substrate (1) and the silicon carbide film (2) with a thickness from 200 nm to 800 nm, preferably about 400 nm.
In einer bevorzugten Ausführungsform stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei die untere Schicht (21) des Siliciumcarbidfilms (2) mit einer Dicke von mindestens 10 nm und höchstens 250 nm vorgesehen ist.In a preferred embodiment, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, wherein the lower layer (21) of the silicon carbide film (2) is provided with a thickness of at least 10 nm and at most 250 nm.
Vorzugsweise stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei der Siliciumcarbidfilm (2) eine Dicke von 0,05 bis 100 µm, wie durch REM-Bildanalyse bestimmt, vorzugsweise von 0,05 bis 75 µm und noch bevorzugter von 0,05 bis 50 µm aufweist. Vorzugsweise stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei der Siliciumcarbidfilm eine Dicke von 0,05 µm bis 30 µm aufweist, wie durch REM-Bildanalyse bestimmt. Vorzugsweise hat der Siliciumcarbidfilm eine Dicke von 0,1 µm bis 25 µm, noch bevorzugter von 0,5 µm bis 16 µm und noch weiter bevorzugt von 1 µm bis 10 µm. Am meisten bevorzugt hat der Siliciumcarbidfilm eine Dicke von 1 µm bis 5 µm, und besonders bevorzugt ist er gleich 1 µm, 2 µm, 3 µm, 4 µm oder 5 µm, oder gleich irgendeinem Wert dazwischen. Besonders bevorzugt hat der Siliciumcarbidfilm eine Dicke von 1 µm.Preferably, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, wherein the silicon carbide film (2) has a thickness of 0.05 to 100 µm, as determined by SEM image analysis, preferably from 0.05 to 75 µm and more preferably from 0.05 to 50 µm. Preferably, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, wherein the silicon carbide film has a thickness of 0.05 µm to 30 µm as determined by SEM image analysis. Preferably, the silicon carbide film has a thickness of 0.1 µm to 25 µm, more preferably 0.5 µm to 16 µm, and even more preferably 1 µm to 10 µm. Most preferably, the silicon carbide film has a thickness of 1 µm to 5 µm, and most preferably it is equal to 1 µm, 2 µm, 3 µm, 4 µm or 5 µm, or any value in between. The silicon carbide film particularly preferably has a thickness of 1 μm.
In einer bevorzugten Ausführungsform stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei der Siliciumcarbidfilm (2) mit einer porösen unteren Schicht (21) durch metallunterstütztes photochemisches Ätzen (MAPCE) und photoelektrochemisches Ätzen (PECE) erhalten wird. Experimentelle Verfahren für MAPCE und PECE sind beschrieben in:
Vorzugsweise stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, bei dem der keramikbildende Polymervorläufer auf die untere Schicht (21) aufgeschleudert wird. Alternativ kann die keramikbildende Polymervorstufe auch durch Sprühverfahren aufgebracht werden.Preferably, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, in which the ceramic-forming polymer precursor is spin-coated onto the lower layer (21). Alternatively, the ceramic-forming polymer precursor can also be applied by spraying.
Vorzugsweise stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei die Aushärtung und/oder die Glühbehandlung unter einer inerten Atmosphäre oder unter einer Stickstoffatmosphäre durchgeführt wird. Zusätzlich kann die inerte Atmosphäre auch SiH4 umfassen, um eine Ausdiffusion von Si während der Wärmebehandlung zu verhindern. Im Zusammenhang mit der vorliegenden Erfindung ist der Begriff „inerte Atmosphäre“ als eine Atmosphäre aus Helium, Argon und/oder Wasserstoff zu verstehen. N2- und O2-Gas gelten im Rahmen der vorliegenden Erfindung nicht als inerte Gase.Preferably, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, wherein the annealing and/or the annealing treatment is carried out under an inert atmosphere or under a nitrogen atmosphere. In addition, the inert atmosphere can also include SiH 4 in order to prevent out-diffusion of Si during the heat treatment. In the context of the present invention, the term “inert atmosphere” is to be understood as an atmosphere of helium, argon and/or hydrogen. N 2 and O 2 gases are not considered inert gases in the context of the present invention.
In einer bevorzugten Ausführungsform stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei die keramikbildende Polymervorstufe vor der Aushärtungsbehandlung ein oder mehrere Dotierungselemente, insbesondere Stickstoff, umfasst.In a preferred embodiment, the present invention provides a silicon carbide semiconductor layer structure according to the first aspect of the invention, wherein the ceramic-forming polymer precursor comprises one or more doping elements, in particular nitrogen, before the curing treatment.
Vorzugsweise stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur gemäß dem ersten Aspekt der Erfindung bereit, wobei die Siliciumcarbidhalbleiter-Schichtstruktur ferner eine Halbleiterschicht, die auch als Deckschicht (4) bezeichnet wird, mit einer Unterseite und einer Oberseite umfasst, wobei die Unterseite der zweiten Halbleiterschicht in Kontakt mit der Oberseite des Halbleiterfilms steht. Dies ist in
In einer bevorzugten Ausführungsform handelt es sich bei der Halbleiterschicht um eine epitaktisch gewachsene Halbleiterschicht, die auch als „Deckschicht“ bezeichnet wird. Im Zusammenhang mit der vorliegenden Erfindung bedeutet dies, dass die Halbleiterschicht in einem Kristallwachstums- oder Materialabscheidungsprozess gewachsen ist, bei dem neue kristalline Schichten mit einer oder mehreren wohldefinierten Orientierungen in Bezug auf den kristallinen Halbleiterfilm gebildet werden. Die abgeschiedene kristalline Halbleiterschicht wird als Epitaxieschicht bezeichnet. Die relative(n) Orientierung(en) der Epitaxieschicht zur kristallinen Schicht wird durch die Orientierung des Kristallgitters des jeweiligen Materials definiert. Für das epitaktische Wachstum muss die neue Schicht kristallin sein, und der Kristall der Deckschicht muss eine genau definierte Orientierung relativ zur Kristallstruktur der Schicht haben.In a preferred embodiment, the semiconductor layer is an epitaxially grown semiconductor layer, which is also referred to as a “cover layer”. In the context of the present invention, this means that the semiconductor layer is grown in a crystal growth or material deposition process in which new crystalline layers are formed with one or more well-defined orientations with respect to the crystalline semiconductor film. The deposited crystalline semiconductor layer is called an epitaxial layer. The relative orientation(s) of the epitaxial layer to the crystalline layer is defined by the orientation of the crystal lattice of the respective material. For epitaxial growth, the new layer must be crystalline, and the crystal of the cap layer must have a well-defined orientation relative to the crystal structure of the layer.
Siliciumcarbidhalbleiter-Schichtstrukturen gemäß dem ersten Aspekt der Erfindung können durch das Vorhandensein von Dotierungselementen in der Siliciumcarbidbindeschicht (3) identifiziert werden, wie durch Röntgenphotoelektronenspektroskopie bestimmt. Die Dotierungselemente können aus der Atmosphäre stammen, wie z. B. Stickstoff, oder aus einem Starter, der während der Aushärtung des keramikbildenden Polymervorläufers verwendet wird.Silicon carbide semiconductor layer structures according to the first aspect of the invention can be identified by the presence of doping elements in the silicon carbide bonding layer (3), as determined by X-ray photoelectron spectroscopy. The doping elements can come from the atmosphere, such as. B. nitrogen, or from an initiator that is used during curing of the ceramic-forming polymer precursor.
In einer bevorzugten Ausführungsform stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur bereit, umfassend:
- i. ein Siliciumcarbidsubstrat (1) mit einer Unterseite und einer Oberseite;
- ii. einen einkristallinen Siliciumcarbidfilm (2), wobei der Siliciumcarbidfilm (2) eine untere Schicht (21), einen porösen Kern (22) und eine nichtporöse obere Schicht (23) aufweist;
- iii. eine Siliciumcarbidbindeschicht (3) auf einer ersten Seite, die in direktem Kontakt mit dem Siliciumcarbidsubstrat (1) steht, und auf einer zweiten, der ersten Seite gegenüberliegenden Seite, die in direktem Kontakt mit den Poren der unteren Schicht (21) des einkristallinen Siliciumcarbidfilms (2) steht und teilweise darin imprägniert ist.
- i. a silicon carbide substrate (1) having a bottom and a top;
- ii. a single crystal silicon carbide film (2), the silicon carbide film (2) having a lower layer (21), a porous core (22) and a non-porous upper layer (23);
- iii. a silicon carbide bonding layer (3) on a first side, which is in direct contact with the silicon carbide substrate (1), and on a second side, opposite the first side, which is in direct contact with the pores of the lower layer (21) of the single-crystal silicon carbide film ( 2) stands and is partially impregnated in it.
In einer bevorzugten Ausführungsform stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur bereit, wobei die Siliciumcarbidbindeschicht (3) eine Schichtdicke zwischen 200 nm und 1000 nm aufweist. Vorzugsweise hat die polymere Siliciumcarbidschicht (3) eine Schichtdicke von etwa 400 nm.In a preferred embodiment, the present invention provides a silicon carbide semiconductor layer structure, wherein the silicon carbide bonding layer (3) has a layer thickness between 200 nm and 1000 nm. The polymeric silicon carbide layer (3) preferably has a layer thickness of approximately 400 nm.
In einer bevorzugten Ausführungsform stellt die vorliegende Erfindung eine Siliciumcarbidhalbleiter-Schichtstruktur bereit, wobei die Siliciumcarbidbindeschicht (3) ein oder mehrere Dotierungselemente umfasst. Vorzugsweise sind die Dotierungselemente ausgewählt aus der Gruppe bestehend aus B, N und P. Vorzugsweise umfasst die Siliciumcarbidbindeschicht (3) Stickstoff in einer Menge von 1019 Atomen Stickstoff pro cm3. Dadurch ist die Siliciumcarbidschicht (3) elektrisch leitfähiger.In a preferred embodiment, the present invention provides a silicon carbide semiconductor layer structure, wherein the silicon carbide bonding layer (3) comprises one or more doping elements. The doping elements are preferably selected from the group consisting of B, N and P. Preferably the silicon carbide binding layer (3) comprises nitrogen in an amount of 10 19 atoms of nitrogen per cm 3 . This makes the silicon carbide layer (3) more electrically conductive.
ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDED IN THE DESCRIPTION
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of documents listed by the applicant was generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.
Zitierte PatentliteraturCited patent literature
- US 2017/033010 [0006, 0007]US 2017/033010 [0006, 0007]
- US 2017033011 [0006, 0007]US 2017033011 [0006, 0007]
Zitierte Nicht-PatentliteraturNon-patent literature cited
- Leitgeb, M. et al., J. Electrochem. Soc. 2017, 164 (12), E337 [0003]Leitgeb, M. et al., J. Electrochem. Soc. 2017, 164 (12), E337 [0003]
- Bedell et al., J. Appl. Phys. 122, 2017, 025103 [0004]Bedell et al., J. Appl. Phys. 122, 2017, 025103 [0004]
- Leitgeb, M. et al., Stacked Layers of Different Porosity in 4H SiC Substrates Applying a Photoelectrochemical Approach beschriebenen experimentellen Verfahren erhalten werden. J. Electrochem. Soc. 2017, 164 (12), E337 [0045]Leitgeb, M. et al., Stacked Layers of Different Porosity in 4H SiC Substrates Applying a Photoelectrochemical Approach can be obtained using the experimental procedures described. J. Electrochem. Soc. 2017, 164 (12), E337 [0045]
- Leitgeb, M. et al. Metal Assisted Photochemical Etching of 4H Silicon Carbide. J. Phys. Appl. Phys. 2017, 50 (43), 435301 [0045, 0062]Leitgeb, M. et al. Metal Assisted Photochemical Etching of 4H Silicon Carbide. J. Phys. Appl. Phys. 2017, 50 (43), 435301 [0045, 0062]
- Nagase et al., Metrology of Atomic Force Microscopy for Si Nano-Structures, Jpn. J. Appl. Phys. 1995, 34, 3382 [0058]Nagase et al., Metrology of Atomic Force Microscopy for Si Nano-Structures, Jpn. J. Appl. Phys. 1995, 34, 3382 [0058]
- Leitgeb, M. et al., Stacked Layers of Different Porosity in 4H SiC Substrates Applying a Photoelectrochemical Approach. J. Electrochem. Soc. 2017, 164 (12), E337 [0062]Leitgeb, M. et al., Stacked Layers of Different Porosity in 4H SiC Substrates Applying a Photoelectrochemical Approach. J. Electrochem. Soc. 2017, 164 (12), E337 [0062]
Claims (15)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP22193108.2 | 2022-08-31 | ||
| EP22193108 | 2022-08-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE202023001840U1 true DE202023001840U1 (en) | 2023-09-26 |
Family
ID=83400567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE202023001840.4U Active DE202023001840U1 (en) | 2022-08-31 | 2023-08-30 | Silicon carbide semiconductor layer structure |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE202023001840U1 (en) |
| WO (1) | WO2024047097A1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170033010A1 (en) | 2015-07-31 | 2017-02-02 | Infineon Technologies Ag | Method for Forming a Wafer Structure, a Method for Forming a Semiconductor Device and a Wafer Structure |
| US20170033011A1 (en) | 2015-07-31 | 2017-02-02 | Infineon Technologies Ag | Method for Forming a Semiconductor Device and a Semiconductor Device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012128149A1 (en) * | 2011-03-18 | 2012-09-27 | 日本碍子株式会社 | Silicon carbide-based porous object, honeycomb structure, and catalyst support of electric heating type |
| CN106866976B (en) * | 2017-03-08 | 2019-10-18 | 袁钦 | The method that liquid by-product recycles in a kind of pair of Polycarbosilane synthesis |
| KR20230149845A (en) * | 2021-03-01 | 2023-10-27 | 유미코아 | Compound semiconductor layered structure and method for manufacturing the same |
-
2023
- 2023-08-30 WO PCT/EP2023/073772 patent/WO2024047097A1/en unknown
- 2023-08-30 DE DE202023001840.4U patent/DE202023001840U1/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170033010A1 (en) | 2015-07-31 | 2017-02-02 | Infineon Technologies Ag | Method for Forming a Wafer Structure, a Method for Forming a Semiconductor Device and a Wafer Structure |
| US20170033011A1 (en) | 2015-07-31 | 2017-02-02 | Infineon Technologies Ag | Method for Forming a Semiconductor Device and a Semiconductor Device |
Non-Patent Citations (6)
| Title |
|---|
| Bedell et al., J. Appl. Phys. 122, 2017, 025103 |
| Leitgeb, M. et al. Metal Assisted Photochemical Etching of 4H Silicon Carbide. J. Phys. Appl. Phys. 2017, 50 (43), 435301 |
| Leitgeb, M. et al., J. Electrochem. Soc. 2017, 164 (12), E337 |
| Leitgeb, M. et al., Stacked Layers of Different Porosity in 4H SiC Substrates Applying a Photoelectrochemical Approach beschriebenen experimentellen Verfahren erhalten werden. J. Electrochem. Soc. 2017, 164 (12), E337 |
| Leitgeb, M. et al., Stacked Layers of Different Porosity in 4H SiC Substrates Applying a Photoelectrochemical Approach. J. Electrochem. Soc. 2017, 164 (12), E337 |
| Nagase et al., Metrology of Atomic Force Microscopy for Si Nano-Structures, Jpn. J. Appl. Phys. 1995, 34, 3382 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024047097A1 (en) | 2024-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102011054035B4 (en) | A method of manufacturing a composite wafer having a graphite core and a composite wafer having a graphite core | |
| DE102016105610B4 (en) | Semiconductor component with a graphene layer and a method for its production | |
| DE69728355T2 (en) | Method of manufacturing a semiconductor article | |
| DE69329635T3 (en) | Semiconductor device and method for its manufacture | |
| DE102014118336B4 (en) | COMPOSITE STRUCTURE AND METHOD FOR FORMING A COMPOSITE STRUCTURE | |
| DE602004013163T2 (en) | Method of Making a Germanium On Insulator Wafer (GeOI) | |
| EP1604390B1 (en) | Method for the production of stress-relaxed layer structure on a non-lattice adapted substrate and utilization of said layer system in electronic and/or optoelectronic components | |
| DE60126328T2 (en) | PROCESS FOR THE PRODUCTION OF A SUBSTRATE, IN PARTICULAR FOR OPTICS, ELECTRONICS OR OPTOELECTRONICS AND RESULTING SUBSTRATE | |
| DE102014100083B4 (en) | Composite Wafer, Wafer, and Method of Making a Composite Wafer | |
| DE69228349T2 (en) | Method of manufacturing a semiconductor substrate | |
| EP1727190A1 (en) | Semiconductor layer structure and method of fabricating it | |
| EP1920469B1 (en) | Method for laterally cutting through a semiconductor wafer and optoelectronic component | |
| DE69826053T2 (en) | Semiconductor substrate and method for its production | |
| DE102019111377A1 (en) | A method of processing a silicon carbide wafer and a silicon carbide semiconductor device | |
| DE102018102415B4 (en) | WAFER COMPOSITION AND PROCESS FOR MANUFACTURING A SEMICONDUCTOR COMPONENT | |
| DE102019114131A1 (en) | FIELD EFFECT TRANSISTOR USING TRANSITION METAL DICHALCOGENIDE AND METHOD FOR THE PRODUCTION THEREOF | |
| DE102019111985A1 (en) | METHOD FOR MANUFACTURING SILICON CARBIDE DEVICES AND WAFER COMPOSITES CONTAINING LASER MODIFIED ZONES IN A HANDLING SUBSTRATE | |
| DE202022101103U1 (en) | Compound semiconductor layered structure | |
| DE60211190T2 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR COATING STRUCTURE AND CORRESPONDING STRUCTURE | |
| DE102019108754A1 (en) | SEMICONDUCTOR DEVICE WITH A POROUS AREA, WAFER COMPOSITE STRUCTURE, AND METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE | |
| DE102011114671A1 (en) | Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip | |
| DE102019119289B4 (en) | SUPPORT, LAMINATE AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICES | |
| DE102012209706B4 (en) | A method of fabricating two device wafers from a single base substrate by using a controlled cleavage process | |
| EP1681711A1 (en) | Semiconductor wafer with a silicon-germanium layer and process for its manufacture | |
| DE112008000394T5 (en) | A method of manufacturing a substrate comprising a deposited buried oxide layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R207 | Utility model specification |