DE202016105593U1 - Module for receiving asymmetrical and symmetrical signals - Google Patents

Abstract

Modul zur Aufnahme elektrischer Signale
mit einem ersten Eingang (DIN1) zur Aufnahme eines asymmetrischen ersten Signals und einem ersten Spannungsteiler (VD1), der eingerichtet ist, um eine erste Teilspannung des ersten Signals auf einen ersten Ausgang zu legen und eine zweite Teilspannung des ersten Signals auf ein Schaltelement (SE) zu legen,
mit einem zweiten Eingang (DIN2) zur Aufnahme eines asymmetrischen zweiten Signals und einem zweiten Spannungsteiler (VD2), der eingerichtet ist, um eine erste Teilspannung des zweiten Signals auf einen zweiten Ausgang zu legen und eine zweite Teilspannung des zweiten Signals auf das Schaltelement (SE) zu legen,
wobei das Schaltelement (SE) angeordnet ist, um in einem ersten Schaltzustand des Schaltelements (SE) die zweite Teilspannung des ersten Signals und die zweite Teilspannung des zweiten Signals auf Masse zu legen,
und in einem zweiten Schaltzustand des Schaltelements zumindest einen Teil der zweiten Teilspannung des ersten Signals als erstes Referenzsignal auf einen dritten Ausgang zu legen
sowie zumindest einen Teil der zweiten Teilspannung des zweiten Signals als zweites Referenzsignal auf den dritten Ausgang zu legen,
wobei der dritte Ausgang eingerichtet ist, um im zweiten Schaltzustand des Schaltelements (SE) ein Signal auszugeben, dessen zeitlicher Verlauf eine Funktion der Differenz der Spannung des ersten Referenzsignals und der Spannung des zweiten Referenzsignals ist,
sodass im zweiten Schaltzustand des Schaltelements (SE) der erste Eingang (DIN1) und der zweite Eingang (DIN2) gemeinsam einen Eingang für ein symmetrisches Signal ausbilden. Module for receiving electrical signals
with a first input (DIN1) for receiving an asymmetrical first signal and a first voltage divider (VD1), which is arranged to apply a first partial voltage of the first signal to a first output and a second partial voltage of the first signal to a switching element (SE to lay
with a second input (DIN2) for receiving an asymmetrical second signal and a second voltage divider (VD2), which is arranged to apply a first partial voltage of the second signal to a second output and a second partial voltage of the second signal to the switching element (SE to lay
wherein the switching element (SE) is arranged to ground the second partial voltage of the first signal and the second partial voltage of the second signal in a first switching state of the switching element (SE),
and in a second switching state of the switching element to place at least a portion of the second partial voltage of the first signal as a first reference signal to a third output
and to apply at least a part of the second partial voltage of the second signal as a second reference signal to the third output,
wherein the third output is arranged to output in the second switching state of the switching element (SE) a signal whose time characteristic is a function of the difference between the voltage of the first reference signal and the voltage of the second reference signal,
such that in the second switching state of the switching element (SE) the first input (DIN1) and the second input (DIN2) jointly form an input for a symmetrical signal.

Description

Die Erfindung betrifft Übertragungstechnik, im Speziellen die Verarbeitung eingehender elektrischer Signale durch I/O-Module. The invention relates to transmission technology, in particular the processing of incoming electrical signals by I / O modules.

Bei der kabelgebundenen Übertragung von Signalen unterscheidet die Fachwelt zwischen asymmetrischer und symmetrischer Signalübertragung. Bei der asymmetrischen Übertragung, in Anlehnung an den englischen Sprachgebrauch auch oft als single ended bezeichnet, wird die Information in einer einzigen Leitung durch ein einziges Signal übertragen, das am Ziel auf Masse gelegt ist. Dahingegen wird bei der symmetrischen Übertragung, auch als differential bekannt, das Signal um ein zweites, komplementäres Signal in einer zweiten Leitung ergänzt. Beide Signale sind am Ziel nicht auf Masse gelegt, sondern die jeweils andere Leitung dient als Rückstrompfad. Das zweite Signal trägt keine zusätzliche Information, sondern dient als Referenz für das erste Signal. Die Auswertung des symmetrischen Signals geschieht im Ziel durch Ermittlung der Differenz des ersten und des zweiten Signals. Erstes und zweites Signal bilden demnach effektiv gemeinsam ein einziges, in zwei Teilsignalen codiertes Signal, das im Folgenden als symmetrisches Signal bezeichnet wird. Dementsprechend ist mit einem asymmetrischen Signal im Folgenden ein nach den Vorgaben der asymmetrischen Signalübertragung übertragenes Signal gemeint, dessen Information in einem einzigen Teilsignal ohne Zuhilfenahme eines komplementären zweiten Teilsignals codiert ist. In the case of wired transmission of signals, experts distinguish between asymmetrical and symmetrical signal transmission. In asymmetric transmission, often referred to as single-ended in English, the information is transmitted in a single line through a single signal grounded at the destination. On the other hand, in symmetric transmission, also known as differential, the signal is supplemented by a second, complementary signal in a second line. Both signals are not grounded at the target, but the other line serves as a return current path. The second signal carries no additional information, but serves as a reference for the first signal. The evaluation of the symmetrical signal is done in the target by determining the difference of the first and the second signal. Accordingly, the first and second signals effectively together form a single signal, which is coded in two sub-signals, which is referred to below as a symmetrical signal. Accordingly, an asymmetrical signal in the following means a signal transmitted according to the specifications of asymmetric signal transmission, the information of which is encoded in a single sub-signal without the aid of a complementary second sub-signal.

Symmetrische Signale sind im Vergleich zu asymmetrischen Signalen weitaus unempfindlicher gegen äußere Störeinflüsse und deshalb insbesondere für lange Signalstrecken besser geeignet. Dafür ist die Infrastruktur für ihre Übertragung aufwendiger und kostspieliger, weil für ein einziges Signal zwei Leitungen benötigt werden. Symmetrical signals are much less susceptible to external interference than asymmetric signals and therefore more suitable for long signal paths. But the infrastructure for their transmission is more complex and expensive, because two lines are needed for a single signal.

Die Erfindung bezieht sich insbesondere auf Testsysteme für eingebettete Computersysteme, beispielsweise elektronische Steuergeräte. Eingebettete Systeme, die für sicherheitskritische Aufgaben vorgesehen sind, beispielsweise in der Automobilindustrie und in der Luft- und Raumfahrt, werden vor ihrem Serieneinsatz mittels spezieller Simulatoren in einer virtuellen Umgebung getestet. Die von dem zu prüfenden eingebetteten System einzulesenden Signale werden dabei entweder durch den Simulator erzeugt oder von einer Peripherie des Simulators zugeliefert. Diese Simulatoren sollen für den Test unterschiedlicher eingebetteter Systeme einsetzbar sein und müssen deshalb für die Verarbeitung unterschiedliche Signale einsetzbar sein. Unter anderem bedeutet das, dass ihre I/O-Module ausgestaltet sein müssen, um sowohl symmetrische als auch asymmetrische Signale aufzunehmen. Um Platz und Kosten zu sparen und um dem Anwender größtmögliche Flexibilität zu bieten, ist es dabei wünschenswert, für beide Signaltypen keine dedizierten Dateneingänge bereitzustellen, sondern dieselben Dateneingänge wahlweise für symmetrische und für asymmetrische Signale nutzbar zu gestalten. The invention particularly relates to test systems for embedded computer systems, for example electronic control devices. Embedded systems intended for safety-critical tasks, such as in the automotive and aerospace industries, are tested in a virtual environment using special simulators before they are used in series production. The signals to be read in by the embedded system to be tested are either generated by the simulator or delivered from a periphery of the simulator. These simulators should be usable for the test of different embedded systems and therefore have to be used for the processing of different signals. Among other things, this means that their I / O modules must be designed to accept both balanced and unbalanced signals. In order to save space and cost and to offer the user maximum flexibility, it is desirable to provide for both types of signals no dedicated data inputs, but to make the same data inputs either for symmetrical and asymmetric signals available.

Die internationale Patentanmeldung WO 2004/013758 A2 beschreibt ein I/O-Modul mit zwei Eingängen für jeweils ein asymmetrisches Signal, die wahlweise auch gemeinsam als Eingang für ein symmetrisches Signal nutzbar sind. Für den Test eingebetteter Systeme ist die dort beschriebene Schaltung unvorteilhaft, weil für den Fall, dass die Quelle eines Eingangssignals empfindlich gegenüber hohen Signalströmen ist, ein hoher Eingangswiderstand der Eingangsstufen erwünscht ist. Die beschriebene Schaltung kann diese Anforderung nicht erfüllen, weil jedes Eingangssignal in zwei parallel geschaltete Komparatoren geführt wird, was sich auf den Eingangswiderstand negativ auswirkt. The international patent application WO 2004/013758 A2 describes an I / O module with two inputs, each for an asymmetric signal, which can also be used together as an input for a balanced signal. For embedded system testing, the circuit described therein is disadvantageous because, if the source of an input signal is sensitive to high signal currents, high input resistance of the input stages is desired. The circuit described can not fulfill this requirement because each input signal is fed into two comparators connected in parallel, which has a negative effect on the input resistance.

Vor diesem Hintergrund ist es die Aufgabe der Erfindung, ein I/O-Modul mit flexibel für symmetrische und asymmetrische Signale nutzbaren Dateneingängen und in Hinsicht auf den Test eingebetteter Systeme verbesserten Eigenschaften zu beschreiben. Die Aufgabe wird gelöst durch ein Modul zur Aufnahme elektrischer Signale mit den Merkmalen des unabhängigen Anspruchs. Vorteilhafte Ausgestaltungen sind Gegenstände abhängiger Ansprüche. Against this background, it is the object of the invention to describe an I / O module with data inputs which can be used flexibly for symmetrical and asymmetrical signals and improved characteristics with regard to the test of embedded systems. The object is achieved by a module for receiving electrical signals having the features of the independent claim. Advantageous embodiments are subject-dependent claims.

Gegenstand der Erfindung ist demnach ein Modul zur Aufnahme elektrischer Signale mit mindestens zwei Eingängen für Daten in Form elektrischer Signale. Ein erster Eingang ist zur Aufnahme eines asymmetrischen ersten Signals eingerichtet. Dem ersten Eingang ist ein erster Spannungsteiler nachgeschaltet, der eingerichtet ist, um eine erste Teilspannung des ersten Signals auf einen ersten Ausgang zu legen und eine zweite Teilspannung des ersten Signals auf ein Schaltelement zu legen. Einem zweiten Eingang zur Aufnahme eines asymmetrischen zweiten Signals ist dementsprechend ein zweiter Spannungsteiler nachgeschaltet, der eingerichtet ist, um eine erste Teilspannung des zweiten Signals auf einen zweiten Ausgang zu legen und eine zweite Teilspannung des zweiten Signals auf dasselbe Schaltelement zu legen, auf das der erste Spannungsteiler den zweiten Teil der Spannung des ersten Signals legt. The invention accordingly provides a module for receiving electrical signals with at least two inputs for data in the form of electrical signals. A first input is arranged to receive an asymmetrical first signal. The first input is followed by a first voltage divider, which is set up to apply a first partial voltage of the first signal to a first output and to apply a second partial voltage of the first signal to a switching element. A second input for receiving an asymmetrical second signal is accordingly followed by a second voltage divider arranged to apply a first partial voltage of the second signal to a second output and to apply a second partial voltage of the second signal to the same switching element to which the first Voltage divider puts the second part of the voltage of the first signal.

Je nach Schaltzustand des Schaltelements ist das Modul in zwei unterschiedlichen Betriebsmodi nutzbar. In einem ersten Betriebsmodus, gekennzeichnet durch einen ersten Schaltzustand, sind der erste Eingang und der zweite Eingang voneinander entkoppelt und sind unabhängig voneinander zur Aufnahme asymmetrischer Signale nutzbar. Das erste asymmetrische Signal wird von dem Modul in diesem Betriebmodus am ersten Ausgang, das zweite asymmetrische Signal am zweiten Ausgang abgegriffen. Beide Signale werden von einer nachgeschalteten Logik des Moduls entweder aufbereitet und/oder vorverarbeitet oder in unverarbeiteter Form weitergeleitet. In einem zweiten Betriebsmodus, gekennzeichnet durch einen zweiten Schaltzustand des Schaltelements, sind der erste und der zweite Eingang gekoppelt und bilden einen gemeinsamen Eingang für ein symmetrisches Signal, das von der nachgeschalteten Logik an einem dritten Ausgang abgegriffen wird. Depending on the switching state of the switching element, the module can be used in two different operating modes. In a first operating mode, characterized by a first switching state, the first input and the second input are decoupled from each other and can be used independently of each other for receiving asymmetrical signals. The first asymmetric signal is generated by the module in this operating mode at the first output, the second asymmetric signal at the second output tapped. Both signals are either processed by a downstream logic of the module and / or preprocessed or forwarded in unprocessed form. In a second operating mode, characterized by a second switching state of the switching element, the first and the second input are coupled and form a common input for a balanced signal, which is tapped by the downstream logic at a third output.

Zu diesem Zweck ist das Schaltelement angeordnet, um im ersten Schaltzustand die zweite Teilspannung des ersten Signals und die zweite Teilspannung des zweiten Signals auf Masse zu legen. Das Schaltelement ist weiterhin angeordnet, um im zweiten Schaltzustand zumindest einen Teil der zweiten Teilspannung des ersten Signals als erstes Referenzsignal auf den dritten Ausgang zu legen und zumindest einen Teil der zweiten Teilspannung des zweiten Signals als zweites Referenzsignal auf den dritten Ausgang zu legen. For this purpose, the switching element is arranged to set in the first switching state, the second partial voltage of the first signal and the second partial voltage of the second signal to ground. The switching element is further arranged to apply at least a portion of the second partial voltage of the first signal as a first reference signal to the third output in the second switching state and to apply at least a portion of the second partial voltage of the second signal as a second reference signal to the third output.

Der dritte Ausgang ist eingerichtet, um im zweiten Schaltzustand des Schaltelements ein Signal für die nachgeschaltete Logik auszugeben, dessen zeitlicher Verlauf eine Funktion der Differenz der Spannung des ersten Referenzsignals und der Spannung des Referenzsignals ist. The third output is configured to output in the second switching state of the switching element a signal for the downstream logic, whose time characteristic is a function of the difference between the voltage of the first reference signal and the voltage of the reference signal.

Ein besonderer Vorteil des erfindungsgemäßen Moduls ist, dass für den Abgriff des asymmetrischen Signals am dritten Ausgang die mittels Spannungsteilern abgeführten, im ersten Betriebsmodus ungenutzt auf Masse gelegten zweiten Teilspannungen vom ersten und zweiten Eingang verwendet werden, sodass die elektrischen Eigenschaften des ersten Eingangs und des zweiten Eingangs, insbesondere deren Eingangswiderstände, durch den dritten Ausgang nicht beeinflusst werden. A particular advantage of the module according to the invention is that for the tapping of the asymmetric signal at the third output, the second sub-voltages dissipated by means of voltage dividers, unused grounded in the first operating mode are used by the first and second input, so that the electrical properties of the first input and the second Input, in particular their input resistors, are not affected by the third output.

Bevorzugt ist das Modul für die Aufnahme digitaler elektrischer Signale ausgestaltet. Dazu ist im ersten Ausgang ein erster Komparator angeordnet, um die erste Teilspannung des ersten Signals mit einer konstanten ersten Referenzspannung zu vergleichen und an einer Ausgangsschnittstelle des ersten Ausgangs ein digitales Signal auszugeben, dessen zeitlicher Verlauf eine Funktion der Differenz der ersten Teilspannung des ersten Signals und der ersten Referenzspannung ist. Die Funktion kann insbesondere derart sein, dass an der Ausgangsschnittstelleeine logische 1 ausgegeben wird, wenn die erste Teilspannung größer als die erste Referenzspannung ist, und eine logische 0, wenn die erste Teilspannung kleiner als die erste Referenzspannung ist. Im zweiten Ausgang ist dementsprechend ein zweiter Komparator angeordnet, um die erste Teilspannung des zweiten Signals mit einer konstanten zweiten Referenzspannung zu vergleichen und an einer Ausgangsschnittstelle des zweiten Ausgangs ein zweites digitales Signal auszugeben, dessen zeitlicher Verlauf eine Funktion der Differenz der ersten Teilspannung des zweiten Signals und der zweiten Referenzspannung ist. Preferably, the module is designed for receiving digital electrical signals. For this purpose, a first comparator is arranged in the first output in order to compare the first partial voltage of the first signal with a constant first reference voltage and output a digital signal at an output interface of the first output, the time course of which is a function of the difference of the first partial voltage of the first signal and the first reference voltage is. In particular, the function may be such that a logical 1 is output at the output interface when the first sub-voltage is greater than the first reference voltage and a logical 0 when the first sub-voltage is smaller than the first reference voltage. Accordingly, a second comparator is arranged in the second output in order to compare the first partial voltage of the second signal with a constant second reference voltage and to output a second digital signal at an output interface of the second output whose time characteristic is a function of the difference of the first partial voltage of the second signal and the second reference voltage.

Im dritten Ausgang ist in dieser Ausgestaltung ein dritter Komparator angeordnet, um im zweiten Schaltzustand des Schaltelements das vom Schaltelement angelegte erste Referenzsignal und das vom Schaltelement angelegte zweite Referenzsignal zu vergleichen und an einer Ausgangsschnittstelle des dritten Ausgangs ein drittes digitales Signal auszugeben, dessen zeitlicher Verlauf eine Funktion der Differenz der Spannungen des ersten Referenzsignals und des zweiten Referenzsignals ist. Letztgenannte Funktion kann insbesondere derart sein, dass an der Ausgangsschnittstelle eine logische 1 ausgegeben wird, wenn die Spannung des ersten Referenzsignals stärker als die Spannung des zweiten Referenzsignals ist, und eine logische 0, wenn die Spannung des ersten Referenzsignals schwächer als die Spannung des zweiten Referenzsignals ist. In the third output, in this embodiment, a third comparator is arranged to compare in the second switching state of the switching element applied by the switching element first reference signal and applied by the switching element second reference signal and output at an output interface of the third output a third digital signal whose time course a Function of the difference of the voltages of the first reference signal and the second reference signal is. The latter function may in particular be such that a logical 1 is output at the output interface when the voltage of the first reference signal is stronger than the voltage of the second reference signal, and a logical 0 when the voltage of the first reference signal is lower than the voltage of the second reference signal is.

Besonders bevorzugt ist ein erster Widerstand angeordnet, um gemeinsam mit dem ersten Spannungsteiler einen dritten Spannungsteiler auszubilden und im zweiten Schaltzustand des Schaltelements einen Teil der zweiten Teilspannung des ersten Signals als erstes Referenzsignal auf den dritten Ausgang zu legen. Dementsprechend ist ein zweiter Widerstand angeordnet, um gemeinsam mit dem zweiten Spannungsteiler einen vierten Spannungsteiler auszubilden und im zweiten Schaltzustand des Schaltelements einen Teil der zweiten Teilspannung des zweiten Signals als zweites Referenzsignals auf den dritten Ausgang zu legen. Bevorzugt ist weiterhin auf der dem dritten Ausgang abgewandten Seite des ersten Widerstands eine erste konstante Spannung angelegt, und auf der dem dritten Ausgang abgewandten Seite des zweiten Widerstands ist eine zweite konstante Spannung angelegt. Die erste und die zweite konstante Spannung dienen dabei jeweils als Gleichanteil, insbesondere für die beiden Eingänge des dritten Komparators. Particularly preferably, a first resistor is arranged to form a third voltage divider together with the first voltage divider and, in the second switching state of the switching element, to apply part of the second partial voltage of the first signal as the first reference signal to the third output. Accordingly, a second resistor is arranged to form a fourth voltage divider together with the second voltage divider and, in the second switching state of the switching element, to apply a portion of the second partial voltage of the second signal as a second reference signal to the third output. Furthermore, a first constant voltage is preferably applied to the side of the first resistor facing away from the third output, and a second constant voltage is applied to the side of the second resistor which is remote from the third output. The first and the second constant voltage serve in each case as DC component, in particular for the two inputs of the third comparator.

In einer vorteilhaften Ausgestaltung sind jedem Widerstand im ersten Spannungsteiler, jedem Widerstand im zweiten Spannungsteiler, dem ersten Widerstand und dem zweiten Widerstand jeweils eine Kapazität parallelgeschaltet. Zweck dieser Kapazitäten ist, den hochfrequenten Anteilen des ersten und des zweiten Signals eine geringe Impedanz entgegenzusetzen und dadurch trotz der hohen Eingangswiderstände des ersten Eingangs und des zweiten Eingangs eine schnelle Reaktion des ersten Komparators, des zweiten Komparators und des dritten Komparators sicherzustellen. Um Bauteile einzusparen, ist es besonders bevorzugt, dass die dem ersten Widerstand und dem zweiten Widerstand parallelgeschaltete Kapazität eine parasitäre Kapazität des Schaltelements und, sofern vorhanden, des dritten Komparators ist. Dies ist durch geschickte Dimensionierung des ersten und des zweiten Widerstands möglich und bewirkt, dass dem ersten und dem zweiten Widerstand kein Kondensator als elektrisches Bauteil parallelgeschaltet werden muss. In an advantageous embodiment, each resistor in the first voltage divider, each resistor in the second voltage divider, the first resistor and the second resistor each have a capacitor connected in parallel. The purpose of these capacitors is to provide a low impedance to the high frequency components of the first and second signals, thereby ensuring a fast response of the first comparator, the second comparator and the third comparator despite the high input resistances of the first input and the second input. In order to conserve components, it is particularly preferred that the capacitance connected in parallel with the first resistor and the second resistor is a parasitic capacitance of the switching element and, if present, the third comparator. This is possible by skillful dimensioning of the first and the second resistor and causes the first and the second resistor no capacitor must be connected in parallel as an electrical component.

Weiterhin ist bevorzugt, dass das Schaltelement ansteuerbar ist, insbesondere mittels eines elektrischen Steuersignals, sodass ein Anwender des Moduls das Schaltelement wahlweise in den ersten oder den zweiten Schaltzustand versetzen kann und das Modul je nach konkretem Anwendungsfall im ersten oder im zweiten Betriebsmodus betreibbar ist. Furthermore, it is preferred that the switching element is controllable, in particular by means of an electrical control signal, so that a user of the module can put the switching element either in the first or the second switching state and the module is operable depending on the specific application in the first or in the second operating mode.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen näher erläutert. Es zeigen The invention will be explained in more detail with reference to the drawings. Show it

1 einen Schaltplan einer aus dem Stand der Technik bekannten Eingangsstufe eines I/O-Moduls und 1 a circuit diagram of a known from the prior art input stage of an I / O module and

2 einen Schaltplan zweier koppelbarer Eingangsstufen eines I/O-Moduls in einer bevorzugten Ausführung der Erfindung. 2 a circuit diagram of two coupling input stages of an I / O module in a preferred embodiment of the invention.

Die Abbildung der 1 zeigt eine digitale Eingangsstufe eines I/O-Moduls, wie sie aus dem Stand der Technik bekannt ist. Ein erster digitaler Eingang DIN1 ist eingerichtet, um ein digitales elektrisches erstes Signal von einem in einen vorgeschalteten Stecker eingesteckten Kabel aufzunehmen. Der hinter dem ersten Eingang DIN1 parallelgeschaltete und auf Masse gelegte Kondensator EC1 dient der Verbesserung der elektromagnetischen Verträglichkeit der Eingangsstufe. Für den Gegenstand der Erfindung ist er nicht von Bedeutung. Das erste Signal wird zunächst über einen ersten Spannungsteiler VD1 geführt, der einen ersten Teilerwiderstand DR1 und einen zweiten Teilerwiderstand DR2 beinhaltet. Der erste Spannungsteiler VD1 legt eine erste Teilspannung des ersten Signals auf einen Eingang eines ersten Komparators CP1. Die über den zweiten Teilerwiderstand DR2 abfallende zweite Teilspannung des ersten Signals ist auf Masse gelegt. Der erste Teilerwiderstand DR1 ist hochohmig, um der Eingangsstufe einen hohen Eingangswiderstand zu verleihen und sie dadurch auch für starke Signale tauglich zu machen. The picture of the 1 shows a digital input stage of an I / O module, as known from the prior art. A first digital input DIN1 is arranged to receive a digital electrical first signal from a cable plugged into an upstream connector. The capacitor EC1 connected in parallel behind the first input DIN1 and grounded serves to improve the electromagnetic compatibility of the input stage. For the object of the invention, he is not important. The first signal is first passed through a first voltage divider VD1, which includes a first divider resistor DR1 and a second divider resistor DR2. The first voltage divider VD1 applies a first partial voltage of the first signal to an input of a first comparator CP1. The second partial voltage of the first signal dropping across the second divider resistor DR2 is grounded. The first divider resistor DR1 is high-impedance, in order to give the input stage a high input resistance and thereby make it suitable for strong signals.

Im ersten Spannungsteiler VD1 ist dem ersten Teilerwiderstand DR1 ein erster Teilerkondensator DC1 und dem zweiten Teilerwiderstand DR2 ein zweiter Teilerkondensator DC2 parallelgeschaltet. Aufgrund der Eigenschaft von Kondensatoren, hochfrequenten Anteilen anliegender Signale eine geringere Impedanz entgegenzusetzen, bewirkt der erste Teilerkondensator DC1 eine trotz des hohen Eingangswiderstands hinreichend schnelle Reaktion des ersten Komparators CP1. Zweck des zweiten Teilerkondensators DC2 ist, die Symmetrie des ersten Spannungsteiler VD1 zu erhalten. Dazu sollte das Verhältnis der Kapazitäten beider Teilerkondensatoren DC1, DC2 reziprok zum Verhältnis der Widerstandswerte beider Teilerwiderstände DR1, DR2 sein, d.h. die Kapazität des zweiten Teilerkondensators DC2 geteilt durch die Kapazität des ersten Teilerkondensators DC1 sollte gleich dem Widerstand des ersten Teilerwiderstands DR1 geteilt durch den Widerstand des zweiten Teilerwiderstands DR2 sein. In the first voltage divider VD1, a first divider capacitor DC1 and the second divider resistor DR2 a second divider capacitor DC2 are connected in parallel to the first divider resistor DR1. Due to the property of capacitors to oppose lower frequencies of high-frequency components of adjacent signals, the first divider capacitor DC1 causes a sufficiently fast response of the first comparator CP1 despite the high input resistance. The purpose of the second divider capacitor DC2 is to obtain the symmetry of the first voltage divider VD1. For this, the ratio of the capacitances of both divider capacitors DC1, DC2 should be reciprocal to the ratio of the resistance values of both divider resistors DR1, DR2, i. The capacitance of the second divider capacitor DC2 divided by the capacitance of the first divider capacitor DC1 should be equal to the resistance of the first divider resistor DR1 divided by the resistance of the second divider resistor DR2.

Bei der Auswahl des zweiten Teilerkondensators DC2 ist zu beachten, dass der erste Komparator CP1 eine parasitäre Kapazität aufweist, die zum zweiten Teilerkondensator DC2 parallel wirkt. Die Nennkapazität des zweiten Teilerkondensators DC2 sollte deshalb so gewählt sein, dass sie in Summe mit der parasitären Kapazität des Komparators CP1 den nach obiger Definition gewünschten Wert ergibt. When selecting the second divider capacitor DC2, it should be noted that the first comparator CP1 has a parasitic capacitance which acts in parallel with the second divider capacitor DC2. The nominal capacitance of the second divider capacitor DC2 should therefore be chosen such that, in sum with the parasitic capacitance of the comparator CP1, it gives the value desired as defined above.

Der erste Komparator CP1 vergleicht die von dem ersten Spannungsteiler VD1 angelegte erste Teilspannung mit einer konstanten ersten Referenzspannung V_ref1. Wenn die erste Teilspannung größer oder gleich der ersten Referenzspannung ist, gibt er eine logische 1 über eine erste Ausgangsschnittstelle DO1 aus, ansonsten eine logische 0. Der erste Komparator CP1 und die erste Ausgangsschnittstelle DO1 bilden gemeinsam einen ersten Ausgang. Das über die erste Ausgangsschnittstelle DO1 ausgegebene Signal wird von einer nachgeschalteten Logik eingelesen, optional aufbereitet und/oder vorverarbeitet und an eine andere Komponente des Computersystems, in dem das Modul verbaut ist, weitergeleitet. The first comparator CP1 compares the voltage applied by the first voltage divider VD1 first divided voltage at a constant first reference voltage V _ref 1. When the first divided voltage is greater than or equal to the first reference voltage, it outputs a logical 1 via a first output interface DO1 from, otherwise a logical 0. The first comparator CP1 and the first output interface DO1 together form a first output. The signal output via the first output interface DO1 is read in by a downstream logic, optionally prepared and / or preprocessed and forwarded to another component of the computer system in which the module is installed.

Ein erster rückkoppelnder Widerstand FR1 speist einen Teil der Spannung des von dem ersten Komparator CP1 ausgegebenen Signals in den Eingang des ersten Komparators CP1 zurück, an dem auch die erste Teilspannung anliegt. Dadurch erzeugt er eine Hysterese im Antwortverhalten des ersten Komparators CP1 und verhindert ein durch Rauschen in der ersten Teilspannung verursachtes Flattern am Ausgang des ersten Komparators CP1 an den Signalflanken, das ansonsten die erste Ausgangsschnittstelle DO1 mit bedeutungslosen Werten fluten würde. A first feedback resistor FR1 feeds back a portion of the voltage of the signal output from the first comparator CP1 to the input of the first comparator CP1, to which the first sub-voltage is also applied. Thereby it generates a hysteresis in the response of the first comparator CP1 and prevents fluttering caused by noise in the first partial voltage at the output of the first comparator CP1 at the signal edges, which would otherwise flood the first output interface DO1 with meaningless values.

Die Abbildung der 2 zeigt eine digitale Eingangsstufe des Moduls gemäß der Beschreibung der 1 und eine identisch ausgestaltete zweite Eingangsstufe mit einem zweiten digitalen Eingang DIN2 zur Aufnahme eines zweiten digitalen elektrischen Signals, einem zweiten auf Masse gelegten Kondensator EC2, einem zweiten Spannungsteiler VD2, der eine erste Teilspannung an einen zweiten Komparator CP2 mit einer zweiten Referenzspannung V_ref2 anlegt, einem zweiten rückkoppelnden Widerstand FR2 und einer zweiten Ausgangsschnittstelle DO2, die von der nachgeschalteten Logik ausgelesen wird. The picture of the 2 shows a digital input stage of the module according to the description of 1 and an identically configured second input stage having a second digital input DIN2 for receiving a second digital electrical signal, a second grounded Capacitor EC2, a second voltage divider VD2, which applies a first partial voltage to a second comparator CP2 with a second reference voltage V _ref 2, a second feedback resistor FR2 and a second output interface DO2, which is read by the downstream logic.

Die zweite Teilspannung des ersten Signals und die entsprechende zweite Teilspannung des zweiten Signals sind nicht oder nicht unmittelbar auf Masse gelegt, sondern liegen an einem Schaltelement SE mit einem ersten Schalter SW1 und einem zweiten Schalter SW2 an. Das Schaltelement SE ist mittels eines elektrischen Steuersignals SC ansteuerbar und angeordnet, um beide Eingangsstufen zu koppeln oder zu entkoppeln. Der erste Schalter SW1 und der zweite Schalter SW2 sind entweder beide geöffnet oder beide geschlossen. In einem ersten Schaltzustand des Schaltelements SW sind der erste Schalter SW1 und der zweite Schalter SW2 geschlossen, und die zweite Teilspannung des ersten Signals und die zweite Teilspannung des zweiten Signals sind auf Masse gelegt. In diesem Schaltzustand sind beide Eingansstufen entkoppelt und können zur Aufnahme zweier voneinander unabhängiger asymmetrischer Signale verwendet werden, die von der nachgeschalteten Logik an der ersten Ausgansschnittstelle DO1 und an der zweiten Ausgangsschnittstelle DO2 auslesbar sind. The second partial voltage of the first signal and the corresponding second partial voltage of the second signal are not or not directly grounded, but are applied to a switching element SE with a first switch SW1 and a second switch SW2. The switching element SE is controllable by means of an electrical control signal SC and arranged to couple or decouple both input stages. The first switch SW1 and the second switch SW2 are either both open or both closed. In a first switching state of the switching element SW, the first switch SW1 and the second switch SW2 are closed, and the second partial voltage of the first signal and the second partial voltage of the second signal are grounded. In this switching state, both input stages are decoupled and can be used to receive two mutually independent asymmetric signals, which can be read by the downstream logic at the first output interface DO1 and at the second output interface DO2.

In einem zweiten Schaltzustand sind der erste Schalter SW1 und der zweite Schalter SW2 geöffnet, und die beiden Eingangsstufen sind insofern elektrisch gekoppelt, dass ein Teil der zweiten Teilspannung des ersten Signals und ein Teil er zweiten Teilspannung des zweiten Signals jeweils an einem Eingang eines dritten Komparators CP3 anliegen. In a second switching state, the first switch SW1 and the second switch SW2 are opened, and the two input stages are electrically coupled in that a part of the second partial voltage of the first signal and a part of the second partial voltage of the second signal respectively at an input of a third comparator CP3 abut.

Ein erster Widerstand R1 ist angeordnet, um gemeinsam mit dem ersten Spannungsteiler VD1 einen dritten Spannungsteiler auszubilden, der im zweiten Schaltzustand einen Teil der zweiten Teilspannung des ersten Signals auf einen ersten Eingang des dritten Komparators CP3 legt. Auf der dem dritten Komparator CP3 abgewandten Seite des ersten Widerstands R1 ist eine erste konstante Spannung V_B1 angelegt, um dem ersten Eingang des dritten Komparators CP3 einen Gleichanteil vorzugeben. A first resistor R1 is arranged to form, together with the first voltage divider VD1, a third voltage divider which, in the second switching state, applies part of the second partial voltage of the first signal to a first input of the third comparator CP3. Side of the first resistor R1 remote from the third comparator CP3 is a first constant voltage V _B1 is applied to specify the first input of the third comparator CP3 a DC component.

Entsprechend ist ein zweiter Widerstand R2 angeordnet, um gemeinsam mit dem zweiten Spannungsteiler VD2 einen vierten Spannungsteiler auszubilden, der im zweiten Schaltzustand einen Teil der zweiten Teilspannung des zweiten Signals auf einen zweiten Eingang des dritten Komparators CP3 legt. Auf der dem dritten Komparator CP3 abgewandten Seite des zweiten Widerstands R2 ist eine zweite konstante Spannung V_B2 angelegt, um dem zweiten Eingang des dritten Komparators CP3 einen Gleichanteil vorzugeben. Accordingly, a second resistor R2 is arranged to form, together with the second voltage divider VD2, a fourth voltage divider which, in the second switching state, applies a part of the second partial voltage of the second signal to a second input of the third comparator CP3. On the side of the second resistor R2 facing away from the third comparator CP3, a second constant voltage V _B 2 is applied in order to predetermine a DC component for the second input of the third comparator CP3.

Die erste konstante Spannung V_B1 und die zweite konstante Spannung V_B2 können gleich groß sein. Optional können beide sich auch geringfügig unterscheiden, um einen abgesicherten („failsafe“) Modus gemäß den Schnittstellenstandards RS422 und RS485 zu implementieren. The first constant voltage V _B 1 and the second constant voltage V _B 2 may be equal. Optionally, both may differ slightly to implement a failsafe mode according to the RS422 and RS485 interface standards.

Entsprechend den Kapazitäten im ersten Spannungsteiler VD1 und im zweiten Spannungsteiler VD2 ist dem ersten Widerstand R1 eine erste Kapazität C1 und dem zweiten Widerstand R2 eine zweite Kapazität C2 parallelgeschaltet. Wie für die Spannungsteiler VD1, VD2 in den Eingangsstufen bereits erläutert, sollte die erste Kapazität so gewählt sein, dass ihr Verhältnis zur Gesamtkapazität des ersten Spannungsteilers VD1 reziprok dem Verhältnis des ersten Widerstands R1 zum Gesamtwiderstand des ersten Spannungsteilers VD1 ist. Da die beiden Eingangsstufen identisch ausgestaltet sind, ist die zweite Kapazität C2 gleich der ersten Kapazität C1 zu wählen. Corresponding to the capacitances in the first voltage divider VD1 and in the second voltage divider VD2, a first capacitor C1 and the second resistor R2 a second capacitance C2 are connected in parallel to the first resistor R1. As already explained for the voltage dividers VD1, VD2 in the input stages, the first capacitance should be chosen so that its ratio to the total capacitance of the first voltage divider VD1 is reciprocal to the ratio of the first resistor R1 to the total resistance of the first voltage divider VD1. Since the two input stages are configured identically, the second capacitor C2 is to be selected equal to the first capacitor C1.

Die erste Kapazität C1 und die zweite Kapazität C2 können teiweise als Kondensatoren in Form elektronischer Bauteile ausgebildet sein. Vorteilhaft ist es jedoch, den ersten Widerstand R1 und den zweiten Widerstand R2 so zu wählen, dass die nach obiger Definition gewünschten Größen der ersten Kapazität C1 und der zweiten Kapazität C2 gleich der parasitären Kapazität des Schaltelements SE und des dritten Komparators CP3 sind, sodass auf den Verbau dedizierter Kondensatoren an dieser Stelle verzichtet werden kann. The first capacitance C1 and the second capacitance C2 may be partially formed as capacitors in the form of electronic components. It is advantageous, however, to select the first resistor R1 and the second resistor R2 so that the desired sizes of the first capacitor C1 and the second capacitor C2 are equal to the parasitic capacitance of the switching element SE and the third comparator CP3, so on The installation of dedicated capacitors can be dispensed with at this point.

Der dritte Komparator vergleicht im zweiten Schaltzustand des Schaltelements SE die durch den dritten Spannungsteiler und den vierten Spannungsteiler an seine Eingänge angelegten Spannungen und gibt eine logische 1 an eine dritte Ausgangsschnittstelle DO3 aus, wenn die vom dritten Spannungsteiler angelegte Spannung größer oder gleich der vom vierten Spannungsteiler angelegten Spannung ist, und andernfalls eine logische 0. Der dritte Komparator CP3 und die dritte Ausgangschnittstelle DO3 bilden gemeinsam einen dritten Ausgang, der von der nachgeschalteten Logik auslesbar ist. Entsprechend dem ersten Komparator CP1 und dem zweiten Komparator CP2 ist der dritte Komparator mit einem dritten rückkoppelnden Widerstand FR3 ausgestattet. In the second switching state of the switching element SE, the third comparator compares the voltages applied to its inputs by the third voltage divider and the fourth voltage divider and outputs a logic 1 to a third output interface DO3 if the voltage applied by the third voltage divider is greater than or equal to that of the fourth voltage divider applied voltage, and otherwise a logical 0. The third comparator CP3 and the third output interface DO3 together form a third output, which is readable from the downstream logic. According to the first comparator CP1 and the second comparator CP2, the third comparator is equipped with a third feedback resistor FR3.

Somit bilden im zweiten Schaltzustand der erste Eingang DIN1 und der zweite Eingang DIN2 gemeinsam einen Eingang für ein symmetrisches Signal, wobei der erste Eingang DIN1 als Eingang für ein erstes Teilsignal und der zweite Eingang DIN2 als Eingang für ein zum ersten Teilsignal komplementäres zweites Teilsignal dient. Die von dem dritten Spannungsteiler an den dritten Komparator CP3 angelegte Spannung dient dabei als erstes Referenzsignal und die vom vierten Spannungsteiler an den dritten Komparator CP3 angelegte Spannung als zweites Referenzsignal, und die nachgeschaltete Logik ist eingerichtet, um das symmetrische Signal an der dritten Ausgangsschnittstelle DO3 auszulesen. Thus, in the second switching state, the first input DIN1 and the second input DIN2 together form an input for a balanced signal, wherein the first input DIN1 as input for a first sub-signal and the second input DIN2 as input for a first sub-signal complementary second sub-signal is used. The voltage applied by the third voltage divider to the third comparator CP3 serves as a first reference signal and the voltage applied by the fourth voltage divider to the third comparator CP3 serves as a second reference signal, and the downstream logic is set up to read the balanced signal at the third output interface DO3 ,

Die erste Ausgangsschnittstelle DO1 und die zweite Ausgangsschnittstelle DO2 geben auch im zweiten Schaltzustand ein Signal aus, aber die nachgeschaltete Logik ist eingerichtet, um die erste Ausgangsschnittstelle DO1 und die zweite Ausgangsschnittstelle DO2 im zweiten Schaltzustand des Schaltelements SE zu ignorieren. The first output interface DO1 and the second output interface DO2 also output a signal in the second switching state, but the downstream logic is set up to ignore the first output interface DO1 and the second output interface DO2 in the second switching state of the switching element SE.

Besonders bevorzugt weist das Modul eine Vielzahl von Eingängen für asymmetrische Signale auf, wobei zwei benachbarte Eingänge jeweils gemäß den Ausführungen zur 2 durch ein Schaltelement koppelbar sind, um sie als gemeinsamen Eingang für ein symmetrisches Signal zu nutzen. Ein derart ausgestaltetes Modul bietet einem Anwender bei sparsamer Bauweise bestmögliche Flexibilität bezüglich der Nutzung seiner Eingänge für symmetrische oder asymmetrische Signale. Particularly preferably, the module has a plurality of inputs for asymmetric signals, wherein two adjacent inputs in each case according to the comments to 2 be coupled by a switching element to use them as a common input for a balanced signal. Such a designed module offers a user with economical design best possible flexibility in terms of the use of its inputs for balanced or asymmetric signals.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

• WO 2004/013758 A2 [0005] WO 2004/013758 A2 [0005]

Claims (7)

Modul zur Aufnahme elektrischer Signale mit einem ersten Eingang (DIN1) zur Aufnahme eines asymmetrischen ersten Signals und einem ersten Spannungsteiler (VD1), der eingerichtet ist, um eine erste Teilspannung des ersten Signals auf einen ersten Ausgang zu legen und eine zweite Teilspannung des ersten Signals auf ein Schaltelement (SE) zu legen, mit einem zweiten Eingang (DIN2) zur Aufnahme eines asymmetrischen zweiten Signals und einem zweiten Spannungsteiler (VD2), der eingerichtet ist, um eine erste Teilspannung des zweiten Signals auf einen zweiten Ausgang zu legen und eine zweite Teilspannung des zweiten Signals auf das Schaltelement (SE) zu legen, wobei das Schaltelement (SE) angeordnet ist, um in einem ersten Schaltzustand des Schaltelements (SE) die zweite Teilspannung des ersten Signals und die zweite Teilspannung des zweiten Signals auf Masse zu legen, und in einem zweiten Schaltzustand des Schaltelements zumindest einen Teil der zweiten Teilspannung des ersten Signals als erstes Referenzsignal auf einen dritten Ausgang zu legen sowie zumindest einen Teil der zweiten Teilspannung des zweiten Signals als zweites Referenzsignal auf den dritten Ausgang zu legen, wobei der dritte Ausgang eingerichtet ist, um im zweiten Schaltzustand des Schaltelements (SE) ein Signal auszugeben, dessen zeitlicher Verlauf eine Funktion der Differenz der Spannung des ersten Referenzsignals und der Spannung des zweiten Referenzsignals ist, sodass im zweiten Schaltzustand des Schaltelements (SE) der erste Eingang (DIN1) und der zweite Eingang (DIN2) gemeinsam einen Eingang für ein symmetrisches Signal ausbilden.  Module for receiving electrical signals with a first input (DIN1) for receiving an asymmetrical first signal and a first voltage divider (VD1), which is arranged to apply a first partial voltage of the first signal to a first output and a second partial voltage of the first signal to a switching element (SE to lay with a second input (DIN2) for receiving an asymmetrical second signal and a second voltage divider (VD2), which is arranged to apply a first partial voltage of the second signal to a second output and a second partial voltage of the second signal to the switching element (SE to lay wherein the switching element (SE) is arranged to ground the second partial voltage of the first signal and the second partial voltage of the second signal in a first switching state of the switching element (SE), and in a second switching state of the switching element to place at least a portion of the second partial voltage of the first signal as a first reference signal to a third output and to apply at least a part of the second partial voltage of the second signal as a second reference signal to the third output, wherein the third output is arranged to output in the second switching state of the switching element (SE) a signal whose time characteristic is a function of the difference between the voltage of the first reference signal and the voltage of the second reference signal, such that in the second switching state of the switching element (SE) the first input (DIN1) and the second input (DIN2) jointly form an input for a symmetrical signal. Modul nach Anspruch 1, wobei im ersten Ausgang ein erster Komparator (CP1) angeordnet ist, um die erste Teilspannung des ersten Signals mit einer konstanten ersten Referenzspannung V_ref1 zu vergleichen und an einer Ausgangsschnittstelle (DO1) des ersten Ausgangs ein erstes digitales Signal auszugeben, dessen zeitlicher Verlauf eine Funktion der Differenz der ersten Teilspannung des ersten Signals und der ersten Referenzspannung V_ref1 ist, im zweiten Ausgang ein zweiter Komparator (CP2) angeordnet ist, um die erste Teilspannung des zweiten Signals mit einer konstanten zweiten Referenzspannung V_ref2 zu vergleichen und an einer Ausgangsschnittstelle (DO2) des zweiten Ausgangs ein zweites digitales Signal auszugeben, dessen zeitlicher Verlauf eine Funktion der Differenz der ersten Teilspannung des zweiten Signals und der zweiten Referenzspannung V_ref2 ist, und im dritten Ausgang ein dritter Komparator (CP3) angeordnet ist, um im zweiten Schaltzustand des Schaltelements (SE) das erste Referenzsignal und das zweite Referenzsignal zu vergleichen und an einer Ausgangsschnittstelle (DO3) des dritten Ausgangs ein drittes digitales Signal auszugeben, dessen zeitlicher Verlauf eine Funktion der Differenz der Spannungen des ersten Referenzsignals und des zweiten Referenzsignals ist. Module according to claim 1, wherein the first output, a first comparator (CP1) is disposed around _ref compare 1, the first part voltage of the first signal with a constant first reference voltage V and an output interface (DO1) of the first output to output a first digital signal , whose time characteristic is a function of the difference of the first partial voltage of the first signal and the first reference voltage V _ref 1, in the second output a second comparator (CP2) is arranged to the first partial voltage of the second signal with a constant second reference voltage V _ref compare and output at a second interface output interface (DO2) a second digital signal whose time dependence is a function of the difference between the first partial voltage of the second signal and the second reference voltage V _ref 2, and a third comparator (CP3) in the third output is arranged in the second switching state of the switching element (SE) ers te reference signal and compare the second reference signal and output at an output interface (DO3) of the third output, a third digital signal whose time course is a function of the difference of the voltages of the first reference signal and the second reference signal. Modul nach Anspruch 1 oder 2, wobei ein erster Widerstand (R1) angeordnet ist, um gemeinsam mit dem ersten Spannungsteiler (VD1) einen dritten Spannungsteiler auszubilden und im zweiten Schaltzustand des Schaltelements (SE) einen Teil der zweiten Teilspannung des ersten Signals als erstes Referenzsignal auf den dritten Ausgang zu legen, und ein zweiter Widerstand (R2) angeordnet ist, um gemeinsam mit dem zweiten Spannungsteiler (VD2) einen vierten Spannungsteiler auszubilden und im zweiten Schaltzustand des Schaltelements (SE) einen Teil der zweiten Teilspannung des zweiten Signals als zweites Referenzsignal auf den dritten Ausgang zu legen.  Module according to claim 1 or 2, wherein a first resistor (R1) is arranged to form a third voltage divider together with the first voltage divider (VD1) and in the second switching state of the switching element (SE) a portion of the second partial voltage of the first signal as a first reference signal to the third output, and a second resistor (R2) is arranged to form a fourth voltage divider together with the second voltage divider (VD2) and in the second switching state of the switching element (SE) a portion of the second partial voltage of the second signal as a second reference signal to put on the third exit. Modul nach Anspruch 3, wobei auf der dem dritten Ausgang abgewandten Seite des ersten Widerstands (R1) eine erste konstante Spannung V_B1 angelegt ist und auf der dem dritten Ausgang abgewandten Seite des zweiten Widerstands (R2) eine zweite konstante Spannung V_B2 angelegt ist. Module according to claim 3, wherein on the side facing away from the third output of the first resistor (R1) a first constant voltage V _B 1 is applied and applied to the third output side remote from the second resistor (R2), a second constant voltage V _B 2 is. Modul nach Anspruch 3 oder 4, wobei jedem Widerstand (DR1, DR2) im ersten Spannungsteiler (VD1), jedem Widerstand im zweiten Spannungsteiler (VD2) sowie dem ersten Widerstand (R1) und dem zweiten Widerstand (R2) jeweils eine Kapazität (DC1, DC2, C1, C2) parallelgeschaltet ist.  Module according to claim 3 or 4, wherein each resistor (DR1, DR2) in the first voltage divider (VD1), each resistor in the second voltage divider (VD2) and the first resistor (R1) and the second resistor (R2) each have a capacitance (DC1, DC2, C1, C2) is connected in parallel. Modul nach Anspruch 5, wobei die dem ersten Widerstand (R1) und dem zweiten Widerstand (R2) parallelgeschaltete Kapazität (C1, C2) eine parasitäre Kapazität, insbesondere des Schaltelements (SE) und des dritten Komparators (CP3), ist.  Module according to claim 5, wherein the capacitance (C1, C2) connected in parallel with the first resistor (R1) and the second resistor (R2) is a parasitic capacitance, in particular of the switching element (SE) and the third comparator (CP3). Modul nach einem der vorhergehenden Ansprüche, wobei das Schaltelement (SE), insbesondere mittels eines elektrischen Steuersignals (SC), derart ansteuerbar ist, dass das Schaltelement (SE) durch einen Anwender des Moduls wahlweise in den ersten Schaltzustand oder in den zweiten Schaltzustand versetzbar ist.  Module according to one of the preceding claims, wherein the switching element (SE), in particular by means of an electrical control signal (SC), is controllable such that the switching element (SE) is selectively displaceable by a user of the module in the first switching state or in the second switching state ,

Images