DE2006491A1 - Peak value calculator - Google Patents

Description

Spiteenwertberechner Die Erfindung betrifft eine Schaltungsanordnung zur Bildung der Ejillkurvenfunktion einer zwischen Maxima und Minima abwechselnden schwingungsartigen Grundfunktion, die in Form eines zeitlichen elektrischen Signalverlaufs vorliegt, insbesondere einen Spitzenwertberechner für dynamische Materialprüfmaschinen. Peak value calculator The invention relates to a circuit arrangement to form the Ejill curve function of an alternating between maxima and minima Vibration-like basic function in the form of a temporal electrical signal curve is available, in particular a peak value calculator for dynamic material testing machines.

Das Problem, welches der Erfindung zugrundeliegt, besteht darin, den zeitlichen Verlauf der Maxima und der Minima einer schwingungs artigen Grundfunktion, beispielsweise des Lastverlaufs einer dynamischen Materialprüfmaschine, zu ermitteln und gegebenenfalls zu regeln. Dabei kann die Grundfunktion durchaus unsymmetrisch zur Nullinie verlaufen. Es kann beispielsweise das Maximum positiv und das Minimum negativ sein, es kann aber auch sowohl Maximum als auch Minimum positiv oder Maximum und Minimum negativ sein. Diese Maxima und Minima und ihr zeitlicher Verlauf sollen frequenz- und amplitudenunabhängig über einen weiten Frequenzbereich in Form eines elektrischen Signalverlaufes ermittelt werden0 Vorbekannte Lösungen, bei denen beispielsweise DifSerenzierglieder zur Extremwert be st immung herangezogen wurden, bringen die Schwierigkeit mit sich, daß Differenzierglieder zeitabhängig sind und den Arbeitsbereich beträchtlich einengen, insbesondere bei tiefen Frequenzen und kleinen Amplituden.The problem on which the invention is based is that Temporal progression of the maxima and the minima of a vibration-like basic function, for example, to determine the load profile of a dynamic materials testing machine and to regulate if necessary. The basic function can be asymmetrical run to the zero line. For example, the maximum positive and the minimum be negative, but it can also be both maximum and minimum positive or maximum and minimum be negative. These maxima and minima and their course over time should Independent of frequency and amplitude over a wide frequency range in the form of a electrical signal curve can be determined0 Previously known solutions in which, for example Decorative elements were used to determine extreme values, bring the Difficulty with the fact that differentiators are time-dependent and the Narrow the working area considerably, especially at low frequencies and small ones Amplitudes.

Die erfindungsgemåße Schaltungsanordnung ist gekennzeichnet durch (a) ein erstes Paar von Speichergliedern, denen die Grundfunktion über Dioden mit einer ersten Durchlaßrichtung zugeführt wird, und ein zweites Paar von Speichergliedern, denen die Grundfunktion über Dioden mit einer zweiten, zu der ersten entgegengesetzten Durch laßrichtung zugefuhrt wird, (b) Schalterglieder, von denen je eines jedem der Speicherglieder zugeordnet ist und über welche jeweils dem betreffenden Speicherglied eine Anfangs spannung einprägbar ist, die größer als die maximal zu erwartenden Werte der Grundfkunktion und von einer solchen Polarität ist, daß die dem Speicherglied zugeordnete Diode leitend ist, (c) Vergleicherschaltungen, von denen je eine jedem der Speicherglieder zugeordnet ist zum Vergleichen der Grundfunktion mit dem betreffenden Speicherinhalt, welche digitale Ausgangssignale (0 oder L) nach Maßgabe der Differenz dieser Größen liefern, (d) ein Paar von Plip-Flops, wobei die beiden eingänge eines ersten Flip-Flops von den Ausgängen der beiden Vergleichsschaltungen beaufschlagt sind, die dem ersten Paar von Speichergliedern zugeordnet sind, und die beiden inänge des zweiten Plip-Plops von den Ausgängen der beiden Vergleichsschaltungen beaufschlagt sind, die dem zweiten Paar von Speichergliedern zugeordnet sind, (e) ein erstes Paar von Schaltergliedern,.die von den beiden Ausgängen des ersten Flip-Flops gesteuert sind wld den Speicherinhalt jeweils eines der Speicherglieder des ersten Paares auf einen ersten Ausgang durchschalten, sowie ein zweites Paar von Schaltergliedern, die von den beiden Ausgängen des zweiten Flip-Flops gesteuert sind und den Speicherinhalt jeweils eines der Speicherglieder des zweiten Paares auf einen zweiten Ausgang durchschalten, und (f) vier UDqD-Schaltungen mit Inversion je eines Einganges, an denen jeweils ein Ausgang des ersten und ein Ausgang des zweiten Flip-Flops anliegt und von deren Ausgängen die Schalterglieder durchsteuerbar sind, über die den Speichergliedern Anf&'ngsspannunen eingeprägt sind.The circuit arrangement according to the invention is characterized by (a) a first pair of memory elements, which the basic function via diodes with a first forward direction, and a second pair of storage members, which the basic function via diodes with a second, opposite to the first Is fed through lassrichtung, (b) switch elements, one of which each the memory element is assigned and via which each of the memory elements in question an initial stress can be impressed that is greater than the maximum that can be expected Values of the basic function and of such a polarity that the memory element associated diode is conductive, (c) comparator circuits, one of which each the memory element is assigned to compare the basic function with the relevant one Memory content, which digital output signals (0 or L) according to the difference of these sizes yield, (d) a pair of plip-flops, the two inputs being one first flip-flops acted upon by the outputs of the two comparison circuits are associated with the first pair of storage members, and the two inputs of the second flip-plop acted upon by the outputs of the two comparison circuits which are assigned to the second pair of storage elements, (e) a first pair of switch elements, .the of the two outputs of the first flip-flop controlled are wld the memory content of each of the memory elements of the first Pair through to a first output, as well as a second pair of switch elements, which are controlled by the two outputs of the second flip-flop and the memory content connect one of the storage elements of the second pair to a second output, and (f) four UDqD circuits with inversion each of one input, each of which an output of the first and an output of the second flip-flop is present and of their Outputs the switch elements can be controlled through which the memory elements Initial voltages are imprinted.

Die Erfindung geht davon aus, daß bei einer stetigen Funktion stets ein Maximum auf ein Minimum und ein Minimum auf ein Maximum folgt. Bs sind zwei Speicherglieder für die Oberwerte und zwei Speicherglieder für die Unterwerte der Grundfunktion vorgesehen.The invention assumes that with a continuous function always a maximum to a minimum and a minimum to a maximum follows. Bs are two Storage elements for the upper values and two storage elements for the lower values of the Basic function provided.

Wenn das erste Oberwert-Speicherglied ein Maximum feststellt, dann erfolgt eine Umschaltung auf ein erstes Unterwert-Speicherglied. Wenn das erste Unterwert-Speicherglied ein Minimum erreicht, dann erfolgt eine Umschaltung auf das zweite Oberwert-Speicherglied, während das erste Oberwert-Speicherglied auf seine Anfangsspannung zurückgestellt wird. Wenn das zweite Oberwert-Speicherglied das nächste Maximum erreicht, dann erfolgt eine Umschaltung auf das zweite Unterwert-Speicherglied bei gleichzeitiger Rückstellung des ersten Unterwert-Speichergliedes auf die Anfangsspannung. Eier wiederholt sich der Zyklus. Die Maxima und Minima werden durch Vergleich der Grundfunktion mit dem Inhalt des Speichergliedes ermittelt. Der Inhalt des Speichergliedes steigt mit der Grundfunktion an, solange wie die Grundfunktion ansteigt.If the first upper value storage element determines a maximum, then there is a switchover to a first lower value storage element. If the first If the lower value storage element reaches a minimum, then a switchover takes place the second upper value storage element, while the first upper value storage element on its initial voltage is reset. If the second upper value storage element When the next maximum is reached, there is a switchover to the second lower value storage element with simultaneous resetting of the first under-value storage element to the initial voltage. Eggs repeat the cycle. The maxima and minima are obtained by comparing the Basic function determined with the content of the storage element. The content of the memory link increases with the basic function as long as the basic function increases.

Wenn ein Maximum erreicht ist, dann bleibt das Speicherglied wegen der Diode auf dem Maximalwert, wäLrend die Grundfunktion wieder absinkt. Dadurch ird ein digitales Ausgangssignal von der Vergleicherschaltung geliefert. Diese i6nale schalten die Flip-Flops um, welche einerseits die Speicherwerte der Speicherglieder in der gewünschten Folge auf einen Ausgang durchschalten und gleichzeitig über die UND-Schaltungen die Rückstellung der Speicherglieder auf die Ausgangspannungen ebenfalls in vorgegebener Folge bewirken.When a maximum is reached, the memory element remains because of the diode at the maximum value, while the basic function drops again. Through this A digital output signal is supplied by the comparator circuit. This i6nale switch the flip-flops, which on the one hand the memory values of the memory elements Switch through to an output in the desired sequence and at the same time via the AND circuits also reset the storage elements to the output voltages cause in a given sequence.

Es kann ein von hand betatigbarer Schalter mit drei Kontakten vprgesehen sein, durch welclen einmal über zwei dieser Kontakte zwei Schalterglieder durchsteuerbar sind, über die je einem Speicherglied jedes Paares die Anfangsspannung eingeprägt wird, und zum anderen über ODER-Schaltungen an je einem Flip-Flop-Eingang die beiden Flip-Flops in einen definierten Schaltzustand gebracht werden. Durch diesen Schalter läßt sich die Schaltungsanordnung in einen definierten Ausgangszustand bringen.A manually operated switch with three contacts can be provided be through which two switch elements can be controlled once via two of these contacts are, via which the initial voltage is impressed on a memory element of each pair and on the other hand the two via OR circuits at one flip-flop input each Flip-flops can be brought into a defined switching state. Through this switch the circuit arrangement can be brought into a defined initial state.

Die Ausgänge der Flip-Flops können über Diffrenzierglieder mit ODER-Schaltungen paarweise miteinander verknüpft sein. Man erhält auf diese Weise Ausgangssignals in O- oder L-Form, die beispielsweise zur Frequenzzählung verwendet werden können.The outputs of the flip-flops can be via Diffrenzierglieder with OR circuits be linked in pairs. In this way an output signal is obtained in O or L shape, which can be used for frequency counting, for example.

Die Erfindung ist nachstehend an einem Ausführungsbeispiel unter Bezugnahme auf die zugehörigen Zeichnungen näher erläutert: Figur 1 zeit ein Blockschaltbild einer erfindungsgemäßen Schaltungsanordnung.The invention is referred to below using an exemplary embodiment explained in more detail on the accompanying drawings: Figure 1 shows a block diagram a circuit arrangement according to the invention.

Figur 2 zeigt ein Beispiel einer Grundfunktion, deren Hüllkurven Gebildet werden sollen. FIG. 2 shows an example of a basic function, its envelopes Should be educated.

Figur 3 zeigt den Verlauf der Hüllkurven bei der Grundfunktion nach Figur 2e Die Grundfunktion G wird parallel auf vier Speicherglieder Spl, Sp2, Sp3 und Sp4 gegeben. Die Speicherglieder Sp1 und Sp2 bilden ein erstes Paar und dienen dazu, die Hüllkurvenfunktion für die Oberwerte der Grundfunktion zu erzeugen, während die Speicherglieder Sp3 und Sp4 ein zweites Paar bilden und die Hüllkurvenfunktion der Minima der Grundfunktion G bilden. Jedes der Speicherglieder enthält einen ersten Operationsverstärker 10, eine Diode 12, einen Kondensator 14 und einen ausgangsseitigen zweiten Operationsverstärker 16. Über den ersten Operationsverstärker und die Diode 12 wird der Kondensator 14 nach Maßgabe der Grundfunktion G aufgeladen. Die Spannung an dem Kondensator 14 wird über den zweiten Operationsverstärker 16 als Ausgangssignal abgegriffen. FIG. 3 shows the course of the envelope curves for the basic function Figure 2e The basic function G is parallel to four storage elements Spl, Sp2, Sp3 and Col4 given. The memory elements Sp1 and Sp2 form a first pair and serve to generate the envelope curve function for the upper values of the basic function while the storage elements Sp3 and Sp4 form a second pair and the envelope curve function of the minima of the basic function G. Each of the storage members contains a first one Operational amplifier 10, a diode 12, a capacitor 14 and an output side second operational amplifier 16. Via the first operational amplifier and the diode 12, the capacitor 14 is charged in accordance with the basic function G. The voltage at the capacitor 14 is via the second operational amplifier 16 as an output signal tapped.

Vor jedem Speichervorgang wird der Kondensator 14 über ein Schalterglied S1 bzw. S2, 53, S4 auf eine Anfangsspannung aufgeladen.Before each storage process, the capacitor 14 is switched via a switch element S1 or S2, 53, S4 charged to an initial voltage.

Diese Spannung ist für die Speicherglieder Spi und Sp2, die für die Bestimmung der Oberwerte vorgesehen sind, -Ub, wobei -Ub der größte negative Wert ist, den die Grundfunktion annehmen kann.This voltage is for the storage elements Spi and Sp2, which is for the Determination of the upper values are provided, -Ub, where -Ub is the largest negative value that the basic function can assume.

Dadurch wird sichergestellt, daß der Kondensator 14 auf jeden Fall über die Diode 12 auf den Augenblickswert der Grundfunktion G aufgeladen werden kann, bis das Maximum erreicht wird. Wenn dann die Grundfunktion G kleiner wird als die Kondensatorladung, dann sperrt die Diode 12 eine entladung des Kondensators 14, so daß der Maximalwert gespeichert bleibt.This ensures that the capacitor 14 in any case be charged to the instantaneous value of the basic function G via the diode 12 can until the maximum is reached. If then the basic function G becomes smaller than the capacitor charge, then the diode 12 blocks a discharge of the capacitor 14 so that the maximum value remains stored.

Der Inhalt des Speichers Spl, Sp2, Sp3 bzw. Sp4 wird mit der Grundfunktion G durch Vergleichersclialtungen V1, V2, V3 bzw. V4 verglichen. Solange beispielsweise die Grundfunktion ansttigt, wird der Kondensator 14 über die Diode 12 entsprechend der Grundfunktion aufgeladen. Der Ausgang (>1 des Speichergliedes 5p1 ist gleich der Grundfunktion. In diesem Falle ist der Ausgang 01 Null. Wenn das Maximum erreicht ist, bleibt der Ausgang 01 des Speichers 5p1 auf diesem Maximum, wahren die Grundfunktion G absinkt. Die Differenz der Eingangssignale 01 und G überschreitet einen Schwellwert und die Vergleicherschaltung V1 kippt in einen anderen Schaltzustand um. Entsprechen ist die Wirkungsweise der Vergleicherschaltungen V2, Y3 und V4 in Verbindung mit den Speichergliedern Sp2, Sp3 und Sp4. Von den Vergleicherschaltungen V1, V2, V3 und V4 wird ein Paar von Flip-Flops FF1 und FF2 gesteuert, und zwar ist der Ausgang der Vergleicherschaltung V1 mit einem Eingang des Flip-Flops PF1 und der Ausgang der Vergleicherschaltung V2 mit einem zweiten Eingang des Flip-Flops FF1 1 verbunden. Der Ausgang der Vergleicherschaltung V3 ist mit einem Eingang des Flip-Flops FF2 und der Ausgang der Vergleicherschaltung V4 mit dem zweiten Eingang des Flip-Flops FF2 verbunden. Von den Ausgängen der Flip-Flops FF1 und FF2 sind Schalterglieder S5, S6 bzw. S7, S8 steuerbar. ueber diese Schalterglieder sind die Speicherwerte 01 oder 02 der Speicherglieder Sp1 bzw.The content of the memory Spl, Sp2, Sp3 or Sp4 is used with the basic function G compared by comparator connections V1, V2, V3 and V4, respectively. As long as, for example the basic function is established, the capacitor 14 via the diode 12 is accordingly the basic function charged. The output (> 1 of the memory element 5p1 is same the basic function. In this case output 01 is zero. When reached the maximum output 01 of memory 5p1 remains at this maximum, maintaining the basic function G goes down. The difference between the input signals 01 and G exceeds a threshold value and the comparator circuit V1 switches to another switching state. Correspond is the operation of the comparator circuits V2, Y3 and V4 in connection with the storage elements Sp2, Sp3 and Sp4. Of the comparator circuits V1, V2, V3 and V4 a pair of flip-flops FF1 and FF2 is controlled, namely the output the comparator circuit V1 with an input of the flip-flop PF1 and the output the comparator circuit V2 is connected to a second input of the flip-flop FF1 1. The output of the comparator circuit V3 is connected to an input of the flip-flop FF2 and the output of the comparator circuit V4 to the second input of the flip-flop FF2 connected. The outputs of the flip-flops FF1 and FF2 are switch elements S5, S6 or S7, S8 controllable. The stored values are via these switch elements 01 or 02 of the storage elements Sp1 or

Sp2 und U1 oder U2 der Speicherglieder Sp) bzw. Sp4 auf einen Oberwert- oder Unterwert-Ausgang aufschaltbar. Diese Ausgänge sind als Summierverstärker aufgebaut und enthalten einen Operationsverstärker 18, auf dessen Eingang die Signale über Widerstände 20, 22 aufgeschaltet sind.Sp2 and U1 or U2 of the storage elements Sp) or Sp4 to an upper value or under value output can be switched on. These outputs are designed as summing amplifiers and contain an operational amplifier 18, on whose input the signals are transmitted Resistors 20, 22 are connected.

Die Rückstellung der Speicherglieder Sp1 bis Sp4 auf die Anfangsspannungen -Ub bzw. +Ub erfolgt von den Flip-Flops FF1 und FF2 über UND-Schaltungen 24, 26, 28, 30 mit Inversion je eines Singanges. Der erste Ausgang des Flip-Flops FF1, der das Schalterglied S5 für das Speicherglied Spi steuert, liegt einmal an dem nichtinvertierten Eingang der UND-Schaltung 24 und zum anderen an dem invertierten Eingang der UND-Schaltung 28. Der zweite Ausgang des Flip-Flops FF1, der das Schalterglied S6 für das Speicherglied Sp2 steuert, liegt einmal an dem nichtinvertierten Eingang der UND-Schaltung 26 und zum anderen an dem inertierten Eingang der UND-Schaltung 30.The resetting of the storage elements Sp1 to Sp4 to the initial voltages -Ub or + Ub takes place from the flip-flops FF1 and FF2 via AND circuits 24, 26, 28, 30 with inversion of one singing each. The first output of the flip-flop FF1, the the switch member S5 controls for the storage member Spi is due to the non-inverted one Input of the AND circuit 24 and on the other hand at the inverted input of the AND circuit 28. The second output of the flip-flop FF1, which is the switch element S6 for the memory element Sp2 controls, is once due to the non-inverted Input of the AND circuit 26 and on the other hand at the inerted input of the AND circuit 30.

Der erste Ausgang des Flip-Flop FF2, der das Schalterglied 8 7 für des Speicherglied Sp3 steuert, liegt au dem nichtinvertierten Eingang der UND-Schaltung 28, und der zweite Ausgnag des Flip-Flops FF2, der das Schalterglied S8 für das Speicherglied Sp4 steuert, liegt an dem nichtinvertierten Eingang der UND-Schaltung 30. Gleichzeitig liegt der erste Ausgang des Flip-Flops FF2 an dem invertierten Eingang der UND-Schaltung 26, während der zweite Ausgang des Flip-Flops FF2 an dem invertierten Eingang der UND-Schaltung 24 liegt. Der Ausgang der UND-Schaltung 24 steuert das Schalterglied 32, durch. welches das Speicherglied SpQ auf die Anfangsspannung -Ub zurückgestellt werden kann. Der Ausgang der UND-Schatung 28 steuert das Schalterglied S1, über welches das Speicherglied Sp1 auf die Anfangsspannung -Ub rückstellbar ist. In ähnlicher Weise steuert der Ausgang der UND-Schaltung 28 das Schalterglied S4 zum Rückstellen des Speichergliedes Sp4 auf die Anfangsspannung +Ub, während der Ausgang der UND-Schaltung 30 das Schalterglied S3 steuert zum Rückstellen des Speichergliedes Sp3 auf die Anfangsspannung +Ub.The first output of the flip-flop FF2, which the switch element 8 7 for of the memory element Sp3 controls, is on the non-inverted input of the AND circuit 28, and the second output of the flip-flop FF2, which the switch element S8 for the Memory element Sp4 controls, is at the non-inverted input of the AND circuit 30. At the same time, the first output of the flip-flop FF2 is connected to the inverted one Input of the AND circuit 26, while the second output of the flip-flop FF2 at the inverted input of the AND circuit 24 is located. The output of AND circuit 24 controls the switch member 32 through. which the storage element SpQ to the initial voltage -Ub can be reset. The output of the AND circuit 28 controls the switch element S1, via which the storage element Sp1 can be reset to the initial voltage -Ub is. Similarly, the output of AND circuit 28 controls the switch member S4 to reset the memory element Sp4 to the initial voltage + Ub, while the output of the AND circuit 30 controls the switch element S3 to reset the Storage element Sp3 to the initial voltage + Ub.

Um die Schaltung in eine bestimmten Ausgangszustand bringen zu können, ist ein Schalter S4 mit drei Kontakten vorgesehen. Über zwei dieser kontakte wird ein L-Signal an die Schalterglieder S1 und 33 gelegt. Über den dritten Kontakt des Schalters S4 und ODER-Glieder 36 und 38 werden die Flip-Flops FF1 und FF3 in den in Figur 1 dargestellten Schaltzustand gebracht.In order to be able to bring the circuit into a certain initial state, a switch S4 with three contacts is provided. About two of these contacts will an L signal is applied to the switch elements S1 and 33. Via the third contact of the Switch S4 and OR gates 36 and 38 are the flip-flops FF1 and FF3 in the brought switching state shown in Figure 1.

Außerdem -werden die Ausgänge der Flip-Flops FF1 und FF2 über ODER-Glieder 40, 42 und über Differenzierglieder 43,44 paarweise miteinander verknüpft. Hierdurch werden Ausgangssignale in Rechteckform erhalten, die zur Frequenzzählung oder dgl. verwendet werden können. Der Ausgang des ODER-Gliedes 40 entspricht den auftretenden Oberwerten, während der Ausgang des ODER-Gliedes 42 den auftretenden Unterwerten entspricht.In addition, the outputs of the flip-flops FF1 and FF2 are via OR gates 40, 42 and linked to one another in pairs via differentiating elements 43, 44. Through this output signals are obtained in rectangular form, which are used for frequency counting or the like. can be used. The exit of the OR gate 40 corresponds the occurring upper values, while the output of the OR gate 42 the occurring Undervalue corresponds to.

Die Wirkungsweise der beschriebenen Anordnung soll anhand der Figuren 2 und 3 an einem Beispiel erläutert werden. The mode of operation of the arrangement described should be based on the figures 2 and 3 are explained using an example.

Figur 2 zeigt den Verlauf einer schwingungsartigen Grundfunktion G, der vollständig zwischen den beiden Werten +Ub und -Ub liegt. Es ist ferner der Verlauf der Ausgangswerte 01 und 02 der Speicherglieder Spl und Sp2 und der Speicherwerte U1 und U2 der Speicherglieder Sp3 und Sp4 als Funktion der Zeit dargestellt. Zunächst ist 02 auf dem Wert -Ub. Im Zeitpunkt t1 beginnt 02 dem Verlauf der Grundfunktion zu folgen, und zwar solange bis das erste Maximum der Grundfunktion G erreicht ist. Dann schaltet die Vergleicherschaltung V2 um. 01 wird auf -Ub geschaltet, während 02 auf dem Wert des ersten Maximums bleibt. Bei Erreichen des ersten Minimums schaltet die Vergleicherschaltung V3 um. Das Schalterglied S1 öffnet und schaltet da. Speicherglied Sp1 von der Spannung -Ub ab. Infolgedessen folgt 01 jetzt dem Verlauf der Grundfunktion G bis zu deren Maximum. Bis su diesem Maximum war 02 auf dem Wert des vorhergehenden Maximums geblieben. Wenn das sweite Maximum erreicht wird, schaltet V1 um. Hierdurch wird das Schalterglied. 52 geschlossen und der Speicher Sp2 auf die Spannung -Ub gelegt. 02 nimmt also den Wert -Ub an, während 01 den Wert des zweiten Maximum beibehält. Bei Erreichen des nächsten, also des zweiten Minimums im Zeitpunkt t5 schaltet die Vergleicherschaltung V4 um, wodurch das Schalterglied S2 öffnet und das Speicherglied Sp2 der Grundfunktion G folgt. 02 folgt also der Grundfunktion G; wenn G größer wird als der gespeichert. FIG. 2 shows the course of an oscillation-like basic function G, which lies completely between the two values + Ub and -Ub. It is also the Course of the output values 01 and 02 of the storage elements Spl and Sp2 and the storage values U1 and U2 of the storage elements Sp3 and Sp4 are shown as a function of time. First is 02 on the value -Ub. At time t1, 02 begins the course of the basic function to follow until the first maximum of the basic function G is reached. The comparator circuit V2 then switches over. 01 is switched to -Ub while 02 remains at the value of the first maximum. It switches when the first minimum is reached the comparator circuit V3. The switch element S1 opens and switches there. Storage element Sp1 from the voltage -Ub. As a result, 01 now follows the course of the basic function G up to its maximum. Up to this maximum, 02 was the same as the previous one Maximum remained. When the broad maximum is reached, V1 switches over. Through this becomes the switch element. 52 closed and the memory Sp2 to the voltage -Ub placed. 02 takes on the value -Ub, while 01 retains the value of the second maximum. When the next, i.e. the second, minimum is reached at time t5, the switches Comparator circuit V4 around, whereby the switch element S2 opens and the memory element Sp2 of the basic function G follows. 02 follows the basic function G; if G is greater is saved as the.

Wert von 01 steigen 01 wie 02 mit G weiter an bis zu dem Maxima. Values of 01, 01 and 02 continue to increase with G up to the maxima.

Im Maximum schaltet V2 um, wodurch Sp1 wieder an -Ub gelegt wird,. At the maximum, V2 switches over, which puts Sp1 back on -Ub.

02 also zwischen t6 und t7 den Wert -Ub annimmt, und 02 den Maxisalvert beibehält. 02 assumes the value -Ub between t6 and t7, and 02 the maxisalvert maintains.

In ähnlicher Weise ergibt sich der Verlauf von U1 und U2.The course of U1 and U2 results in a similar way.

Durch die Flip-Flops FF1 und FF2 werden nun jeweils die den Maximalwerten entsprechenden oder den bis zum nächsten Maximum oberhalb des Maximalwerts des vorangegangenen Maximums der Grundfunktion folgenden Ausgangsspannungen Ol bzw. 02 über die Schalterglieder S5 und S6 auf den Oberwertausgang geschaltet. Entsprechend werden nur die den Minimalwerten bzw. den unterhalb der Minimalwerte des vorangegangenen Minimums bis zum nächsten Minimum der Grundfunktion folgenden Ausgangswerte Ul und U2 über die Schalterglieder 57 und S8 auf den Unterwert-Ausgang geschaltet. Es ergibt sich damit an den Ausgängen ein Signalverlauf, wie er in Figur 3 dargestellt ist, der also der Hüllkurve der Maxima'bzw. der Minima der Grundfunktion entspricht.The flip-flops FF1 and FF2 now each become the maximum values corresponding or up to the next maximum above the maximum value of the previous one Maximum output voltages O1 or O2 following the basic function via the switch elements S5 and S6 switched to the upper value output. Only the minimum values are corresponding or those below the minimum values of the previous minimum to the next Minimum output values Ul and U2 following the basic function via the switch elements 57 and S8 switched to the lower value output. It thus results at the outputs a signal curve as shown in FIG. 3, that is to say that of the envelope curve of the Maxima 'or corresponds to the minima of the basic function.

Claims (3)

PatentansprücheClaims 1. Schaltungsanordnung zur Bildung der Hüllkurvenfunktion einer zwischen Maxima und Minima abwechselnden schwingungsartigen Grundfunktion, die in Form eines zeitlichen elektrischen Signalverlaufs vorliegt, insbesondere Spitzenwertberechner für dynamische Materialprüfmaschinen, gekennzeichnet durch (a) ein erstes Paar von Speichergliedern (Spl, Sp2), denen die Grundfunktion (G) über Dioden (12) mit einer ersten Durchlaßrichtung zugeführt wird, und ein zweites Paar von Speichergliedern (Sp3, Sp4), denen die Grundfunktion (G) über Dioden mit einer zweiten, zu der ersten entgegengesetzten Durchlaßrichtung zugeführt wird, (b) Schalterglieder (s1, S2, S3, S4), von denen je eines jedem der Speicherglieder (Sp1, Sp2, Sp3, Sp4) zugeordnet ist, und über welche jeweils dem betreffenden Speicherglied eine Anfangsspannung (+Ub) einpragbar ist, die größer als die maximal zu erwartenden Werte der Grundfunktion (G) und von einer solchen Polarität ist, daß die dem Speicherglied (Sp1 ...) zugeordnete Diode (12) leitend ist, (c) Vergleicherscnaltungen (Vt, V2, V3, V4), von denen je eine jedem der Speicherglieder (Sp1 ...) zugeordnet ist zum Vergleichen der Grundfunktion (G) mit dem betreffenden Speicherinhalt (01, 02, Ul, U2), welche digitale Ausgang signale (0 oder L) nach maßgabe der Differenz dieser Größen liefern, (d) ein Paar von Flip-Flops (FF1, FF2), wobei die beiden Eingänge eines ersten Plip-Flops (FF1) von den Ausgängen der beiden Vergleichsschaltungen (V1, V2) beaufschlagt sind, die dem ersten Paar von Speichergliedern (Spl, Sp2) zugeordnet sind, und die beiden Eingänge des zweiten Flip-Flops (FF2) von den Ausgängen der beiden Vergleichsschaltungen beaufschlagt sind, die dem zweiten Paar von Speichergliedern (Sp3, Sp4) zugeordnet sind, (e) ein erstes Paar von Schaltergliedern (S5, s6), die von den beiden Ausgängen des ersten Flip-Flops (FF1) gesteuert sind und den Speicherinhalt (01, 02) jeweils eines der Speicherglieder (Spl, Sp2) des ersten Paares auf einen ersten Ausgang durchschalten, sowie ein zweites Paar von Schaltergliedern (57, S8), die von den beiden Ausgängen des zweiten Flip-Flops (FF2) gesteuert sind und den Speicherinhalt (U1, U2) jeweils eines der Speicherglieder (Sp3, Sp4) des zweiten Paares auf einen zweiten Ausgang durchschalten, und (f) vier UND-Schaltungen (24, 26, 28, 30) mit Inversion Je eines einganges, an denen jeweils ein Ausgang des ersten und ein Ausgang des zweiten Flip-Flops (PF1 bzw. FP2) anliegt und von deren Ausgängen die Schalterglieder (S1 ... S4) durchsteuerbar sind, über die den Speichergliedern (Sp1 ...) Anfangsspannungen eingeprägt werden.1. Circuit arrangement for the formation of the envelope curve function between Maxima and minima alternating vibration-like basic function in the form of a temporal electrical signal curve is present, in particular peak value calculator for dynamic material testing machines, characterized by (a) a first pair of Storage elements (Spl, Sp2), which the basic function (G) via diodes (12) with a first forward direction is supplied, and a second pair of storage members (Sp3, Sp4), which the basic function (G) via diodes with a second, to the first opposite forward direction is fed, (b) switch elements (s1, S2, S3, S4), one of which is assigned to each of the storage elements (Sp1, Sp2, Sp3, Sp4) is, and over which the respective storage element an initial voltage (+ Ub) can be memorized, which is greater than the maximum expected values of the basic function (G) and is of such a polarity that the one assigned to the storage element (Sp1 ...) Diode (12) is conductive, (c) comparator circuits (Vt, V2, V3, V4), each of which one is assigned to each of the storage elements (Sp1 ...) for comparing the basic function (G) with the relevant memory content (01, 02, Ul, U2), which digital output deliver signals (0 or L) according to the difference between these quantities, (d) a pair of flip-flops (FF1, FF2), the two inputs of a first flip-flop (FF1) are acted upon by the outputs of the two comparison circuits (V1, V2), which are assigned to the first pair of storage elements (Spl, Sp2), and the two Inputs of the second flip-flop (FF2) from the outputs of the two comparison circuits which are assigned to the second pair of storage elements (Sp3, Sp4) are, (e) a first pair of switch elements (S5, s6) from the two outputs of the first flip-flop (FF1) are controlled and the memory content (01, 02) respectively one of the storage elements (Spl, Sp2) of the first pair to a first output switch through, as well as a second pair of switch members (57, S8), which of the both outputs of the second flip-flop (FF2) are controlled and the memory content (U1, U2) each one of the memory elements (Sp3, Sp4) of the second pair on one switch through the second output, and (f) four AND circuits (24, 26, 28, 30) with Inversion One input each, at each of which an output of the first and an output of the second flip-flop (PF1 or FP2) and the switch elements of their outputs (S1 ... S4) can be controlled through which the storage elements (Sp1 ...) initial voltages to be imprinted. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein von hand betätigbarer Schalter (34) mit drei Kontakten vorgesehen ist, durch welchen einmal über zwei dieser Kontakte zwei Schalterglieder (S1, S3) durchsteuerbar sind, über die je einen Speicherglied (Sp1, Sp3) jedes Paares die Anfangsspannung (-Ub bzw. +Ub) eingeprägt wird, und zum anderen über ODER-Schaltungen (36, 38) an je einem Flip-Flop-Eingang die beiden Flip-Flops (FF1, FF2) in einen definierten Schaltzustand gebracht werden.2. Circuit arrangement according to claim 1, characterized in that a manually operated switch (34) with three contacts is provided by which two switch elements (S1, S3) can be controlled once via two of these contacts are, over each of which a storage element (Sp1, Sp3) of each pair the initial voltage (-Ub or + Ub) is embossed, and on the other over OR circuits (36, 38) the two flip-flops (FF1, FF2) into one on each flip-flop input defined switching state. 3. Schaltungsanordnung nach Anspruch 1.oder 2, dadurch gekennzeichnet, daß die Ausgänge der Flip-Flops (FF1, FF2) über ODER-Schaltungen (40, 42) paarweise miteinander verknüpft sind.3. Circuit arrangement according to claim 1 or 2, characterized in that that the outputs of the flip-flops (FF1, FF2) via OR circuits (40, 42) in pairs are linked. L e e r s e i t eL e r s e i t e