DE19963330C1 - Schaltungsanordnung zur galvanisch isolierten Ansteuerung eines Leistungstransistors - Google Patents
Schaltungsanordnung zur galvanisch isolierten Ansteuerung eines LeistungstransistorsInfo
- Publication number
- DE19963330C1 DE19963330C1 DE19963330A DE19963330A DE19963330C1 DE 19963330 C1 DE19963330 C1 DE 19963330C1 DE 19963330 A DE19963330 A DE 19963330A DE 19963330 A DE19963330 A DE 19963330A DE 19963330 C1 DE19963330 C1 DE 19963330C1
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- effect transistor
- connection
- transformer
- pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
- H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
Bei einer Schaltungsanordnung zur Ansteuerung eines ladungsgesteuerten Leistungsschalters LT über einen Übertrager Ü wird in den Eingang des Übertragers ein Spannungssignal, welches aus Impulsen von kurzer Dauer T1p und T1n in positiver und negativer Richtung besteht, eingegeben. Zwei auf der Sekundärseite des Übertragers Ü eingesetzte Feldeffekttransistoren F1 und F2 wandeln die Impulse T1p, T1n in Impulse mit positiver und negativer Richtung T3p, T3n, deren Impulsdauer bis zum Beginn des nächsten Eingangsimpulses mit umgekehrter Spannungsrichtung T1n, T1p verlängert werden, um, die den Leistungsschalter LT sicher ansteuern. In den Feldeffekttransistoren F1 und F2 ist zwischen dem Source-Anschluß S und dem Drain-Anschluß D je eine Diode D1 und D2 vorhanden. Vor die Gate-Anschlüsse der Feldeffekttransistoren F1 und F2 ist jeweils eine Serienschaltung aus Widerstand und Zenerdiode geschaltet.
Description
Die Erfindung betrifft eine Schaltungsanordnung zur Ansteuerung eines ladungsgesteuerten
Leistungsschalters über einen Übertrager mit positiven und negativen Spannungsimpulsen.
Bei einer solchen Schaltungsanordnung werden die Impulse von der Primärseite des
Übertragers unverändert auf die Sekundärseite übertragen. Diese Übertragung gelingt nur
dann fehlerfrei, wenn die Spannungs-Zeit-Flächen der positiven und negativen
Spannungsimpulse gleich sind. Ein Leistungsschalter benötigt zum Einschalten einen
positiven Spannungsimpuls und zum Ausschalten einen negativen Spannungsimpuls. In den
meisten Fällen verändert sich bei gleichbleibender Periode das Verhältnis zwischen der
Dauer des positiven und negativen Impulses (Tastverhältnis), so daß die Spannungs-Zeit-
Flächen ungleich werden und der Übertrager nach einer gewissen Zeit in Sättigung gerät.
Dies führt dazu, daß die Spannung am Eingang des Übertragers einbricht oder die
Amplituden sich verändern, falls an einem Eingang der Primärseite des Übertragers ein
Kondensator in Serie geschaltet ist. Es ist also bisher nicht möglich, den für die
Einschaltung und Ausschaltung eines Leistungsschalters erforderlichen Spannungsimpuls
mit einem beliebigen Tastverhältnis stets einwandfrei mit Hilfe eines Übertragers zu
erzeugen.
Aus JP 62-254518 A ist eine Gate-Treiberschaltung bekannt, bei der sich auf der
Sekundärseite des Übertragers zwei Feldeffekttransistoren befinden, deren Gate-Anschlüsse
direkt an die Abgangsleitungen des Übertragers angeschlossen sind.
Aus WO 93/11609 A1 ist eine Schaltungsanordnung bekannt, bei der in den Eingang des
Übertragers zwei verschiedene Impulsfolgen mit unterschiedlichen Amplituden
eingegeben werden, wobei nur die positiven Impulse der ersten Impulsfolge und nur die
negativen Impulse der zweiten Impulsfolge auf der Sekundärseite des Übertragers
gleichgerichtet werden.
Der Erfindung liegt die Aufgabe zugrunde, in einen Übertrager kurzzeitige Impulse
einzugeben, die nicht zur Sättigung des Übertragers führen und die eingegebenen Impulse
auf der Sekundärseite des Übertragers so aufzubereiten, daß der Leistungsschalter
zuverlässig ein- und ausgeschaltet ist.
Diese Aufgabe wird durch die in den unabhängigen Patentansprüchen 1, 3, 4 und 6 gekennzeichneten
Merkmale gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen
gekennzeichnet.
Der wesentliche Vorteil der Erfindung besteht darin, daß bei nur kurzzeitigen
Eingangsimpulsen in den Übertrager durch die auf der Sekundärseite des Übertragers
eingeschalteten Feldeffekttransistoren die für das sichere Ein- und Ausschalten des
Leistungstransistors erforderlichen längeren Impulse erzeugt werden. In den Übertrager
werden also nur kurze Impulse eingegeben, die nicht zur Sättigung desselben führen. Liegt
ein Impuls in positiver Richtung an der Sekundärseite des Übertragers an, so ist einer der
beiden Feldeffekttransistoren eingeschaltet und die Freilaufdiode des anderen Transistors
wird in Durchlaßrichtung betrieben, so daß die Spannung an der Sekundärseite des
Übertragers am zu schaltenden Leistungstransistor anliegt. Bei einem Impuls in negativer
Richtung besitzen die Transistoren eine vertauschte Funktion, so daß am zu schaltenden
Leistungstransistor die negative Spannung anliegt. Liegt kein Impuls an, so wird die
Freilaufdiode nicht mehr in Durchlaßrichtung sondern in Sperrichtung betrieben, wodurch
die am Gate des Leistungsschalters anliegende Spannung vorhanden bleibt, da die
Ladungsträger nicht abfließen können.
Die Erfindung wird nachstehend an Hand von in der Zeichnung dargestellten
Schaltungsbildern näher erläutert. Es zeigen:
Fig. 1 zeigt die Ansteuerung eines Leistungsschalters über einen Übertrager nach dem
Stand der Technik.
Fig. 2 zeigt die erfindungsgemäße Schaltungsanordnung zur Ansteuerung des Leistungs
schalters, wobei die Gate-Anschlüsse der auf der Sekundärseite sich befindenden
Feldeffekttransistoren über eine Serienschaltung aus Widerstand und Zenerdiode mit
den Drain-Anschlüssen des jeweilig anderen Feldeffekttransistors verbunden sind.
Fig. 3 zeigt eine weitere erfindungsgemäße Ausführung zur Ansteuerung des
Leistungsschalters, wobei die Gate-Anschlüsse der auf der Sekundärseite sich
befindenden Feldeffekttransistoren über eine Serienschaltung aus Widerstand und
Zenerdiode mit den Source-Anschlüssen des jeweilig anderen Feldeffekttransistors
verbunden sind.
Fig. 4 zeigt eine weitere erfindungsgemäße Ausführung zur Ansteuerung des
Leistungsschalters, wobei der Gate-Anschluß des ersten Feldeffekttransistors über
eine Serienschaltung aus Widerstand und Zenerdiode mit dem Source-Anschluß des
zweiten Feldeffekttransistors und der Gate-Anschluß des zweiten
Feldeffekttransistors über eine Serienschaltung aus Widerstand und Zenerdiode mit
dem Drain-Anschluß des ersten Feldeffekttransistors verbunden ist.
Fig. 5 zeigt eine weitere erfindungsgemäße Ausführung zur Ansteuerung des
Leistungsschalters, wobei der Gate-Anschluß des ersten Feldeffekttransistors über
eine Serienschaltung aus Widerstand und Zenerdiode mit dem Drain-Anschluß des
zweiten Feldeffekttransistors und der Gate-Anschluß des zweiten
Feldeffekttransistors über eine Serienschaltung aus Widerstand und Zenerdiode mit
dem Source-Anschluß des ersten Feldeffekttransistors verbunden ist.
Fig. 6 zeigt in einem Diagramm die Anordnung von in den Übertrager einzugebenden
Spannungsimpulsen in Abhängigkeit von der Zeit und
Fig. 7 zeigt in einem Diagramm die nach der Aufbereitung durch Feldeffekttransistoren im
Sekundärbereich des Übertragers am Leistungsschalter anliegenden Spannungs
impulse in Abhängigkeit von der Zeit.
Entsprechend dem Stand der Technik nach Fig. 1 kann ein Signal Ua über einen Übertrager
Ü an einen Leistungsschalter LT übertragen werden. Wenn das auf der Primärseite des
Übertragers Ü anliegende Signal fehlerfrei auf die Sekundärseite übertragen werden soll,
müssen die Spannungs-Zeit-Flächen der positiven und negativen Spannungsimpulse gleich
groß sein. Bei ungleichen Spannungs-Zeit-Flächen gerät der Übertrager nach einer gewissen
Zeit in Sättigung, was zur Folge hat, daß die Spannungsimpulse nicht mehr die gewünschte
Kurvenform besitzen.
Bei der Schaltungsanordnung gemäß der Erfindung nach Fig. 2 sind in den
Abgangsleitungen Ü1 und Ü2 des Sekundärteils des Übertragers Ü Feldeffekttransistoren
F1 und F2 eingeschaltet. Der Feldeffekttransistor F1 liegt mit seinem Source-Anschluß S
und seinem Drain-Anschluß D unter Zwischenschaltung einer internen Diode D1 direkt in
der Abgangsleitung Ü1. Sein Gate-Anschluß G ist unter Zwischenschaltung eines
Widerstandes R1 und einer Zenerdiode Z1 mit dem Drain-Anschluß D von F2 verbunden.
Der Feldeffekttransistor F2 liegt sinngemäß mit seinem Source-Anschluß S und seinem
Drain-Anschluß D unter Zwischenschaltung einer internen Diode D2 in der Abgangsleitung
Ü2. Sein Gate-Anschluß G ist unter Zwischenschaltung eines Widerstandes R2 und einer
Zenerdiode Z2 mit dem Drain-Anschluß D von F1 verbunden. Der Gate-Anschluß G des
Leistungsschalters LT ist mit der Drain-Anschluß D von F1 und der Source-Anschluß 5 des
Leistungsschalters mit dem Drain-Anschluß D von F2 verbunden. Zwischen dem Gate-
Anschluß G und dem Source-Anschluß S des Leistungsschalters LT ist eine im
Leistungstransistor LT vorhandene Eingangskapazität C und ein Widerstand R3 parallel
geschaltet.
Die Funktion der Schaltungsanordnung nach Fig. 2 ist wie folgt:
In den Eingang des Übertragers Ü wird ein Spannungssignal U1 bestehend aus positiven
Impulsen (Amplitude U1p, Dauer T1p) und negativen Impulsen (Amplitude U1n, Dauer
T1n) eingegeben (siehe Fig. 6). Dabei entspricht die Dauer der Periode T des
Spannungssignals U1 der Länge der zur Ansteuerung des Leistungstransistors LT
erforderlichen Periode T der auf der Sekundärseite des Übertragers Ü aufbereiteten Impulse
(T3p, T3n, siehe Fig. 7). Die Impulse T1p und T1n sind gleich lang und im allgemeinen
nicht länger als fünf µ sec und der Betrag der Amplituden U1p und U1n ist gleich groß. Die
Impulse T1p und T1n werden auf Grund ihrer gleich kurzen Dauer und des gleichen
Betrages ihrer Amplituden (gleiche Spannungs-Zeit-Flächen) ohne Verzerrung auf die
Sekundärseite des Übertragers Ü übertragen.
Bei einem positiven Spannungsimpuls U1p wird die Diode D1 in Durchlaßrichtung
betrieben, so daß am Gate-Anschluß des Feldeffekttransistors F2 eine positive Spannung
gegenüber dem Source-Anschluß S von F2 anliegt. Somit ist der Feldeffekttransistor F2
eingeschaltet und die Drain-Source-Strecke von F2 niederohmig. Dann liegt am
Leistungstransistor LT ein positiver Impuls mit der Spannungshöhe U3p = U1p - UD1 -
UDS2. Damit ist der Leistungstransistor LT eingeschaltet. Hierbei ist: UD1 der
Spannungsabfall an der Diode D1 in Durchlaßrichtung und UDS2 der Spannungsabfall
zwischen dem Drain und dem Source von F2. Diese beiden Spannungsabfälle sind klein
gegenüber U1p, so daß U3p nur geringfügig kleiner ist als U1p. Wenn die Spannung U1p
auf 0 Volt abfällt (siehe Fig. 6) wird die Diode D1 in Sperrichtung betrieben, wodurch die
am Gate-Anschluß des Leistungstransistors LT anliegende Spannung U3p (Spannung an der
Eingangskapazität C) vorhanden bleibt, da die Entladung über den Widerstand R3 nur sehr
langsam stattfindet. Somit bleibt die positive Spannung U3p während der gesamten Dauer
von T3p bestehen (siehe Fig. 7). Dabei ist vorausgesetzt, daß die Zeitkonstante bestehend
aus dem Widerstand R3 und der Kapazität C mehr als zehn mal so groß ist wie Periode T
des Signals U3. Nur dann ist die Entladung über den Widerstand R3 zu vernachlässigen.
Der Widerstand R3 gewährleistet, daß sich der Gate-Anschluß G des Leistungstransistors
LT bei ausgeschalteter Elektronik nicht elektrostatisch aufladen kann.
Bei einem negativen Spannungsimpuls U1n wird die Diode D2 in Durchlaßrichtung
betrieben, so daß am Gate-Anschluß des Feldeffekttransistors F1 eine positive Spannung
gegenüber dem Source-Anschluß S von F1 anliegt. Somit ist der Feldeffekttransistor F1
eingeschaltet und die Drain-Source-Strecke von F1 niederohmig. Dann liegt am
Leistungstransistor LT ein negativer Impuls mit der Spannungshöhe U3n = U1n + UD2 +
UDS1. Damit ist der Leistungstransistor LT ausgeschaltet. Hierbei sind wieder die beiden
Spannungsabfälle UD2 und UDS1 klein gegenüber U3n, so daß der Betrag von U3n nur
geringfügig kleiner ist als der Betrag von U1n. Wenn die Spannung U1n auf 0 Volt abfällt
(siehe Fig. 6) wird die Diode D2 in Sperrichtung betrieben, wodurch die am Gate des
Leistungstransistors LT anliegende Spannung U3n (Spannung an der Eingangskapazität C)
vorhanden bleibt, da die Entladung über den Widerstand R3 nur sehr langsam stattfindet.
Somit bleibt die negative Spannung U3n während der gesamten Dauer von T3n bestehen
(siehe Fig. 7).
Die Widerstände R1 und R2 sind von entscheidender Bedeutung: Die Induktivitäten des
Übertragers bilden mit den Eingangskapazitäten der Feldeffekttransistoren, die zwischen
den Gate- und Source-Anschlüssen liegen, einen Schwingkreis, der ohne die Widerstände
R1 und R2 nahezu ungedämpft ist. Eine weitere Aufgabe der Widerstände R1 und R2
besteht darin, eingekoppelte, hochfrequente Störimpulse so zu filtern, daß diese nicht an die
Gate-Anschlüsse der Feldeffekttransistoren F1 und F2 gelangen. Durch die Zenerdioden Z1
und Z2 wird erreicht, daß die Einschaltschwellen, ab der die Feldeffekttransistoren F1 und
F2 schalten, um die Durchbruchspannungen der Zenerdioden erhöht werden. Die
Schaltungsanordnung wird somit unempfindlich gegenüber Störimpulsen. Diese
Störimpulse entstehen beim Abschalten des Magnetisierungsstromes und schwingen über
den Nullpunkt in entgegengesetzter Richtung. Desweiteren entstehen Störimpulse durch
kapazitiv durchgekoppelte Anteile der Lastspannung. Ohne die aufgeführten Maßnahmen
können die Störimpulse zu Fehlschaltungen am Leistungsschalter LT führen.
Der Unterschied der Fig. 3 besteht darin, daß die Gate-Anschlüsse über eine
Serienschaltung aus Widerstand und Zenerdiode mit den Source-Anschlüssen des jeweilig
anderen Feldeffekttransistors verbunden sind. Bei der Fig. 4 wird nur der
Feldeffekttransistor F1 über eine Serienschaltung aus Widerstand und Zenerdiode mit dem
Source-Anschluß von F2 verbunden und bei der Fig. 5 wird nur der Feldeffekttransistor F2
über eine Serienschaltung aus Widerstand aus Zenerdiode mit dem Source-Anschluß von
F1 verbunden. Wird eine Schaltungsanordnung verwendet, bei der einer oder beide Gate-
Anschlüsse mit dem Source-Anschluß des jeweilig anderen Feldeffekttransistors verbunden
sind, so muß in jedem Fall in die Verbindungsleitung, die zum Source-Anschluß führt,
beide Bauelemente (Zenerdiode und Widerstand) zwischengeschaltet werden. In diesem
Fall ist die Durchlaßspannung der Freilaufdiode (D1, D2) nicht in den Einschalt- oder
Ausschaltkreis einbezogen und kann somit die Einschaltschwelle nicht erhöhen.
Die Schaltungsanordnung ist geeignet für die potentialfreie Ansteuerung von
ladungsgesteuerten Leistungsschaltern, insbesonders MOS-Feldeffekttransistoren oder IGB-
Transistoren. Die Signalquelle für die Impulse an der Primärseite des Übertragers Ü wird
zweckmäßig sehr niederohmig gewählt, wodurch ein schnelles Schalten des
Leistungsschalters LT ermöglicht wird. Würde die Dauer einer der Impulse T3p oder T3n
kleiner als die Dauer des entsprechenden Impulses T1p bzw. T1n werden, so muß der
Schaltungsteil auf der Primärseite des Übertragers Ü dafür sorgen, daß die Dauer des
Impulses T1p bzw. T1n auf T3p bzw. T3n begrenzt wird. Die Schaltungsanordnung kann
vielseitig in Schaltnetzteilen und Umrichtern zum Ansteuern von Leistungsschaltern
eingesetzt werden.
Die im Anspruch 16 gekennzeichneten Merkmale ergeben sich bei einer
Schaltungsanordnung mit entgegengesetztem Wicklungssinn von Primär- und
Sekundärseite des Übertragers. Die Impulse an den Wicklungsabgängen Ü1, Ü2 haben dann
ebenso wie die Impulse T3n, T3p am Leistungstransistor LT eine umgekehrte
Spannungsrichtung.
Durch den Einsatz der erfundenen Schaltungsanordnung zur Ansteuerung von
ladungsgesteuerten Leistungsschaltern ergeben sich wesentliche Vorteile gegenüber der
bisher üblichen Praxis: Plus- und Minusspannungen werden so galvanisch isoliert
übertragen, daß ein sicheres Ein- und Ausschalten des Leistungstransistors gewährleistet ist.
Dabei bleibt die Amplitude in positiver und negativer Richtung unabhängig vom
Tastverhältnis konstant. Die galvanisch isolierte Übertragung ermöglicht das Ansteuern
eines Leistungstransistors, dessen Potential wesentlich höher ist als das Potential der
Ansteuer-Elektronik. Die Schaltgeschwindigkeit des Leistungstransistors wird durch den
Ausgangswiderstand der Impulsquelle auf der Primärseite des Übertragers bestimmt und
kann somit optimal eingestellt werden. Die Isolationsfestigkeit zwischen Steuerelektronik
und Leistungskreis kann bei entsprechender Auslegung des Übertragers extrem hohe Werte
annehmen. Der wichtigste Vorteil besteht in der kleinen Baugröße des Übertragers, die sich
aufgrund der kurzen Impulsdauer (T1p und T1n) des zu übertragenden Impulses ergibt.
Claims (16)
1. Schaltungsanordnung zur Ansteuerung von ladungsgesteuerten Leistungsschaltern über
einen Übertrager mit positiven und negativen Spannungsimpulsen, wobei
- - in den Eingang des Übertragers (Ü) Spannungsimpulse (T1p, T1n) in positiver und negativer Richtung von kurzer Dauer eingegeben werden, die auf der Sekundärseite durch zwei in den Abgangsleitungen (Ü1, Ü2) des Übertragers (Ü) eingesetzte Feldeffekttransistoren (F1, F2) in Impulse in positiver und negativer Richtung (T3p, T3n), deren Impulsdauer bis zum Beginn des nächsten Eingangsimpulses mit umgekehrter Spannungsrichtung (T1n, T1p) verlängert werden, umgewandelt werden, die den Leistungsschalter (LT) ansteuern,
- - der Source-Anschluß des ersten Feldeffekttransistors (F1) mit einer Abgangsleitung (Ü1) und der Source-Anschluß des zweiten Feldeffekttransistors (F2) mit der anderen Abgangsleitung (Ü2) des Übertragers verbunden ist,
- - der Drain-Anschluß des ersten Feldeffekttransistors (F1) mit dem Steueranschluß (G) des Leistungsschalters (LT) und der Drain-Anschluß des zweiten Feldeffekttransistors (F2) mit einem weiteren Anschluß des Leistungsschalters (LT) verbunden ist, und wobei
- - der Gate-Anschluß des ersten Feldeffekttransistors (F1) über einen ersten Widerstand (R1) mit dem Drain-Anschluß des zweiten Feldeffekttransistors (F2) und der Gate- Anschluß des zweiten Feldeffekttransistors (F2) über einen zweiten Widerstand (R2) mit dem Drain-Anschluß des ersten Feldeffekttransistors (F1) verbunden ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zu dem ersten und
dem zweiten Widerstand (R1, R2) jeweils eine Zenerdiode in Reihe geschaltet ist.
3. Schaltungsanordnung zur Ansteuerung von ladungsgesteuerten Leistungsschaltern über
einen Übertrager mit positiven und negativen Spannungsimpulsen, wobei
- - in den Eingang des Übertragers (Ü) Spannungsimpulse (T1p, T1n) in positiver und negativer Richtung von kurzer Dauer eingegeben werden, die auf der Sekundärseite durch zwei in den Abgangsleitungen (Ü1, Ü2) des Übertragers (Ü) eingesetzte Feldeffekttransistoren (F1, F2) in Impulse in positiver und negativer Richtung (T3p, T3n), deren Impulsdauer bis zum Beginn des nächsten Eingangsimpulses mit umgekehrter Spannungsrichtung (T1n, T1p) verlängert werden, umgewandelt werden, die den Leistungsschalter (LT) ansteuern,
- - der Source-Anschluß des ersten Feldeffekttransistors (F1) mit einer Abgangsleitung (Ü1) und der Source-Anschluß des zweiten Feldeffekttransistors (F2) mit der anderen Abgangsleitung (Ü2) des Übertragers verbunden ist,
- - der Drain-Anschluß des ersten Feldeffekttransistors (F1) mit dem Steueranschluß (G) des Leistungsschalters (LT) und der Drain-Anschluß des zweiten Feldeffekttransistors (F2) mit einem weiteren Anschluß des Leistungsschalters (LT) verbunden ist, und wobei
- - der Gate-Anschluß des ersten Feldeffekttransistors (F1) über eine Serienschaltung, bestehend aus einem ersten Widerstand (R1) und einer ersten Zenerdiode (Z1), mit dem Source-Anschluß des zweiten Feldeffekttransistors (F2) und der Gate-Anschluß des zweiten Feldeffekttransistors (F2) über eine Serienschaltung, bestehend aus einem zweiten Widerstand (R2) und einer zweiten Zenerdiode (Z2), mit dem Source-Anschluß des ersten Feldeffekttransistors (F1) verbunden ist.
4. Schaltungsanordnung zur Ansteuerung von ladungsgesteuerten Leistungsschaltern über
einen Übertrager mit positiven und negativen Spannungsimpulsen, wobei
- - in den Eingang des Übertragers (Ü) Spannungsimpulse (T1p, T1n) in positiver und negativer Richtung von kurzer Dauer eingegeben werden, die auf der Sekundärseite durch zwei in den Abgangsleitungen (Ü1, Ü2) des Übertragers (Ü) eingesetzte Feldeffekttransistoren (F1, F2) in Impulse in positiver und negativer Richtung (T3p, T3n), deren Impulsdauer bis zum Beginn des nächsten Eingangsimpulses mit umgekehrter Spannungsrichtung (T1n, T1p) verlängert werden, umgewandelt werden, die den Leistungsschalter (LT) ansteuern,
- - der Source-Anschluß des ersten Feldeffekttransistors (F1) mit einer Abgangsleitung (Ü1) und der Source-Anschluß des zweiten Feldeffekttransistors (F2) mit der anderen Abgangsleitung (Ü2) des Übertragers verbunden ist,
- - der Drain-Anschluß des ersten Feldeffekttransistors (F1) mit dem Steueranschluß (G) des Leistungsschalters (LT) und der Drain-Anschluß des zweiten Feldeffekttransistors (F2) mit einem weiteren Anschluß des Leistungsschalters (LT) verbunden ist, und wobei
- - der Gate-Anschluß des ersten Feldeffekttransistors (F1) über eine Serienschaltung, bestehend aus einem ersten Widerstand (R1) und einer ersten Zenerdiode (Z1), mit dem Source-Anschluß des zweiten Feldeffekttransistors (F2) und der Gate-Anschluß des zweiten Feldeffekttransistors (F2) über einen zweiten Widerstand (R2) mit dem Drain- Anschluß des ersten Feldeffekttransistors (F1) verbunden ist.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß zu dem zweiten
Widerstand (R2) eine zweite Zenerdiode (Z2) in Reihe geschaltet ist.
6. Schaltungsanordnung zur Ansteuerung von ladungsgesteuerten Leistungsschaltern über
einen Übertrager mit positiven und negativen Spannungsimpulsen, wobei
- - in den Eingang des Übertragers (Ü) Spannungsimpulse (T1p, T1n) in positiver und negativer Richtung von kurzer Dauer eingegeben werden, die auf der Sekundärseite durch zwei in den Abgangsleitungen (Ü1, Ü2) des Übertragers (Ü) eingesetzte Feldeffekttransistoren (F1, F2) in Impulse in positiver und negativer Richtung (T3p, T3n), deren Impulsdauer bis zum Beginn des nächsten Eingangsimpulses mit umgekehrter Spannungsrichtung (T1n, T1p) verlängert werden, umgewandelt werden, die den Leistungsschalter (LT) ansteuern,
- - der Source-Anschluß des ersten Feldeffekttransistors (F1) mit einer Abgangsleitung (Ü1) und der Source-Anschluß des zweiten Feldeffekttransistors (F2) mit der anderen Abgangsleitung (Ü2) des Übertragers verbunden ist,
- - der Drain-Anschluß des ersten Feldeffekttransistors (F1) mit dem Steueranschluß (G) des Leistungsschalters (LT) und der Drain-Anschluß des zweiten Feldeffekttransistors (F2) mit einem weiteren Anschluß des Leistungsschalters (LT) verbunden ist, und wobei
- - der Gate-Anschluß des ersten Feldeffekttransistors (F1) über einen ersten Widerstand (R1) mit dem Drain-Anschluß des zweiten Feldeffekttransistors (F2) und der Gate- Anschluß des zweiten Feldeffekttransistors (F2) über eine Serienschaltung, bestehend aus einem zweiten Widerstand (R2) und einer zweiten Zenerdiode (Z2), mit dem Source- Anschluß des ersten Feldeffekttransistors (F1) verbunden ist.
7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß zu dem ersten
Widerstand (R1) eine erste Zenerdiode (Z1) in Reihe geschaltet ist.
8. Schaltungsanordnung nach einem oder mehreren der Ansprüche 1 bis 7, dadurch
gekennzeichnet, daß zwischen dem Steueranschluß (G) und einem weiteren Anschluß
des Leistungsschalters (LT) ein dritter Widerstand (R3) geschaltet ist.
9. Schaltungsanordnung nach einem oder mehreren der Ansprüche 1 bis 7, dadurch
gekennzeichnet, daß als Leistungsschalter (LT) ein MOS-FET (metal oxide
semiconductor field effect transistor) oder ein IGBT (insulated gate bipolar transistor)
verwendet wird.
10. Schaltungsanordnung nach einem oder mehreren der Ansprüche 1 bis 7, dadurch
gekennzeichnet, daß die Dauer der in den Eingang des Übertragers (Ü) eingegebenen
Spannungsimpulse (T1p, T1n) fünf µs nicht übersteigt und kürzer oder gleich der
Zeitdauer für den Einschaltimpuls (T3p) und kürzer oder gleich der Zeitdauer für den
Ausschaltimpuls (T3n) des Leistungsschalters (LT) ist.
11. Schaltungsanordnung nach einem oder mehreren der Ansprüche 1 bis 7, dadurch
gekennzeichnet, daß in den Feldeffekttransistoren (F1, F2) zwischen dem Source-
Anschluß (S) und dem Drain-Anschluß (D) jeweils eine Diode (D1, D2) vorhanden ist.
12. Schaltungsanordnung nach einem oder mehreren der Ansprüche 1 bis 9, dadurch
gekennzeichnet, daß im Leistungsschalter (LT) zwischen dem Gate-Anschluß (G) und
einem weiterem Anschluß (S) eine Eingangskapazität (C) vorhanden ist.
13. Schaltungsanordnung nach den Ansprüchen 1 bis 12, dadurch gekennzeichnet, daß die
beiden Feldeffekttransistoren (F1, F2) bewirken, daß die beiden Eingangsimpulse (T1p,
T1n) jeweils in längere Impulse, die den Leistungsschalter (LT) entweder Einschalten
und den eingeschalteten Zustand beibehalten (T3p) oder den Leistungsschalter
Ausschalten und den ausgeschalteten Zustand beibehalten (T3n), umgewandelt werden.
14. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, daß die Dauer der
Periode (T) der in den Eingang des Übertragers (Ü) eingegebenen Impulse (T1p, T1n)
der Länge der zur Ansteuerung des Leistungsschalters (LT) erforderlichen Periode (T3p
+ T3n) der Impulse (T3p, T3n) entspricht.
15. Schaltungsanordnung nach einem oder mehreren der Ansprüche 1 bis 7, dadurch
gekennzeichnet, daß die am Leistungsschalter (LT) anliegenden Impulse (T3p, T3n) ein
beliebiges Verhältnis ihrer Zeitdauer (Tastverhältnis) aufweisen können.
16. Schaltungsanordnung nach einem oder mehreren der Ansprüche 1 bis 7, dadurch
gekennzeichnet, daß bei Verwendung eines Übertragers (Ü) mit entgegengesetztem
Wicklungssinn von Primär- und Sekundärseite sich die Spannungsrichtung der am
Leistungsschalter (LT) anliegenden Impulse (T3n, T3p) umkehrt.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19963330A DE19963330C1 (de) | 1999-02-10 | 1999-12-27 | Schaltungsanordnung zur galvanisch isolierten Ansteuerung eines Leistungstransistors |
AU31457/00A AU3145700A (en) | 1999-02-10 | 2000-02-07 | Circuit for galvanically insulated control of a load controlled power switch |
US09/913,364 US6777827B1 (en) | 1999-02-10 | 2000-02-07 | Switching arrangement for galvanically insulated control of a load-controlled power switch |
PCT/DE2000/000368 WO2000048317A1 (de) | 1999-02-10 | 2000-02-07 | Schaltungsanordnung zur galvanisch isolierten ansteuerung eines ladungsgesteuerten leistungsschalters |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19905500 | 1999-02-10 | ||
DE19963330A DE19963330C1 (de) | 1999-02-10 | 1999-12-27 | Schaltungsanordnung zur galvanisch isolierten Ansteuerung eines Leistungstransistors |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19963330C1 true DE19963330C1 (de) | 2000-09-21 |
Family
ID=7897039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19963330A Expired - Fee Related DE19963330C1 (de) | 1999-02-10 | 1999-12-27 | Schaltungsanordnung zur galvanisch isolierten Ansteuerung eines Leistungstransistors |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19963330C1 (de) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10027088A1 (de) * | 2000-05-31 | 2001-12-13 | Klemt Michael | Schaltungsanordnung zur galvanisch isolierten Ansteuerung eines ladungsgesteuerten Leistungsschalters |
DE10146900A1 (de) * | 2001-09-24 | 2003-04-10 | Abb Research Ltd | Schaltungsanordnung und Verfahren zur potentialgetrennten Ansteuerung in Serie geschalteter, abschaltbarer Halbleiterschaltelemente |
US8120391B2 (en) | 2008-09-30 | 2012-02-21 | Infineon Technologies Ag | Circuit arrangement including a voltage supply circuit and semiconductor switching element |
US8148845B2 (en) | 2008-09-30 | 2012-04-03 | Infineon Technologies Ag | Circuit assembly including a power semiconductor module and a controller |
US8222928B2 (en) | 2008-09-30 | 2012-07-17 | Infineon Technologies Ag | Circuit arrangement including voltage supply circuit |
DE102015007831A1 (de) | 2015-06-18 | 2016-12-22 | Michael Klemt | Schaltungsanordnung zur Galvanisch isolierten Ansteuerung eines ladungsgesteuerten Leistungsschalters |
DE102019000241B3 (de) | 2019-01-14 | 2019-10-17 | Michael Klemt | Schaltungsanordnung zur galvanisch isolierten Ansteuerung eines ladungsgesteuerten Leistungsschalters aus dem Halbleiter Silciumcarbid |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62254518A (ja) * | 1986-04-28 | 1987-11-06 | Matsushita Seiko Co Ltd | ゲ−ト・ドライブ回路 |
WO1993011609A1 (fr) * | 1991-12-02 | 1993-06-10 | Thierry Rahban | Generateur bipolaire a isolation galvanique de polarite commutable |
-
1999
- 1999-12-27 DE DE19963330A patent/DE19963330C1/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62254518A (ja) * | 1986-04-28 | 1987-11-06 | Matsushita Seiko Co Ltd | ゲ−ト・ドライブ回路 |
WO1993011609A1 (fr) * | 1991-12-02 | 1993-06-10 | Thierry Rahban | Generateur bipolaire a isolation galvanique de polarite commutable |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10027088A1 (de) * | 2000-05-31 | 2001-12-13 | Klemt Michael | Schaltungsanordnung zur galvanisch isolierten Ansteuerung eines ladungsgesteuerten Leistungsschalters |
DE10027088C2 (de) * | 2000-05-31 | 2003-05-22 | Klemt Michael | Schaltungsanordnung zur galvanisch isolierten Ansteuerung eines ladungsgesteuerten Leistungsschalters |
DE10146900A1 (de) * | 2001-09-24 | 2003-04-10 | Abb Research Ltd | Schaltungsanordnung und Verfahren zur potentialgetrennten Ansteuerung in Serie geschalteter, abschaltbarer Halbleiterschaltelemente |
US8120391B2 (en) | 2008-09-30 | 2012-02-21 | Infineon Technologies Ag | Circuit arrangement including a voltage supply circuit and semiconductor switching element |
US8148845B2 (en) | 2008-09-30 | 2012-04-03 | Infineon Technologies Ag | Circuit assembly including a power semiconductor module and a controller |
US8222928B2 (en) | 2008-09-30 | 2012-07-17 | Infineon Technologies Ag | Circuit arrangement including voltage supply circuit |
US8344764B2 (en) | 2008-09-30 | 2013-01-01 | Infineon Technologies Ag | Circuit arrangement including voltage supply circuit |
DE102015007831A1 (de) | 2015-06-18 | 2016-12-22 | Michael Klemt | Schaltungsanordnung zur Galvanisch isolierten Ansteuerung eines ladungsgesteuerten Leistungsschalters |
DE102019000241B3 (de) | 2019-01-14 | 2019-10-17 | Michael Klemt | Schaltungsanordnung zur galvanisch isolierten Ansteuerung eines ladungsgesteuerten Leistungsschalters aus dem Halbleiter Silciumcarbid |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10344572B4 (de) | Gateansteuerungseinrichtung zur Reduktion einer Stoßspannung und einem Schaltverlust | |
EP0665634B1 (de) | Schaltungsanordnung mit einem Feldeffekttransistor | |
DE102007006319B4 (de) | Ansteuerschaltung mit TOP-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren | |
EP0462124B1 (de) | Verfahren zum betreiben eines schaltreglers sowie anordnung | |
EP1783910B1 (de) | Schaltungsanordnung und ein Verfahren zur galvanisch getrennten Ansteuerung eines Halbleiterschalters | |
DE19963330C1 (de) | Schaltungsanordnung zur galvanisch isolierten Ansteuerung eines Leistungstransistors | |
DE102005001322B4 (de) | Verfahren und Schaltung zur galvanisch getrennten Übertragung eines Signals | |
WO2000048317A1 (de) | Schaltungsanordnung zur galvanisch isolierten ansteuerung eines ladungsgesteuerten leistungsschalters | |
DE102005009465A1 (de) | Transistoranordnung für Gleich- und Wechselrichter | |
EP2110950B1 (de) | Schaltung und Verfahren zur Signalspannungsübertragung innerhalb eines Treibers eines Leistungshalbleiterschalters | |
DE102016213200B4 (de) | Schaltungsanordnung zum Ansteuern einer induktiven Last | |
DE10305361B4 (de) | Elektronischer Hochfrequenz-Schalter | |
EP0509343B1 (de) | Verfahren zum Betreiben eines Schaltreglers sowie Anordnung | |
DE102015007831B4 (de) | Schaltungsanordnung zur Galvanisch isolierten Ansteuerung eines ladungsgesteuerten Leistungsschalters | |
EP0570402B1 (de) | Verfahren und vorrichtung zur zeit/spannungs-wandlung | |
DE102013222841A1 (de) | Stromregler für eine induktive Last in einem Fahrzeug | |
DE2431006A1 (de) | Durch impulse steuerbarer elektronischer schalter | |
WO1999054982A1 (de) | Verpolschutzschaltung | |
EP3109991B1 (de) | Spannungsvervielfacher für hochstromanwendung | |
EP1919067A1 (de) | Ansteuerschaltung für einen Schalter in einem Schaltwandler mit Burst-Betriebsmodus | |
DE19753294C1 (de) | Treiberschaltung für einen Leistungs-Schalttransistor | |
WO2023274695A1 (de) | Kapazitiv isolierter gleichspannungswandler, system, batterie und fahrzeug mit diesem gleichspannungswandler | |
DE102004057807B4 (de) | Schaltungsanordnung zur Ansteuerung eines Übertragers und Verfahren zum Betrieb der Schaltungsanordnung | |
EP1979754B1 (de) | Anordnung und verfahren zum umwandeln eines digitalen signals mit einem hohen spannungshub in ein digitales signal mit einem demgegenüber kleineren spannungshub | |
DE102016223258A1 (de) | Ansteueranordnung für spannungsgesteuerte Schaltelemente |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |