DE19958905C1 - Production of a structure in a substrate comprises forming a hard mask on the substrate, forming a structure of trenches in the substrate - Google Patents
Production of a structure in a substrate comprises forming a hard mask on the substrate, forming a structure of trenches in the substrateInfo
- Publication number
- DE19958905C1 DE19958905C1 DE1999158905 DE19958905A DE19958905C1 DE 19958905 C1 DE19958905 C1 DE 19958905C1 DE 1999158905 DE1999158905 DE 1999158905 DE 19958905 A DE19958905 A DE 19958905A DE 19958905 C1 DE19958905 C1 DE 19958905C1
- Authority
- DE
- Germany
- Prior art keywords
- hard mask
- substrate
- forming
- trenches
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 16
- 150000001875 compounds Chemical class 0.000 claims abstract description 9
- 238000005496 tempering Methods 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 5
- 238000005137 deposition process Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 abstract description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 abstract 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 239000010410 layer Substances 0.000 description 3
- 239000003973 paint Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 238000005191 phase separation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
Die vorliegende Erfindung betrifft ein Verfahren zur Herstel lung einer Struktur in einem Substrat mittels einer Hartmas ke.The present invention relates to a method of manufacture development of a structure in a substrate by means of a Hartmas ke.
Obwohl prinzipiell auf die verschiedensten Substratstrukturen anwendbar, werden die vorliegende Erfindung und die ihr zugrundeliegende Problematik anhand eines Halbleitersubstrats beschrieben. Although in principle on a wide variety of substrate structures applicable, the present invention and her underlying problem using a semiconductor substrate described.
Die US 5,445,988 offenbart ein Verfahren zum Herstellen eines Grabens in einem Substrat zur Verwendung bei der Smart- Power-Technologie. Bei diesem Verfahren wird ein Graben mittels einer Hartmaske mit einem Substrat erzeugt. Dann wird über der Struktur einer Schutzschicht aus SiO2 durch eine nicht-konforme Abscheidung abgeschieden und von den Wänden des Grabens entfernt. In einem sich anschließenden Ätzschritt werden sowohl die Schutzschicht an der Oberfläche entfernt als auch der Graben vertieft.US 5,445,988 discloses a method of making a trench in a substrate for use in smart power technology. In this method, a trench is created using a hard mask with a substrate. Then it is deposited over the structure of a protective layer of SiO 2 by a non-conformal deposition and removed from the walls of the trench. In a subsequent etching step, the protective layer on the surface is removed and the trench is deepened.
Aus der WO 95/08840 A1 ist ein Verfahren zum Herstellen von Gräben und Löchern im Halbmikrometerbereich bekannt. Dort ist offenbart, auf einer ersten Maske, die aus einem Hartmasken-Material bestehen kann, bzw. einer ersten Struktur durch eine nicht-konforme Abscheidung eine Hartmaske zu erzeugen und mit dieser Hartmaske das darunter liegende Substrat zu ätzen.WO 95/08840 A1 describes a method for producing Trenches and holes in the micrometer range known. There is disclosed on a first mask made of a hard mask material can exist, or a first structure through a non-conformal deposition a hard mask generate and with this hard mask the underlying one Etch substrate.
Die US 5,571,376 offenbart Quantenvorrichtungen, welche innerhalb von Gräben durch nicht-konforme epitaktische Abscheidung halbleitender Schichten hergestellt werden. US 5,571,376 discloses quantum devices which within trenches by non-compliant epitaxial deposition semiconducting layers can be produced.
Bisher wurde zur Ätzung von Halbleitersubstraten üblicherweise lediglich eine Hartmaskenschicht verwendet, die direkt unter Zuhilfe nahme einer photolithografisch strukturierten Lackmaske ge öffnet wurde.So far, only etching has usually been done for semiconductor substrates a hard mask layer is used that is directly under aid I took a photolithographically structured paint mask was opened.
Ätzungen von Halbleitersubstraten mit extrem hohem Aspektver hältnis bzw. die Strukturierung schwer ätzbarer Materialien sind mit dieser Maske nicht möglich, denn für sie ist eine Hartmaskendicke erforderlich, die in einem einzigen Ätz schritt mit einer Photolackmaske gar nicht mehr geöffnet wer den kann.Etching of semiconductor substrates with extremely high aspect ratio ratio or the structuring of materials that are difficult to etch are not possible with this mask, because for them there is one Hard mask thickness required in a single etch no longer opened with a photoresist mask that can.
Daher ist es Aufgabe der vorliegenden Erfindung, ein verbes sertes Verfahren zur Herstellung einer Hartmaske anzugeben, welches Ätzungen realisierbar macht, die durch Anwendung bekannter Hartmasken nicht mehr möglich sind.It is therefore an object of the present invention to provide a verb specify a specific method for manufacturing a hard mask, which makes etchings feasible through application known hard masks are no longer possible.
Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1, 2 bzw. 3 angegebene Verfahren gelöst. According to the invention, this object is achieved in that in claims 1, 2 and 3 specified procedures solved.
Die Alternative gemäß Anspruch 2 besteht darin, daß nur die erste Hartmaske geöffnet wird und darauf die zweite Hartmaske gebildet wird, ohne zwischenzeitlich das Substrat zu struktu rieren.The alternative according to claim 2 is that only first hard mask is opened and then the second hard mask is formed without in the meantime structuring the substrate rieren.
Das erfindungsgemäße Verfahren weist gegenüber den bekannten Lösungsansätzen den Vorteil auf, daß Ätzungen von Halbleiter substraten mit extrem hohem Aspektverhältnis bzw. die Struk turierung schwer ätzbarer Materialien mit dieser Hartmaske gut realisierbar sind.The method according to the invention has an advantage over the known ones Approaches have the advantage that etching of semiconductors substrates with extremely high aspect ratio or the structure Turization of difficult to etch materials with this hard mask are easy to implement.
Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, daß ein nicht-konformes Abscheideverfahren zur Ab scheidung einer weiteren Hartmaske auf einer ersten Hartmaske bzw. Struktur verwendet wird. Das nicht-konforme Abscheide verfahren bedeckt in selbstjustierender Weise zweckmäßiger weise nur die "Spitzen" der ersten Hartmaske bzw. der bereits gebildeten Struktur und nicht die "Täler". Damit entfällt das Erfordernis einer weiteren Photoebene für die weitere Hart maske. Zudem findet als Material für die zweite Hartmaske durch Temperung von Ti oder einer Ti-Verbindung gebildeten TiO2 Verwendung.The idea on which the present invention is based is that a non-conforming deposition method is used to deposit another hard mask on a first hard mask or structure. The non-conforming deposition process covers in a self-adjusting manner expediently only the "tips" of the first hard mask or the structure already formed and not the "valleys". This eliminates the need for a further photo level for the further hard mask. In addition, TiO 2 formed by tempering Ti or a Ti compound is used as the material for the second hard mask.
In den Unteransprüchen finden sich vorteilhafte Weiterbildun gen und Verbesserungen des in Anspruch 1, 2 bzw. 3 angegebenen Verfah rens.Advantageous further training can be found in the subclaims conditions and improvements of the method specified in claim 1, 2 and 3 rens.
Gemäß einer bevorzugten Weiterbildung wird nach dem Bilden der zweiten Hartmaske ein vorzugsweise anisotroper Ätzschritt zum Entfernen der zweiten Hartmaske von bestimmten Bereichen der Struktur bzw. des Substrats durchgeführt. According to a preferred development, after the formation the second hard mask is a preferably anisotropic etching step to remove the second hard mask from certain areas the structure or the substrate performed.
Gemäß einer weiteren bevorzugten Weiterbildung wird das Bil den der zweiten Hartmaske durch einen Sputterprozeß oder ei nen nicht-konformen CVD-Prozeß (Chemische Dampfphasenabschei dung) durchgeführt.According to a further preferred development, the bil that of the second hard mask by a sputtering process or egg non-compliant CVD process (chemical vapor phase separation dung).
Gemäß einer weiteren bevorzugten Weiterbildung wird das er findungsgemäße Verfahren bei einer Kontaktlochätzung oder bei einer Deep Trench Ätzung oder bei einer Ätzung nicht volatiler Materialien, wie z. B. Pt, Ir o. ä. angewendet.According to a further preferred development, it will inventive method in a contact hole etching or a deep trench etching or not during an etching volatile materials such as B. Pt, Ir or the like.
Ausführungsbeispiele der vorliegenden Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.Embodiments of the present invention are in the Drawings shown and in the description below explained in more detail.
Fig. 1a-c zeigen eine Darstellung der wesentlichen Verfah rensschritte einer Ausführungsform des erfindungs gemäßen Verfahrens. Fig. 1a-c show a representation of the essential procedural rensschritte one embodiment of the method according proper.
Fig. 1a zeigt ein Halbleitersubstrat 10, welches eine erste Hartmaske 20 aufweist, mittels derer bereits eine Struktur von Gräben T1, T2 mit relativ großem Aspektverhältnis durch einen Ätzprozeß erzeugt worden ist. Fig. 1 a shows a semiconductor substrate 10 having a first hard mask 20, by means of which a pattern of trenches T1, T2 has been generated with a relatively large aspect ratio by an etching process already.
Die Ätztiefe, und damit das Aspektverhältnis, soll nun durch einen weiteren Ätzschritt erhöht werden. Dazu wird ein als Hartmaske geeignetes Material Ti; TiN; TiSi in einem nicht-konformen Abscheideprozeß, hier in einem Sputterprozeß oder CVD-Prozeß, auf die bereits strukturierte Hauptfläche des Halbleitersubstrats 10 abgeschieden.The etching depth, and thus the aspect ratio, is now to be increased by a further etching step. For this purpose, a material suitable as a hard mask Ti; TiN; TiSi is deposited in a non-conforming deposition process, here in a sputtering process or CVD process, on the already structured main surface of the semiconductor substrate 10 .
Das Resultat dieser Abscheidung ist in Fig. 1b illustriert. Aufgrund der Nicht-Konformität wird eine unterschiedliche Ab deckung von unterschiedlichen Bereichen der ersten Struktur T1, T2 erzielt. Insbesondere scheidet sich das aufgesputterte bzw. CVD-abgeschiedene Material besonders auf der Oberseite der ersten Hartmaske 20 ab und bedeckt die Seitenwände und den Boden von den Gräben T1, T2 kaum (im Idealfall gar nicht) bzw. nur als sehr dünner Film. Ein optional nachgeschalte ter Ätzschritt kann verwendet werden, um diesen dünnen Film zumindest vom Boden zu entfernen.The result of this deposition is illustrated in Fig. 1b. Due to the non-conformity, different coverage of different areas of the first structure T1, T2 is achieved. In particular, the sputtered or CVD-deposited material deposits particularly on the upper side of the first hard mask 20 and hardly covers the trenches T1, T2 (ideally not at all) or only as a very thin film. An optional subsequent etching step can be used to at least remove this thin film from the bottom.
Anschließend wird das so deponierte Hartmasken-Material als selbstausgerichtete Hartmaske in einem weiteren Ätzschritt verwendet, in dem mit geeignet gewählter Ätzchemie die Ätz tiefe, und damit das Aspektverhältnis, erhöht werden. Dies ist in Fig. 1c durch gestrichelte Linien angedeutet. So wird die modifizierte Struktur T1', T2' erhalten.Subsequently, the hard mask material deposited in this way is used as a self-aligned hard mask in a further etching step in which the etching depth, and thus the aspect ratio, are increased with a suitably selected etching chemistry. This is indicated in Fig. 1c by dashed lines. The modified structure T1 ', T2' is thus obtained.
Bei dem Verfahren wird Ti oder TiN nicht-konform auf die bereits be stehende Struktur mit den Gräben T1, T2 abgeschieden. Das Ti bzw. TiN wird vom Boden und, falls nötig, von den Seitenwän den der Gräben T1, T2 durch einen Ätzschritt entfernt. Dann wird das verbleibende Ti bzw. TiN mittels Temperung in schwer ätzbares TiO2 umgewandelt. Auf diese Weise entsteht eine hochwertige zweite Hartmaske.In the process, Ti or TiN is deposited in a non-conforming manner on the already existing structure with the trenches T1, T2. The Ti or TiN is removed from the bottom and, if necessary, from the side walls of the trenches T1, T2 by an etching step. Then the remaining Ti or TiN is converted into difficult-to-etch TiO 2 by means of tempering. This creates a high-quality second hard mask.
Obwohl die vorliegende Erfindung vorstehend anhand bevorzug ter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modi fizierbar.Although the present invention is preferred based on the foregoing ter embodiments has been described, it is on it not limited, but modes in a variety of ways fitable.
Insbesondere soll der Begriff Substrat allgemein verstanden werden und Wafersubstrate, Schichtsubstrate, Epitaxiesubstra te ect. umfassen.In particular, the term substrate should be generally understood and wafer substrates, layer substrates, epitaxial substrates te ect. include.
Auch sind die Abscheideverfahren nicht auf das Sputterverfah ren und das CVD-Verfahren beschränkt. Als Materialien für die erste Hartmaske kommen sämtliche gängigen Hartmaskenmaterialien in Frage. Ebenso können alle bekannten Ätzverfahren angewendet werden.The deposition processes are also not based on the sputtering process ren and the CVD process limited. Coming as materials for the first hard mask all common hard mask materials in question. As well all known etching methods can be used.
Eine weitere alternative Ausführungsform besteht darin, daß nur die erste Hartmaske geöffnet wird und darauf die zweite Hartmaske gebildet wird, ohne zwischenzeitlich das Substrat zu strukturieren.Another alternative embodiment is that only the first hard mask is opened and then the second Hard mask is formed without in the meantime the substrate to structure.
Noch eine weitere alternative Ausführungsform besteht darin, daß eine erste Strukturierung des Substrats mit Gräben durch eine Photolackmaske erfolgt. Nach dem Entfernen der Lackreste wird die Hartmaske durch den nicht-konformen Abscheideprozeß auf dem strukturierten Substrat selbstjustierend gebildet.Yet another alternative embodiment is that a first structuring of the substrate with trenches a photoresist mask is made. After removing the paint residue becomes the hard mask through the non-compliant deposition process formed self-aligning on the structured substrate.
Claims (6)
- a) Bilden einer ersten Hartmaske (20) auf dem Substrat (10);
- b) Bilden einer Struktur von Gräben (T1, T2) in dem Substrat (10), die ein hohes Aspektverhältnis aufweist, unter Verwen dung der ersten Hartmaske (20);
- c) selbstjustiertes Bilden einer zweiten Hartmaske (30) auf der ersten Hartmaske (20) und der Struktur von Gräben (T1, T2) durch einen nicht-konformen Abscheideprozeß von Ti oder einer Ti-Verbindung, so daß sich das abgeschiedene Material der zweiten Hartmaske (30) im wesentlichen nur auf der Ober seite der ersten Hartmaske (20) abscheidet;
- d) Umwandeln des Ti oder der Ti-Verbindung mittels einer Tem perung in TiO2; und
- e) Bilden einer modifizierten Struktur mit tieferen Gräben (T1', T2') in dem Substrat (10) durch einen selektiven Ätz schritt unter Verwendung der zweiten Hartmaske (30), so daß die modifizierte Struktur (T1', T2') ein noch höheres Aspekt verhältnis aufweist.
- a) forming a first hard mask ( 20 ) on the substrate ( 10 );
- b) forming a structure of trenches (T1, T2) in the substrate ( 10 ), which has a high aspect ratio, using the first hard mask ( 20 );
- c) self-aligned formation of a second hard mask ( 30 ) on the first hard mask ( 20 ) and the structure of trenches (T1, T2) by a non-conformal deposition process of Ti or a Ti compound, so that the deposited material of the second hard mask ( 30 ) deposits essentially only on the upper side of the first hard mask ( 20 );
- d) converting the Ti or the Ti compound by means of a temperature into TiO 2 ; and
- e) forming a modified structure with deeper trenches (T1 ', T2') in the substrate ( 10 ) by a selective etching step using the second hard mask ( 30 ), so that the modified structure (T1 ', T2') is still one has higher aspect ratio.
- a) Bilden einer ersten Hartmaske (20) auf dem Substrat (10);
- b) selbstjustiertes Bilden einer zweiten Hartmaske (30) auf der ersten Hartmaske (20) durch einen nicht-konformen Ab scheideprozeß von Ti oder einer Ti-Verbindung, so daß sich das abgeschiedene Material der zweiten Hartmaske (30) im we sentlichen nur auf der Oberseite der ersten Hartmaske (20) abscheidet; und
- c) Umwandeln des Ti oder der Ti-Verbindung mittels einer Tem perung in TiO2; und
- d) Bilden einer Struktur von Gräben (T1', T2') in dem Sub strat (10) durch einen selektiven Ätzschritt unter Verwendung der zweiten Hartmaske (30).
- a) forming a first hard mask ( 20 ) on the substrate ( 10 );
- b) self-aligned formation of a second hard mask ( 30 ) on the first hard mask ( 20 ) by a non-compliant process from depositing Ti or a Ti compound, so that the deposited material of the second hard mask ( 30 ) is essentially only on the Deposits top of the first hard mask ( 20 ); and
- c) converting the Ti or the Ti compound by means of a tempering in TiO 2 ; and
- d) forming a structure of trenches (T1 ', T2') in the substrate ( 10 ) by a selective etching step using the second hard mask ( 30 ).
- a) Bilden einer Struktur von Gräben (T1, T2) in dem Substrat (10) unter Verwendung einer Photolackmaske;
- b) Entfernen der Photolackmaske;
- c) selbstjustiertes Bilden einer Hartmaske (30) auf der Struktur von Gräben (T1, T2) durch einen nicht-konformen Ab scheideprozeß von Ti oder einer Ti-Verbindung, so daß sich das abgeschiedene Material der Hartmaske (30) im wesentlichen nur auf der Oberseite der Struktur (T1, T2) abscheidet; und
- d) Umwandeln des Ti oder der Ti-Verbindung mittels einer Tem perung in TiO2; und
- e) Bilden einer modifizierten Struktur (T1', T2') in dem Sub strat (10) durch einen selektiven Ätzschritt unter Verwendung der Hartmaske (30).
- a) forming a structure of trenches (T1, T2) in the substrate ( 10 ) using a photoresist mask;
- b) removing the photoresist mask;
- c) self-aligned formation of a hard mask ( 30 ) on the structure of trenches (T1, T2) by a non-compliant process from depositing Ti or a Ti compound, so that the deposited material of the hard mask ( 30 ) is essentially only on the Deposits top of the structure (T1, T2); and
- d) converting the Ti or the Ti compound by means of a temperature into TiO 2 ; and
- e) forming a modified structure (T1 ', T2') in the substrate ( 10 ) by a selective etching step using the hard mask ( 30 ).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1999158905 DE19958905C1 (en) | 1999-12-07 | 1999-12-07 | Production of a structure in a substrate comprises forming a hard mask on the substrate, forming a structure of trenches in the substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1999158905 DE19958905C1 (en) | 1999-12-07 | 1999-12-07 | Production of a structure in a substrate comprises forming a hard mask on the substrate, forming a structure of trenches in the substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19958905C1 true DE19958905C1 (en) | 2001-04-12 |
Family
ID=7931682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1999158905 Expired - Fee Related DE19958905C1 (en) | 1999-12-07 | 1999-12-07 | Production of a structure in a substrate comprises forming a hard mask on the substrate, forming a structure of trenches in the substrate |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19958905C1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1267397A1 (en) * | 2001-06-11 | 2002-12-18 | Infineon Technologies SC300 GmbH & Co. KG | Semiconductor device with self-aligned contact and method for manufacturing said device |
| DE10345398B3 (en) * | 2003-09-30 | 2005-08-11 | Infineon Technologies Ag | Hard mask for anisotropic etching has through openings with greater cross-section in first mask region than in second, transition region arranged between first and second mask regions with continuously reducing opening cross-section |
| CN100390928C (en) * | 2005-03-02 | 2008-05-28 | 茂德科技股份有限公司 | Method for preparing high aspect ratio structure |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995008840A1 (en) * | 1993-09-20 | 1995-03-30 | The Government Of The United States, Represented By The Secretary Of The Navy | Method of fabricating sub-half-micron trenches and holes |
| US5445988A (en) * | 1993-07-13 | 1995-08-29 | Siemens Aktiengesellschaft | Method for manufacturing a trench in a substrate for use in smart-power technology |
| US5571376A (en) * | 1994-03-31 | 1996-11-05 | Sharp Kabushiki Kaisha | Quantum device and method of making such a device |
-
1999
- 1999-12-07 DE DE1999158905 patent/DE19958905C1/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5445988A (en) * | 1993-07-13 | 1995-08-29 | Siemens Aktiengesellschaft | Method for manufacturing a trench in a substrate for use in smart-power technology |
| WO1995008840A1 (en) * | 1993-09-20 | 1995-03-30 | The Government Of The United States, Represented By The Secretary Of The Navy | Method of fabricating sub-half-micron trenches and holes |
| US5571376A (en) * | 1994-03-31 | 1996-11-05 | Sharp Kabushiki Kaisha | Quantum device and method of making such a device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1267397A1 (en) * | 2001-06-11 | 2002-12-18 | Infineon Technologies SC300 GmbH & Co. KG | Semiconductor device with self-aligned contact and method for manufacturing said device |
| US6784553B2 (en) | 2001-06-11 | 2004-08-31 | Infineon Technologies Sc300 Gmbh & Co. Kg | Semiconductor device with self-aligned contact and method for manufacturing the device |
| DE10345398B3 (en) * | 2003-09-30 | 2005-08-11 | Infineon Technologies Ag | Hard mask for anisotropic etching has through openings with greater cross-section in first mask region than in second, transition region arranged between first and second mask regions with continuously reducing opening cross-section |
| CN100390928C (en) * | 2005-03-02 | 2008-05-28 | 茂德科技股份有限公司 | Method for preparing high aspect ratio structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3021206C2 (en) | Process for the production of conductor tracks on semiconductor components | |
| EP0842532B1 (en) | Process for generating a spacer in a structure | |
| DE3628488C2 (en) | Process for the production of isolation structures in MOS devices | |
| EP0570609B1 (en) | Process for producing multistep structure in a substrate | |
| EP0286708B1 (en) | Method of producing contact holes in a double insulation layer | |
| EP0057254B1 (en) | Method of producing extremely fine features | |
| DE2655937A1 (en) | PROCEDURE FOR PLANNING INSULATION OF PIPE PATTERNS, BY CHEMICAL PRECIPITATION FROM THE STEAM PHASE | |
| DE2709986A1 (en) | METHOD OF PRODUCING COPLANAR LAYERS FROM THIN FILMS | |
| DE3136009A1 (en) | METHOD FOR PRODUCING INTEGRATED CIRCUITS | |
| DE19958904A1 (en) | Process for making a hard mask | |
| EP0222738A2 (en) | Process for the production of a transmission mask | |
| EP0005185A1 (en) | Method for simultaneously forming Schottky-barrier diodes and ohmic contacts on doped semiconductor regions | |
| EP1118122B1 (en) | Integrated circuit and method for producing the same | |
| DE4232821C2 (en) | Process for producing a finely structured semiconductor component | |
| EP0535541A1 (en) | Method of fabricating a groove structure in a substrate | |
| DE3634140A1 (en) | METHOD FOR SELECTIVELY FORMING A DEPOSITED LAYER | |
| DE19958905C1 (en) | Production of a structure in a substrate comprises forming a hard mask on the substrate, forming a structure of trenches in the substrate | |
| DE1814029B2 (en) | PRODUCTION OF SINGLE CRYSTALLINE AND POLYCRYSTALLINE SEMICONDUCTOR AREAS ON AN INCRISTALLINE SEMICONDUCTOR SUBSTRATE | |
| DE2450230A1 (en) | METHOD FOR MANUFACTURING FIELD EFFECT TRANSISTORS | |
| DE3034980A1 (en) | METHOD FOR PRODUCING COMPOSITE BODIES | |
| DE102006046364A1 (en) | Anti-reflection coating producing method for manufacturing semiconductor device i.e. integrated circuit, involves performing sputter-cleaning process on part of intermediate undercoating before removal of barrier material in opening | |
| EP0967296B1 (en) | Method for coating a substrate | |
| EP1446829B1 (en) | Method for forming a structure in a semiconductor substrate | |
| DE19512148C2 (en) | Method for producing a field oxide layer in a semiconductor device | |
| DE19742397C2 (en) | Method for producing a semiconductor structure with a plurality of trenches |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8100 | Publication of the examined application without publication of unexamined application | ||
| D1 | Grant (no unexamined application published) patent law 81 | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |