DE19952370B4 - Time-to-digital converter based on vernier interpolation and correlation principles - Google Patents
Time-to-digital converter based on vernier interpolation and correlation principles Download PDFInfo
- Publication number
- DE19952370B4 DE19952370B4 DE19952370A DE19952370A DE19952370B4 DE 19952370 B4 DE19952370 B4 DE 19952370B4 DE 19952370 A DE19952370 A DE 19952370A DE 19952370 A DE19952370 A DE 19952370A DE 19952370 B4 DE19952370 B4 DE 19952370B4
- Authority
- DE
- Germany
- Prior art keywords
- stop
- input
- output
- register
- designated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/04—Apparatus for measuring unknown time intervals by electric means by counting pulses or half-cycles of an ac
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
- G01S7/483—Details of pulse systems
- G01S7/486—Receivers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Zeit-zu-Digital-Umsetzer
zur Messung eines Zeitintervall zwischen zwei Ereignissen, welcher
nach dem Vernier-Interpolations- und dem Korrelationsprinzip arbeitet,
dadurch
gekennzeichnet,
daß ein
Subtrahierer (2) ein Endergebnis eines gemessenen Zeitintervalls
(1) erzeugt, dessen als Stop-Wert (3) bezeichneter positiver Dateneingang
mit dem Ausgang einer Stop-Arithmetik-Einheit
(4) verbunden ist und dessen als Start-Wert (5) bezeichneter negativer
Dateneingang mit dem Ausgang einer Start-Arithmetik-Einheit (6)
verbunden ist,
wobei die Stop-Arithmetik-Einheit (4) einen
als Haupt-Zähler-Wert
(7) bezeichneten ersten Dateneingang aufweist, der mit einem Haupt-Zähler (8)
verbunden ist, und einen als Stop-Zähler-Wert
(9) bezeichneten zweiten Dateneingang aufweist, der mit einem Stop-Zähler (10)
verbunden ist, und einen als Stop-Koinzidenzpunkt (11) bezeichneten
Kontrolleingang aufweist, der mit dem Ausgang eines Maximum-Detektors
(12) zur Detektion des Stop-Koinzidenzpunktes
(11) verbunden ist,
wobei der Eingang des Maximum-Detektors
(12) zur Detektion des Stop-Koinzidenzpunktes
(11) mit einem als Stop-Korrelationsfunktion (13) bezeichneten Ausgang
eines Stop-Korrelators (14) verbunden ist,
ein als Stop-Mustersequenz
(15) bezeichneter...Time-to-digital converter for measuring a time interval between two events, which works according to the vernier interpolation and the correlation principle,
characterized,
in that a subtractor (2) generates an end result of a measured time interval (1) whose positive data input designated as stop value (3) is connected to the output of a stop arithmetic unit (4) and whose starting value (5) designated negative data input is connected to the output of a starting arithmetic unit (6),
wherein the stop arithmetic unit (4) has a first data input designated as a main counter value (7) connected to a main counter (8) and a second designated as a stop counter value (9) Data input, which is connected to a stop counter (10) and having a stop coincidence point (11) designated control input, which is connected to the output of a maximum detector (12) for detecting the stop coincidence point (11) .
the input of the maximum detector (12) for detecting the stop coincidence point (11) being connected to an output of a stop correlator (14) designated as stop correlation function (13),
a stop pattern sequence (15) designated as ...
Description
Die Erfindung bezieht sich auf ein elektronisches Gerät, welches ein Zeitintervall zwischen zwei Ereignissen messen soll.The The invention relates to an electronic device which to measure a time interval between two events.
Die Zeitintervallsmessung findet statt in der Experimentellen-Kern- und Teilchen-Physik, z.B. für Lebensdauer- und Zerfalls-Studien, für Flugzeitspektroskopie, für Positronen- Lebensdauer-Messungen, etc., als auch in kommerziellen Anwendungen im Zusammenhang mit Fluoreszenz oder Phosphoreszenz-Lebensdauer-Spektrometrie, LASER induzierte Entfernungsmessung – LIDAR; etc..The Time interval measurement takes place in the experimental core and particle physics, e.g. for lifetime and decay studies, for Flight spectroscopy, for Positron lifetime measurements, etc., as well as in commercial Applications related to fluorescence or phosphorescence lifetime spectrometry, LASER induced distance measurement - LIDAR; Etc..
Eine analoge Methode basierend auf einer Zeit-zu-Amplituden-Umsetzung gefolgt von einer Amplituden-zu-Digital-Umsetzung wurde in der Vergangenheit eingesetzt und ist immer noch die Hauptmethode zur Zeitintervallsmessung. Bei dieser Methode wird die Umsetzung in zwei Schritten durchgeführt: zunächst wird das zu messende Zeitintervall in eine Ladungsmenge oder Amplitudenhöhe umgesetzt, deren Größe im zweiten Schritt durch einen Analog-zu-Digital-Umsetzer digitalisiert wird. Mit dieser Methode sind verschiedene Probleme verbunden. Erstens ist der dynamische Messbereich auf ein paar tausend Kanäle beschränkt, wodurch die Auflösung, sobald relativ lange Zeitintervalle vermessen werden sollen, eingeschränkt wird. Zweitens, die integrale Nichtlinearität und ihre Temperaturabhängigkeit machen Kalibrierung und anschließende Korrekturen notwendig, wodurch die Anwendung der Methode bei Langzeitexperimenten verkompliziert wird. Drittens, die Empfindlichkeit der Methode auf Rauschen und Übersprechen erzeugt grosse Probleme in Mehrkanal-Mehrdetektor-Aufbauten.A analogous method based on a time-to-amplitude conversion followed by an amplitude-to-digital conversion has been in the past used and is still the main method for time interval measurement. In this method, the implementation is carried out in two steps: first the time interval to be measured is converted into a charge quantity or amplitude level, their size in the second Step is digitized by an analog-to-digital converter. There are several problems associated with this method. First the dynamic measuring range is limited to a few thousand channels, whereby the resolution, is limited as soon as relatively long time intervals are to be measured. Second, the integral nonlinearity and its temperature dependence make calibration and subsequent corrections necessary which complicates the use of the method in long-term experiments becomes. Third, the sensitivity of the method to noise and crosstalk creates big problems in multichannel multi-detector setups.
Es existieren mehrere bekannte digitale Methoden. Die Shift-Register-Technik [e.g. 1. A. Etkin, IEEE Trans. Nucl. Sci., NS-26. no. 1, 1979.; 2. O. Sasaki, et al., "1.2 GHz Shift Register IC for Deadtime-Iess TDC Application", IEEE Trans. Nucl. Sci., NS-36. Issue 1, Part 1, Feb. 1989, Pages:512-516] misst die Anzahl an Taktperioden zwischen Start- und Stoppulsen und der Stoppuls schiebt das Ergebnis in ein Register oder in einen Speicher. Die Methode verfügt über eine beschränkte Auflösung und erzeugt technologische und verlustleistungsbezogene Probleme, da sie sehr hohe Taktfrequenzen benötigt.It There are several well-known digital methods. The shift register technique [E.G. 1. A. Etkin, IEEE Trans. Nucl. Sci., NS-26. no. 1, 1979; 2. O. Sasaki, et al., "1.2 GHz Shift Register IC for Deadtime TDC Application ", IEEE Trans. Nucl. Sci., NS-36. Issue 1, Part 1, Feb. 1989, Pages: 512-516] measures the Number of clock periods between start and stop pulses and the stop pulse pushes the result into a register or memory. The Method has one limited resolution and creates technological and loss-related issues, because it needs very high clock frequencies.
Bei der Aktiven-Verzögerungsleitungs-Methode [F.Gaspani et al., "A delay line on a VLSI gate array as a time digitizer", NIM, A 342 1994, 57.1.] setzt sich der Startpuls entlang einer Siliziumverzögerungsstrecke fort, und der Stoppuls speichert die Position des Startpulses in einem Register oder einem Speicher. Die Hauptnachteile dieser Methode sind die Temperaturabhängigkeit der Verzögerung und der eingeschränkte dynamische Messbereich, welcher durch die Länge der Verzögerungsleitung definiert wird.at the Active Delay Line method [F.Gaspani et al., "A delay line on a VLSI gate array as a time digitizer ", NIM, A 342 1994, 57.1.] The start pulse is set along a silicon delay path and the stop pulse stores the position of the start pulse in a register or a memory. The main disadvantages of this method are the temperature dependence the delay and the restricted one dynamic measuring range, which is defined by the length of the delay line becomes.
Kürzlich wurde eine wertere digitale Methode eingeführt [G. Delavellade, J. Vanuxem, "The LTD: A FASTBUS time digitizer for LEP detectors", NIM 1985, 596; bzw. S. Kleinfelder et al., "MTD132 – A new sub-nanosecond multi-hit CMOS time-to-digital converter", IEEE Trans. Nucl. Sci., NS-38, no. 2, 1991]. Sie verwendet Course-Digitale-Zähler mit Taktfrequenzen bis zu 250 MHz und einer Interpolation zwischen den unteren Bits der Zähler, um die Auflösung auf unter 1 ns zu verbessern. Die Methode leidet unter schlechter differentieller Nichtlinearität und der Temperaturabhängigkeit dieses Parameters. Da die Interpolation auf einer Fortpflanzungsverzögerung entlang einer Reihe von Invertern basiert, erlauben die Nichtlinearität und die temperaturabhängigen Effekte keine weitere Verbesserung der Auflösung durch einfache Erhöhung der Anzahl an Interpolationsstufen.Recently became introduced a new digital method [G. Delavellade, J. Vanuxem, "The LTD: A FASTBUS time digitizer for LEP detectors ", NIM 1985, 596; and S. Kleinfelder et al., "MTD132 - A new sub-nanosecond multi-hit CMOS time-to-digital converter ", IEEE Trans. Nucl. Sci., NS-38, no. 2, 1991]. It uses Course digital counters with clock frequencies up to 250 MHz and interpolation between the lower bits the counter, about the resolution to improve to under 1 ns. The method suffers from worse differential nonlinearity and the temperature dependence this parameter. Since the interpolation is along a propagation delay based on a number of inverters, allow the nonlinearity and the temperature-dependent effects no further improvement in resolution by simply increasing the Number of interpolation stages.
Eine wertere digitale Methode, bezeichnet als 'Chronotron'-Technik, misst das Zeitintervall mit Grob- und Feinzählern. Die Start- und Stoppulse starten zwei Oszillatoren mit leicht unterschiedlichen Frequenzen. Der Grobzähler misst die Anzahl an vollen Taktzyklen zwischen Start- und Stoppuls, und der Feinzähler zwischen dem Stoppuls und dem Zeitpunkt, zu dem die Phasenverschiebung der beiden Frequenzen zu null wird. Prinzipiell bietet die Methode eine hohe Auflösung, welche hauptsächlich von der Differenz zwischen den Perioden der zwei Frequenzen abhängt. Wie auch immer, der schwerwiegende Nachteil dieser Methode ist die starke differentielle Nichtlinearität und sogar Nichtmonotonie und Nichtkontinuität im Zeitspektrum. Dieser Effekt ist zurückzuführen auf das unvorhersehbare statistische Verhalten eines schaltenden Elements, z.B. eines Triggers, wenn die führende Flanke einer der Frequenzen sich der führenden Flanke der anderen annähert. Dieser Effekt, bezeichnet als 'Vorbereitungs- und Haltezeitverletzungen', schließt diese Methode praktisch für Zeitintervallsmessungen in der Kernphysik aus.A Another digital method, referred to as 'Chronotron' technique, measures the time interval with coarse and fine counters. The start and stop pulses start two oscillators with slightly different ones Frequencies. The coarse counter measures the number of full clock cycles between start and stop pulses, and the fine meter between the stop pulse and the time when the phase shift occurs the two frequencies becomes zero. In principle, the method offers a high resolution, which mainly depends on the difference between the periods of the two frequencies. As Anyway, the serious drawback of this method is the strong one differential nonlinearity and even nonmonotonia and noncontinuity in the time spectrum. This effect is attributed to the unpredictable statistical behavior of a switching element, e.g. a trigger when the leading one Flank one of the frequencies, the leading edge of the other approaches. This effect, referred to as' preparation and Hold time violations' includes this method is convenient for Time interval measurements in nuclear physics.
Auch
aus den
Die Aufgabe der Erfindung ist, einen verbesserten Zeit-zu-Digital-Umsetzer zur Zeitintervallsmessung bereitzustellen, wobei Nachteile früherer Geräte vermieden werden.The The object of the invention is an improved time-to-digital converter to provide for time interval measurement, avoiding disadvantages of earlier devices become.
Ein weiterer Aspekt der Erfindung ist, elektronisches Gerät zur Zeitintervallsmessung mit hoher Auflösung und großem dynamischen Messbereich zu erstellen.One Another aspect of the invention is electronic device for time interval measurement with high resolution and big create dynamic range.
Des weiteren ist ein Aspekt der Erfindung, einen Zeit-zu-Digital-Umsetzer bereitzustellen, der auf Basis von Vernier-Interpolations- und Korrelationsprinzipien arbeitet, so dass hohe Genauigkeiten und geringe Nichtlinearitäten erreicht werden.Of another is an aspect of the invention, a time-to-digital converter based on vernier interpolation and correlation principles works so that high accuracies and low nonlinearities are achieved become.
Ein weiterer Aspekt der Erfindung ist, einen Zeit-zu-Digital-Umsetzer bereitzustellen, der mit relativ geringen Taktfrequenzen betrieben werden kann und daher einen geringen Leistungsverbrauch aufweist und ein kompaktes Design erlaubt.One Another aspect of the invention is a time-to-digital converter to provide that operated at relatively low clock frequencies can be and therefore has a low power consumption and a compact design allows.
Die Aufgabe wird gelöst durch ein elektronisches Gerät mit den in Anspruch 1 formulierten kennzeichnenden Merkmalen.The Task is solved through an electronic device with the characterizing features formulated in claim 1.
Das Gerät in Übereinstimmung mit der Erfindung bietet eine hohe Auflösung, einen großen dynamischen Messbereich und geringe Nichtlinearitäten, trotzdem es mit relativ geringen Taktfrequenzen betrieben werden kann.The Device in accordance With the invention provides a high resolution, a large dynamic Measuring range and low nonlinearities, anyway with relative low clock frequencies can be operated.
Um diese Ziele zu erreichen, werden die Vernier-Interpolations-Technik und Korrelationsanalysen zur Definition der Koinzidenzpunkte angewandt.Around To achieve these goals, the Vernier interpolation technique and correlation analyzes used to define the coincidence points.
Das Zeitintervall zwischen zwei Ereignissen, bezeichnet als ein Start-Ereignis und ein Stop-Ereignis, wird berechnet als die Differenz zwischen einem Start-Wert und einem Stop-Wert.The Time interval between two events, referred to as a start event and a stop event, is calculated as the difference between a start value and a Stop value.
Der Start-Wert wird erzeugt durch eine Start-Arithmetik-Einheit. Die Start-Arithmetik-Einheit berechnet den Start-Wert unter Verwendung eines Haupt-Zähler-Wertes und eines Start-Zähler-Wertes, welche zu einem Zeitpunkt geladen werden, der mit dem Start-Koinzidenz punkt in Verbindung steht. Der Start-Wert wird erzeugt durch Subtraktion des Start-Zähler-Wertes vom Haupt-Zähler-Wert, Multiplikation der resultierenden Differenz mit einer Start-Multiplikations-Konstanten, und anschließender Addition des resultierenden Produktes zur Differenz zwischen einer Start-Arithmetik-Konstanten und dem Start-Zähler-Wert. In Übereinstimmung mit der Erfindung ist die Start-Multiplikations-Konstante proportional zu dem Verhältnis zwischen der Periode der Haupt-Taktfrequenz und der Differenz der Perioden der Start-Taktfrequenz und der Haupt-Taktfrequenz, und die Start-Arithmetik-Konstante ist proportional zur Differenz zwischen den Perioden von Start- und Haupt-Taktfrequenz.Of the Start value is generated by a start arithmetic unit. The Start Arithmetic Unit calculates the start value using of a main counter value and a start counter value, which be loaded at a time point with the start coincidence communicates. The start value is generated by subtraction the start counter value from the main counter value, Multiplying the resulting difference by a start multiplication constant, and subsequently Addition of the resulting product to the difference between a Start arithmetic constants and the start counter value. In accordance with the invention, the start multiplication constant is proportional to the relationship between the period of the main clock frequency and the difference of Periods of the starting clock frequency and the main clock frequency, and the starting arithmetic constant is proportional to the difference between the periods of start and main clock frequency.
Der Start-Koinzidenzpunkt wird durch einen Maximum-Detektor für die Start-Koinzidenz generiert, sobald die Einheit ein Maximum der Start-Korrelations-Funktion definiert.Of the Start coincidence point is determined by a maximum detector for start coincidence generated once the unit has a maximum of the start correlation function Are defined.
Die Start-Korrelations-Funktion wird erzeugt durch einen Mehr-Bit, Mehr-Stufen Start-Korrelator. Der Start-Korrelator korreliert eine Start-Mustersequenz mit einem vorab festgelegten Mustersatz.The Start correlation function is generated by a multi-bit, multi-stage Start correlator. The start correlator correlates a start pattern sequence with a predetermined pattern set.
Die Start-Mustersequenz wird durch den Start-Trigger generiert. Diese Einheit empfängt die Start-Taktfrequenz und lädt diese bei jedem Haupt-Taktfrequenz-Übergang in einen Satz von parallel angeordneten Triggern. Der Ausgang dieser Trigger bildet nach Encodieren die Start-Mustersequenz.The Start pattern sequence is generated by the start trigger. These Unit receives the start clock frequency and loads this at every major clock frequency transition into a set of parallel arranged triggers. The output of these triggers forms after encoding the start pattern sequence.
Die Start-Taktfrequenz wird durch einen Start-Torgenerator generiert. Dieser Generator wird durch das Start-Ereignis gestartet und durch den Start-Koinzidenzpunkt gestoppt.The Start clock frequency is generated by a start gate generator. This generator is started by the start event and by stopped the start coincidence point.
Der Start-Zähler-Wert wird von einem Start-Zähler erzeugt, welcher die Übergänge der Start-Taktfrequenz zwischen dem Start-Ereignis und dem Start-Koinzidenzpunkt zählt. Der Start-Zähler-Wert wird zu einem zum selben Start-Koinzidenzpunkt in Verbindung stehenden Zeitpunkt in die Start-Arithmetik-Einheit geladen.Of the Start counter value is from a start counter generates the transitions of the starting clock frequency between counts the start event and the start coincidence point. Of the Start counter value becomes one related to the same start point of coincidence Time loaded into the starting arithmetic unit.
Der Stop-Wert wird erzeugt durch eine Stop-Arithmetik-Einheit. Die Stop-Arithmetik-Einheit berechnet den Stop-Wert unter Verwendung eines Haupt-Zähler-Wertes und eines Stop-Zähler-Wertes, welche zu einem Zeitpunkt geladen werden, der mit dem Stop-Koinzidenzpunkt in Verbindung steht. Der Stop-Wert wird erzeugt durch Subtraktion des Stop-Zähler-Wertes vom Haupt-Zähler-Wert, Multiplikation der resultierenden Differenz mit einer Stop-Multiplikations-Konstanten und anschließender Addition des resultierenden Produktes zur Differenz zwischen einer Stop-Arithmetik-Konstanten und dem Stop-Zähler-Wert. In Übereinstimmung mit der Erfindung ist die Stop-Multiplikations-Konstante proportional zu dem Verhältnis zwischen der Periode der Haupt-Taktfrequenz und der Differenz der Perioden der Stop-Taktfrequenz und der Haupt-Taktfrequenz, und die Stop-Anthmetik-Konstante ist proportional zur Differenz zwischen den Peroden von Stop- und Haupt-Taktfrequenz.Of the Stop value is generated by a stop arithmetic unit. The stop arithmetic unit is calculated the stop value using a main counter value and a stop counter value, which results in a Timing associated with the stop coincidence point stands. The stop value is generated by subtracting the stop counter value from the main counter value, Multiplication of the resulting difference by a stop multiplication constant and subsequent addition of the resulting product to the difference between a stop-arithmetic constant and the stop counter value. In accordance with the invention, the stop multiplication constant is proportional to the relationship between the period of the main clock frequency and the difference of Periods of the stop clock frequency and the main clock frequency, and the Stop Anthmetik constant is proportional to the difference between the perimeters of stop and main clock frequency.
Der Stop-Koinzidenzpunkt wird durch einen Maximum-Detektor für die Stop-Koinzidenz generiert, sobald die Einheit ein Maximum der Stop-Korrelations-Funktion definiert.The stop coincidence point is given by a Maximum detector for the stop coincidence generated as soon as the unit defines a maximum of the stop correlation function.
Die Stop-Korrelations-Funktion wird erzeugt durch einen Mehr-Bit, Mehr-Stufen Stop-Korrelator. Der Stop-Korrelator korreliert eine Stop-Mustersequenz mit einem vorab festgelegtem Mustersatz.The Stop correlation function is generated by a multi-bit, multi-stage Stop correlator. The stop correlator correlates a stop pattern sequence with a predetermined pattern set.
Die Stop-Mustersequenz wird durch den Stop-Trigger generiert. Diese Einheit empfängt die Stop-Taktfrequenz und lädt diese bei jedem Haupt-Taktfrequenz-Übergang in einen Satz von parallel angeordneten Triggern. Der Ausgang dieser Trigger bildet nach Encodieren die Stop-Mustersequenz.The Stop pattern sequence is generated by the stop trigger. These Unit receives the stop clock frequency and loads this at every major clock frequency transition into a set of parallel arranged triggers. The output of these triggers forms after encoding the stop pattern sequence.
Die Stop-Taktfrequenz wird durch einen Stop-Torgenerator generiert. Dieser Generator wird durch das Stop-Ereignis gestartet und durch den Stop-Koinzidenzpunkt gestoppt.The Stop clock frequency is generated by a stop-gate generator. This generator is started by the stop event and by stopped the stop coincidence point.
Der Stop-Zähler-Wert wird von einem Stop-Zähler erzeugt, welcher die Übergänge der Stop-Taktfrequenz zwischen dem Stop-Ereignis und dem Stop-Koinzidenzpunkt zählt. Der Stop-Zähler-Wert wird zu einem zum selben Stop-Koinzidenzpunkt in Verbindung stehenden Zeitpunkt in die Stop-Arithmetik-Einheit geladen.Of the Stop counter value is from a stop counter generates the transitions of the stop clock frequency between counts the stop event and the stop coincidence point. The stop counter value becomes one for same stop coincidence point in time loaded the stop arithmetic unit.
Der Haupt-Zähler-Wert wird erzeugt durch einen frei laufenden Haupt-Zähler, welcher die Übergänge der Haupt-Taktfrequenz zählt. Der Haupt-Zähler-Wert verbunden mit der Start-Taktfrequenz wird zu einem Zeitpunkt, verbunden mit dem Start-Koinzidenzpunkt, in die Start-Arithmetik-Einheit geladen. Der Haupt-Zähler-Wert, verbunden mit der Stop- Taktfrequenz, wird zu einem Zeitpunkt, verbunden mit dem Stop-Koinzidenzpunkt, in die Stop-Arithmetik-Einheit geladen.Of the Main counter value is generated by a free-running main counter, which the transitions of the Main clock frequency counts. The main counter value connected to the start clock frequency is at a time associated with the start coincidence point, loaded into the starting arithmetic unit. The main counter value, connected to the stop clock frequency, is connected at a time associated with the stop coincidence point, loaded into the stop arithmetic unit.
Um die Start-Arithmetik-Einheit in Übereinstimmung zu den Ansprüchen 1 und 2 aufzubauen, können bekannte Schaltungselemente verwendet werden. Diese sind Register, Subtrahierer, ein Multiplizierer mit einer Konstanten und ein Addierer. Der Haupt-Zähler- Wert wird zum Start-Koinzidenzpunkt in eines der Register geladen. Zum selben Zeitpunkt wird der Start-Zähler-Wert in ein weiteres Register geladen. Der geladene Start-Zähler-Wert wird vom geladenen Haupt-Zähler-Wert, durch einen Subtrahierer, subtrahiert und das Ergebnis, nach Multiplikation mit einer Start-Multiplikations-Konstanten, wird an einen Eingang eines Addierers gelegt. Der geladene Start-Zähler-Wert wird des weiteren von einer Start-Arithmetik-Konstanten, durch einen zweiten Subtrahierer, subtrahiert und das Ergebnis wird an den zweiten Eingang des genannten Addierers gelegt. Der Ausgang des Addierers stellt den Ausgang der Start-Arithmetik-Einheit dar. In Übereinstimmung mit einer Eigenschaft der Erfindung ist die Start-Multiplikations-Konstante proportional zu der Periode der Haupt-Taktfrequenz und umgekehrt proportional zu der Differenz zwischen den Perioden der Start- und Haupt-Taktfrequenz. In Übereinstimmung mit einer anderen Eigenschaft der Erfindung ist die Start-Arithmetik-Konstante proportional zur Differenz zwischen den Perioden der Start- und Haupt-Taktfrequenz.Around the starting arithmetic unit in accordance to the claims 1 and 2 can build known circuit elements are used. These are registers, Subtractor, a multiplier with a constant and an adder. The main counter Value is loaded to the start coincidence point in one of the registers. At the same time, the start counter value becomes loaded into another register. The loaded start counter value is calculated from the loaded main counter value, by a subtractor, subtracted and the result, after multiplication with a start multiplication constant, gets to an input of an adder. The loaded start counter value becomes further from a start arithmetic constant, through a second subtractor, subtracted and the result is sent to the second input of the named Adder. The output of the adder represents the output of the adder Start arithmetic unit. In accordance with a property In accordance with the invention, the start multiplication constant is proportional to the period of the main clock frequency and inversely proportional to the difference between the periods of the start and main clock frequency. In accordance with another feature of the invention is the starting arithmetic constant proportional to the difference between the periods of start and end Main clock frequency.
Um die Stop-Arithmetik-Einheit in Übereinstimmung zu den Ansprüchen 1 und 3 aufzubauen, können bekannte Schaltungselemente verwendet werden. Diese sind Register, Subtrahierer, ein Multiplizierer mit einer Konstanten und ein Addierer. Der Haupt-Zähler- Wert wird zum Stop-Koinzidenzpunkt in eines der Register geladen. Zum selben Zeitpunkt wird der Stop-Zähler-Wert in ein weiteres Register geladen. Der geladene Stop-Zähler-Wert wird vom geladenen Haupt-Zähler-Wert, durch einen Subtrahierer, subtrahiert und das Ergebnis, nach Multiplikation mit einer Stop-Multiplikations-Konstanten, wird an einen Eingang eines Addierers gelegt. Der geladene Stop-Zähler-Wert wird des weiteren von einer Stop-Arithmetik-Konstanten durch einen zweiten Subtrahierer subtrahiert und das Ergebnis wird an den zweiten Eingang des genannten Addierers gelegt. Der Ausgang des Addierers stellt den Ausgang der Stop-Arithmetik-Einheit dar. In Übereinstimmung mit einer Eigenschaft der Erfindung ist die Stop-Multiplikations-Konstante proportional zu der Periode der Haupt-Taktfrequenz und umgekehrt proportional zu der Differenz zwischen den Perioden der Stop- und Haupt-Taktfrequenz. In Übereinstimmung mit einer anderen Eigenschaft der Erfindung ist die Stop-Arthmetik-Konstante proportional zur Differenz zwischen den Perioden der Stop- und Haupt-Taktfrequenz.Around the stop arithmetic unit in accordance to the claims 1 and 3 can build known circuit elements are used. These are registers, Subtractor, a multiplier with a constant and an adder. The main counter Value is loaded to the stop coincidence point in one of the registers. At the same time, the stop counter value becomes loaded into another register. The loaded stop counter value is calculated from the loaded main counter value, by a subtractor, subtracted and the result, after multiplication with a stop multiplication constant, gets to an input of an adder. The loaded stop counter value becomes further from a stop arithmetic constant by a second subtractor subtracted and the result is sent to the second input of the named Adder. The output of the adder represents the output of the adder Stop arithmetic unit. In accordance with A feature of the invention is the stop multiplication constant proportional to the period of the main clock frequency and vice versa proportional to the difference between the periods of the stop and main clock frequencies. In accordance with another feature of the invention is the stop arthmetic constant proportional to the difference between the periods of the stop and main clock frequencies.
Um den Start-Trigger in Übereinstimmung zu den Ansprüchen 1 und 4 aufzubauen, können bekannte Schaltungselemente verwendet werden. Diese sind D-Typ Trigger und Encoder. Die Start-Taktfrequenz wird parallel an die Dateneingänge der Trigger gelegt, wobei die An zahl der Trigger die Genauigkeit des nachfolgend geschalteten Start-Korrelators definiert.Around match the start trigger to the claims 1 and 4 can build known circuit elements are used. These are D-type triggers and encoders. The start clock frequency is parallel to the data inputs of the Trigger, where the number of triggers the accuracy of the subsequently switched start correlator defined.
Die Takteingänge der Trigger sind mit der Haupt-Taktfrequenz verbunden. Die Ausgänge der Trigger werden an einen Encoder gelegt, wobei der Encoderausgang den Ausgang des Start-Triggers darstellt. The clock inputs the triggers are connected to the main clock frequency. The outputs of the triggers are applied to an encoder, with the encoder output being the output of the start trigger.
Um den Stop-Trigger in Übereinstimmung zu den Ansprüchen 1 und 5 aufzubauen, können bekannte Schaltungselemente verwendet werden. Diese sind D-Typ Trigger und Encoder. Die Stop-Taktfrequenz wird parallel an die Dateneingänge der Trigger gelegt, wobei die Anzahl der Trigger die Genauigkeit des nachfolgend geschalteten Stop-Korrelators definiert.Around the stop trigger in accordance to the claims 1 and 5 can build known circuit elements are used. These are D-type triggers and encoders. The stop clock frequency is parallel to the data inputs of the Trigger set, where the number of triggers the accuracy of the subsequently connected stop correlator defined.
Die Takteingänge der Trigger sind mit der Haupt-Taktfrequenz verbunden. Die Ausgänge der Trigger werden an einen Encoder gelegt, wobei der Encoderausgang den Ausgang des Stop-Triggers darstellt.The clock inputs the triggers are connected to the main clock frequency. The outputs of the triggers are applied to an encoder, with the encoder output being the output represents the stop trigger.
Um den Maximum-Detektor für den Start-Koinzidenzpunkt in Übereinstimmung zu den Ansprüchen 1 und 6 aufzubauen, können bekannte Schaltungselemente verwendet werden. Diese sind Register und Komparatoren. Drei Register können kaskadiert angeordnet werden. Der Eingang des ersten Registers wird mit dem Ausgang des Start-Korrelators verbunden. Der Ausgang des zweiten Registers wird über einen Komparator mit dem Ausgang des ersten Registers verglichen und über einen anderen Komparator mit dem Ausgang des dritten Registers verglichen. Die Ausgänge der Komparatoren werden an ein AND-Glied gelegt, dessen Ausgang den Ausgang des Maximum-Detektors für den Start-Koinzidenzpunkt darstellt.Around the maximum detector for the start coincidence point in agreement to the claims 1 and 6 can build known circuit elements are used. These are registers and comparators. Three registers can be cascaded become. The input of the first register is connected to the output of the Start correlator connected. The output of the second register is via a Comparator compared to the output of the first register and over a other comparator compared to the output of the third register. The exits the comparators are connected to an AND gate whose output the output of the maximum detector for the start coincidence point represents.
Um den Maximum-Detektor für den Stop-Koinzidenzpunkt in Übereinstimmung zu den Ansprüchen 1 und 7 aufzubauen, können bekannte Schaltungselemente verwendet werden. Diese sind Register und Komparatoren. Drei Register können kaskadiert angeordnet werden. Der Eingang des ersten Registers wird mit dem Ausgang des Stop-Korrelators verbunden. Der Ausgang des zweiten Registers wird über einen Komparator mit dem Ausgang des ersten Registers verglichen über einen anderen Komparator mit dem Ausgang des dritten Registers verglichen. Die Ausgänge der Komparatoren werden an ein AND-Glied gelegt, dessen Ausgang den Ausgang des Maximum-Detektors für den Stop-Koinzidenzpunkt darstellt.Around the maximum detector for the stop coincidence point in agreement to the claims 1 and 7 can build known circuit elements are used. These are registers and comparators. Three registers can be cascaded become. The input of the first register is connected to the output of the Connected to the stop correlator. The output of the second register is via a Comparator with the output of the first register compared via a other comparator compared to the output of the third register. The exits the comparators are connected to an AND gate whose output the output of the maximum detector for the stop coincidence point represents.
Eine Ausführungsform der vorliegenden Erfindung wird im folgenden anhand der Zeichnungen näher beschrieben. Es zeigen:A embodiment The present invention will be described below with reference to the drawings. Show it:
In
An
einem Haupt-Takteingang
Wenn
ein Stop-Ereignis
Die
Start-Taktfrequenz
Im
Start-Trigger
Diese
Start-Mustersequenz
Diese
Start-Korrelations-Funktion
Der
Start-Zähler
Auf
gleiche Art und Weise wird die Stop-Taktfrequenz
Im
Stop-Trigger
Diese
Stop-Mustersequenz
Diese
Stop-Korrelations-Funktion
Der
Stop-Zähler
Das
Signal Start-Koinzidenzpunkt
Die
Start-Arithmetik-Einheit
Auf
gleiche Art und Weise lädt
das Signal Stop-Koinzidenzpunkt
Die
Stop-Arithmetik-Einheit
Ein
Endergebnis
Aus
Aus
Aus
Aus
Aus
Aus
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19952370A DE19952370B4 (en) | 1999-10-30 | 1999-10-30 | Time-to-digital converter based on vernier interpolation and correlation principles |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19952370A DE19952370B4 (en) | 1999-10-30 | 1999-10-30 | Time-to-digital converter based on vernier interpolation and correlation principles |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19952370A1 DE19952370A1 (en) | 2001-05-10 |
DE19952370B4 true DE19952370B4 (en) | 2006-08-24 |
Family
ID=7927436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19952370A Expired - Fee Related DE19952370B4 (en) | 1999-10-30 | 1999-10-30 | Time-to-digital converter based on vernier interpolation and correlation principles |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19952370B4 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10147643C2 (en) | 2001-09-27 | 2003-10-09 | Infineon Technologies Ag | Multiplexer cell and multiplexer circuit arrangement |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2665410A (en) * | 1951-03-15 | 1954-01-05 | Hughes Tool Co | Method and apparatus for automatically measuring time intervals |
US4164648A (en) * | 1978-06-23 | 1979-08-14 | Hewlett-Packard Company | Double vernier time interval measurement using triggered phase-locked oscillators |
-
1999
- 1999-10-30 DE DE19952370A patent/DE19952370B4/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2665410A (en) * | 1951-03-15 | 1954-01-05 | Hughes Tool Co | Method and apparatus for automatically measuring time intervals |
US4164648A (en) * | 1978-06-23 | 1979-08-14 | Hewlett-Packard Company | Double vernier time interval measurement using triggered phase-locked oscillators |
Non-Patent Citations (6)
Title |
---|
Delavellade, G., Vanuxem, J.: "The LTD: A Fastbus Time Digitizer for LEP Detectors", In: NIM, A252 1985, S. 596-604 * |
Etkin, A.: "A Drift Chamber System for use in a High Rate Enviroment", In: IEEE Trans. Nucl. Sci., NS-26. No. 1, 1979, S. 54-58 * |
Gaspani, F. et al.: "A Delay Line on a VLSI Gate Array as a Time Digitizer", In: NIM, A 342 1994, S. 571-577 * |
In: IEEE Transactions on Applied Supercon- ductivity, Volume 3, Issue 1, Part 4, Mar 1993 Page(s):2645-2648 * |
ROSENTHAL, P.A.: "Sub-picosecond measurement of time intervals using single flux quantum electro- nics" * |
ROSENTHAL, P.A.: "Sub-picosecond measurement of time intervals using single flux quantum electro- nics"; In: IEEE Transactions on Applied Supercon- ductivity, Volume 3, Issue 1, Part 4, Mar 1993 Page(s):2645-2648 |
Also Published As
Publication number | Publication date |
---|---|
DE19952370A1 (en) | 2001-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0092676B1 (en) | Time measuring method and device for carrying it out | |
DE102008046831B4 (en) | Event-controlled time interval measurement | |
DE69225262T2 (en) | Method of measuring the length of a transmission line | |
DE2948330C2 (en) | Method and device for frequency measurement | |
EP0699914A1 (en) | Electricity meter | |
DE102006028642A1 (en) | Method and device for measuring a time interval | |
DE102005024648A1 (en) | Electrical circuit for measuring times and method for measuring times | |
DE2656080A1 (en) | DEVICE FOR DETERMINING AT LEAST ONE PARAMETER OF AN AUTOCORRELATION FUNCTION | |
EP0569740B1 (en) | Method for automatic calibration of electricity meters and apparatus therefor | |
DE4229148A1 (en) | Digital phase comparator and phase locked loop | |
EP0922962B1 (en) | Procedure and device for sampling a reactance | |
DE4303356A1 (en) | Digital phase locked loop | |
DE1190231B (en) | Arrangement for determining the mean values of functions over time | |
DE3810291A1 (en) | SUN SENSOR | |
DE19952370B4 (en) | Time-to-digital converter based on vernier interpolation and correlation principles | |
CH660635A5 (en) | METHOD FOR DIGITAL PHASE MEASUREMENT. | |
DE19703633C2 (en) | Method for determining a time interval between two events | |
DE3921976C1 (en) | ||
DE102013007903B4 (en) | Apparatus and method for characterizing AD converters | |
DE102004046404A1 (en) | Circuit arrangement and method for determining a frequency drift in a phase locked loop | |
DE2653501B2 (en) | Frequency comparison circuit | |
EP1199574B1 (en) | Device and method for measuring frequency with signal phase integration | |
EP3918426B1 (en) | Method for time-to-digital conversion and time-to-digital converter | |
DE4229539A1 (en) | Duty ratio measurement circuit for IC engine signal having different phases - has first counter for repetitively counting through range and second counter for counting number of cycled ranges, and counts out end value of second counter when phase of signal changes to obtain final result | |
DE69627536T2 (en) | METHOD FOR HIGH RESOLUTION MEASUREMENT OF A TIME SPAN |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |