DE19952370B4 - Time-to-digital converter based on vernier interpolation and correlation principles - Google Patents

Abstract

Zeit-zu-Digital-Umsetzer zur Messung eines Zeitintervall zwischen zwei Ereignissen, welcher nach dem Vernier-Interpolations- und dem Korrelationsprinzip arbeitet,
dadurch gekennzeichnet,
daß ein Subtrahierer (2) ein Endergebnis eines gemessenen Zeitintervalls (1) erzeugt, dessen als Stop-Wert (3) bezeichneter positiver Dateneingang mit dem Ausgang einer Stop-Arithmetik-Einheit (4) verbunden ist und dessen als Start-Wert (5) bezeichneter negativer Dateneingang mit dem Ausgang einer Start-Arithmetik-Einheit (6) verbunden ist,
wobei die Stop-Arithmetik-Einheit (4) einen als Haupt-Zähler-Wert (7) bezeichneten ersten Dateneingang aufweist, der mit einem Haupt-Zähler (8) verbunden ist, und einen als Stop-Zähler-Wert (9) bezeichneten zweiten Dateneingang aufweist, der mit einem Stop-Zähler (10) verbunden ist, und einen als Stop-Koinzidenzpunkt (11) bezeichneten Kontrolleingang aufweist, der mit dem Ausgang eines Maximum-Detektors (12) zur Detektion des Stop-Koinzidenzpunktes (11) verbunden ist,
wobei der Eingang des Maximum-Detektors (12) zur Detektion des Stop-Koinzidenzpunktes (11) mit einem als Stop-Korrelationsfunktion (13) bezeichneten Ausgang eines Stop-Korrelators (14) verbunden ist,
ein als Stop-Mustersequenz (15) bezeichneter...Time-to-digital converter for measuring a time interval between two events, which works according to the vernier interpolation and the correlation principle,
characterized,
in that a subtractor (2) generates an end result of a measured time interval (1) whose positive data input designated as stop value (3) is connected to the output of a stop arithmetic unit (4) and whose starting value (5) designated negative data input is connected to the output of a starting arithmetic unit (6),
wherein the stop arithmetic unit (4) has a first data input designated as a main counter value (7) connected to a main counter (8) and a second designated as a stop counter value (9) Data input, which is connected to a stop counter (10) and having a stop coincidence point (11) designated control input, which is connected to the output of a maximum detector (12) for detecting the stop coincidence point (11) .
the input of the maximum detector (12) for detecting the stop coincidence point (11) being connected to an output of a stop correlator (14) designated as stop correlation function (13),
a stop pattern sequence (15) designated as ...

Description

Die Erfindung bezieht sich auf ein elektronisches Gerät, welches ein Zeitintervall zwischen zwei Ereignissen messen soll.The The invention relates to an electronic device which to measure a time interval between two events.

Die Zeitintervallsmessung findet statt in der Experimentellen-Kern- und Teilchen-Physik, z.B. für Lebensdauer- und Zerfalls-Studien, für Flugzeitspektroskopie, für Positronen- Lebensdauer-Messungen, etc., als auch in kommerziellen Anwendungen im Zusammenhang mit Fluoreszenz oder Phosphoreszenz-Lebensdauer-Spektrometrie, LASER induzierte Entfernungsmessung – LIDAR; etc..The Time interval measurement takes place in the experimental core and particle physics, e.g. for lifetime and decay studies, for Flight spectroscopy, for Positron lifetime measurements, etc., as well as in commercial Applications related to fluorescence or phosphorescence lifetime spectrometry, LASER induced distance measurement - LIDAR; Etc..

Eine analoge Methode basierend auf einer Zeit-zu-Amplituden-Umsetzung gefolgt von einer Amplituden-zu-Digital-Umsetzung wurde in der Vergangenheit eingesetzt und ist immer noch die Hauptmethode zur Zeitintervallsmessung. Bei dieser Methode wird die Umsetzung in zwei Schritten durchgeführt: zunächst wird das zu messende Zeitintervall in eine Ladungsmenge oder Amplitudenhöhe umgesetzt, deren Größe im zweiten Schritt durch einen Analog-zu-Digital-Umsetzer digitalisiert wird. Mit dieser Methode sind verschiedene Probleme verbunden. Erstens ist der dynamische Messbereich auf ein paar tausend Kanäle beschränkt, wodurch die Auflösung, sobald relativ lange Zeitintervalle vermessen werden sollen, eingeschränkt wird. Zweitens, die integrale Nichtlinearität und ihre Temperaturabhängigkeit machen Kalibrierung und anschließende Korrekturen notwendig, wodurch die Anwendung der Methode bei Langzeitexperimenten verkompliziert wird. Drittens, die Empfindlichkeit der Methode auf Rauschen und Übersprechen erzeugt grosse Probleme in Mehrkanal-Mehrdetektor-Aufbauten.A analogous method based on a time-to-amplitude conversion followed by an amplitude-to-digital conversion has been in the past used and is still the main method for time interval measurement. In this method, the implementation is carried out in two steps: first the time interval to be measured is converted into a charge quantity or amplitude level, their size in the second Step is digitized by an analog-to-digital converter. There are several problems associated with this method. First the dynamic measuring range is limited to a few thousand channels, whereby the resolution, is limited as soon as relatively long time intervals are to be measured. Second, the integral nonlinearity and its temperature dependence make calibration and subsequent corrections necessary which complicates the use of the method in long-term experiments becomes. Third, the sensitivity of the method to noise and crosstalk creates big problems in multichannel multi-detector setups.

Es existieren mehrere bekannte digitale Methoden. Die Shift-Register-Technik [e.g. 1. A. Etkin, IEEE Trans. Nucl. Sci., NS-26. no. 1, 1979.; 2. O. Sasaki, et al., "1.2 GHz Shift Register IC for Deadtime-Iess TDC Application", IEEE Trans. Nucl. Sci., NS-36. Issue 1, Part 1, Feb. 1989, Pages:512-516] misst die Anzahl an Taktperioden zwischen Start- und Stoppulsen und der Stoppuls schiebt das Ergebnis in ein Register oder in einen Speicher. Die Methode verfügt über eine beschränkte Auflösung und erzeugt technologische und verlustleistungsbezogene Probleme, da sie sehr hohe Taktfrequenzen benötigt.It There are several well-known digital methods. The shift register technique [E.G. 1. A. Etkin, IEEE Trans. Nucl. Sci., NS-26. no. 1, 1979; 2. O. Sasaki, et al., "1.2 GHz Shift Register IC for Deadtime TDC Application ", IEEE Trans. Nucl. Sci., NS-36. Issue 1, Part 1, Feb. 1989, Pages: 512-516] measures the Number of clock periods between start and stop pulses and the stop pulse pushes the result into a register or memory. The Method has one limited resolution and creates technological and loss-related issues, because it needs very high clock frequencies.

Bei der Aktiven-Verzögerungsleitungs-Methode [F.Gaspani et al., "A delay line on a VLSI gate array as a time digitizer", NIM, A 342 1994, 57.1.] setzt sich der Startpuls entlang einer Siliziumverzögerungsstrecke fort, und der Stoppuls speichert die Position des Startpulses in einem Register oder einem Speicher. Die Hauptnachteile dieser Methode sind die Temperaturabhängigkeit der Verzögerung und der eingeschränkte dynamische Messbereich, welcher durch die Länge der Verzögerungsleitung definiert wird.at the Active Delay Line method [F.Gaspani et al., "A delay line on a VLSI gate array as a time digitizer ", NIM, A 342 1994, 57.1.] The start pulse is set along a silicon delay path and the stop pulse stores the position of the start pulse in a register or a memory. The main disadvantages of this method are the temperature dependence the delay and the restricted one dynamic measuring range, which is defined by the length of the delay line becomes.

Kürzlich wurde eine wertere digitale Methode eingeführt [G. Delavellade, J. Vanuxem, "The LTD: A FASTBUS time digitizer for LEP detectors", NIM 1985, 596; bzw. S. Kleinfelder et al., "MTD132 – A new sub-nanosecond multi-hit CMOS time-to-digital converter", IEEE Trans. Nucl. Sci., NS-38, no. 2, 1991]. Sie verwendet Course-Digitale-Zähler mit Taktfrequenzen bis zu 250 MHz und einer Interpolation zwischen den unteren Bits der Zähler, um die Auflösung auf unter 1 ns zu verbessern. Die Methode leidet unter schlechter differentieller Nichtlinearität und der Temperaturabhängigkeit dieses Parameters. Da die Interpolation auf einer Fortpflanzungsverzögerung entlang einer Reihe von Invertern basiert, erlauben die Nichtlinearität und die temperaturabhängigen Effekte keine weitere Verbesserung der Auflösung durch einfache Erhöhung der Anzahl an Interpolationsstufen.Recently became introduced a new digital method [G. Delavellade, J. Vanuxem, "The LTD: A FASTBUS time digitizer for LEP detectors ", NIM 1985, 596; and S. Kleinfelder et al., "MTD132 - A new sub-nanosecond multi-hit CMOS time-to-digital converter ", IEEE Trans. Nucl. Sci., NS-38, no. 2, 1991]. It uses Course digital counters with clock frequencies up to 250 MHz and interpolation between the lower bits the counter, about the resolution to improve to under 1 ns. The method suffers from worse differential nonlinearity and the temperature dependence this parameter. Since the interpolation is along a propagation delay based on a number of inverters, allow the nonlinearity and the temperature-dependent effects no further improvement in resolution by simply increasing the Number of interpolation stages.

Eine wertere digitale Methode, bezeichnet als 'Chronotron'-Technik, misst das Zeitintervall mit Grob- und Feinzählern. Die Start- und Stoppulse starten zwei Oszillatoren mit leicht unterschiedlichen Frequenzen. Der Grobzähler misst die Anzahl an vollen Taktzyklen zwischen Start- und Stoppuls, und der Feinzähler zwischen dem Stoppuls und dem Zeitpunkt, zu dem die Phasenverschiebung der beiden Frequenzen zu null wird. Prinzipiell bietet die Methode eine hohe Auflösung, welche hauptsächlich von der Differenz zwischen den Perioden der zwei Frequenzen abhängt. Wie auch immer, der schwerwiegende Nachteil dieser Methode ist die starke differentielle Nichtlinearität und sogar Nichtmonotonie und Nichtkontinuität im Zeitspektrum. Dieser Effekt ist zurückzuführen auf das unvorhersehbare statistische Verhalten eines schaltenden Elements, z.B. eines Triggers, wenn die führende Flanke einer der Frequenzen sich der führenden Flanke der anderen annähert. Dieser Effekt, bezeichnet als 'Vorbereitungs- und Haltezeitverletzungen', schließt diese Methode praktisch für Zeitintervallsmessungen in der Kernphysik aus.A Another digital method, referred to as 'Chronotron' technique, measures the time interval with coarse and fine counters. The start and stop pulses start two oscillators with slightly different ones Frequencies. The coarse counter measures the number of full clock cycles between start and stop pulses, and the fine meter between the stop pulse and the time when the phase shift occurs the two frequencies becomes zero. In principle, the method offers a high resolution, which mainly depends on the difference between the periods of the two frequencies. As Anyway, the serious drawback of this method is the strong one differential nonlinearity and even nonmonotonia and noncontinuity in the time spectrum. This effect is attributed to the unpredictable statistical behavior of a switching element, e.g. a trigger when the leading one Flank one of the frequencies, the leading edge of the other approaches. This effect, referred to as' preparation and Hold time violations' includes this method is convenient for Time interval measurements in nuclear physics.

Auch aus den US 4,164,648 und US 2,665,410 sowie aus Rosenthal P.A.: "Sub-picosecond mesurement of time intervals using single flux quantum electronics'; In: IEEE Transactions on Applied Superconductivity, Volume 3, Issue 1, Part 4, Mar 1993, Pages:2645-2648, sind Zeit-zu-Digital-Umsetzer zur Messung eines Zeitintervalls zwischen zwei Ereignissen be kannt, welche nach dem Vernier-Interpolations- und Korrelationsprinzip arbeiten, wobei dort Hauptzähler, Startzähler, Stoppzähler und Koinzidenzschaltungen verwendet werden, um das Zeitintervall zu messen. Auch diese Vorrichtungen sind mit den bereits vorstehend genannten Nachteilen behaftet.Also from the US 4,164,648 and US 2,665,410 and from Rosenthal PA: "Sub-picosecond mesurement of time intervals using single flux quantum electronics." In: IEEE Transactions on Applied Superconductivity, Volume 3, Issue 1, Part 4, Mar 1993, Pages: 2645-2648, are time-to-time Digital converter for measuring a time interval between two events be known, which operate on the vernier interpolation and correlation principle, where main counter, start counter, stop counter and coincidence circuits are used to measure the time interval conditions are associated with the disadvantages already mentioned above.

Die Aufgabe der Erfindung ist, einen verbesserten Zeit-zu-Digital-Umsetzer zur Zeitintervallsmessung bereitzustellen, wobei Nachteile früherer Geräte vermieden werden.The The object of the invention is an improved time-to-digital converter to provide for time interval measurement, avoiding disadvantages of earlier devices become.

Ein weiterer Aspekt der Erfindung ist, elektronisches Gerät zur Zeitintervallsmessung mit hoher Auflösung und großem dynamischen Messbereich zu erstellen.One Another aspect of the invention is electronic device for time interval measurement with high resolution and big create dynamic range.

Des weiteren ist ein Aspekt der Erfindung, einen Zeit-zu-Digital-Umsetzer bereitzustellen, der auf Basis von Vernier-Interpolations- und Korrelationsprinzipien arbeitet, so dass hohe Genauigkeiten und geringe Nichtlinearitäten erreicht werden.Of another is an aspect of the invention, a time-to-digital converter based on vernier interpolation and correlation principles works so that high accuracies and low nonlinearities are achieved become.

Ein weiterer Aspekt der Erfindung ist, einen Zeit-zu-Digital-Umsetzer bereitzustellen, der mit relativ geringen Taktfrequenzen betrieben werden kann und daher einen geringen Leistungsverbrauch aufweist und ein kompaktes Design erlaubt.One Another aspect of the invention is a time-to-digital converter to provide that operated at relatively low clock frequencies can be and therefore has a low power consumption and a compact design allows.

Die Aufgabe wird gelöst durch ein elektronisches Gerät mit den in Anspruch 1 formulierten kennzeichnenden Merkmalen.The Task is solved through an electronic device with the characterizing features formulated in claim 1.

Das Gerät in Übereinstimmung mit der Erfindung bietet eine hohe Auflösung, einen großen dynamischen Messbereich und geringe Nichtlinearitäten, trotzdem es mit relativ geringen Taktfrequenzen betrieben werden kann.The Device in accordance With the invention provides a high resolution, a large dynamic Measuring range and low nonlinearities, anyway with relative low clock frequencies can be operated.

Um diese Ziele zu erreichen, werden die Vernier-Interpolations-Technik und Korrelationsanalysen zur Definition der Koinzidenzpunkte angewandt.Around To achieve these goals, the Vernier interpolation technique and correlation analyzes used to define the coincidence points.

Das Zeitintervall zwischen zwei Ereignissen, bezeichnet als ein Start-Ereignis und ein Stop-Ereignis, wird berechnet als die Differenz zwischen einem Start-Wert und einem Stop-Wert.The Time interval between two events, referred to as a start event and a stop event, is calculated as the difference between a start value and a Stop value.

Der Start-Wert wird erzeugt durch eine Start-Arithmetik-Einheit. Die Start-Arithmetik-Einheit berechnet den Start-Wert unter Verwendung eines Haupt-Zähler-Wertes und eines Start-Zähler-Wertes, welche zu einem Zeitpunkt geladen werden, der mit dem Start-Koinzidenz punkt in Verbindung steht. Der Start-Wert wird erzeugt durch Subtraktion des Start-Zähler-Wertes vom Haupt-Zähler-Wert, Multiplikation der resultierenden Differenz mit einer Start-Multiplikations-Konstanten, und anschließender Addition des resultierenden Produktes zur Differenz zwischen einer Start-Arithmetik-Konstanten und dem Start-Zähler-Wert. In Übereinstimmung mit der Erfindung ist die Start-Multiplikations-Konstante proportional zu dem Verhältnis zwischen der Periode der Haupt-Taktfrequenz und der Differenz der Perioden der Start-Taktfrequenz und der Haupt-Taktfrequenz, und die Start-Arithmetik-Konstante ist proportional zur Differenz zwischen den Perioden von Start- und Haupt-Taktfrequenz.Of the Start value is generated by a start arithmetic unit. The Start Arithmetic Unit calculates the start value using of a main counter value and a start counter value, which be loaded at a time point with the start coincidence communicates. The start value is generated by subtraction the start counter value from the main counter value, Multiplying the resulting difference by a start multiplication constant, and subsequently Addition of the resulting product to the difference between a Start arithmetic constants and the start counter value. In accordance with the invention, the start multiplication constant is proportional to the relationship between the period of the main clock frequency and the difference of Periods of the starting clock frequency and the main clock frequency, and the starting arithmetic constant is proportional to the difference between the periods of start and main clock frequency.

Der Start-Koinzidenzpunkt wird durch einen Maximum-Detektor für die Start-Koinzidenz generiert, sobald die Einheit ein Maximum der Start-Korrelations-Funktion definiert.Of the Start coincidence point is determined by a maximum detector for start coincidence generated once the unit has a maximum of the start correlation function Are defined.

Die Start-Korrelations-Funktion wird erzeugt durch einen Mehr-Bit, Mehr-Stufen Start-Korrelator. Der Start-Korrelator korreliert eine Start-Mustersequenz mit einem vorab festgelegten Mustersatz.The Start correlation function is generated by a multi-bit, multi-stage Start correlator. The start correlator correlates a start pattern sequence with a predetermined pattern set.

Die Start-Mustersequenz wird durch den Start-Trigger generiert. Diese Einheit empfängt die Start-Taktfrequenz und lädt diese bei jedem Haupt-Taktfrequenz-Übergang in einen Satz von parallel angeordneten Triggern. Der Ausgang dieser Trigger bildet nach Encodieren die Start-Mustersequenz.The Start pattern sequence is generated by the start trigger. These Unit receives the start clock frequency and loads this at every major clock frequency transition into a set of parallel arranged triggers. The output of these triggers forms after encoding the start pattern sequence.

Die Start-Taktfrequenz wird durch einen Start-Torgenerator generiert. Dieser Generator wird durch das Start-Ereignis gestartet und durch den Start-Koinzidenzpunkt gestoppt.The Start clock frequency is generated by a start gate generator. This generator is started by the start event and by stopped the start coincidence point.

Der Start-Zähler-Wert wird von einem Start-Zähler erzeugt, welcher die Übergänge der Start-Taktfrequenz zwischen dem Start-Ereignis und dem Start-Koinzidenzpunkt zählt. Der Start-Zähler-Wert wird zu einem zum selben Start-Koinzidenzpunkt in Verbindung stehenden Zeitpunkt in die Start-Arithmetik-Einheit geladen.Of the Start counter value is from a start counter generates the transitions of the starting clock frequency between counts the start event and the start coincidence point. Of the Start counter value becomes one related to the same start point of coincidence Time loaded into the starting arithmetic unit.

Der Stop-Wert wird erzeugt durch eine Stop-Arithmetik-Einheit. Die Stop-Arithmetik-Einheit berechnet den Stop-Wert unter Verwendung eines Haupt-Zähler-Wertes und eines Stop-Zähler-Wertes, welche zu einem Zeitpunkt geladen werden, der mit dem Stop-Koinzidenzpunkt in Verbindung steht. Der Stop-Wert wird erzeugt durch Subtraktion des Stop-Zähler-Wertes vom Haupt-Zähler-Wert, Multiplikation der resultierenden Differenz mit einer Stop-Multiplikations-Konstanten und anschließender Addition des resultierenden Produktes zur Differenz zwischen einer Stop-Arithmetik-Konstanten und dem Stop-Zähler-Wert. In Übereinstimmung mit der Erfindung ist die Stop-Multiplikations-Konstante proportional zu dem Verhältnis zwischen der Periode der Haupt-Taktfrequenz und der Differenz der Perioden der Stop-Taktfrequenz und der Haupt-Taktfrequenz, und die Stop-Anthmetik-Konstante ist proportional zur Differenz zwischen den Peroden von Stop- und Haupt-Taktfrequenz.Of the Stop value is generated by a stop arithmetic unit. The stop arithmetic unit is calculated the stop value using a main counter value and a stop counter value, which results in a Timing associated with the stop coincidence point stands. The stop value is generated by subtracting the stop counter value from the main counter value, Multiplication of the resulting difference by a stop multiplication constant and subsequent addition of the resulting product to the difference between a stop-arithmetic constant and the stop counter value. In accordance with the invention, the stop multiplication constant is proportional to the relationship between the period of the main clock frequency and the difference of Periods of the stop clock frequency and the main clock frequency, and the Stop Anthmetik constant is proportional to the difference between the perimeters of stop and main clock frequency.

Der Stop-Koinzidenzpunkt wird durch einen Maximum-Detektor für die Stop-Koinzidenz generiert, sobald die Einheit ein Maximum der Stop-Korrelations-Funktion definiert.The stop coincidence point is given by a Maximum detector for the stop coincidence generated as soon as the unit defines a maximum of the stop correlation function.

Die Stop-Korrelations-Funktion wird erzeugt durch einen Mehr-Bit, Mehr-Stufen Stop-Korrelator. Der Stop-Korrelator korreliert eine Stop-Mustersequenz mit einem vorab festgelegtem Mustersatz.The Stop correlation function is generated by a multi-bit, multi-stage Stop correlator. The stop correlator correlates a stop pattern sequence with a predetermined pattern set.

Die Stop-Mustersequenz wird durch den Stop-Trigger generiert. Diese Einheit empfängt die Stop-Taktfrequenz und lädt diese bei jedem Haupt-Taktfrequenz-Übergang in einen Satz von parallel angeordneten Triggern. Der Ausgang dieser Trigger bildet nach Encodieren die Stop-Mustersequenz.The Stop pattern sequence is generated by the stop trigger. These Unit receives the stop clock frequency and loads this at every major clock frequency transition into a set of parallel arranged triggers. The output of these triggers forms after encoding the stop pattern sequence.

Die Stop-Taktfrequenz wird durch einen Stop-Torgenerator generiert. Dieser Generator wird durch das Stop-Ereignis gestartet und durch den Stop-Koinzidenzpunkt gestoppt.The Stop clock frequency is generated by a stop-gate generator. This generator is started by the stop event and by stopped the stop coincidence point.

Der Stop-Zähler-Wert wird von einem Stop-Zähler erzeugt, welcher die Übergänge der Stop-Taktfrequenz zwischen dem Stop-Ereignis und dem Stop-Koinzidenzpunkt zählt. Der Stop-Zähler-Wert wird zu einem zum selben Stop-Koinzidenzpunkt in Verbindung stehenden Zeitpunkt in die Stop-Arithmetik-Einheit geladen.Of the Stop counter value is from a stop counter generates the transitions of the stop clock frequency between counts the stop event and the stop coincidence point. The stop counter value becomes one for same stop coincidence point in time loaded the stop arithmetic unit.

Der Haupt-Zähler-Wert wird erzeugt durch einen frei laufenden Haupt-Zähler, welcher die Übergänge der Haupt-Taktfrequenz zählt. Der Haupt-Zähler-Wert verbunden mit der Start-Taktfrequenz wird zu einem Zeitpunkt, verbunden mit dem Start-Koinzidenzpunkt, in die Start-Arithmetik-Einheit geladen. Der Haupt-Zähler-Wert, verbunden mit der Stop- Taktfrequenz, wird zu einem Zeitpunkt, verbunden mit dem Stop-Koinzidenzpunkt, in die Stop-Arithmetik-Einheit geladen.Of the Main counter value is generated by a free-running main counter, which the transitions of the Main clock frequency counts. The main counter value connected to the start clock frequency is at a time associated with the start coincidence point, loaded into the starting arithmetic unit. The main counter value, connected to the stop clock frequency, is connected at a time associated with the stop coincidence point, loaded into the stop arithmetic unit.

Um die Start-Arithmetik-Einheit in Übereinstimmung zu den Ansprüchen 1 und 2 aufzubauen, können bekannte Schaltungselemente verwendet werden. Diese sind Register, Subtrahierer, ein Multiplizierer mit einer Konstanten und ein Addierer. Der Haupt-Zähler- Wert wird zum Start-Koinzidenzpunkt in eines der Register geladen. Zum selben Zeitpunkt wird der Start-Zähler-Wert in ein weiteres Register geladen. Der geladene Start-Zähler-Wert wird vom geladenen Haupt-Zähler-Wert, durch einen Subtrahierer, subtrahiert und das Ergebnis, nach Multiplikation mit einer Start-Multiplikations-Konstanten, wird an einen Eingang eines Addierers gelegt. Der geladene Start-Zähler-Wert wird des weiteren von einer Start-Arithmetik-Konstanten, durch einen zweiten Subtrahierer, subtrahiert und das Ergebnis wird an den zweiten Eingang des genannten Addierers gelegt. Der Ausgang des Addierers stellt den Ausgang der Start-Arithmetik-Einheit dar. In Übereinstimmung mit einer Eigenschaft der Erfindung ist die Start-Multiplikations-Konstante proportional zu der Periode der Haupt-Taktfrequenz und umgekehrt proportional zu der Differenz zwischen den Perioden der Start- und Haupt-Taktfrequenz. In Übereinstimmung mit einer anderen Eigenschaft der Erfindung ist die Start-Arithmetik-Konstante proportional zur Differenz zwischen den Perioden der Start- und Haupt-Taktfrequenz.Around the starting arithmetic unit in accordance to the claims 1 and 2 can build known circuit elements are used. These are registers, Subtractor, a multiplier with a constant and an adder. The main counter Value is loaded to the start coincidence point in one of the registers. At the same time, the start counter value becomes loaded into another register. The loaded start counter value is calculated from the loaded main counter value, by a subtractor, subtracted and the result, after multiplication with a start multiplication constant, gets to an input of an adder. The loaded start counter value becomes further from a start arithmetic constant, through a second subtractor, subtracted and the result is sent to the second input of the named Adder. The output of the adder represents the output of the adder Start arithmetic unit. In accordance with a property In accordance with the invention, the start multiplication constant is proportional to the period of the main clock frequency and inversely proportional to the difference between the periods of the start and main clock frequency. In accordance with another feature of the invention is the starting arithmetic constant proportional to the difference between the periods of start and end Main clock frequency.

Um die Stop-Arithmetik-Einheit in Übereinstimmung zu den Ansprüchen 1 und 3 aufzubauen, können bekannte Schaltungselemente verwendet werden. Diese sind Register, Subtrahierer, ein Multiplizierer mit einer Konstanten und ein Addierer. Der Haupt-Zähler- Wert wird zum Stop-Koinzidenzpunkt in eines der Register geladen. Zum selben Zeitpunkt wird der Stop-Zähler-Wert in ein weiteres Register geladen. Der geladene Stop-Zähler-Wert wird vom geladenen Haupt-Zähler-Wert, durch einen Subtrahierer, subtrahiert und das Ergebnis, nach Multiplikation mit einer Stop-Multiplikations-Konstanten, wird an einen Eingang eines Addierers gelegt. Der geladene Stop-Zähler-Wert wird des weiteren von einer Stop-Arithmetik-Konstanten durch einen zweiten Subtrahierer subtrahiert und das Ergebnis wird an den zweiten Eingang des genannten Addierers gelegt. Der Ausgang des Addierers stellt den Ausgang der Stop-Arithmetik-Einheit dar. In Übereinstimmung mit einer Eigenschaft der Erfindung ist die Stop-Multiplikations-Konstante proportional zu der Periode der Haupt-Taktfrequenz und umgekehrt proportional zu der Differenz zwischen den Perioden der Stop- und Haupt-Taktfrequenz. In Übereinstimmung mit einer anderen Eigenschaft der Erfindung ist die Stop-Arthmetik-Konstante proportional zur Differenz zwischen den Perioden der Stop- und Haupt-Taktfrequenz.Around the stop arithmetic unit in accordance to the claims 1 and 3 can build known circuit elements are used. These are registers, Subtractor, a multiplier with a constant and an adder. The main counter Value is loaded to the stop coincidence point in one of the registers. At the same time, the stop counter value becomes loaded into another register. The loaded stop counter value is calculated from the loaded main counter value, by a subtractor, subtracted and the result, after multiplication with a stop multiplication constant, gets to an input of an adder. The loaded stop counter value becomes further from a stop arithmetic constant by a second subtractor subtracted and the result is sent to the second input of the named Adder. The output of the adder represents the output of the adder Stop arithmetic unit. In accordance with A feature of the invention is the stop multiplication constant proportional to the period of the main clock frequency and vice versa proportional to the difference between the periods of the stop and main clock frequencies. In accordance with another feature of the invention is the stop arthmetic constant proportional to the difference between the periods of the stop and main clock frequencies.

Um den Start-Trigger in Übereinstimmung zu den Ansprüchen 1 und 4 aufzubauen, können bekannte Schaltungselemente verwendet werden. Diese sind D-Typ Trigger und Encoder. Die Start-Taktfrequenz wird parallel an die Dateneingänge der Trigger gelegt, wobei die An zahl der Trigger die Genauigkeit des nachfolgend geschalteten Start-Korrelators definiert.Around match the start trigger to the claims 1 and 4 can build known circuit elements are used. These are D-type triggers and encoders. The start clock frequency is parallel to the data inputs of the Trigger, where the number of triggers the accuracy of the subsequently switched start correlator defined.

Die Takteingänge der Trigger sind mit der Haupt-Taktfrequenz verbunden. Die Ausgänge der Trigger werden an einen Encoder gelegt, wobei der Encoderausgang den Ausgang des Start-Triggers darstellt. The clock inputs the triggers are connected to the main clock frequency. The outputs of the triggers are applied to an encoder, with the encoder output being the output of the start trigger.

Um den Stop-Trigger in Übereinstimmung zu den Ansprüchen 1 und 5 aufzubauen, können bekannte Schaltungselemente verwendet werden. Diese sind D-Typ Trigger und Encoder. Die Stop-Taktfrequenz wird parallel an die Dateneingänge der Trigger gelegt, wobei die Anzahl der Trigger die Genauigkeit des nachfolgend geschalteten Stop-Korrelators definiert.Around the stop trigger in accordance to the claims 1 and 5 can build known circuit elements are used. These are D-type triggers and encoders. The stop clock frequency is parallel to the data inputs of the Trigger set, where the number of triggers the accuracy of the subsequently connected stop correlator defined.

Die Takteingänge der Trigger sind mit der Haupt-Taktfrequenz verbunden. Die Ausgänge der Trigger werden an einen Encoder gelegt, wobei der Encoderausgang den Ausgang des Stop-Triggers darstellt.The clock inputs the triggers are connected to the main clock frequency. The outputs of the triggers are applied to an encoder, with the encoder output being the output represents the stop trigger.

Um den Maximum-Detektor für den Start-Koinzidenzpunkt in Übereinstimmung zu den Ansprüchen 1 und 6 aufzubauen, können bekannte Schaltungselemente verwendet werden. Diese sind Register und Komparatoren. Drei Register können kaskadiert angeordnet werden. Der Eingang des ersten Registers wird mit dem Ausgang des Start-Korrelators verbunden. Der Ausgang des zweiten Registers wird über einen Komparator mit dem Ausgang des ersten Registers verglichen und über einen anderen Komparator mit dem Ausgang des dritten Registers verglichen. Die Ausgänge der Komparatoren werden an ein AND-Glied gelegt, dessen Ausgang den Ausgang des Maximum-Detektors für den Start-Koinzidenzpunkt darstellt.Around the maximum detector for the start coincidence point in agreement to the claims 1 and 6 can build known circuit elements are used. These are registers and comparators. Three registers can be cascaded become. The input of the first register is connected to the output of the Start correlator connected. The output of the second register is via a Comparator compared to the output of the first register and over a other comparator compared to the output of the third register. The exits the comparators are connected to an AND gate whose output the output of the maximum detector for the start coincidence point represents.

Um den Maximum-Detektor für den Stop-Koinzidenzpunkt in Übereinstimmung zu den Ansprüchen 1 und 7 aufzubauen, können bekannte Schaltungselemente verwendet werden. Diese sind Register und Komparatoren. Drei Register können kaskadiert angeordnet werden. Der Eingang des ersten Registers wird mit dem Ausgang des Stop-Korrelators verbunden. Der Ausgang des zweiten Registers wird über einen Komparator mit dem Ausgang des ersten Registers verglichen über einen anderen Komparator mit dem Ausgang des dritten Registers verglichen. Die Ausgänge der Komparatoren werden an ein AND-Glied gelegt, dessen Ausgang den Ausgang des Maximum-Detektors für den Stop-Koinzidenzpunkt darstellt.Around the maximum detector for the stop coincidence point in agreement to the claims 1 and 7 can build known circuit elements are used. These are registers and comparators. Three registers can be cascaded become. The input of the first register is connected to the output of the Connected to the stop correlator. The output of the second register is via a Comparator with the output of the first register compared via a other comparator compared to the output of the third register. The exits the comparators are connected to an AND gate whose output the output of the maximum detector for the stop coincidence point represents.

Eine Ausführungsform der vorliegenden Erfindung wird im folgenden anhand der Zeichnungen näher beschrieben. Es zeigen:A embodiment The present invention will be described below with reference to the drawings. Show it:

1 ein Blockdiagramm der grundlegenden Schaltung der Erfindung für einen Zeit-zu-Digital-Umsetzer basierend auf der Vernier-Interpolation und Korrelationsprinzipien; 1 a block diagram of the basic circuit of the invention for a time-to-digital converter based on Vernier interpolation and correlation principles;

2 ein Blockdiagramm der möglichen Realisierung der Start- und/oder Stop-Arithmetik-Einheit; 2 a block diagram of the possible implementation of the start and / or stop arithmetic unit;

3 ein Blockdiagramm der möglichen Realisierung der Start- und/oder Stop-Trigger; 3 a block diagram of the possible realization of the start and / or stop trigger;

4 ein Blockdiagramm der möglichen Realisierung des Maximum-Detektors für den Start- und/oder Stop-Koinzidenzpunkt. 4 a block diagram of the possible realization of the maximum detector for the start and / or stop coincidence point.

In 1 ist eine mögliche Realisierung der Erfindung aufgezeigt. Die gezeigte Schaltung kann in verschiedenen Spektrometersystemen eingesetzt werden und dient der Messung von Zeitintervallen zwischen zwei Ereignissen.In 1 a possible realization of the invention is shown. The circuit shown can be used in various spectrometer systems and serves to measure time intervals between two events.

An einem Haupt-Takteingang 32 liegt eine Haupt-Taktfrequenz 31 an, die mit einem Haupt-Zähler 8 verbunden ist. Ein Start-Ereignis 30 startet einen Start-Torgenerator 29. Die Frequenz dieses Generators 29, bezeichnet als Start-Taktfrequenz 28, unterscheidet sich leicht von der Haupt- Taktfrequenz 31.At a main clock input 32 is a main clock frequency 31 on that with a main counter 8th connected is. A start event 30 starts a start-gate generator 29 , The frequency of this generator 29 , referred to as the start clock frequency 28 , slightly different from the main clock frequency 31 ,

Wenn ein Stop-Ereignis 19 eintrifft, startet es einen Stop-Torgenerator 18. Die Frequenz dieses Generators 18, bezeichnet als Stop-Taktfrequenz 17, unterscheidet sich ebenfalls leicht von der Haupt-Taktfrequenz 31.If a stop event 19 arrives, it starts a stop-gate generator 18 , The frequency of this generator 18 , referred to as stop clock frequency 17 , also differs slightly from the main clock frequency 31 ,

Die Start-Taktfrequenz 28 wird an einen Start-Zähler 21 und an einen Start-Trigger 27 angelegt.The starting clock frequency 28 gets to a start counter 21 and a start trigger 27 created.

Im Start-Trigger 27 wird die Start-Taktfrequenz 28, bei jedem Übergang der Haupt-Taktfrequenz 31, eingetaktet und bei jedem Übergang werden statistisch abhängige Muster generiert, welche eine Start-Mustersequenz 26 bilden.In the start trigger 27 becomes the start clock frequency 28 at each transition of the main clock frequency 31 , clocked in, and at each transition, statistically dependent patterns are generated, which are a start pattern sequence 26 form.

Diese Start-Mustersequenz 26 wird durch einen nachgeschalteten Start-Korrelator 25 mit einem vordefinierten Muster korreliert. Mit jedem Übergang der Haupt-Taktfrequenz 31 wird das Ergebnis des Korrelationsprozesses generiert, welches eine Start-Korrelations-Funktion 24 bildet.This start pattern sequence 26 is through a downstream start correlator 25 correlated with a predefined pattern. With every transition of the main clock frequency 31 the result of the correlation process is generated, which is a start correlation function 24 forms.

Diese Start-Korrelations-Funktion 24 wird durch einen nachgeschalteten Maximum-Detektor 23 überprüft. Wenn das Korrelationsmaximum detektiert wurde, erzeugt die Einheit, ein als Start-Koinzidenzpunkt 22 bezeichnetes Signal, welches exakt mit dem Punkt verbunden ist, an dem der Übergang der Start-Taktfrequenz 28 mit dem Übergang der Haupt- taktfrequenz 31 übereinstimmt.This start correlation function 24 is by a downstream maximum detector 23 checked. When the correlation maximum has been detected, the unit generates, as a start coincidence point 22 designated signal which is exactly connected to the point at which the transition of the starting clock frequency 28 with the transition of the main clock frequency 31 matches.

Der Start-Zähler 21 zählt die Übergänge der Start-Taktfrequenz 28 vom Eintreffen des Start-Ereignisses 30 bis zum Erscheinen des Start-Koinzidenzpunktes 22.The start counter 21 counts the transitions of the start clock frequency 28 from the arrival of the start event 30 until the appearance of the start coincidence point 22 ,

Auf gleiche Art und Weise wird die Stop-Taktfrequenz 17 an einen Stop-Zähler 10 und einen Stop-Trigger 16 gelegt.In the same way, the stop clock frequency 17 to a stop counter 10 and a stop trigger 16 placed.

Im Stop-Trigger 16 wird die Stop-Taktfrequenz 17 bei jedem Übergang der Haupt-Taktfrequenz 31 eingetaktet, und bei jedem Übergang werden statistisch abhängige Muster generiert, welche eine Stop-Mustersequenz 15 bilden.In the stop trigger 16 becomes the stop clock frequency 17 at each transition of the main clock frequency 31 clocked in, and at each transition, statistically dependent patterns are generated, which are a stop pattern sequence 15 form.

Diese Stop-Mustersequenz 15 wird durch einen nachgeschalteten Stop-Korrelator 14 mit einem vordefinierten Muster korreliert. Mit jedem Übergang der Haupt-Taktfrequenz 31 wird das Ergebnis des Korrelationsprozesses generiert, welches eine Stop-Korrelations-Funktion 13 bildet.This stop pattern sequence 15 is through a downstream stop correlator 14 correlated with a predefined pattern. With every transition of the main clock frequency 31 the result of the correlation process is generated, which is a stop correlation function 13 forms.

Diese Stop-Korrelations-Funktion 13 wird durch einen nachgeschalteten Maximum-Detektor 12 überprüft. Wenn das Korrelationsmaximum detektiert wurde, erzeugt die Einheit ein als Stop-Koinzidenzpunkt 11 bezeichnetes Signal, welches exakt mit dem Punkt verbunden ist, an dem der Übergang der Stop-Taktfrequenz 17 mit dem Übergang der Haupt-Taktfrequenz 31 übereinstimmt.This stop correlation function 13 is by a downstream maximum detector 12 checked. When the correlation maximum has been detected, the unit generates a stop coincidence point 11 designated signal which is exactly connected to the point at which the transition of the stop clock frequency 17 with the transition of the main clock frequency 31 matches.

Der Stop-Zähler 10 zählt die Übergänge der Stop-Taktfrequenz 17 vom Eintreffen des Stop Ereignisses 19 bis zum Erscheinen des Stop-Koinzidenzpunktes 11.The stop counter 10 counts the transitions of the stop clock frequency 17 from the arrival of the stop event 19 until the appearance of the stop coincidence point 11 ,

Das Signal Start-Koinzidenzpunkt 22 lädt den aktuellen Inhalt des Haupt-Zählers 8, bezeichnet als Haupt-Zähler-Wert 7, und den Inhalt des Start-Zählers 21, bezeichnet als Start-Zähler-Wert 20, in eine Start-Arithmetik-Einheit 6.The signal start coincidence point 22 loads the current contents of the main counter 8th , referred to as the main counter value 7 , and the contents of the start counter 21 , referred to as start counter value 20 into a starting arithmetic unit 6 ,

Die Start-Arithmetik-Einheit 6 berechnet mit diesen beiden Zählerständen einen Start-Wert 5. Der Start-Wert 5 wird gebildet, indem der Start-Zähler-Wert 20 vom Haupt-Zähler-Wert 7 subtrahiert wird und das Ergebnis mit einer Konstanten multipliziert wird. Zu diesem Ergebnis wird die Differenz einer weiteren Konstanten und dem Start-Zähler-Wert 20 addiert.The starting arithmetic unit 6 calculates a start value with these two counter readings 5 , The start value 5 is formed by the start counter value 20 from the main counter value 7 is subtracted and the result is multiplied by a constant. This result is the difference between another constant and the start counter value 20 added.

Auf gleiche Art und Weise lädt das Signal Stop-Koinzidenzpunkt 11 den aktuellen Inhalt des Haupt-Zählers 8, bezeichnet als Haupt-Zähler-Wert 7, und den Inhalt des Stop-Zählers 10, bezeichnet als Stop-Zähler-Wert 9, in eine Stop-Arithmetik-Einheit 4.In the same way, the signal loads stop coincidence point 11 the current content of the main counter 8th , referred to as the main counter value 7 , and the contents of the stop counter 10 , referred to as stop counter value 9 into a stop arithmetic unit 4 ,

Die Stop-Arithmetik-Einheit 4 berechnet mit diesen beiden Zählerständen einen Stop-Wert 3. Der Stop-Wert 3 wird gebildet, indem der Stop-Zähler-Wert 9 vom Haupt-Zähler-Wert 7 subtrahiert wird und das Ergebnis mit einer Konstanten multipliziert wird. Zu diesem Ergebnis wird die Differenz einer weiteren Konstanten und dem Stop-Zähler-Wert 9 addiert.The stop arithmetic unit 4 calculates a stop value with these two counter readings 3 , The stop value 3 is formed by the stop counter value 9 from the main counter value 7 is subtracted and the result is multiplied by a constant. This result is the difference between a further constant and the stop counter value 9 added.

Ein Endergebnis 1 des gemessenen Zeitintervalls zwischen dem Start-Ereignis 30 und dem Stop-Ereignis 19 wird erzeugt durch Subtraktion des Start-Wertes 5 vom Stop- Werts 3 mittels eines Subtrahierers 2.An end result 1 the measured time interval between the start event 30 and the stop event 19 is generated by subtracting the start value 5 from the stop value 3 by means of a subtractor 2 ,

Aus 2 wird ersichtlich, dass die Start-Arithmetik-Einheit 6 unter Verwendung von Registern, Subtrahierern, einem Multiplizierer mit einer Konstanten und einem Addierer aufgebaut werden kann. Der Haupt-Zähler-Wert 7 wird, zum Start-Koinzidenzpunkt 22, in ein erstes Register 40 geladen. Zum selben Zeitpunkt wird der Start-Zähler-Wert 20 in ein zweites Register 41 geladen. Der geladene Start-Zähler-Wert 42 wird vom geladenen Haupt-Zähler-Wert 43, durch einen Subtrahierer 44, subtrahiert und das Ergebnis wird zunächst, über einen Multiplizierer 45, mit einer Start-Multiplikations-Konstanten 46 multipliziert und dann an einen der Eingänge eines Addierers 47 gelegt. Der geladene Start-Zähler-Wert 42 wird des weiteren von einer Start-Arithmetik-Konstanten 48 durch einen zweiten Subtrahierer 49 subtrahiert, und das Ergebnis wird an den zweiten Eingang des Addierers 47 gelegt. Der Ausgang des Addierers, welcher ebenfalls der Ausgang der Start-Arithmetik-Einheit 6 ist, produziert den Start-Wert 5. Die Start-Multiplikations-Konstante 46 ist erfindungsgemäß proportional zu der Periode der Haupt-Taktfrequenz 31 und umgekehrt proportional zu der Differenz zwischen den Perioden der Start- 28 und Haupt-Taktfrequenz 31. Die Start-Arithmetik-Konstante 48 ist erfindungsgemäß proportional zur Differenz zwischen den Perioden der selben beiden Frequenzen.Out 2 will be apparent that the starting arithmetic unit 6 can be constructed using registers, subtractors, a multiplier with a constant and an adder. The main counter value 7 becomes the start point of coincidence 22 , in a first register 40 loaded. At the same time, the start counter value becomes 20 in a second register 41 loaded. The loaded start counter value 42 is from the loaded main counter value 43 , by a subtractor 44 , subtracted and the result is first, through a multiplier 45 , with a start multiplication constant 46 multiplied and then to one of the inputs of an adder 47 placed. The loaded start counter value 42 is further determined by a start arithmetic constant 48 by a second subtractor 49 subtracted, and the result is sent to the second input of the adder 47 placed. The output of the adder, which is also the output of the starting arithmetic unit 6 is, produces the start value 5 , The start multiplication constant 46 is according to the invention proportional to the period of the main clock frequency 31 and inversely proportional to the difference between the periods of the start 28 and main clock frequency 31 , The starting arithmetic constant 48 is according to the invention proportional to the difference between the periods of the same two frequencies.

Aus 2 wird ebenfalls ersichtlich, dass die Stop-Arithmetik-Einheit 4 unter Verwendung von Registern, Subtrahierern, einem Multiplizierer mit einer Konstanten und einem Addierer aufgebaut werden kann. Der Haupt-Zähler-Wert 7 wird zum Stop-Koinzidenzpunkt 11 in ein erstes Register 50 geladen. Zum selben Zeitpunkt wird der Stop-Zähler-Wert 9 in ein zweites Register 51 geladen. Der geladene Stop-Zähler-Wert 52 wird vom geladenen Haupt-Zähler-Wert 53 durch einen Subtrahierer 54 subtrahiert, und das Ergebnis wird zunächst über einen Multiplizierer 55 mit einer Stop-Multiplikations-Konstanten 56 multipliziert und dann an einen der Eingänge eines Addierers 57 gelegt. Der geladene Stop-Zähler-Wert 52 wird des weiteren von einer Stop-Arithmetik-Konstanten 58 durch einen zweiten Subtrahierer 59 subtrahiert, und das Ergebnis wird an den zweiten Eingang des Addierers 57 gelegt. Der Ausgang des Addierers, welcher gleichzeitig der Ausgang der Stop-Arithmetik-Einheit 4 ist, produziert den Stop-Wert 3. Die Stop-Multiplikations-Konstante 56 ist erfindungsgemäß proportional zu der Periode der Haupt-Taktfrequenz 31 und umgekehrt proportional zu der Differenz zwischen den Perioden der Stop- 17 und Haupt-Taktfrequenz 31. Die Stop-Arithmetik-Konstante 58 ist erfindungsgemäß proportional zur Differenz zwischen den Perioden der selben beiden Frequenzen.Out 2 will also be apparent that the stop arithmetic unit 4 can be constructed using registers, subtractors, a multiplier with a constant and an adder. The main counter value 7 becomes the stop coincidence point 11 in a first register 50 loaded. At the same time, the stop counter value becomes 9 in a second register 51 loaded. The loaded stop counter value 52 is from the loaded main counter value 53 through a subtractor 54 subtracted, and the result is first through a multiplier 55 with a stop multiplication constant 56 multiplied and then to one of the inputs of an adder 57 placed. The loaded stop counter value 52 is further determined by a stop arithmetic constant 58 by a second subtractor 59 subtracted, and the result is sent to the second input of the adder 57 placed. The output of the adder, which is also the output of the stop arithmetic unit 4 is, produces the stop value 3 , The stop multiplication constant 56 is according to the invention proportional to the period of the main clock frequency 31 and inversely proportional to the difference between the periods of stop 17 and main clock frequency 31 , The stop arithmetic constant 58 is according to the invention proportional to the difference between the periods of the same two frequencies.

Aus 3 wird ersichtlich, dass der Start-Trigger 27 unter Verwendung von D-Typ Triggern und einem Encoder aufgebaut werden kann. Die Start-Taktfrequenz 28 wird parallel an die Dateneingänge von Triggern 70 gelegt, wobei die Anzahl der Trigger 70 die Genauigkeit des nachfolgend angeordneten Start-Korrelators 25 definiert. Die Takteingänge der Trigger 70 werden mit der Haupt-Taktfrequenz 31 verbunden. Die Ausgänge der Trigger 70 werden an einen Encoder 71 gelegt. Ein Encoderausgang, welcher gleichzeitig der Ausgang des Start-Triggers 27 ist, produziert die Start-Mustersequenz 26.Out 3 will be apparent that the start trigger 27 can be built using D-type triggers and an encoder. The starting clock frequency 28 is parallel to the data inputs of triggers 70 placed, the number of trigger 70 the accuracy of the subsequently arranged start correlator 25 Are defined. The clock inputs of the triggers 70 be at the main clock frequency 31 connected. The outputs of the triggers 70 will be sent to an encoder 71 placed. An encoder output, which simultaneously the output of the start trigger 27 is, produces the start pattern sequence 26 ,

Aus 3 wird ebenfalls ersichtlich, dass der Stop-Trigger 16 unter Verwendung von D-Typ Triggern und einem Encoder aufgebaut werden kann. Die Stop-Taktfrequenz 17 wird parallel an die Dateneingänge von Triggern 75 gelegt, wobei die Anzahl der Trigger 75 die Genauigkeit des nachfolgend angeordneten Stop-Korrelators 14 definiert. Die Takteingänge der Trigger 75 werden mit der Haupt-Taktfrequenz 31 verbunden. Die Ausgänge der Trigger 75 werden an einen Encoder 76 gelegt. Ein Encoderausgang, welcher gleichzeitig der Ausgang des Stop-Triggers 16 ist, produziert die Stop-Mustersequenz 15.Out 3 will also be apparent that the stop trigger 16 can be built using D-type triggers and an encoder. The stop clock frequency 17 is parallel to the data inputs of triggers 75 placed, the number of triggers 75 the accuracy of the subsequently arranged stop correlator 14 Are defined. The clock inputs of the triggers 75 be at the main clock frequency 31 connected. The outputs of the triggers 75 will be sent to an encoder 76 placed. An encoder output, which is also the output of the stop trigger 16 is, produces the stop pattern sequence 15 ,

Aus 4 wird ersichtlich, dass der Maximum-Detektor 23 für den Start-Koinzidenzpunkt 22 unter Verwendung von Registern und Komparatoren aufgebaut werden kann. Drei Register 80, 82, 83 sind kaskadiert angeordnet. Der Eingang des ersten Registers 80 empfängt die Start-Korrelations-Funktion 24. Der Ausgang des zweiten Registers 82 wird über einen Komparator 81 mit dem Ausgang des ersten Registers 80 und über einen weiteren Komparator 84 mit dem Ausgang des dritten Registers 83 verglichen. Die Ausgänge der Komparatoren 81, 84 werden an ein UND-Glied 85 gelegt, dessen Ausgang gleichzeitig der Ausgang des Maximum-Detektors 23 ist. Wenn der Inhalt des zweiten Registers 82 grösser ist als der des ersten 80 und des dritten Registers 83, aktiviert das UND-Glied 85 das Signal Start-Koinzidenzpunkt 22.Out 4 it will be seen that the maximum detector 23 for the start coincidence point 22 can be constructed using registers and comparators. Three registers 80 . 82 . 83 are arranged in cascade. The entrance of the first register 80 receives the start correlation function 24 , The output of the second register 82 is via a comparator 81 with the output of the first register 80 and another comparator 84 with the output of the third register 83 compared. The outputs of the comparators 81 . 84 become an AND gate 85 whose output is simultaneously the output of the maximum detector 23 is. If the contents of the second register 82 bigger than the first 80 and the third register 83 , activates the AND gate 85 the signal start coincidence point 22 ,

Aus 4 wird ebenfalls ersichtlich, dass der Maximum-Detektor 12 für den Stop-Koinzidenzpunkt 11 unter Verwendung von Registern und Komparatoren aufgebaut werden kann. Drei Register können kaskadiert angeordnet werden. Der Eingang des ersten Registers 90 empfängt die Stop-Korrelations-Funktion 13. Der Ausgang des zweiten Registers 92 wird über einen Komparator 91 mit dem Ausgang des ersten Registers 90, und über einen weiteren Komparator 94 mit dem Ausgang des dritten Registers 93 verglichen. Die Ausgänge der Komparatoren 91, 94 werden an ein UND-Glied 95 gelegt, dessen Ausgang gleichzeitig der Ausgang des Maximum-Detektors 12 ist. Wenn der Inhalt des zweiten Registers 92 grösser ist als der des ersten 90 und des dritten Registers 93, aktiviert das UND-Glied 95 das Signal Stop-Koinzidenzpunkt 11.Out 4 will also be apparent that the maximum detector 12 for the stop coincidence point 11 can be constructed using registers and comparators. Three registers can be arranged in cascade. The entrance of the first register 90 receives the stop correlation function 13 , The output of the second register 92 is via a comparator 91 with the output of the first register 90 , and about another comparator 94 with the output of the third register 93 compared. The outputs of the comparators 91 . 94 become an AND gate 95 whose output is simultaneously the output of the maximum detector 12 is. If the contents of the second register 92 bigger than the first 90 and the third register 93 , activates the AND gate 95 the signal stop coincidence point 11 ,

Claims (7)

Zeit-zu-Digital-Umsetzer zur Messung eines Zeitintervall zwischen zwei Ereignissen, welcher nach dem Vernier-Interpolations- und dem Korrelationsprinzip arbeitet, dadurch gekennzeichnet, daß ein Subtrahierer (2) ein Endergebnis eines gemessenen Zeitintervalls (1) erzeugt, dessen als Stop-Wert (3) bezeichneter positiver Dateneingang mit dem Ausgang einer Stop-Arithmetik-Einheit (4) verbunden ist und dessen als Start-Wert (5) bezeichneter negativer Dateneingang mit dem Ausgang einer Start-Arithmetik-Einheit (6) verbunden ist, wobei die Stop-Arithmetik-Einheit (4) einen als Haupt-Zähler-Wert (7) bezeichneten ersten Dateneingang aufweist, der mit einem Haupt-Zähler (8) verbunden ist, und einen als Stop-Zähler-Wert (9) bezeichneten zweiten Dateneingang aufweist, der mit einem Stop-Zähler (10) verbunden ist, und einen als Stop-Koinzidenzpunkt (11) bezeichneten Kontrolleingang aufweist, der mit dem Ausgang eines Maximum-Detektors (12) zur Detektion des Stop-Koinzidenzpunktes (11) verbunden ist, wobei der Eingang des Maximum-Detektors (12) zur Detektion des Stop-Koinzidenzpunktes (11) mit einem als Stop-Korrelationsfunktion (13) bezeichneten Ausgang eines Stop-Korrelators (14) verbunden ist, ein als Stop-Mustersequenz (15) bezeichneter Eingang des Stop-Korrelators (14) mit einem Stop-Trigger (16) verbunden ist, ein als Stop-Taktfrequenz (17) bezeichneter Eingang des Stop-Triggers (16) mit einem Stop-Torgenerator (18) verbunden ist, der Eingang des Stop-Torgenerators (18) ein Stop-Ereignis-Eingang (19) des Zeit-zu-Digital-Umsetzers ist, und wobei ein als Haupt-Zähler-Wert (7) bezeichneter erster Dateneingang einer Start-Arithmetik-Einheit (6) mit dem Haupt-Zäh1er (8) verbunden ist und ein als Start-Zähler-Wert (20) bezeichneter zweiter Dateneingang der Start-Arithmetik-Einheit (6) mit einem Start-Zähler (21) verbunden ist und ein als Start-Koinzidenzpunkt (22) bezeichneter Kontrolleingang mit einem Ausgang eines Maximum-Detektors (23) zur Detektion des Start-Koinzidenzpunktes (22) verbunden ist, wobei der Eingang des Maximumdetektors (23) zur Detektion des Start-Koinzidenzpunktes (22) mit einem als Start-Korrelationsfunktion (24) bezeichneten Ausgang eines Start-Korrelators (25) verbunden ist, ein als Start-Mustersequenz (26) bezeichneter Eingang des Start-Korrelators (25) mit einem Start-Trigger (27) verbunden ist, ein als Start-Taktfrequenz (28) bezeichneter Eingang des Start-Triggers (27) mit einem Start-Torgenerator (29) verbunden ist, wobei der Eingang des Start-Torgenerators (29) ein Start-Ereignis-Eingang (30) des Zeit-zu-Digital-Umsetzers ist, und wobei der Takteingang des Stop-Zählers (10) mit einem als Stop-Taktfrequenz bezeichneten Ausgang eines Stop-Torgenerators (18) verbunden ist und ein Stop/Reset-Eingang des Stop-Zählers (10) mit einem als Stop-Koinzidenzpunkt (11) bezeichneten Ausgang des Maximum-Detektors (12) zur Detektion des Stop-Koinzidenzpunktes (11) verbunden ist, und wobei der Takteingang des Start-Zählers (21) mit einem als die Start-Taktfrequenz (28) bezeichneten Ausgang eines Start-Torgenerators (29) verbunden ist und ein Stop/Reset-Eingang des Start-Zähler (21) mit einem als Start-Koinzidenzpunkt (22) bezeichneten Ausgang des Maximum-Detektors (23) zur Detektion des Start-Koinzidenzpunktes (22) verbunden ist, und wobei der als Haupt-Taktfrequenz (31) bezeichnete Takteingang des Haupt-Zählers (8) mit dem Haupt-Takteingang (32) des Zeit-zu-Digital-Umsetzers verbunden ist, und wobei der Takteingang des Stop-Triggers (16) und der Takteingang des Start-Triggers (27) jeweils mit dem Haupt-Takteingang (32) verbunden sind.Time-to-digital converter for measuring a time interval between two events, which works according to the vernier-interpolation and the correlation principle, characterized in that a subtractor ( 2 ) an end result of a measured time interval ( 1 ), whose stop value ( 3 ) designated positive data input to the output of a stop arithmetic unit ( 4 ) and whose starting value ( 5 ) designated negative data input to the output of a starting arithmetic unit ( 6 ), the stop arithmetic unit ( 4 ) one as the main counter value ( 7 ) has a first data input connected to a main counter ( 8th ) and a stop counter value ( 9 ) has a second data input, which is provided with a stop counter ( 10 ) and a stop coincidence point ( 11 ) having a control input connected to the output of a maximum detector ( 12 ) for detecting the stop coincidence point ( 11 ), the input of the maximum detector ( 12 ) for detecting the stop coincidence point ( 11 ) with a stop correlation function ( 13 ) designated output of a stop correlator ( 14 ) as a stop pattern sequence ( 15 ) designated input of the stop correlator ( 14 ) with a stop trigger ( 16 ), as a stop clock frequency ( 17 ) designated input of the stop trigger ( 16 ) with a stop-gate generator ( 18 ), the input of the stop-gate generator ( 18 ) a stop event input ( 19 ) of the time-to-digital converter, and wherein as a main counter value ( 7 ) designated first data input of a starting arithmetic unit ( 6 ) with the main counter ( 8th ) and a start counter value ( 20 ) designated second data input of the starting arithmetic unit ( 6 ) with a start counter ( 21 ) and a start coincidence point ( 22 ) designated control input with an output of a maximum detector ( 23 ) for detecting the start coincidence point ( 22 ), the input of the maximum detector ( 23 ) for detecting the start coincidence point ( 22 ) with a start correlation function ( 24 ) designated output of a start correlator ( 25 ) as a start pattern sequence ( 26 ) designated input of the start correlator ( 25 ) with a start trigger ( 27 ), as the starting clock frequency ( 28 ) designated input of the start trigger ( 27 ) with a start-gate generator ( 29 ), the input of the start-gate generator ( 29 ) a start event input ( 30 ) of the time-to-digital converter, and wherein the clock input of the stop counter ( 10 ) with an output of a stop-gate generator ( 18 ) and a stop / reset input of the stop counter ( 10 ) with a stop coincidence point ( 11 ) designated output of the maximum detector ( 12 ) for detecting the stop coincidence point ( 11 ), and wherein the clock input of the start counter ( 21 ) with one as the starting clock frequency ( 28 ) designated output of a start-gate generator ( 29 ) and a stop / reset input of the start counter ( 21 ) with a start coincidence point ( 22 ) designated output of the maximum detector ( 23 ) for detecting the start coincidence point ( 22 ), and wherein the main clock frequency ( 31 ) designated clock input of the main counter ( 8th ) with the main clock input ( 32 ) of the time-to-digital converter, and wherein the clock input of the stop trigger ( 16 ) and the clock input of the start trigger ( 27 ) each with the main clock input ( 32 ) are connected. Zeit-zu-Digital-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß die Start-Arithmetik-Einheit (6), ein erstes Register (40), ein zweites Register (41), einen ersten Subtrahierer (44), einen zweiten Subtrahierer (49), einen Multiplizierer (45) und einen Addierer (47) umfaßt, wobei der Haupt-Zähler-Wert (7) zu dem Start-Koinzidenzpunkt (22) in das erste Register (40) geladen wird und der Start-Zähler-Wert (20) zum gleichen Zeitpunkt in das zweite Register (41) geladen wird, und daß ein geladener Start-Zähler-Wert (42) von einem geladenen Haupt-Zähler-Wert (43) durch den Subtrahierer (44) subtrahiert wird und das Ergebnis nach Multiplikation durch den Multiplizierer (45) mit einer Start-Multiplikations-Konstanten (46) an einen Eingang des Addierers (47) gelegt wird, und daß der Start-Zähler-Wert (42) durch den zweiten Subtrahierer (49) des weiteren von einer Start-Arithmetik-Konstanten (48) subtrahiert wird und das Ergebnis an einen zweiten Eingang des Addierers (47) gelegt wird, wobei ein Ausgang des Addierers (47) den Start-Wert (5) darstellt, und wobei die Start-Multiplikations-Konstante (46) proportional zu der Periode der Haupt-Taktfrequenz (31) und umgekehrt proportional zu der Differenz der Perioden der Start- und Haupt-Taktfrequenz (28, 31) ist, und wobei die Start-Arithmetik-Konstante (48) proportional zu der Differenz zwischen den Perioden der Start- und Haupttaktfrequenz (28, 31) ist.Time-to-digital converter according to Claim 1, characterized in that the starting arithmetic unit ( 6 ), a first register ( 40 ), a second register ( 41 ), a first subtractor ( 44 ), a second subtractor ( 49 ), a multiplier ( 45 ) and an adder ( 47 ), the main counter value ( 7 ) to the start coincidence point ( 22 ) in the first register ( 40 ) and the start counter value ( 20 ) at the same time in the second register ( 41 ) and that a loaded start counter value ( 42 ) from a loaded main counter value ( 43 ) by the subtractor ( 44 ) and the result after multiplication by the multiplier ( 45 ) with a start multiplication constant ( 46 ) to an input of the adder ( 47 ) and that the start counter value ( 42 ) by the second subtractor ( 49 ) of a start arithmetic constant ( 48 ) and subtract the result to a second input of the adder ( 47 ), an output of the adder ( 47 ) the start value ( 5 ) and wherein the start multiplication constant ( 46 ) proportional to the period of the main clock frequency ( 31 ) and inversely proportional to the difference of the periods of the start and main clock frequency ( 28 . 31 ) and the starting arithmetic constant ( 48 ) proportional to the difference between the periods of the start and main clock frequencies ( 28 . 31 ). Zeit-zu-Digital-Umsetzer nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Stop-Arithmetik-Einheit (4) ein erstes Register (50), ein zweites Register (51), einen ersten Subtrahierer (54), einen zweiten Subtrahierer (59), einen Multiplizierer (55) und einen Addierer (57) umfaßt, wobei der Haupt-Zähler-Wert (7) zum Stop-Koinzidenzpunkt (11) in das erste Register (50) geladen wird und der Stop-Zähler-Wert (9) zum gleichen Zeitpunkt in das zweite Register (51) geladen wird, und wobei ein geladener Stop-Zähler-Wert (52) von einem geladenen Haupt-Zähler-Wert (53) durch den ersten Subtrahierer (54) subtrahiert wird und das Ergebnis nach Multipliaktion durch den Multiplizierer (55) mit einer Stop-Multiplikations-Konstanten (56) an einen Eingang des Addierers (57) gelegt wird, und wobei der Stop-Zähler-Wert (9) durch den zweiten Subtrahierer (59) von einer Stop-Arithmetik-Konstanten (58) subtrahiert wird und das Ergebnis an einen zweiten Eingang des Addierers (57) gelegt wird, wobei der Ausgang des Addierers (57) den Stopwert (5) darstellt, und wobei die Stop-Multiplikations-Konstante (56) proportional zu der Periode der Haupt-Taktfrequenz (31) und umgekehrt proportional zu der Differenz der Perioden der Stop- und Haupt-Taktfrequenz (17, 31) ist, und wobei die Stop-Arithmetik-Konstante (58) proportional zu der Differenz zwischen den Perioden der Stop- und Haupt-Taktfrequenz (17, 31) ist.Time-to-digital converter according to claim 1 or 2, characterized in that the stop arithmetic unit ( 4 ) a first register ( 50 ), a second register ( 51 ), a first subtractor ( 54 ), a second subtractor ( 59 ), a multiplier ( 55 ) and an adder ( 57 ), the main counter value ( 7 ) to the stop coincidence point ( 11 ) in the first register ( 50 ) and the stop counter value ( 9 ) at the same time in the second register ( 51 ) and where a loaded stop counter value ( 52 ) from a loaded main counter value ( 53 ) by the first subtractor ( 54 ) and the result after multiplication by the multiplier ( 55 ) with a stop multiplication constant ( 56 ) to an input of the adder ( 57 ) and the stop counter value ( 9 ) by the second subtractor ( 59 ) of a stop arithmetic constant ( 58 ) and subtract the result to a second input of the adder ( 57 ), the output of the adder ( 57 ) the stop value ( 5 ) and the stop multiplication constant ( 56 ) proportional to the period of the main clock frequency ( 31 ) and inversely proportional to the difference of the periods of the stop and main clock frequency ( 17 . 31 ), and wherein the stop arithmetic constant ( 58 ) proportional to the difference between the periods of the stop and main clock frequencies ( 17 . 31 ). Zeit-zu-Digital-Umsetzer nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Start-Trigger (27) D-Typ Trigger (70) und einen Encoder (71) umfaßt, wobei die Start-Taktfrequenz (28) parallel an die Dateneingänge der Trigger (70) angelegt wird, wobei die Anzahl der Trigger (70) die Genauigkeit des nachgeschalteten Start-Korrelators (25) bestimmt, und wobei die Takteingänge der Trigger (70) mit der Haupt-Takt-Frequenz (31) verbunden sind und die Ausgänge der Trigger (70) an einen Encoder (71) gelegt sind, wobei der Ausgang des Encoders (71) die Start-Mustersequenz (26) darstellt.Time-to-digital converter according to one of Claims 1 to 3, characterized in that the start trigger ( 27 ) D type trigger ( 70 ) and an encoder ( 71 ), wherein the starting clock frequency ( 28 ) parallel to the data inputs of the triggers ( 70 ), whereby the number of triggers ( 70 ) the accuracy of the downstream start correlator ( 25 ) and the clock inputs of the triggers ( 70 ) with the main clock frequency ( 31 ) and the outputs of the triggers ( 70 ) to an encoder ( 71 ), the output of the encoder ( 71 ) the start pattern sequence ( 26 ). Zeit-zu-Digital-Umsetzer nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Stop-Trigger (16) D-Typ Trigger (75) und einen Encoder (76) umfaßt, wobei die Stop-Taktfrequenz (17) parallel an die Dateneingänge der Trigger (75) angelegt wird, wobei die Anzahl der Trigger (75) die Genauigkeit des nachgeschalteten Stop-Korrelators (14) bestimmt, und wobei die Takteingänge der Trigger (75) mit der Haupt-Taktfrequenz (31) verbunden sind und die Ausgänge der Trigger (75) an einen Encoder (76) gelegt sind, wobei der Ausgang des Encoders (76) die Stop-Mustersequenz (15) darstellt.Time-to-digital converter according to one of Claims 1 to 4, characterized in that the stop trigger ( 16 ) D type trigger ( 75 ) and an encoder ( 76 ), wherein the stop clock frequency ( 17 ) parallel to the data inputs of the triggers ( 75 ), whereby the number of triggers ( 75 ) the accuracy of the downstream stop correlator ( 14 ) and the clock inputs of the triggers ( 75 ) with the main clock frequency ( 31 ) and the outputs of the triggers ( 75 ) to an encoder ( 76 ), the output of the encoder ( 76 ) the stop pattern sequence ( 15 ). Zeit-zu-Digital-Umsetzer nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Maximum-Detektor (23) zur Detektion des Start-Koinzidenzpunktes (22) Register (80, 82, 83) und Komparatoren (81, 84) umfaßt, wobei die Register (80, 82, 83) kaskadiert angeordnet sind, wobei ein Eingang des ersten Registers (80) die Start-Korrelations-Funktion (24) aufnimmt und ein Ausgang des ersten Registers (80) mit einem Eingang des zweiten Registers (82) und mit einem negativen Eingang des ersten Komparators (81) verbunden ist, wobei ein Ausgang des zweiten Registers (82) mit einem Eingang des dritten Registers (83) und einem positiven Eingang des ersten Komparators (81) und dem positiven Eingang des zweiten Komparators (84) verbunden ist und wobei ein Ausgang des dritten Registers (83) mit dem negativen Eingang des zweiten Komparators (84) verbunden ist, und wobei die Ausgänge des ersten und zweiten Komparators (81, 84) an ein UND-Glied (85) gelegt werden, und wobei der Ausgang des UND-Gliedes (85) den Start-Koinzidenzpunkt (22) darstellt.Time-to-digital converter according to one of the preceding claims, characterized in that the maximum detector ( 23 ) for the detection of Start coincidence point ( 22 ) Registers ( 80 . 82 . 83 ) and comparators ( 81 . 84 ), the registers ( 80 . 82 . 83 ) are arranged in cascade, wherein an input of the first register ( 80 ) the start correlation function ( 24 ) and an output of the first register ( 80 ) with an input of the second register ( 82 ) and with a negative input of the first comparator ( 81 ), an output of the second register ( 82 ) with an input of the third register ( 83 ) and a positive input of the first comparator ( 81 ) and the positive input of the second comparator ( 84 ) and wherein an output of the third register ( 83 ) with the negative input of the second comparator ( 84 ), and wherein the outputs of the first and second comparators ( 81 . 84 ) to an AND gate ( 85 ) and the output of the AND gate ( 85 ) the start coincidence point ( 22 ). Zeit-zu-Digital-Umsetzer nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Maximum-Detektor (12) zur Detektion des Stop-Koinzidenzpunktes (11) Register (90, 92, 93) und Komparatoren (91, 94) umfaßt, wobei die Register (90, 92, 93) kaskadiert angeordnet sind, wobei ein Eingang des Registers (90) die Stop-Korrelationsfunktion (13) aufnimmt und ein Ausgang des ersten Registers (90) mit einem Eingang des zweiten Registers (92) und mit einem negativen Eingang des ersten Komparators (91) verbunden ist und wobei ein Ausgang des zweiten Registers (92) mit einem Eingang des dritten Registers (93) und einem positiven Eingang des ersten Komparators (91) und einem positiven Eingang des zweiten Komparators (94) verbunden ist und wobei ein Ausgang des dritten Registers (93) mit einem negativen Eingang des zweiten Komparators (94) verbunden ist, und wobei die Ausgänge des ersten und zweiten Komparators (91, 94) an ein UND-Glied (95) gelegt werden, und wobei der Ausgang des UND-Gliedes (95) den Stop-Koinzidenz-Punkt (11) darstellt.Time-to-digital converter according to one of the preceding claims, characterized in that the maximum detector ( 12 ) for detecting the stop coincidence point ( 11 ) Registers ( 90 . 92 . 93 ) and comparators ( 91 . 94 ), the registers ( 90 . 92 . 93 ) are arranged in cascade, wherein an input of the register ( 90 ) the stop correlation function ( 13 ) and an output of the first register ( 90 ) with an input of the second register ( 92 ) and with a negative input of the first comparator ( 91 ) and wherein an output of the second register ( 92 ) with an input of the third register ( 93 ) and a positive input of the first comparator ( 91 ) and a positive input of the second comparator ( 94 ) and wherein an output of the third register ( 93 ) with a negative input of the second comparator ( 94 ), and wherein the outputs of the first and second comparators ( 91 . 94 ) to an AND gate ( 95 ) and the output of the AND gate ( 95 ) the stop coincidence point ( 11 ).