DE19947914A1 - Verfahren zum Weichlöten von Komponenten und weichgelötete Anordnung - Google Patents

Verfahren zum Weichlöten von Komponenten und weichgelötete Anordnung

Info

Publication number
DE19947914A1
DE19947914A1 DE19947914A DE19947914A DE19947914A1 DE 19947914 A1 DE19947914 A1 DE 19947914A1 DE 19947914 A DE19947914 A DE 19947914A DE 19947914 A DE19947914 A DE 19947914A DE 19947914 A1 DE19947914 A1 DE 19947914A1
Authority
DE
Germany
Prior art keywords
fiber
solder
microns
fiber sections
soft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19947914A
Other languages
English (en)
Inventor
Hans-Joachim Krokoszinski
Hans-Joachim Schmutzler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Research Ltd Switzerland
Original Assignee
ABB Research Ltd Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Research Ltd Switzerland filed Critical ABB Research Ltd Switzerland
Priority to DE19947914A priority Critical patent/DE19947914A1/de
Priority to AU75217/00A priority patent/AU7521700A/en
Priority to PCT/EP2000/009235 priority patent/WO2001024967A1/de
Publication of DE19947914A1 publication Critical patent/DE19947914A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B23K35/025—Pastes, creams, slurries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0281—Conductive fibers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Die Erfindung bezieht sich auf ein Verfahren zum Verbinden von metallischen Teilen mittels Weichlöten. Es wird vorgeschlagen, ein mittels Körner oder Fasern Fremstoff-verstärktes Lot (2) zu verwenden, das durch Mischen eines pastenförmigen Lots (5) mit Fremdstoffteilchen, insbesondere Faserabschnitten (4), hergestellt ist. Die Faserabschnitte (4) können mit einer Oberflächenbeschichtung (6) versehen sein.

Description

Die Erfindung bezieht sich auf ein Verfahren zum Verbinden von Komponenten mit­ tels Weichlöten, insbesondere zur Verbindung von verlustbehafteten Bauelementen der Leistungselektronik mit Substraten. Außerdem bezieht sich die Erfindung auf weichgelötete Anordnungen, insbesondere der Leistungselektronik.
Leistungselektronische Anordnungen bedürfen in der Regel einer Kühlung, da die Abfuhr von Verlustwärme, bzw. die sich einstellende Betriebstemperatur maßgeblich ist für die Belastbarkeit insbesondere elektronischer Bauelemente.
Gängigste Art der Kühlung von verlustbehafteten Bauelementen oder Baugruppen der Leistungselektronik ist die Luftkühlung. Die Leistungsbauelemente sind meist gruppiert in kompakten Modulen, die aus einem Kunststoffgehäuse mit einem kera­ mischen kupferkaschierten Substrat bestehen, auf das IGBTs, MOSFETs, Freilauf­ dioden oder auch nur Gleichrichterdioden aufgelötet sind. Diese Module werden auf einen massiven gefinnten Aluminium-Kühlkörper gepreßt, der die Verlustwärme aus dem Modulboden aufnimmt und über seine große Oberfläche durch natürliche oder forcierte Konvektion an die Umgebungsluft abgibt. Masse und Volumen des Kühlkör­ pers bestimmen seinen Wärmewiderstand Rth(Kühlk.) und damit die Temperaturdiffe­ renz αTca, die sich bei maximaler Verlustleistung Wloss zwischen der Kühlkörperober­ fläche Tc und der Umgebungstemperatur Ta einstellt:
Tc - Ta = ΔTca = Rth(Kühlk.).Wloss (1)
Auf die Kühleroberflächentemperatur muß noch die vom Modulwärmewiderstand Rth(Modul) bestimmte Temperaturdifferenz ΔTjc = Tj - Tc = Rth(Modul).Wloss aufad­ diert werden, um die Sperrschichttemperatur Tj zu erhalten. Diese wird von den Bau­ elemente-Herstellern meist mit maximal 125°C angegeben.
Tjmax = 125°C = Tj - Tc + (Tc - Ta) + Ta
= (Rth(Modul) + Rth(Kühlk.)).Wloss (2)
Daraus ist ableitbar, daß bei vorgegebenen Verlusten und gleichbleibendem Modul­ aufbau (d. h. Modulwärmewiderstand) zur Begrenzung der Sperrschichttemperatur der Kühlkörperwärmewiderstand hinreichend klein dimensioniert sein muß gemäß:
Rth(Kühlk.) = 1/(αA)
= 125°C/Wloss - Rth(Modul) (3)
mit
α = therm. Übergangskoeffizient
A = Kühlkörperoberfläche
Bei Vorgabe des thermischen Übergangskoeffizienten
  • - natürliche Konvektion + Strahlung α = 8-10 W/m2K
  • - forcierte Luftbewegung + Strahlung α = 10-35 W/m2K
bleibt als Stellgröße nur noch die Oberfläche und damit das Volumen und die Masse des Kühlkörpers. Wenn Kosten, Gewicht und Volumen einer solchen verlustbehafte­ ten Baugruppe gleichzeitig verringert werden sollen, muß der Kühlkörper drastisch verkleinert werden. Das bedeutet eine deutliche Erhöhung seines Wärmewiderstan­ des und damit eine Anhebung der Sperrschichttemperaturen gemäß Gleichung (2) in den Halbleiterbauelementen über 125°C hinaus. Das führt aber laut Aussage der Hersteller von Halbleiterbauelementen zu einer drastischen Verringerung der Zuver­ lässigkeit und Lebensdauer der Bauelemente und damit der Module.
Anwender von serienmäßigen Halbleitermodulen halten sich deshalb an die oben dargestellte Kühlkörperdimensionierung.
Dabei ist zunächst nicht ganz klar, ob die Festkörpereigenschaften der Silizium- Baueiemente allein oder/und eher deren Verlötung mit dem Modulsubstrat die Draht­ bonds sowie die verwendeten Gehäusematerialien die obere Grenztemperatur be­ stimmen. Laut Literatur stehen bis zu Temperaturen von 175°C vornehmlich diese "Packaging"-Probleme im Vordergrund, während darüber erst der Verlust der Sperr­ fähigkeit der Silizium-Bauelemente aufgrund des Anstiegs der intrinsischen La­ dungsträgerdichte hinzukommt. Bis 150°C oder gar 175°C könnte man Si- Bauelemente noch betreiben, wenn es gelänge, neben den Drahtbonds auch die Lötstellen zuverlässig gegen Temperatur- und Lastwechsel zwischen 0°C und diesen Maximaltemperaturen herzustellen. Das ist mit den angewandten Löttechniken bisher nicht gelungen, weil die ständige thermische Wechselbelastung das Lotgefüge ver­ härtet und zu Rissbildung und letztlich zum Abriß der Lötstelle führt.
Stand der Löttechnik am Beispiel der IGBT-Module ist:
  • - Anwendung von Lötfolienstücken (sog. Preforms) z. B. der Zusammensetzung Pb95Sn5 (flussmittelfrei, Liquidustemperatur 313°C),
  • - Verwendung von Lötformen (meist aus Graphit) zur Positionierung der Bauele­ mente und der Löt-Preforms zueinander,
  • - Reflow-Lötung in einem Wasserstoff-gefluteten Durchlaufofen bei ca. 330°C.
Lote mit Schmelztemperatur <300°C können im Prinzip bis = 200°C betrieben wer­ den.
Selbst wenn es gelingt, Halbleiterbauelemente mit hinreichend zuverlässiger Funkti­ on bei Dauerbetriebstemperaturen oberhalb von 125°C zu finden, kann der Einspar­ effekt nicht ausgenutzt werden, wenn die Lötstellen nach kurzer Zeit der Wechselbe­ anspruchung durch Rissbildung und -ausbreitung defekt werden.
In der EP 0 476 734 A1 wird vorgeschlagen, eine Dispersion von 5 Vol% Partikeln aus den intermetallischen Verbindungen Ni3Sn4 oder Cu9NiSn3 zu verwenden, um Blei-Zinn-Lot zu härten. Allerdings hat sich gezeigt, daß damit keine ausreichende Benetzung der dispergierten Teile mit dem jeweiligen Lot erreicht wird. Außerdem kann eine Verschlechterung des elastischen Dehnungsbereichs des Lots ohne Riss­ bildung sowie ein ungünstiges Fließ- und Benetzungsverhalten eintreten.
Die zu lösende Aufgabe besteht darin, ein Lötverfahren anzugeben, das einerseits die übliche Lötqualität bezüglich Benetzung, Porenfreiheit, mechanische Festigkeit und elektrische Leitfähigkeit bietet, und andererseits eine dauerhafte Anwendung danach hergestellter Anordnungen bis zu Sperrschichttemperaturen von 150°C bis 175°C erlaubt, ohne daß Rissbildung und -ausbreitung auftreten. Außerdem soll eine Anordnung angegeben werden, die im vorgenannten Temperaturbereich arbeiten kann.
Diese Aufgabe wird durch ein Lötverfahren mit den im Anspruch 1 angegebenen Merkmalen gelöst. Vorteilhafte Ausgestaltungen und eine Anordnung sind in weiteren Ansprüchen angegeben.
Mit dem erfindungsgemäßen Verfahren wird vorgeschlagen, Pulver oder kurze Fa­ serstücke durch Verrühren in einem als Paste vorliegenden Lot zu verteilen und durch anschließendes Aufschmelzen im Gefüge einzulagern. Vorzugsweise werden Pulver oder Faserstücke verwendet, die eine besonders gut lötfähige Oberfläche be­ sitzen.
Das Verfahren und damit hergestellte Produkte weisen eine Reihe von Vorteilen auf:
  • - Es können weiterhin kommerzielle Lote verwendet werden, sofern sie in Pasten­ form erhältlich sind (keine Sonderanfertigung);
  • - Die Lote können nach der Einmischung des Feststoffes nach wie vor mit einem Siebdruckverfahren auf die Lötflächen der Substrate oder Leiterplatten aufgetra­ gen werden;
  • - Die Lote können trotz ihres Fremdstoffgehalts mit den gleichen Reflowverfahren mit (möglicherweise unwesentlich zu modifizierenden) Temperaturprofilen aufge­ schmolzen werden.
  • - Durch geeignete Wahl des Materials, z. B. Nickel, oder Beschichtung mit geeig­ netem Material wird eine gute Benetzung der einzelnen Partikel oder Fasern und damit eine stoffschlüssige Einlagerung in das Lotgefüge sichergestellt;
  • - Bei Verwendung von Nickel als Fremdstoff wird der gesamte Zinngehalt des Lo­ tes nach langer Zeit an der Partikeloberfläche in Ni3Sn4 umgesetzt. Damit wird die Versprödung der Lot/Substrat-Grenzfläche verhindert.
  • - Durch Variation der Parameter "Fremdstoffmaterial" oder "Fremdstoffanteil in Vol% oder Gew.-%", "Faserlänge", "Korn- oder Faserdurchmesser", "Beschich­ tungsmaterial", "Beschichtungsdicke" sind so viele Optimierungsmöglichkeiten gegeben, daß für alle Lotpasten und Anwendungsfälle die geeignete Werkstoff­ kombination ermittelt werden kann;
  • - Durch Verwendung von Fasern wird außer der Behinderung von Kornwachstum und Rissausbreitung noch eine erhebliche Vergrößerung der Elastizität und Bruchdehnung erreicht;
  • - Wenn beispielsweise durch Verbesserung der mechanischen Eigenschaften der Lötstellen bei gleichbleibender Zuverlässigkeit der Bauelementfunktion die Sperr­ schichttemperatur der aufgelöteten Halbleiterbauelemente von 125°C auf z. B. 155°C erhöht werden kann, dann könnte die Oberflächentemperatur des Kühlkör­ pers um den gleichen Betrag (hier 30 K) von (typisch) 85°C auf 115°C erhöht wer­ den. Damit würde die Temperaturdifferenz zwischen Kühikörperoberfläche und maximaler Umgebungstemperatur von 55°C von 30 K auf 60 K verdoppelt und so­ mit eine Reduktion der Oberfläche, des Volumens, des Gewichts und der Kosten des Kühlkörpers um etwa einen Faktor 0,5 erreicht werden.
Zur weiteren Erläuterung der Erfindung werden nachstehend Ausführungs- und An­ wendungsbeispiele anhand von Zeichnungsfiguren für Faserverstärkung beschrie­ ben.
Es zeigen:
Fig. 1 eine Lötstelle mit einem faserverstärkten Lot,
Fig. 2 eine typische Anordnung eines metallisierten Subtrats mit aufgelöteten Bauelemente, und
Fig. 3 eine Darstellung der praktischen Auswirkung der Verwendung eines fa­ serverstärkten Lots.
Fig. 1 zeigt auf der linken Bildseite eine Lötstelle, wobei eine Metallisierung 1 eines nicht dargestellten Substrats gezeigt ist, auf das ein Bauelement 3 mittels eines fa­ serverstärkten Lots 2 verlötet ist. Auf der rechten Bildseite der Fig. 1 ist das Lot 2 schematisiert und vergrößert dargestellt. Es ist ersichtlich, daß in ein pastenförmiges Lot 5 Faserstücke 4 eingebettet sind. Die Faserstücke 4 sind mit einer gut benetzen­ den Oberflächenbeschichtung 6 versehen, oder sie bestehen vollständig aus gut be­ netzendem Material, wie z. B. Nickel oder Kupfer.
Fig. 2 zeigt in einer schematisierten Darstellung eine Anordnung mit einem Substrat 7, z. B. einem Keramiksubstrat aus Al2O3 oder AlN, das auf seiner Ober- und Unter­ seite Metallisierungen 1 aufweist. Es versteht sich, daß auch andere Substrate, wie z. B. DCB-Substrate geeignet sind. Auf Metallisierungen 1 sind Halbleiterchips 9, wie z. B. Silizium-IGBTs, Silizium-MOSFETs, Silizium-Dioden, Siliziumkarbid-Dioden oder SiC-Transistoren aufgelötet. Die Halbleiterchips 9 sind mittels einem faserverstärkten Lot 2 auf Metallisierungen 1 aufgelötet. Elektroden der Chips 9 sind mittels Draht­ bonds 8, z. B. aus Aluminium mit weiteren Metallisierungen 1 verbunden.
Fig. 3 zeigt anhand einer Gegenüberstellung einer auf der linken Seite dargestellten konventionellen Anordnung und einer auf der rechten Seite dargestellten erfindungs­ gemäßen Anordnung, welche Effekte erzielbar sind. Es ist dabei jeweils ein mit Fin­ nen versehener Aluminium-Kühlkörper 10 dargestellt, auf den eine beispielsweise in Fig. 2 gezeigte Anordnung gut wärmeleitend aufgebracht ist. Es wird dabei eine im Halbleiterchip 9 erzeugt Verlustwärme Wloss zum Kühlkörper 10 hin abgeführt.
Im dargestellten Beispiel wird bei der konventionellen Anordnung eine Sperrschicht­ temperatur Tj1 = 125°C zugelassen, bei der erfindungsgemäßen Anordnung eine Sperrschichttemperatur Tj2 = 155°C; und zwar dauerhaft und auch bei wechselnder Temperatur, z. B. bedingt durch wechselnde Umgebungstemperatur oder Lastwech­ sel.
Da die Sperrschichttemperatur bei der erfindungsgemäßen Anordnung höher sein darf, genügt eine kleinere Kühlkörperoberfläche.
Anstelle von Bauelementen und Substraten können unter Verwendung des pulver- oder faserverstärkten Lots auch andere Teile, z. B. metallische Gehäuseteile verlötet werden.

Claims (10)

1. Verfahren zum Auflöten von ungekapselten Halbleiterchips (9) oder ge­ kapselten Halbleiterbauelementen oder anderen elektronischen Bauelementen mit­ tels Weichlot auf metallisierte Oberflächen (1) von Keramiksubstraten (7) oder von Leiterplatten oder zum Verlöten von metallischen Gehäuseteilen, wobei
  • a) ein Lotmaterial (5) in pastöser Form bereitgestellt und mit Pulver oder Faser­ abschnitten als Fremdstoff (4) zu einem weichen Lotpastenmaterial (2) ver­ mischt wird, wobei der Volumenprozentsatz des Faserabschnittes (4) etwa 1 bis 10 Volumenprozent beträgt,
  • b) das so mit Pulver oder Fasern vermischte Lotpastenmaterial (2) mittels eines geeigneten Verfahrens, wie Siebdruckverfahren oder mittels Dispenser auf die zu verlötenden Flächen wenigstens eines der Fügepartner (1, 3) aufge­ tragen wird,
  • c) auf die mit noch weichem Lotpastenmaterial (2) beschichteten Flächen (1) zu verbindende Teile (3) aufgesetzt werden, und
  • d) die positionierten Teile (3) in einem Reflowofen in einer geeigneten Gasat­ mosphäre einem geeigneten Temperaturzyklus unterzogen werden, der zum Aufschmelzen und Fließen des Lotpastenmaterials (2) unter gleichzeitiger Einlagerung der Pulverkörner oder Faserabschnitte (4) führt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Pulver bzw. die Faserabschnitte (4) aus Kupfer oder Nickel bestehen oder aber aus Koh­ lenstoff, Aramid, Bor, Glasfiber oder Quarz bestehen.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß nichtmetallische Pulverkörner oder Faserabschnitte (4) verwendet werden, die mit einer gut benetzenden Oberflächenbeschichtung (6) versehen sind.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Oberflä­ chenbeschichtung (6) der nichtmetallischen Pulverkörner oder Faserabschnitte (4) bei einer Einlagerung in Sn-reiche Lote mittels Kupfer und/oder Zinn erfolgt, bei einer Einlagerung in Pb-reiche Lote mittels Nickel und bei einer Einlagerung in Au-reiche Lote mittels Nickel oder Gold erfolgt.
5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekenn­ zeichnet, daß der Korndurchmesser zwischen 5 µm und 50 µm liegt, bzw. daß der Faserdurchmesser im Bereich 5 µm bis 50 µm liegt und die Länge der Faserab­ schnitte (4) im Bereich von etwa 0,1 mm bis 1 mm liegt.
6. Anordnung eines mit metallisierten Oberflächen (1) versehenen Sub­ strats (7), auf das mittels Weichlöten Bauelemente (3, 9) aufgebracht sind, wobei das verwendete Lotmaterial (2) eingelagerte Pulverkörner oder Faserabschnitte (4) ent­ hält.
7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß der Volu­ menanteil der Fremdstoffe (4) 1 bis 10 Volumenprozent beträgt.
8. Anordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Pulverkörner bzw. Faserabschnitte (4) aus Nickel oder Kupfer oder nichtmetallischen Stoffen bestehen.
9. Anordnung nach einem der Ansprüche 6 bis 8, dadurch gekennzeich­ net, daß der Durchmesser der Pulverkörner zwischen 5 µm und 50 µm liegt, bzw. die Länge der Faserabschnitte (4) etwa 0,1 mm bis 1 mm beträgt.
10. Anordnung nach einem der Ansprüche 6 bis 9, dadurch gekennzeich­ net, daß verwendete nichtmetallische Pulverkörner oder Faserabschnitte (4) mit einer gut benetzenden Oberflächenbeschichtung (6) versehen sind.
DE19947914A 1999-10-06 1999-10-06 Verfahren zum Weichlöten von Komponenten und weichgelötete Anordnung Withdrawn DE19947914A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19947914A DE19947914A1 (de) 1999-10-06 1999-10-06 Verfahren zum Weichlöten von Komponenten und weichgelötete Anordnung
AU75217/00A AU7521700A (en) 1999-10-06 2000-09-21 Method for soft soldering of components and a soft soldered device
PCT/EP2000/009235 WO2001024967A1 (de) 1999-10-06 2000-09-21 Verfahren zum weichlöten von komponenten und weichgelötete anordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19947914A DE19947914A1 (de) 1999-10-06 1999-10-06 Verfahren zum Weichlöten von Komponenten und weichgelötete Anordnung

Publications (1)

Publication Number Publication Date
DE19947914A1 true DE19947914A1 (de) 2001-04-12

Family

ID=7924543

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19947914A Withdrawn DE19947914A1 (de) 1999-10-06 1999-10-06 Verfahren zum Weichlöten von Komponenten und weichgelötete Anordnung

Country Status (3)

Country Link
AU (1) AU7521700A (de)
DE (1) DE19947914A1 (de)
WO (1) WO2001024967A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10204960A1 (de) * 2002-02-06 2003-08-14 Endress & Hauser Gmbh & Co Kg Lot- und Lotverbindung
DE102006039339A1 (de) * 2006-08-24 2008-03-06 Bayerische Motoren Werke Ag Metalllot zum Fügen von Elementen einer Festoxid-Brennstoffzelle sowie entsprechend gefertigte Festoxid-Brennstoffzelle

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3467765A (en) * 1965-10-04 1969-09-16 Contemporary Research Inc Solder composition
US4219448A (en) * 1978-06-08 1980-08-26 Bernd Ross Screenable contact structure and method for semiconductor devices
EP0110307A2 (de) * 1982-11-24 1984-06-13 Samsung Electronics Co., Ltd. Halbleiterwürfel-Hefttechnik und Verbindung dafür
DE3511654A1 (de) * 1983-11-18 1986-10-02 Electricité de France (Service National), Paris Verfahren zur herstellung eines eine vernetzte polymermatrix und fein verteilte elektrisch leitende fuellstoffe enthaltenden verbundwerkstoffes
WO1988003705A1 (en) * 1986-11-07 1988-05-19 Olin Corporation Semiconductor die attach system
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
EP0476734A1 (de) * 1990-08-27 1992-03-25 Koninklijke Philips Electronics N.V. Dispersionsverstärkte Blei-Zinn-Legierung
DE3924225C2 (de) * 1988-07-22 1994-01-27 Mitsubishi Electric Corp Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat
US5336547A (en) * 1991-11-18 1994-08-09 Matsushita Electric Industrial Co. Ltd. Electronic components mounting/connecting package and its fabrication method
US5377899A (en) * 1993-01-29 1995-01-03 Nec Corporation Method for producing solder that contains therein additive particles maintaining its shape

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1271397A (en) * 1984-05-14 1990-07-10 Gabe Cherian Solder composition
JPH02153502A (ja) * 1988-12-05 1990-06-13 Sony Chem Corp フラットコイルの実装方法
US5056706A (en) * 1989-11-20 1991-10-15 Microelectronics And Computer Technology Corporation Liquid metal paste for thermal and electrical connections
US5127969A (en) * 1990-03-22 1992-07-07 University Of Cincinnati Reinforced solder, brazing and welding compositions and methods for preparation thereof
US5089356A (en) * 1990-09-17 1992-02-18 The Research Foundation Of State Univ. Of New York Carbon fiber reinforced tin-lead alloy as a low thermal expansion solder preform
USH1306H (en) * 1993-01-21 1994-05-03 The United States Of America As Represented By The Secretary Of The Army Method of using an improved solder to bridge a nonmetallic gap between metallic surfaces, said improved solder, and an improved solder connection to bridge a nonmetallic gap between metallic surfaces

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3467765A (en) * 1965-10-04 1969-09-16 Contemporary Research Inc Solder composition
US4219448A (en) * 1978-06-08 1980-08-26 Bernd Ross Screenable contact structure and method for semiconductor devices
EP0110307A2 (de) * 1982-11-24 1984-06-13 Samsung Electronics Co., Ltd. Halbleiterwürfel-Hefttechnik und Verbindung dafür
DE3511654A1 (de) * 1983-11-18 1986-10-02 Electricité de France (Service National), Paris Verfahren zur herstellung eines eine vernetzte polymermatrix und fein verteilte elektrisch leitende fuellstoffe enthaltenden verbundwerkstoffes
WO1988003705A1 (en) * 1986-11-07 1988-05-19 Olin Corporation Semiconductor die attach system
DE3924225C2 (de) * 1988-07-22 1994-01-27 Mitsubishi Electric Corp Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
EP0476734A1 (de) * 1990-08-27 1992-03-25 Koninklijke Philips Electronics N.V. Dispersionsverstärkte Blei-Zinn-Legierung
US5336547A (en) * 1991-11-18 1994-08-09 Matsushita Electric Industrial Co. Ltd. Electronic components mounting/connecting package and its fabrication method
US5377899A (en) * 1993-01-29 1995-01-03 Nec Corporation Method for producing solder that contains therein additive particles maintaining its shape

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
09330941 A *
51-138160 A *
JP Patents Abstracts of Japan: 59-151437 A.,E-287,Dec. 26,1984, Vol. 8,No. 285 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10204960A1 (de) * 2002-02-06 2003-08-14 Endress & Hauser Gmbh & Co Kg Lot- und Lotverbindung
DE102006039339A1 (de) * 2006-08-24 2008-03-06 Bayerische Motoren Werke Ag Metalllot zum Fügen von Elementen einer Festoxid-Brennstoffzelle sowie entsprechend gefertigte Festoxid-Brennstoffzelle

Also Published As

Publication number Publication date
AU7521700A (en) 2001-05-10
WO2001024967A1 (de) 2001-04-12

Similar Documents

Publication Publication Date Title
DE60210858T2 (de) Elektronische Vorrichtung mit einem Al- oder Co-Teilchen enthaltenden Lot aus einer Zn-Al-Ge-Mg Legierung
DE60034418T2 (de) Verwendung eines Weichlötmaterials und Verfahren zur Herstellung einer elektrischen oder elektronischen Vorrichtung
US20080272180A1 (en) Method of manufacturing heat spreader module
DE112015006049T5 (de) Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils
DE102007019523B4 (de) Halbleiterleistungsmodul
DE60130065T2 (de) Elektronische Vorrichtung und Halbleitervorrichtung
DE4110373C2 (de) Elektronische Schaltungsanordnung und Verfahren zum Herstellen derselben
EP0787559B1 (de) Weichlotlegierung, Weichlotpaste und Verfahren zum Weichlöten
EP3939740A1 (de) Sinterpasten mit hoher metallbeladung für halbleiterchipbefestigungsanwendungen
DE69824522T2 (de) Leitende Paste mit hoher Wärmeleitfähigkeit und diese enthaltende elektronische Teile
DE69736144T2 (de) Teil für Halbleiter aus Aluminiumnitrid-Substratmaterial und seine Herstellungsmethode
EP2760613B1 (de) Schichtverbund aus einem elektronischen substrat und einer schichtanordnung umfassend ein reaktionslot
DE112017000184T5 (de) Lotverbindung
DE102016206542B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3924225A1 (de) Keramik-metall-verbundsubstrat und verfahren zu seiner herstellung
DE102011013172A1 (de) Paste zum Verbinden von Bauteilen elektronischer Leistungsmodule, System und Verfahren zum Auftragen der Paste
DE102017004626A1 (de) Bleifreie Lötfolie zum Diffusionslöten
DE60212664T2 (de) Verbesserte zusammensetzungen, verfahren und vorrichtungen für ein bleifreies hochtemperaturlot
US20040241039A1 (en) High temperature lead-free solder compositions
EP0535414A2 (de) Elektronische Schaltungsanordnung
DE102008011265A1 (de) Lötschicht und Substrat zum Bonden von Vorrichtungen, das diese verwendet, und Verfahren zum Herstellen eines solchen Substrats
DE10124141B4 (de) Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
DE102018115509A1 (de) Wärmedissipationsvorrichtung, Halbleiterpackagingsystem und Verfahren zum Herstellen derselben
DE102011076774A1 (de) Baugruppe mit einem Träger und einem Kühlkörper
DE19947914A1 (de) Verfahren zum Weichlöten von Komponenten und weichgelötete Anordnung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee