DE19947887A1 - Statische Halbleiterspeichervorrichtung - Google Patents

Abstract

Ein gemeinsamer Kontakt (14j, 14k) ist an der Seite eines aktiven Drainbereiches (12g, 12i) von jedem von zwei Lasttransistoren (3a, 3b) vorgesehen. Somit wird ein stabilisierter Niederspannungsbetrieb in einer Voll-CMOS-SRAM-Speicherzelle mit einem gemeinsamen Kontakt sichergestellt.

Description

Die vorliegende Erfindung bezieht sich auf eine statische Halb­ leiterspeichervorrichtung (im folgenden als SRAM abgekürzt).

In letzter Zeit wurde die Energieerhaltung und der Niederspan­ nungsbetrieb der Halbleitervorrichtung, die in einem tragbaren Gerät enthalten ist, ein wachsendes Anliegen zum Erhöhen einer Betriebszeit einer in dem tragbaren Gerät enthaltenen Batterie. Folglich steigt die Nachfrage nach einem SRAM an, der den Nie­ derspannungsbetrieb mit einer verringerten Menge des Stromver­ brauches durchführen kann. Eine SRAM-Speicherzelle für den Nie­ derspannungsbetrieb enthält im allgemeinen sechs Transistoren, und in den meisten Fällen wird eine Speicherzelle verwendet, die als Voll-CMOS-Speicherzelle (CMOS = Komplementärer Metal­ loxidhalbeiter) bezeichnet wird.

Fig. 12 ist ein Ersatzschaltbild einer SRAM-Speicherzelle. Be­ zugnehmend auf Fig. 12 enthält die Ersatzschaltung der SRAM- Speicherzelle Zugriffstransistoren 1a, 1b des n-Typs, Treiber­ transistoren 2a und 2b des n-Typs, Lasttransistoren 3a und 3b des p-Typs, Bitleitungen 4a und 4b, eine Wortleitung 5 und Speicherknoten 6a und 6b. Die Treibertransistoren 2a und 2b und die Lasttransistoren 3a und 3b bilden eine Flip-Flop-Schaltung in der Speicherzelle.

Als nächstes werden zwei der Anmelderin bekannte Beispiele be­ schrieben.

Als erstes ist in Fig. 13 ein Layoutmuster einer SRAM-Speicher­ zelle gezeigt, die in einem ersten der Anmelderin bekannten Beispiel verwendet wird. In Fig. 13 ist ein Bereich einer Spei­ cherzelle durch eine Strichlinie definiert. In einem Speicher­ zellenbereich sind Trennisolierfilme 11a-11c, aktive n-Bereiche 12a-12f, aktive p-Bereiche 12g-12j und polykristalline Silizi­ umverbindungen, die Verbindungen für Gateelektroden oder Ver­ bindungen (im folgenden als polykristalline Siliziumverbindun­ gen gezeigt) 13a-13c für einen Schichtaufbau von polykristalli­ nem Silizium und Silizid sein sollen, gebildet. Weiterhin sind Metallverbindungen 15a-15c der ersten Schicht und erste Kontak­ te 14a-14h, die die aktiven Bereiche und die polykristallinen Siliziumverbindungen mit den Metallverbindungen der ersten Schicht verbinden, gebildet. Metallverbindungen 17a-17d der zweiten Schicht und zweite Kontakte 16a-16d, die die aktiven Schichten und die Metallverbindungen der zweiten Schicht ver­ binden, sind auch gebildet.

Als nächstes wird jeder Abschnitt der Ersatzschaltung der SRAM- Speicherzelle, die in Fig. 12 gezeigt ist, mit Bezug zu Fig. 13 beschrieben. Es wird angemerkt, daß für einen Zugriffstransi­ stor aktive Bereiche, die mit der Bitleitung und dem Treiber­ transistor verbunden sind, im folgenden zweckmäßigerweise als aktive Drainbereiche bzw. aktive Sourcebereiche bezeichnet wer­ den.

Der Zugriffstransistor 1a enthält den aktiven Drainbereich 12a, die Verbindung 13a für eine Gateelektrode und den aktiven Sour­ cebereich 12b, wohingegen der Zugriffstransistor 1b den aktiven Drainbereich 12d, die Verbindung 13a für die Gateelektrode und den aktiven Sourcebereich 12e enthält. Der Treibertransistor 2a enthält den aktiven Drainbereich 12b, die Verbindung 13b für eine Gateelektrode und den aktiven Sourcebereich 12c, wohinge­ gen der Treibertransistor 2b den aktiven Drainbereich 12e, die Verbindung 13c für eine Gateelektrode und den aktiven Sourcebe­ reich 12f enthält. Der Lasttransistor 3a enthält den aktiven Drainbereich 12g, die Verbindung 13b für eine Gateelektrode und den aktiven Sourcebereich 12h, wohingegen der Lasttransistor 3b den aktiven Drainbereich 12i, die Verbindung 13c für die Gate­ elektrode und den aktiven Sourcebereich 12j enthält.

Weiterhin entspricht jede der Bitleitungen 4a, 4b und der Wort­ leitung 5, die in Fig. 12 gezeigt sind, den Verbindung 17a, 17b und 13a in Fig. 13. Die Verbindung 15c in Fig. 13 entspricht einer Vcc-Verbindung, und die Verbindungen 17c und 17d entspre­ chen GND-Verbindungen (Masse-Verbindungen).

Kontakte 14a, 14c und 14e in Fig. 13 entsprechen einer Gruppe von Kontakten des Speicherknotens 6a, die miteinander durch die Metallverbindung 15a der ersten Schicht verbunden sind, und die Kontakte 14b, 14d und 14f entsprechen einer Gruppe von Kontak­ ten des Speicherknotens 6b, die miteinander durch die Metall­ verbindung 15b der ersten Schicht verbunden sind.

Fig. 14 ist eine Querschnittsansicht entlang der Linie I-I in Fig. 13. Fig. 14 zeigt hauptsächlich ein Siliziumsubstrat 21, eine p-Wanne 20p, aktive n^--Bereiche 23a-23d, Siliziumoxidfilme 24a-24d, die Seitenwandisolierschichten der Transistoren sind, und Zwischenschichtisolierfilme 25a und 25b. Die anderen Teile des Aufbaus, die durch Bezugszeichen in Fig. 14 bezeichnet sind, entsprechen denen, die durch die gleichen Bezugszeichen in Fig. 13 bezeichnet sind. Daher wird die Beschreibung davon nicht wiederholt.

Ein Layoutmuster einer SRAM-Speicherzelle, das in einem zweiten der Anmelderin bekannten Beispiel verwendet wird, ist in Fig. 15 gezeigt. Das zweite der Anmelderin bekannte Beispiel unter­ scheidet sich von dem ersten der Anmelderin bekannten Beispiel darin, daß die ersten Kontakte 14i und 14j im allgemeinen einen Aufbau enthalten, der geteilter Kontakt bzw. gemeinsamer Kon­ takt genannt wird. Der geteilte Kontakt verbindet eine polykri­ stalline Siliziumverbindung, einen aktiven Bereich und eine Me­ tallverbindung der ersten Schicht miteinander mit einem Kon­ takt. Anders gesagt, obwohl der aktive n-Bereich 12b und die Verbindung 13c mit der Verbindung 15a über zwei Kontakte 14a und 14c in Fig. 13 verbunden sind, sind sie mit der Verbindung 15a durch einen Kontakt 14i in Fig. 15 verbunden. Das gleiche gilt für den Kontakt 14j in Fig. 15.

Wenn der geteilte Kontakt verwendet wird, wird im allgemeinen eine Reduzierung der Zellgröße erreicht, da die Anzahl der Kon­ takte abnimmt.

Für die oben beschriebene Speicherzelle des zweiten der Anmel­ derin bekannten Beispieles wird eine sehr ausgefeilte Technik benötigt, um eine Überlappungsgenauigkeit für die Photolitho­ graphie sicherzustellen, da die erste Metallverbindung gleich­ zeitig mit sowohl der polykristallinen Siliziumverbindung als auch dem aktiven Bereich mit einem Kontakt unter Verwendung des geteilten Kontaktes verbunden wird. Die Speicherzelle des er­ sten oder des zweiten der Anmelderin bekannten Beispieles wird entsprechend der Ausrüstungsleistungsfähigkeit in jeder Her­ stellungsfabrik ausgewählt.

Die oben beschriebene Voll-CMOS-SRAM-Speicherzelle weist die folgenden vier Schwierigkeiten auf.

Die erste Schwierigkeit betrifft das zweite der Anmelderin be­ kannte Beispiel und besteht darin, daß der geteilte Kontakt den Niederspannungsbetrieb schwieriger macht verglichen mit dem er­ sten der Anmelderin bekannten Beispiel, obwohl der geteilte Kontakt die Reduzierung der Zellengröße verglichen mit der Speicherzelle des ersten der Anmelderin bekannten Beispiels er­ laubt.

Der Grund, der das erste Mal gefunden wurde, wird nun beschrie­ ben.

Fig. 15 zeigt eine Beziehung zwischen dem Speicherzellenmuster des zweiten der Anmelderin bekannten Beispieles und des Zellen­ stroms während des Lesebetriebs. Der Zellenstrom fließt von ei­ ner geladenen Bitleitung zu GND über die Bitleitung und den Speicherknoten auf der niedrigen Seite. Wenn der Speicherknoten 6a in Fig. 21 auf dem niedrigen Pegel ist, fließt der in Fig. 15 gezeigte Strom I1, und wenn der Speicherknoten 6b in Fig. 12 auf dem niedrigen Pegel ist, fließt der in Fig. 15 gezeigte Strom I2. Hier fließt nur der Strom I1 durch einen Abschnitt, der durch eine relativ schmale Breite W1 zwischen der polykri­ stallinen Siliziumverbindung 13c und dem Trennisolierfilm 11a definiert ist, in einem Strompfad. Im allgemeinen beeinflußt W1 jedoch kaum einen Stromwert des Stromes I1 und die Stromwerte I1 und I2 sind fast gleich.

Andererseits wird, wenn eine Maske für die polykristalline Si­ liziumverbindung bezüglich dem Trennisolierfilm in einer Rich­ tung zu einem oberen Abschnitt des Zeichnungsblattes versetzt ist, eine Breite W2, die der oben erwähnten Breite W1 ent­ spricht, extrem schmal. Bezüglich der Zellenstromwerte nimmt I1 verglichen mit I2 ab. Dies kann zu einer Unsymmetrieeigenschaft der Speicherzelle führen und der Speicherzellenbetrieb bei dem niedrigen Pegel verschlechtert sich. Genauer macht es die Ver­ ringerung des Stromes auf der Seite von I1 schwierig, daß der Speicherknoten 6a den niedrigen Pegel erreicht.

Andererseits ist für die Speicherzelle des ersten der Anmelde­ rin bekannten Beispieles in Fig. 13 eine maximale Spannung für den Betrieb besser als die des zweiten der Anmelderin bekannten Beispieles, da der Zellenstrom nicht durch den Maskenversatz reduziert wird.

Die zweite Schwierigkeit ist mit einer großen Speicherzellen­ größe verbunden, wobei diese Schwierigkeit sowohl das erste als auch das zweite der Anmelderin bekannte Beispiel betrifft. Eine TFT (Dünnfilmtransistor) Speicherzelle des Typs der niedrigen Seite oder des Typs der großen Widerstandslast, in der vier Transistoren auf einem Substrat gebildet sind, wurde früher verwendet, da sie eine kleine Speicherzellengröße aufweist, ob­ wohl sie nicht für den Niederspannungsbetrieb geeignet ist. In dem Fall von vier CMOS ist jedoch die Speicherzellengröße so groß wie bei sechs Transistoren, die auf einem Substrat gebil­ det sind, obwohl die für den Niederspannungsbetrieb geeignet ist.

Die dritte Schwierigkeit ist mit einem Anstieg eines Kontaktwi­ derstandes verbunden, die sowohl das erste als auch das zweite der Anmelderin bekannte Beispiel betrifft. Der Kontaktwider­ stand ist nur erhöht, da eine Kontaktfläche mit einer kleineren Speicherzellengröße abnimmt. Der Anstieg des Kontaktwiderstan­ des führt zu einem parasitären Widerstand der Speicherzelle, wodurch der Speicherzellenbetrieb nachteilig beeinflußt wird.

Wenn der Kontaktwiderstand, der die GND-Verbindung für den zweiten Kontakt 16c oder 16d in Fig. 13 betrifft, ansteigt, steigt ein GND-Potential in der Speicherzelle an, wenn der Zel­ lenstrom in einem Lesebetrieb fließt. Somit ist der Speicher­ zellendatenwert verloren.

Die vierte Schwierigkeit ist mit einer Reduzierung einer Wider­ standsfähigkeit gegen weiche Fehler bzw. Softwarefehler verbun­ den, die sowohl das erste als auch das zweite der Anmelderin bekannte Beispiel betrifft. Bei einer niedrigen Stromversor­ gungsspannung nimmt die Menge von angesammelten elektrischen Ladungen der Speicherknoten ab, da die Stromversorgungsspannung immer noch niedrig ist, sogar wenn eine Speicherzellenkapazität gebildet ist, die die gleiche ist, wie die in dem herkömmlichen Fall. Somit kann die Widerstandsfähigkeit gegen weiche Fehler verringert sein.

Es ist Aufgabe der vorliegenden Erfindung, einen Niederspan­ nungsbetrieb in einer Speicherzelle zu ermöglichen, in der ein gemeinsamer Kontakt verwendet wird.

Die Aufgabe wird durch die statische Halbleiterspeichervorrich­ tung des Anspruches 1, 5 oder 14 gelöst.

Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben.

Die statische Halbleiterspeichervorrichtung reduziert eine Grö­ ße einer Speicherzelle.

Die statische Halbleiterspeichervorrichtung reduziert einen Kontaktwiderstand.

Die statische Halbleiterspeichervorrichtung erhöht eine Wider­ standsfähigkeit gegen weiche Fehler, sogar bei einer niedrigen Stromversorgungsspannung.

Eine statische Halbleiterspeichervorrichtung entsprechend einem Aspekt der vorliegenden Erfindung enthält einen ersten aktiven Drainbereich eines ersten Transistors des ersten Leitungstyps, einen zweiten aktiven Drainbereich eines zweiten Transistors des ersten Leitungstyps, einen dritten aktiven Drainbereich ei­ nes dritten Transistors eines zweiten Leitungstyps, einen vier­ ten aktiven Drainbereich eines vierten Transistors des zweiten Leitungstyps, einen ersten und einen zweiten aktiven Bereich eines fünften Transistors des ersten Leitungstyps, einen drit­ ten und einen vierten aktiven Bereich eines sechsten Transi­ stors des ersten Leitungstyps, eine für den ersten und dritten Transistor vorgesehene und von diesen geteilte erste Verbindun­ gen für eine Gateelektrode, eine für den zweiten und vierten Transistor angeordnete und von diesen geteilte zweite Verbin­ dungen für eine Gateelektrode, eine erste Verbindung, die elek­ trisch den ersten aktiven Drainbereich, den dritten aktiven Drainbereich und die zweite Verbindung für eine Gateelektrode verbindet, und eine zweite Verbindung, die elektrisch den zwei­ ten aktiven Drainbereich, den vierten aktiven Drainbereich und die erste Verbindung für eine Gateelektrode verbindet, wobei der erste aktive Drainbereich und der zweite aktive Bereich elektrisch verbunden sind und der zweite aktive Drainbereich und der vierte aktive Bereich elektrisch verbunden sind. Bei der statischen Halbleiterspeichervorrichtung ist die erste Ver­ bindung elektrisch mit dem dritten aktiven Drainbereich und der zweiten Verbindung für eine Gateelektrode über einen ersten Kontakt verbunden, und ist die zweite Verbindung elektrisch mit dem vierten aktiven Drainbereich und der ersten Verbindung für eine Gateelektrode über einen zweiten Kontakt verbunden.

Entsprechend einem Aspekt der vorlegenden Erfindung ist ein gemeinsamer Kontakt in dem aktiven Bereich vorgesehen, der nicht auf einem Pfad des Zellenstroms ist, wodurch eine Nieder­ spannungsbetrieb der Speicherzelle erreicht werden kann.

Bei der statischen Halbleiterspeichervorrichtung entsprechend dem oben erwähnten Aspekt ist bevorzugt in dem ersten Kontakt eine Fläche, in der die erste Verbindung und der dritte aktive Drainbereich in Kontakt sind größer als die, in der die erste Verbindung und die zweite Verbindung für eine Gateelektrode in Kontakt sind, und ist in dem zweiten Kontakt eine Fläche, in der die zweite Verbindung und der vierte aktive Drainbereich in Kontakt sind, größer als die, in der die zweite Verbindung und die erste Verbindung für eine Gateelektrode in Kontakt sind.

Somit ist die Fläche des gemeinsamen Kontaktes auf der Seite des aktiven Bereiches erhöht, so daß der Kontaktwiderstand re­ duziert ist und der Strom von einem Lasttransistor schnell zu einem aktiven n-Bereich fließt. Als Ergebnis erreicht ein Po­ tential eines aktiven n-Bereiches schnell einen hohen Pegel. Bei der statischen Halbleiterspeichervorrichtung entsprechend dem oben erwähnten Aspekt ist weiter ein aktiver Bereich vorge­ sehen, der direkt unterhalb der ersten oder zweiten Verbindung mit einer dazwischen vorgesehenen Isolierschicht gebildet ist und von allen von dem ersten bis vierten aktiven Drainbereich getrennt ist.

Da ein Bereich, in dem sich der aktive Bereich und eine poly­ kristalline Siliziumverbindung überlappen, zusätzlich zu einem Transistorbereich vorgesehen ist, können eine Speicherzellenka­ pazität und eine Widerstandsfähigkeit gegen weiche Fehler er­ höht werden.

Bei der statischen Halbleiterspeichervorrichtung entsprechend dem oben erwähnten Aspekt ist weiter bevorzugt ein aktiver Be­ reich vorgesehen, der direkt unterhalb der ersten oder zweiten Verbindung mit einer dazwischen vorgesehen Isolierschicht ge­ bildet ist und kontinuierlich zu einem von dem ersten bis vier­ ten aktiven Drainbereich ist.

Somit erhöht das Vorsehen eines Bereiches, in dem der aktive Bereich kontinuierlich zu einem der aktiven Drainbereiche ist, und einer polykristallinen Siliziumverbindungsüberlappung eine Speicherzellenkapazität, so daß die Widerstandsfähigkeit gegen weiche Fehler erhöht werden kann.

Eine statische Halbleiterspeichervorrichtung entsprechend einem anderen Aspekt der vorliegenden Erfindung enthält einen ersten aktiven Drainbereich und einen ersten aktiven Sourcebereich ei­ nes ersten Transistors eines ersten Leitungstyps, einen zweiten aktiven Drainbereich und einen zweiten aktiven Sourcebereich einesa zweiten Transistors des ersten Leitungstyps, einen drit­ ten aktiven Drainbereich und einen dritten aktiven Sourcebe­ reich eines dritten Transistors eines zweiten Leitungstyps, ei­ nen vierten aktiven Sourcebereich und einen vierten aktiven Drainbereich eines vierten Transistors des zweiten Leitungs­ typs, einen ersten und einen zweiten aktiven Bereich eines fünften Transistors des ersten Leitungstyps, einen dritten und einen vierten aktiven Bereich eines sechsten Transistors des ersten Leitungstyps, eine erste und eine zweite Bitleitung, ei­ ne erste und eine zweite Stromversorgungsverbindung, eine für den ersten und dritten Transistor angeordnete und von diesen geteilte erste Verbindung für eine Gateelektrode, eine für den zweiten und vierten Transistor angeordnete und von diesen ge­ teilte zweite Verbindung für eine Gateelektrode und eine für den fünften und sechsten Transistor angeordnete und von diesen geteilte dritte Verbindung für eine Gateelektrode. Bei der sta­ tischen Halbleiterspeichervorrichtung sind der erste aktive Drainbereich und der zweite aktive Bereich elektrisch verbun­ den, sind der zweite aktive Drainbereich und der vierte aktive Bereich elektrisch verbunden, sind der erste aktive Drainbe­ reich, der dritte aktive Drainbereich und die zweite Verbindung für eine Gateelektrode elektrisch mit der ersten Verbindung über eine erste Kontaktgruppe verbunden, sind der zweite aktive Drainbereich, der vierte aktive Drainbereich und die erste Ver­ bindung für eine Gateelektrode elektrisch mit der zweiten Ver­ bindung über eine zweite Kontaktgruppe verbunden, ist der erste aktive Sourcebereich elektrisch mit einer ersten Stromversor­ gungsverbindung über einen ersten Kontakt verbunden, ist der zweite aktive Sourcebereich elektrisch mit der ersten Stromver­ sorgungsverbindung über einen zweiten Kontakt verbunden, ist der dritte aktive Sourcebereich elektrisch mit der zweiten Stromversorgungsverbindung über einen dritten Kontakt verbun­ den, ist der vierte aktive Sourcebereich elektrisch mit der zweiten Stromversorgungsverbindung über einen vierten Kontakt verbunden, ist der erste aktive Bereich elektrisch mit der er­ sten Bitleitung über einen fünften Kontakt verbunden und ist der dritte aktive Bereich elektrisch mit der zweiten Bitleitung über einen sechsten Kontakt verbunden. Bei der statischen Halb­ leiterspeichervorrichtung weisen der erste und der dritte Kon­ takt einen Kontaktaufbau einer Selbstjustierung mit der ersten Verbindung für eine Gateelektrode auf, weisen der zweite und der vierte Kontakt einen Kontaktaufbau der Selbstjustierung mit der zweiten Verbindung für eine Gateelektrode auf, und weisen der fünfte und der sechste Kontakt einen Kontaktaufbau der Selbstjustierung mit der dritten Verbindung für eine Gateelek­ trode auf.

Entsprechend einem anderen Aspekt der vorliegenden Erfindung kann, da der Kontakt, der mit der Stromversorgungsverbindung und der Bitleitung verbunden ist, sich selbst ausrichtet zu der polykristallinen Siliziumverbindung, eine Größe der Speicher­ zelle verringert werden.

Bevorzugt enthält die statische Halbleiterspeichervorrichtung entsprechend dem oben erwähnten anderen Aspekt weiterhin einen ersten Schutzisolierfilm, der auf der ersten Verbindung für ei­ ne Gateelektrode gebildet ist, einen zweiten Schutzisolierfilm, der auf der zweiten Verbindung für eine Gateelektrode gebildet ist, einen dritten Schutzisolierfilm, der auf der dritten Ver­ bindung für eine Gateelektrode gebildet ist, einen ersten Sei­ tenwandisolierfilm, der in Kontakt mit den Seitenwänden der er­ sten Verbindung für eine Gateelektrode und des ersten Schutz­ isolierfilmes gebildet ist, einen zweiten Seitenwandisolier­ film, der in Kontakt mit den Seitenwänden der zweiten Verbin­ dung für eine Gateelektrode und des zweiten Schutzisolierfilmes gebildet ist, einen dritten Seitenwandisolierfilm, der in Kon­ takt mit den Seitenwänden der dritten Verbindung für eine Gate­ elektrode und des dritten Schutzisolierfilmes gebildet ist, und einen Zwischenschichtisolierfilm, der den ersten, zweiten und dritten Schutzisolierfilm und den ersten, zweiten und dritten Seitenwandisolierfilm bedeckt und ein Material enthält, das verschieden ist von dem des ersten, zweiten und dritten Schutz­ isolierfilmes und des ersten, zweiten und dritten Seitenwand­ isolierfilmes.

Somit kann ein selbstjustierender Kontakt erzielt werden.

Bei der statischen Halbleiterspeichervorrichtung entsprechend dem oben erwähnten anderen Aspekt enthalten bevorzugt der er­ ste, zweite und dritte Schutzisolierfilm und der erste, zweite und dritte Seitenwandisolierfilm Siliziumnitridfilme, und der Zwischenschichtisolierfilm enthält einen Siliziumoxidfilm.

Somit kann ein selbstjustierender Kontakt erreicht werden.

Bevorzugt sind bei der statischen Halbleiterspeichervorrichtung entsprechend dem oben erwähnten anderen Aspekt Trennisolierfil­ me auf einer Seite von jedem von dem ersten bis vierten aktiven Sourcebereiche und einer Seite von jedem von dem ersten und dritten aktiven Bereich vorgesehen, wobei zumindest einer von dem ersten bis sechsten Kontakt den Trennisolierfilm auf der einen Seite überlappt, wenn man es von oben betrachtet.

Da der selbstjustierende Kontakt weiter den Trennisolierfilm überlappt, ist eine Kontaktfläche wesentlich erhöht und der Speicherzellenbetrieb kann stabilisiert werden.

Bei der statischen Halbleiterspeichervorrichtung entsprechend dem oben erwähnten anderen Aspekt ist bevorzugt eine Verbin­ dung, die für eine Verbindung bei dem Kontakt verwendet wird, in Kontakt mit dem Trennisolierfilm an einem Bodenabschnitt des Kontaktes in einem Abschnitt, bei dem der Kontakt und der Trenn­ isolierfilm sich überlappen, wenn man es von oben betrachtet, und ein Schutzfilm ist auf dem Trennisolierfilm für ein Kontak­ tätzen vorgesehen.

Da der selbstjustierende Kontakt in Kontakt mit dem Trenniso­ lierfilm an dem Bodenabschnitt ist, wird ein Übergangsleckstrom verhindert.

Bevorzugt enthält die statische Halbleiterspeichervorrichtung entsprechend dem oben erwähnten anderen Aspekt weiterhin einen siebten Kontakt, der in einer ersten Kontaktgruppe enthalten ist und in dem ersten aktiven Drainbereich gebildet ist, einen achten Kontakt, der in einer zweiten Kontaktgruppe enthalten ist und in dem zweiten aktiven Drainbereich gebildet ist, einen neunten Kontakt, der in der ersten Kontaktgruppe enthalten ist und in dem dritten aktiven Drainbereich gebildet ist, und einen zehnten Kontakt, der in der zweiten Kontaktgruppe enthalten ist und in dem vierten aktiven Drainbereich enthalten ist, wobei die erste Verbindung in Kontakt steht mit dem Trennisolierfilm an den Bodenabschnitten des siebten und neunten Kontaktes und die zweite Verbindung in Kontakt steht mit dem Trennisolierfilm an den Bodenabschnitten des achten und zehnten Kontaktes in überlappenden Abschnitten des siebten bis zehnten Kontaktes und des Trennisolierfilmes.

Da die Gruppen der Kontakte zum Verbinden der Speicherknoten auch selbstjustierende Kontakte sind und in Kontakt gebracht sind mit dem Trennisolierfilm an den Bodenabschnitten der Kon­ takte kann eine weitere Reduzierung der Größe der Speicherzelle erreicht werden.

Bei der statischen Halbleiterspeichervorrichtung entsprechend dem oben erwähnten anderen Aspekt weisen bevorzugt der erste bis vierte aktive Drainbereich, der erste bis vierte aktive Sourcebereich und der erste bis vierte aktive Bereich höhere Dotierungskonzentrationen nur in Abschnitten direkt unterhalb und in der Nähe der Kontakte der ersten und zweiten Kontakt­ gruppe und des ersten bis sechsten Kontaktes auf, und weisen niedrigere Dotierungskonzentrationen in den anderen Abschnitten auf.

Da der Bodenabschnitt des selbstjustierenden Kontaktes ein ak­ tiver Dotierungsbereich mit hoher Konzentration ist, kann der Kontaktwiderstand des selbstjustierenden Kontaktes reduziert sein.

Bevorzugt enthält die statische Halbleiterspeichervorrichtung entsprechend dem oben erwähnten anderen Aspekt weiterhin einen aktiven Bereich, der direkt unterhalb der ersten oder zweiten Verbindung für eine Gateelektrode mit einer dazwischen vorgese­ henen Isolierschicht gebildet ist und der von jeder von dem er­ sten bis vierten aktiven Drainbereich getrennt ist.

Da der Bereich, in dem der aktive Bereich und die polykristal­ line Siliziumverbindung sich überlappen, zusätzlich zu dem Transistorbereich vorgesehen ist, können die Speicherzellenka­ pazität und die Widerstandsfähigkeit gegen weiche Fehler erhöht werden.

Bevorzugt enthält die statische Halbleiterspeichervorrichtung entsprechend dem oben erwähnten anderen Aspekt weiterhin einen aktiven Bereich, der direkt unterhalb der ersten oder zweiten Verbindung für eine Gateelektrode mit einer dazwischen vorgese­ henen Isolierschicht gebildet ist und der mit einem von dem er­ sten bis vierten aktiven Drainbereich verbunden ist.

Da ein Bereich, in dem der aktive Bereich und die polykri­ stalline Siliziumverbindung sich überlappen, zusätzlich zu dem Transistorbereich vorgesehen ist, können eine Speicherzellenka­ pazität und eine Widerstandsfähigkeit gegen weiche Fehler er­ höht sein.

Eine statische Halbleiterspeichervorrichtung entsprechend einem noch anderen Aspekt der vorliegenden Erfindung enthält einen ersten aktiven Drainbereich eines ersten Transistors eines er­ sten Leitungstyps, einen zweiten aktiven Drainbereich eines zweiten Transistors des ersten Leitungstyps, einen dritten ak­ tiven Drainbereich eines dritten Transistors eines zweiten Lei­ tungstyps, einen vierten aktiven Drainbereich eines vierten Transistors des zweiten Leitungstyps, einen ersten und einen zweiten aktiven Bereich eines fünften Transistors des ersten Leitungstyps, einen dritten oder einen vierten aktiven Bereich eines sechsten Transistors des ersten Leitungstyps, eine für den ersten und dritten Transistor angeordnete und von diesen geteilte erste Verbindung für eine Gateelektrode, eine für den zweiten und vierten Transistor angeordnete und von diesen ge­ teilte zweite Verbindung für eine Gateelektrode, eine erste Verbindung, die elektrisch den ersten aktiven Drainbereich, den dritten aktiven Drainbereich und die zweite Verbindung für eine Gateelektrode verbindet, und eine zweite Verbindung, die elek­ trisch den zweiten aktiven Drainbereich, den vierten aktiven Drainbereich und die erste Verbindung für eine Gateelektrode verbindet, wobei der erste aktive Drainbereich und der zweite aktive Bereich elektrisch verbunden sind, der zweite aktive Drainbereich und der vierte aktive Bereich elektrisch verbunden sind, und die erste und zweite Verbindung aus polykristallinem Silizium, das eine p-Dotierung enthält, gebildet sind.

Entsprechend einem noch anderen Aspekt der vorliegenden Erfin­ dung kann, da eine polykristalline Siliziumverbindung, die eine p-Dotierung enthält, für eine Verbindung verwendet wird, die aktiven n- und p-Bereiche verbindet, eine Reduzierung der Größe der Speicherzelle erreicht werden.

Bevorzugt enthält die statische Halbleiterspeichervorrichtung entsprechend dem oben erwähnten noch anderen Aspekt weiterhin einen aktiven Bereich, der direkt unterhalb der ersten oder zweiten Verbindung für eine Gateelektrode mit einer dazwischen vorgesehenen Isolierschicht gebildet ist und von jedem des er­ sten bis vierten aktiven Drainbereich getrennt ist.

Da ein Bereich, in dem sich der aktive Bereich und die polykri­ stalline Siliziumverbindung überlappen, zusätzlich zu einem Transistorbereich vorgesehen ist, können eine Speicherzellenka­ pazität und eine Widerstandsfähigkeit gegen weiche Fehler er­ höht werden.

Bevorzugt enthält die statische Halbleiterspeichervorrichtung entsprechend dem oben erwähnten noch anderen Aspekt weiterhin einen aktiven Bereich, der direkt unterhalb der ersten oder zweiten Verbindung für eine Gateelektrode mit einer dazwischen vorgesehenen Isolierschicht gebildet ist und der mit einem von dem ersten bis vierten aktiven Drainbereich verbunden ist.

Da ein Bereich, in dem sich der aktive Bereich und die polykri­ stalline Siliziumverbindung überlappen, zusätzlich zu dem Tran­ sistorbereich vorgesehen ist, können die Speicherzellenkapazi­ tät und die Widerstandsfähigkeit gegen weiche Fehler erhöht werden.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:

Fig. 1 eine Ansicht, die ein Muster einer SRAM-Speicherzelle entsprechend einer ersten Ausführungsform zeigt,

Fig. 2 eine Querschnittsansicht, die die SRAM-Speicherzelle entsprechend der ersten Ausführungsform zeigt,

Fig. 3 eine Ansicht, die ein Muster einer SRAM-Speicherzelle entsprechend einer zweiten Ausführungsform zeigt,

Fig. 4 eine Ansicht, die ein Muster einer SRAM-Speicherzelle entsprechend einer dritten Ausführungsform zeigt,

Fig. 5 eine Querschnittsansicht, die die SRAM-Speicherzelle entsprechend einer dritten Ausführungsform zeigt,

Fig. 6A, 6B und 6C Querschnittsansichten, die in der Reihenfolge ein Herstellungsverfahren der SRAM-Speicherzelle entspre­ chend der dritten Ausführungsform zeigen,

Fig. 7 eine Ansicht, die ein Muster einer SRAM-Speicherzelle entsprechend einer vierten Ausführungsform zeigt,

Fig. 8A und 8B Querschnittsansichten, die Kontakte entsprechend der vierten und fünften Ausführungsform zeigen,

Fig. 9 eine Querschnittsansicht entlang der Linie I-I in Fig. 4, die eine SRAM-Speicherzelle entsprechend ei­ ner sechsten Ausführungsform zeigt,

Fig. 10A, 10B und 10C Querschnittsansichten, die in der Reihenfolge ein Herstellungsverfahren der SRAM-Speicherzelle ent­ sprechend der sechsten Ausführungsform zeigen,

Fig. 11 eine Ansicht, die ein Muster einer SRAM-Speicherzelle entsprechend einer achten Ausführungsform zeigt,

Fig. 12 ein Diagramm, das eine Ersatzschaltung einer der An­ melderin bekannten SRAM zeigt,

Fig. 13 eine Ansicht, die ein Muster einer SRAM-Speicherzelle eines ersten der Anmelderin bekannten Beispiels zeigt,

Fig. 14 eine Querschnittsansicht, die die SRAM-Speicherzelle des ersten der Anmelderin bekannten Beispiels zeigt,

Fig. 15 eine Ansicht, die ein Muster einer SRAM-Speicherzelle eines zweiten der Anmelderin bekannten Beispiels zeigt, und

Fig. 16 eine Ansicht, die ein Muster der SRAM-Speicherzelle des zweiten der Anmelderin bekannten Beispieles in einem Fall zeigt, bei dem die Maske versetzt ist.

Erste Ausführungsform

In Fig. 1 ist ein Speicherzellenbereich durch eine gestrichelte Linie festgelegt. In dem Speicherzellenbereich sind Trenniso­ lierfilme 11a-11c, aktive n-Bereiche 12a-12f, aktive p-Bereiche 12g-12j und polykristalline Siliziumverbindungen 13a-13c, die für Verbindungen für die Gateelektroden dienen, gebildet. Zu­ sätzlich sind in dem Speicherzellenbereich erste Kontakte 14a, 14b, 14g und 14h, die die aktiven Bereiche und die Metallver­ bindungen der ersten Schicht verbinden, erste Kontakte 14k und 14j, die im allgemeinen geteilte bzw. gemeinsame Kontakte ge­ nannt werden, die die aktiven Bereiche, die polykristallinen Siliziumverbindungen und die Metallverbindungen der ersten Schicht verbinden, und Metallverbindungen 15a-15c der ersten Schicht gebildet. Zweite Kontakte 16a-16d, die die aktiven Schichten und die Metallverbindungen der zweiten Schicht ver­ binden, sowie Metallverbindungen 17a-17d der zweiten Schicht sind auch gebildet.

Im folgenden werden Abschnitte einer Ersatzschaltung der in Fig. 12 gezeigten SRAM-Speicherzelle mit Bezug zu Fig. 1 be­ schrieben. Es wird angemerkt, daß die Ersatzschaltungen der Speicherzellen entsprechend dem der Anmelderin bekannten Bei­ spiel und der vorliegenden Ausführungsform gleich sind.

Ein Zugriffstransistor 1a enthält einen aktiven Drainbereich 12a, eine Verbindung 13a für eine Gateelektrode und einen akti­ ven Sourcebereich 12b, wohingegen ein Zugriffstransistor 1b ei­ nen aktiven Drainbereich 12d, eine Verbindung 13a für eine Ga­ teelektrode und einen aktiven Sourcebereich 12e enthält. Ein Treibertransistor 2a enthält einen aktiven Drainbereich 12b, eine Verbindung 13b für eine Gateelektrode und einen aktiven Sourcebereich 12c, wohingegen ein Treibertransistor 2b einen aktiven Drainbereich 12e, eine Verbindung 13c für eine Gate­ elektrode und einen aktiven Sourcebereich 12f enthält. Ein Lasttransistor 3a enthält einen aktiven Drainbereich 12g, eine Verbindung 13b für eine Gateelektrode und einen aktiven Source­ bereich 12h, wohingegen ein Lasttransistor 3b einen aktiven Drainbereich 12i, eine Verbindung 13c für eine Gateelektrode und einen aktiven Sourcebereich 12j enthält. Weiterhin entspre­ chen die Bitleitungen 4a und 4b und die Wortleitung 5, die in Fig. 12 gezeigt sind, den Verbindungen 17a, 17b und 13a in Fig. 1. Die Verbindung 15c in Fig. 1 entspricht einer Vcc-Verbin­ dung, und Verbindungen 17c und 17d entsprechen GND-Verbin­ dungen.

Die Kontakte 14a und 14k in Fig. 1 entsprechen einer Gruppe von Kontakten eines Speicherknotens 6a, die durch die Metallverbin­ dung 15a der ersten Schicht verbunden sind, und die Kontakte 14b und 14j entsprechen einer Gruppe von Kontakten eines Spei­ cherknotens 6b, die durch die Metallverbindung 15b der ersten Schicht verbunden sind.

Fig. 2 ist eine Querschnittsansicht entlang der Linie I-I, die in Fig. 1 gezeigt ist. Fig. 2 zeigt hauptsächlich ein Silizium­ substrat 21, eine p-Wanne 22p, aktive n-Bereiche 23a-23d, aus Siliziumoxidfilmen gebildete Seitenwandisolierschichten 24a-24d für Transistoren und Zwischenschichtisolierfilme 25a und 25b. Andere Teile des Aufbaus, die durch Bezugszeichen in Fig. 2 be­ zeichnet sind, entsprechen denen, die durch die gleichen Be­ zugszeichen in Fig. 1 bezeichnet sind, und daher wird die Be­ schreibung davon nicht wiederholt.

Die Speicherzelle entsprechend der ersten Ausführungsform un­ terscheidet sich von der des zweiten der Anmelderin bekannten Beispieles in der Anordnung des geteilten Kontaktes. Wie in Fig. 16 gezeigt ist, ist in dem der Anmelderin bekannten zwei­ ten Beispiel der geteilte Kontakt, der den Kontakten 14i und 14j entspricht, entsprechend mit dem aktiven n- und p-Bereich verbunden. Andererseits entspricht in der vorliegenden Ausfüh­ rungsform der geteilte Kontakt den Kontakten 14k und 14j, die beide mit den aktiven p-Bereichen verbunden sind. Somit ist be­ züglich einem Zellenstrom während dem in Fig. 16 gezeigten Lesebetrieb eine Breite des Strompfades nicht schmäler gebildet durch einen Maskenversatz für die polykristallinen Siliziumver­ bindungen 13a-13c, da es keinen geteilten Kontakt in dem Zel­ lenstrompfad in der vorliegenden Ausführungsform gibt, die in Fig. 1 gezeigt ist, so daß die Stromwerte des Zellenstrome I1 und I2 gleich sind. Daher ist eine Eigenschaft der Speicherzel­ le verbessert und ein Niederspannungsbetrieb der Speicherzelle, die den geteilten Kontakt verwendet, wird ermöglicht, was eine Aufgabe der vorliegenden Erfindung ist.

Zweite Ausführungsform

Fig. 3 ist eine Ansicht, die ein Muster einer SRAM-Speicher­ zelle entsprechend einer zweiten Ausführungsform zeigt. Die zweite Ausführungsform unterscheidet sich von der ersten Aus­ führungsform in den Flächen (tatsächlicher Bereich der Kontak­ te, wenn man von oberhalb schaut) die durch die aktiven Berei­ che 12g und 12i und durch die polykristallinen Siliziumverbin­ dungen 13b und 13c bei den gemeinsamen Kontakten 14k und 14j belegt sind. Es wird angemerkt, daß die Fläche durch Multipli­ zieren einer Breite (W1, W2) mit einer Länge (L1-L4) von jedem Kontakt erhalten wird. Obwohl die oben erwähnten Flächen fast gleich sind in der ersten Ausführungsform, sind in der vorlie­ genden Ausführungsform die Flächen an der Seite der aktiven Be­ reiche 12g und 12i größer als die an der Seite der polykristal­ linen Siliziumverbindungen 13b und 13c. In anderen Worten, L1 < L3, L2 < L4.

Dies bezieht sich auf eine Stabilisierung des Speicherzellenbe­ triebes durch schnelles Erhöhen des Potentials des aktiven n- Bereiches 12b oder 12e, die in Fig. 3 gezeigt sind, auf den ho­ hen Pegel während des Schreibbetriebes. Genauer sind, wenn die Flächen auf der Seite der aktiven Bereiche 12g und 12i der ge­ meinsamen Kontakte 14k und 14j größer sind als die auf der Sei­ te der polykristallinen Siliziumverbindungen 13b und 13c, die Kontaktwiderstände auf der Seite der aktiven Bereiche 12g und 12i verringert, so daß der Strom leicht von dem Lasttransistor 3a oder 3b zu dem aktiven n-Bereich 12b oder 12e, der in Fig. 3 gezeigt ist, fließt. Somit kann das Potential des oben erwähn­ ten aktiven n-Bereiches 12b oder 12e schnell auf den hohen Pe­ gel erhöht werden.

Somit stellt die vorliegende Ausführungsform auch eine Stabili­ sierung während des Schreibbetriebes zusätzlich zu dem Effekt, der in Verbindung mit der ersten Ausführungsform beschrieben wurde, zur Verfügung.

Dritte Ausführungsform

Die vorliegende Ausführungsform ist eine Verbesserung des er­ sten der Anmelderin bekannten Beispieles. Somit unterscheidet sie sich von der ersten Ausführungsform in zwei Aspekten. Der erste Unterschied besteht darin, daß, obwohl die gemeinsamen Kontakte 14k und 14j als ein erster Kontakt in der ersten Aus­ führungsform verwendet werden, wie in Fig. 1 gezeigt ist, in der vorliegenden Ausführungsform allgemeine Kontakte 14c, 14e, 14d und 14f verwendet werden, wie in Fig. 4 gezeigt ist. Somit entsprechen Muster der ersten Kontakte des ersten der Anmelde­ rin bekannten Beispieles (Fig. 13 und 14) und der vorliegenden Ausführungsform (Fig. 4) einander.

Der zweite Unterschied besteht darin, daß in der vorliegenden Ausführungsform die ersten Kontakte 14g und 14h und die zweiten Kontakte 16a-16d Kontakte sind, die sich in Bezug zu den poly­ kristallinen Siliziumverbindungen 13a-13c selbst ausrichten. Der Ausdruck der Selbstausrichtung, der hier verwendet wird, bedeutet, daß, sogar wenn der Kontakt die polykristalline Sili­ ziumverbindung überlappt, wenn man von oberhalb schaut, daß er nicht in Kontakt mit der polykristallinen Siliziumverbindung ist. Dies wird detaillierter mit Bezug zu Fig. 5 beschrieben.

Fig. 5 ist eine Querschnittsansicht entlang der Linie I-I in Fig. 4. Sie unterscheidet sich von der ersten Ausführungsform darin, daß Siliziumnitridfilme oder Siliziumnitridoxidfilme (im folgenden Siliziumnitridfilme bezeichnet) 24e-24h als Seiten­ wandisolierschichten in Fig. 5 verwendet werden anstatt der Si­ liziumoxidfilme 24a-24d, die als die Seitenwandisolierschichten des Transistors, der in Fig. 2 gezeigt ist, verwendet werden und daß die Siliziumnitridfilme 31a-31c auf den polykristalli­ nen Siliziumverbindungen 13a-13c gebildet sind.

Im allgemeinen enthalten die Zwischenschichtisolierfilme 25a und 25b hauptsächlich Siliziumoxidfilme. Dadurch, daß die Sili­ ziumoxidfilme derart gebildet sind, daß sie leicht zu ätzen sind (eine Geschwindigkeit zum Ätzen der Siliziumoxidfilme ist hoch), und dadurch, daß die Siliziumnitridfilme derart gebildet sind, daß sie schwierig zu ätzen sind (eine Geschwindigkeit zum Ätzen der Siliziumnitridfilme ist niedrig), dienen somit die Siliziumnitridfilme 31b, 31c und die Seitenwandisolierschichten 24e-24h als Ätzschutzfilme während dem Ätzen zum Bilden der oben erwähnten Kontakte. Als Ergebnis kann, sogar wenn der er­ ste oder zweite Kontakt nahe an den polykristallinen Silizium­ verbindungen 13a-13c aufgrund einer Herstellungsvariation ge­ bildet wird, der Kontakt mit einem Abstand von den polykri­ stallinen Siliziumverbindungen 13a-13c gebildet werden. Somit kann der erste oder zweite Kontakt derart nahe an den polykri­ stallinen Siliziumverbindungen 13a-13c gebildet werden, daß ei­ ne Reduzierung der Größe der Speicherzelle, was Aufgabe der vorliegenden Erfindung ist, erreicht werden kann.

Es wird angemerkt, daß, obwohl es in den Figuren nicht gezeigt ist, ein Siliziumnitridfilm auch auf der polykristallinen Sili­ ziumverbindung 13a gebildet ist und eine Seitenwandisolier­ schicht, die einen Siliziumnitridfilm enthält, derart gebildet ist, daß die Seitenwände der polykristallinen Siliziumverbin­ dung 13a und des Siliziumnitridfilmes davon bedeckt sind.

Bei dem Aufbau der vorliegenden Ausführungsform können die Sei­ tenwandisolierschichten 24e-24h und die Siliziumnitridfilme 31b und 31c zu dem ersten oder zweiten Kontakt freigelegt sein.

Nun wird ein Herstellungsverfahren der SRAM-Speicherzelle ent­ sprechend der vorliegenden Ausführungsform von einem Schritt des Bildens des ersten Kontaktes bis zu einem Schritt des Bil­ dens der Metallverbindung der ersten Schicht beschrieben.

Fig. 6A-6C sind Querschnittsansichten entlang der Linie J-J in Fig. 4, die die Schritte der Herstellung der SRAM-Speicherzelle zeigen. In Fig. 6A ist eine n-Wanne 22n benachbart zu einer p- Wanne 22p. Wie in Fig. 6A gezeigt ist, wird nach der Bildung eines Zwischenschichtisolierfilmes 25a ein Resistmuster 31 durch Photolithographie gebildet. Durch Ätzen des Zwischen­ schichtisolierfilmes 25a unter Verwendung des Resistmusters 31 als Maske werden erste Kontakte 14a, 14b und 14e-14h gebildet, die mit den aktiven Bereichen verbunden sind.

Es wird angemerkt, daß nur die ersten Kontakte 14a, 14e und 14g in Fig. 6A gezeigt sind.

Das Ätzen wird derart durchgeführt, daß die Siliziumnitridfilme 31b, 31c und die Seitenwandisolierschicht als Ätzschutzfilme dienen. Sogar wenn der erste Kontakt 14g in Fig. 6A aufgrund einer Herstellungsvariation oder ähnlichem die polykristalline Siliziumverbindung 13b überlappt, wenn man von oben schaut, ist er somit nicht in Kontakt mit der polykristallinen Siliziumver­ bindung 13b. Danach wird das Resistmuster 31 entfernt. Dann wird, wie in Fig. 6B gezeigt ist, ein Resistmuster 32 durch Photolithographie gebildet. Durch Ätzen des Zwischenschichtiso­ lierfilmes 25a unter Verwendung des Resistmusters 32 als Maske werden erste Kontakte 14c und 14d gebildet, die mit den poly­ kristallinen Siliziumverbindungen 13c und 13b verbunden sind. Es wird angemerkt, daß nur der erste Kontakt 14c in Fig. 6B ge­ zeigt ist. Das Ätzen wird derart durchgeführt, daß der Siliziu­ moxidfilm 25a und der Siliziumnitridfilm 31c derart geätzt wer­ den, daß der Kontakt gebildet wird, der in Kontakt mit der po­ lykristallinen Siliziumverbindung 13c ist. Danach wird das Re­ sistmuster 32 entfernt.

Wie in Fig. 6c gezeigt ist, werden die Metallverbindungen 15a-­ 15c der ersten Schicht entfernt.

Es wird angemerkt, daß nur die Metallverbindungen 15a und 15c der ersten Schicht in Fig. 60 gezeigt sind.

In der vorliegenden Ausführungsform werden die allgemeinen Kon­ takte 14a-14f, die in Kontakt mit der polykristallinen Silizi­ umverbindung stehen, in einem Schritt gebildet, der verschieden ist von dem des Bildens der selbstjustierenden Kontakte 14g und 14a, die in Kontakt mit den aktiven Bereichen aber nicht mit der polykristallinen Siliziumverbindung stehen. Danach werden die aktiven Bereiche oder die polykristallinen Siliziumverbin­ dungen 13b und 13c durch Kontakte 14a-14h mit Verbindungen 15a-­ 15c verbunden, die in der gleichen Schicht sind. Somit können die Verbindungen 15a-15c, die in der oben erwähnten gleichen Schicht sind, zum Verbinden der selbstjustierenden Kontakte 14g und 14h und der allgemeinen Kontakte 14a-14f derart verwendet werden, daß die Verbindungen effektiv ausgenützt werden.

Obwohl die ersten Kontakte 14a-14h in dem obigen Beispiel be­ schrieben wurden, können die zweiten Kontakte 16a-16d ähnlich gebildet werden.

Obwohl der Fall, bei dem das erste der Anmelderin bekannte Bei­ spiel unter Verwendung des selbstjustierenden Kontaktes verbes­ sert wird, in der vorliegenden Ausführungsform beschrieben wur­ de, kann weiter das zweite der Anmelderin bekannte Beispiel, das den gemeinsamen Kontakt verwendet, oder die erste und die zweite Ausführungsform ebenfalls verbessert werden.

In diesem Fall können die gemeinsamen Kontakte 14i, 14j und 14k (Fig. 1, 3 und 15) geöffnet werden, wenn die Kontakte 14c und 14d, die mit den polykristallinen Siliziumverbindungen 13b und 13c verbunden werden, geöffnet werden, wie in Fig. 6B gezeigt ist.

Vierte Ausführungsform

Die vorliegende Ausführungsform ist eine weitere Verbesserung der dritten Ausführungsform. Die vierte Ausführungsform unter­ scheidet sich von der dritten Ausführungsform darin, daß die ersten Kontakte 14g und 14h den Trennisolierfilm 11a überlap­ pen, wenn man es von oben betrachtet, und darin, daß die zwei­ ten Kontakte 16c und 16d die Trennisolierfilme 11a-11c überlap­ pen, wenn man es von oben betrachtet, wie in Fig. 7 gezeigt ist. Hier bedeutet der Ausdruck "Überlappen, wenn man es von oben betrachtet", daß ein Kontakt in einem Bereich gebildet ist, in dem die Trennisolierfilme 11a-11c ursprünglich gebildet sind. In dem Bereich, in dem der Kontakt und der Trennisolier­ film sich überlappen, wenn man es von oben betrachtet, kann der Trennisolierfilm komplett entfernt sein oder teilweise zurück­ bleiben durch Ätzen zum Bilden des Kontaktes.

Fig. 8A ist eine Querschnittsansicht entlang der Linie K-K in Fig. 7. Wie sich von Fig. 8A deutlich ergibt, sind die Trenn­ isolierfilme 11a und 11b unterbrochen und stehen in Kontakt mit einer Siliziumoberfläche unterhalb der Trennisolierfilme 11a und 11b. Somit steigt der Übergangsleckstrom an. Da die Poten­ tiale des aktiven n-Bereiches 12c und der p-Wanne 22p fast gleich sind, tritt jedoch keine Schwierigkeit auf, sogar wenn ein Leckstrom fließt. Bei dem in Fig. 8A gezeigten Aufbau sind die Abschnitte der Trennisolierfilme 11a und 11b in dem Be­ reich, in dem sich der Kontakt 16d und die Trennisolierfilme 11a und 11b überlappen, entfernt, so daß die abgeschnittenen Endoberflächen der Trennisolierfilme 11a und 11b Seitenwände der Kontaktöffnungen bilden.

Das Bilden des Kontaktes derart, daß er den Trennisolierfilm überlappt, ermöglicht eine Reduzierung des Kontaktwiderstandes, das Aufgabe der vorliegenden Erfindung ist, wenn die Kontakt­ fläche wesentlich ansteigt. Somit kann der Speicherzellenbe­ trieb stabilisiert werden.

Fünfte Ausführungsform

Die vorliegende Ausführungsform ist eine weitere Verbesserung der vierten Ausführungsform. Die vorliegende Ausführungsform unterscheidet sich von der vierten Ausführungsform darin, daß die zweiten Kontakte 16a und 16b in der Größe in einer latera­ len Richtung in der Zeichnung in Fig. 7 derart erhöht sind, daß sie die Trennisolierfilme 11a, 11c überlappen, wenn man es von oben betrachtet (nicht gezeigt). Jedoch sind im Unterschied zu den Kontakten 16c, 16d, 14g und 14h die Kontakte 16a und 16b mit den Bitleitungen 17a und 17b verbunden. Somit kann der Übergangsleckstrom ansteigen, da die Kontakte 16a und 16b in Kontakt mit der Siliziumoberfläche unterhalb der Trennisolier­ filme 11a-11c stehen, wie in Fig. 8A gezeigt ist, wodurch ein Potential der Bitleitung nachteilig beeinflußt ist.

Der Anstieg im Übergangsleckstrom wird durch die Tatsache ver­ ursacht, daß der Kontakt in Kontakt mit der Siliziumoberfläche unterhalb des Trennisolierfilmes derart steht, daß Kristallde­ fekte in einem Übergangsabschnitt derart auftreten können, daß der Leckstrom tendenziell erzeugt wird. Somit werden bei der vorliegenden Ausführungsform Abschnitte der Trennisolierfilme 11a-11c nicht während dem Ätzen zum Bilden der Kontakte 16a und 16b abgetrennt, so daß die Kontakte 16a und 16b nicht in Kon­ takt mit der Siliziumoberfläche unterhalb der Trennisolierfilme 11a-11c gebracht werden. Dies wird detaillierter mit Bezug zu den Figuren beschrieben.

Fig. 8B ist eine Querschnittsansicht entlang der Linie L-L, wenn die vorliegende Ausführungsform auf die in Fig. 7 gezeigte Speicherzelle angewendet wird. In der vorliegenden Ausführungs­ form ist ein Siliziumnitridfilm 26 unterhalb eines Zwischen­ schichttrennfilmes 25a gebildet, wie in Fig. 8B gezeigt ist.

Der Siliziumnitridfilm 26 dient als eine Ätzstoppschicht wäh­ rend des Ätzens des Zwischenschichtisolierfilmes 25a zum Bilden des Kontaktes. Somit kann der zweite Kontakt 16a zu der Silizi­ umoberfläche gebildet werden, ohne die Trennisolierfilme 11a und 11b zu entfernen.

Somit wird eine Schwierigkeit, die mit dem Anstieg des Über­ gangsleckstromes verbunden ist, verhindert, und eine Kontakt­ fläche mit einem aktiven Bereich ist erhöht. Als Ergebnis wird eine Speicherzelle mit reduziertem Kontaktwiderstand erreicht, was eine Aufgabe der vorliegenden Erfindung ist.

Es wird angemerkt, daß eine Verbindung 17a in Kontakt mit den Trennisolierfilmen 11a und 11b in einem Bodenabschnitt der Kon­ taktöffnung steht.

Zusätzlich kann in der vorliegenden Ausführungsform die Größe des Abtrennens der Trennisolierfilme für die Kontakte 14g, 14h, 16c und 16d in Fig. 7 ähnlich derart reduziert werden, daß Kon­ takte mit reduzierten Widerständen erzielt werden können.

Weiterhin kann ein Aufbau, der ähnlich zu dem ist, der in Fig. 8B gezeigt ist, auf die ersten Kontakte 14a und 14b, die in Fig. 1 gezeigt sind, und die ersten Kontakte 14e und 14f, die in Fig. 4 gezeigt sind, angewendet werden. Eine Gruppe von Kon­ takten zum Verbinden der Speicherknoten sind nicht durch eine Schwierigkeit begleitet, die mit dem Kontaktwiderstand verbun­ den ist, verglichen mit den Kontakten, die mit der GND-Leitung oder der Bitleitung verbunden sind. Somit kann ein Abstand zwi­ schen dem Kontakt und dem Trennisolierfilm mit einer gegebenen Kontaktgröße derart reduziert werden, daß eine weitere Reduzie­ rung der Größe der Speicherzelle erreicht werden kann, was Auf­ gabe der vorliegenden Erfindung ist.

Zusätzlich kann ein ähnlicher Effekt erreicht werden, sogar wenn die vorliegende Ausführungsform auf den in der ersten und zweiten Ausführungsform beschriebenen gemeinsamen Kontakt ange­ wendet wird.

Bezugnehmend auf Fig. 8A und 8B bildet bei dem Aufbau, bei dem der Kontakt den Trennisolierfilm überlappt, wenn man es von oben betrachtet, der Trennisolierfilm oder der Siliziumnitrid­ film auf dem Trennisolierfilm die Kontaktöffnung.

Sechste Ausführungsform

Der Aufbau der vorliegenden Ausführungsform, die in Fig. 9 ge­ zeigt ist, unterscheidet sich von dem, der in der Querschnitts­ ansicht von Fig. 5 gezeigt ist, in dem aktiven Bereich. Bezug­ nehmend auf Fig. 5 sind die aktiven n^--Bereiche 23a-23d fast direkt unterhalb der Seitenwandisolierschichten 24e-24h gebil­ det und sind die aktiven n⁺-Bereiche 12b, 12c, 12e und 12f in anderen Abschnitten gebildet. In der vorliegenden Ausführungs­ form sind andererseits die aktiven n⁺-Bereiche 12k, 12m, 12n und 12p nur nahe den Positionen gebildet, die fast direkt un­ terhalb der ersten Kontakte 14a, 14b und der zweiten Kontakte 16c, 16d, sind, wie in Fig. 9 gezeigt ist, und die aktiven n- Bereiche 12b, 12c, 12e und 12f sind in anderen Abschnitten ge­ bildet. Es wird angemerkt, daß andere Teile des Aufbaus ähnlich zu dem in Fig. 5 gezeigten sind und daß daher die gleichen Tei­ le durch die gleichen Bezugszeichen bezeichnet sind und die Be­ schreibung davon nicht wiederholt wird.

Nun wird ein Herstellungsverfahren der vorliegenden Ausfüh­ rungsform beschrieben.

Fig. 10A-10C sind Querschnittsansichten entlang der Linie I-I in Fig. 4, die Schritte zum Bilden der ersten und zweiten Kon­ takte der vorliegenden Ausführungsform zeigen.

Bezugnehmend auf Fig. 5 wird eine Ionenimplantation zum Bilden von n^--Source-/Drainbereichen 23a-23d vor der Bildung der Sei­ tenwandisolierschichten 24i-24h der Gateseitenwände durchge­ führt, und eine Ionenimplantation zum Bilden der n⁺-Source- /Drainbereiche 12b, 12c, 12e und 12f wird nach der Bildung der Seitenwandisolierschichten 24e-24h und vor der Bildung eines Zwischenschichtisolierfilmes 25a durchgeführt.

In der vorliegenden Ausführungsform wird eine Ionenimplantation zum Bilden der n^--Source-/Drainbereiche 12b-12f, wie oben mit Bezug zu in Fig. 10A beschrieben wurde, durchgeführt. Eine Ionenimplantation zum Bilden der n⁺-Source-/Drainbereiche 12k, 12m, 12n und 12p wird jedoch nicht nach den Seitenwandisolier­ schichten 24e-24h und vor der Bildung des Zwischenschichtiso­ lierfilmes 25a durchgeführt.

Die Ionenimplantation zum Bilden der n⁺-Source-/Drainbereiche 12k, 12m, 12n und 12p wird nach dem Bilden des Zwischenschich­ tisolierfilmes 25a, wie in Fig. 10A gezeigt ist, durchgeführt. In anderen Worten wird nachdem der Zwischenschichtisolierfilm 25a gebildet ist und die ersten Kontakte 14a und 14b geöffnet sind, die Ionenimplantation zum Bilden der n⁺-Source-/Drain­ bereiche 12k und 12n in der Kontaktöffnung durchgeführt.

Es wird angemerkt, daß die ersten Kontakte 14a und 14b durch Ätzen des Zwischenschichtisolierfilmes 25a unter Verwendung ei­ nes Resistmusters 33 als Maske gebildet werden. Das Resistmu­ ster 33 wird nach der Ionenimplantation zum Bilden der n⁺- Source-/Drainbereiche 12k und 12n entfernt.

Dann werden, wie in Fig. 10B gezeigt ist, Metallverbindungen 15a und 15b der ersten Schicht und ein Zwischenschichtisolier­ film 25b gebildet. Nachdem die zweiten Kontakte 16c und 16d ge­ öffnet sind, wie in Fig. 10C gezeigt ist, wird eine Ionenim­ plantation zum Bilden von n⁺-Source-/Drainbereichen 12m und 12p in der Kontaktöffnung durchgeführt. Es wird angemerkt, daß die zweiten Kontakte 16c und 16d durch Ätzen der Zwischenschicht­ isolierfilme 25a und 25b unter Verwendung eines Resistmusters 34 als Maske gebildet werden. Das Resistmuster 34 wird entfernt nach der Ionenimplantation zum Bilden der n⁺-Source-/Drain­ bereiche 12m und 12p.

Entsprechend der vorliegenden Ausführungsform wird eine Maske nicht für die Ionenimplantation zum Bilden der n⁺-Source- /Drainbereiche benötigt, so daß die Herstellungskosten einer Vorrichtung verringert sind, da die Anzahl der benötigten Mas­ ken für die Herstellung der Vorrichtung reduziert ist.

Zusätzlich ist der Kontaktwiderstand tendenziell geringer, wenn die Ionenimplantation zum Bilden der n⁺-Source-/Drainbereiche durchgeführt wird nach der Bildung des Kontaktes, wie in dem Fall der vorliegenden Ausführungsform, als bei einem Durchfüh­ ren einer allgemeinen Ionenimplantation zum Bilden der n⁺- Source-/Drainbereiche. Somit kann eine Reduzierung des Kontakt­ widerstandes erreicht werden, was eine Aufgabe der vorliegenden Erfindung ist.

Obwohl der aktive n-Bereich in der obigen Ausführungsform be­ schrieben wurde, kann ein aktiver p-Bereich auch derart ange­ wendet werden, daß ein ähnlicher Effekt erzielt wird.

Siebte Ausführungsform

Eine siebte Ausführungsform der vorliegenden Erfindung bezieht sich auf eine Verbindung, die einen aktiven n-Bereich und einen aktiven p-Bereich verbindet. In den oben beschriebenen Ausfüh­ rungsformen verbinden beispielsweise die Verbindungen 15a und 15b in Fig. 1 die aktiven n- und p-Bereiche und enthalten Me­ tallverbindungen der ersten Schicht. Eine Photolithographie und ein Ätzen für eine feine Metallverbindung ist jedoch schwierig verglichen mit dem Fall einer polykristallinen Siliziumverbin­ dung. Daher kann die Verwendung der Metallverbindung einer der Faktoren sein, die eine Reduzierung der Größe der Speicherzelle verhindern.

In der vorliegenden Ausführungsform wird eine p-polykristalline Siliziumverbindung anstatt den Metallverbindungen 15a-15c der ersten Schicht, die in Fig. 1 gezeigt sind, verwendet. Bezug­ nehmend auf Fig. 1 kann ein pn-Übergang nachteilig in einem Verbindungsabschnitt gebildet werden, bei dem die p­ polykristallinen Siliziumverbindungen 15a und 15b und die akti­ ven n-Bereiche 12b, 12e verbunden sind.

Wenn die p-polykristallinen Siliziumverbindungen 15a und 15b so wie in der vorliegenden Ausführungsform verwendet werden, wird jedoch ein pn-Übergang, der den Speicherzellenbetrieb nachtei­ lig beeinflußt, nicht gebildet. Andererseits wird, wenn n-poly­ kristalline Siliziumverbindungen anstatt den Metallverbindungen 15a-15c der ersten Schicht verwendet werden, der pn-Übergang in dem Verbindungsabschnitt der n-polykristallinen Siliziumverbin­ dungen 15a-15c und der aktiven p-Bereiche 12g-12j gebildet, wo­ durch nachteilig der Zellenbetrieb beeinflußt wird.

Somit ermöglicht die Verwendung der p-polykristallinen Silizi­ umverbindung eine weitere Reduzierung der Größe der Speicher­ zelle, was eine Aufgabe der vorliegenden Erfindung ist, während die Schwierigkeit, die mit dem pn-Übergang verbunden ist, ver­ hindert wird.

Es wird angemerkt, daß die p-polykristalline Siliziumverbindung auf eine Vcc-Verbindung 15c, die in Fig. 1 gezeigt ist, ange­ wendet werden kann.

Weiter ist die p-polykristalline Siliziumverbindung hier nicht auf eine einzelne Schicht beschränkt und kann beispielsweise zwei Schichten von einem p-polykristallinen Silizium und einem Silizid enthalten.

Es wird angemerkt, daß die vorliegende Ausführungsform nicht nur auf die erste Ausführungsform sondern auch auf die anderen Ausführungsformen angewendet wird bzw. angewendet werden kann.

Achte Ausführungsform

Ein Aufbau der vorliegenden Ausführungsform unterscheidet sich von dem, der in Fig. 1 gezeigt ist, darin, daß die aktiven Be­ reiche 12q und 12r weiter vorgesehen sind, wie in Fig. 11 ge­ zeigt ist. Der aktive Bereich 12q ist derart gebildet, daß er mit einer polykristallinen Siliziumverbindung 13b bedeckt ist, und der aktive Bereich 12r ist derart gebildet, daß er mit ei­ ner polykristallinen Siliziumverbindung 13c bedeckt ist. Somit wird eine Kapazität bzw. eine Kapazitanz zwischen den polykri­ stallinen Siliziumverbindungen 13b, 13c und den aktiven Berei­ chen 12q, 12r mit einem dazwischen vorgesehenen Gateisolierfilm des Transistors gebildet. Das Vorsehen der Kapazitanz, wie in der vorliegenden Ausführungsform, erlaubt den Anstieg der ange­ sammelten elektrischen Ladungen, so daß ein Anstieg der Wider­ standsfähigkeit gegen weiche Fahler bzw. Softwarefehler er­ reicht werden kann, was eine Aufgabe der vorliegenden Erfindung ist.

Es wird angemerkt, daß die aktiven Bereiche 12q und 12r in die­ sem Fall eine n- oder eine p-Leitfähigkeit aufweisen können.

Obwohl die aktiven Bereiche 12q und 12r von den anderen aktiven Bereichen durch einen Trennisolierfilm in Fig. 11 getrennt sind, können die aktiven Bereiche 12q und 12r mit den aktiven Drainbereichen 12g und 12i verbunden sein. Die aktiven Bereiche zum Bilden der Kapazitäten, die mit den aktiven Drainbereichen 12g und 12i verbunden sind, können beispielsweise die aktiven Bereiche 12s und 12t sein, die durch die gestrichelten Linien in Fig. 11 festgelegt sind, um ähnliche Effekte bereitzustel­ len. Weiterhin können die aktiven Bereiche zum Bilden der Kapa­ zitäten mit den aktiven Sourcebereichen verbunden sein. Der ak­ tive Bereich, der mit den Drainbereichen verbunden ist, kann irgendwo unterhalb der polykristallinen Siliziumverbindungen 13b und 13c in Fig. 11 vorgesehen sein. In dem Fall der aktiven Bereiche, die mit den Sourcebereichen verbunden sind, muß je­ doch die Anordnung der polykristallinen Siliziumverbindungen 13b und 13c geändert werden und das Muster wird komplizierter. Daher sind die aktiven Bereiche bevorzugter mit dem Drainbe­ reich verbunden.

Sogar wenn die aktiven Bereiche, die mit den aktiven Drainbe­ reichen 12b und 12e verbunden sind, gegenüber den polykristal­ linen Siliziumverbindungen 13b und 13c mit einem dazwischen vorgesehenen Gateisolierfilm sind, kann ein ähnlicher Effekt erzielt werden.

Die vorliegende Ausführungsform kann nicht nur auf die erste Ausführungsform sondern auch auf die anderen Ausführungsformen angewendet werden.

In der ersten bis achten Ausführungsform wurde der Zugriffs­ transistor als ein n-Transistor beschrieben. Der Zugriffstran­ sistor kann ein p-Transistor sein, um einen ähnlichen Effekt vorzusehen. In diesem Fall ist der n-Transistor in Fig. 1 in den p-Transistor geändert, und der p-Transistor in Fig. 1 ist in den n-Transistor geändert.

Obwohl in der ersten bis achten Ausführungsform die Verbindung, die die aktiven n- und p-Bereiche verbindet, und die Vcc-Ver­ bindung als Metallverbindungen 13a-13c der ersten Schicht be­ schrieben wurden und die GND-Verbindung und die Bitleitung als Metallverbindungen 17a-17d der zweiten Schicht beschrieben wur­ den, kann jede der oben erwähnten Verbindungen die Metallver­ bindung der ersten oder zweiten Schicht sein.

Claims (16)

1. Statische Halbleiterspeichervorrichtung mit
einem ersten aktiven Drainbereich (12e) eines ersten Transi­ stors (2b) eines ersten Leitungstyps,
einem zweiten aktiven Drainbereich (12b) eines zweiten Transi­ stors (2a) des ersten Leitungstyps,
einem dritten aktiven Drainbereich (12i) eines dritten Transi­ stors (3b) eines zweiten Leitungstyps,
einem vierten aktiven Drainbereich (12g) eines vierten Transi­ stors (3a) des zweiten Leitungstyps,
einem ersten aktiven Bereich (12d) eines fünften Transistors (1b), der den ersten Leitungstyp und einen zweiten aktiven Be­ reich (12e), der elektrisch mit dem ersten aktiven Drainbereich (12e) verbunden ist, aufweist,
einem dritten aktiven Bereich (12a) eines sechsten Transistors (1a), der den ersten Leitungstyp und einen vierten aktiven Be­ reich (12b), der elektrisch mit dem zweiten aktiven Drainbe­ reich (12b) verbunden ist, aufweist,
einer für den ersten Transistor (2b) und den dritten Transistor (3b) hintereinander angeordneten und von diesen geteilten er­ sten Verbindung (13c) für eine Gateelektrode,
einer für den zweiten Transistor (2a) und den vierten Transi­ stor (3a) hintereinander angeordneten und von diesen geteilten zweiten Verbindung (13b) für eine Gateelektrode,
einer ersten Verbindung (15b), die elektrisch den ersten akti­ ven Drainbereich (12e), den dritten aktiven Drainbereich (12i) und die zweite Verbindung (13b) für eine Gateelektrode verbin­ det und elektrisch mit dem dritten aktiven Drainbereich (12i) und der zweiten Verbindung (13b) für eine Gateelektrode über einen ersten Kontakt (14j) verbunden ist, und
einer zweiten Verbindung (15a), die elektrisch den zweiten ak­ tiven Drainbereich (12b), den vierten aktiven Drainbereich (12g) und die erste Verbindung (13c) für eine Gateelektrode verbindet und elektrisch mit dem vierten aktiven Drainbereich (12g) und der ersten Verbindung (13c) für eine Gateelektrode über einen zweiten Kontakt (14k) verbunden ist.

2. Statische Halbleitervorrichtung nach Anspruch 1, bei der
in dem ersten Kontakt (14j) eine Fläche, in der die erste Ver­ bindung (15b) und der dritte aktive Drainbereich (12i) in Kon­ takt sind, größer ist als die, in der die erste Verbindung (15b) und die zweite Verbindung (13b) für eine Gateelektrode in Kontakt sind, und
in dem zweiten Kontakt (14k) eine Fläche, in der die zweite Verbindung (15a) und der vierte aktive Drainbereich (12g) in Kontakt sind, größer ist als die, in der die zweite Verbindung (15a) und die erste Verbindung (13c) für eine Gateelektrode in Kontakt sind.

3. Statische Halbleiterspeichervorrichtung nach Anspruch 1 oder 2, weiter mit einem aktiven Bereich (12r, 12q), der direkt unterhalb der er­ sten oder zweiten Verbindung (13c, 13b) für eine Gateelektrode mit einer dazwischen vorgesehenen Isolierschicht gebildet ist und von allen von dem erstem bis vierten aktiven Drainbereich (12b, 12e, 12g, 12i) getrennt ist.

4. Statische Halbleiterspeichervorrichtung nach Anspruch 1 oder 2, weiter mit einem aktiven Bereich (12r, 12q, 12t, 12s), der direkt unter­ halb der ersten oder zweiten Verbindung (13c, 13b) für eine Gateelektrode mit einer dazwischen vorgesehenen Isolierschicht gebildet ist und der mit einem von dem ersten bis vierten akti­ ven Drainbereich (12b, 12e, 12g, 12i) verbunden ist.

5. Statische Halbleiterspeichervorrichtung mit
einem ersten aktiven Drainbereich (12e) und einem ersten akti­ ven Sourcebereich (12f) eines ersten Transistors (2b) eines er­ sten Leitungstyps,
einem zweiten aktiven Drainbereich (12b) und einem zweiten ak­ tiven Sourcebereich (12c) eines zweiten Transistors (2a) des ersten Leitungstyps,
einem dritten aktiven Drainbereich (12i) und einem dritten ak­ tiven Sourcebereich (12j) eines dritten Transistors (3b) eines zweiten Leitungstyps,
einem vierten aktiven Drainbereich (12g) und einem vierten ak­ tiven Sourcebereich (12h) eines vierten Transistors (3a) des zweiten Leitungstyps,
einem ersten aktiven Bereich (12d) eines fünften Transistors (1b), der den ersten Leitungstyp und einen zweiten aktiven Be­ reich (12e), der elektrisch mit dem ersten aktiven Drainbereich (12e) verbunden ist, aufweist,
einem dritten aktiven Bereich (12a) eines sechsten Transistors (1a), der den ersten Leitungstyp und einen vierten aktiven Be­ reich (12b), der elektrisch mit dem zweiten aktiven Drainbe­ reich (12b) verbunden ist, aufweist,
einer für den ersten Transistor (2b) und den dritten Transistor (3b) hintereinander angeordneten und von diesen geteilten er­ sten Verbindung (13c) für eine Gateelektrode,
einer für den zweiten Transistor (2a) und den vierten Transi­ stor (3a) hintereinander angeordneten und von diesen geteilten zweiten Verbindung (13b) für eine Gateelektrode,
einer für den fünften Transistor (1b) und den sechsten Transi­ stor (1a) hintereinander angeordneten und von diesen geteilten dritten Verbindung (13a) für eine Gateelektrode,
einer ersten Verbindung (15b), die den ersten aktiven Drainbe­ reich (12e), den dritten aktiven Drainbereich (12i) und die zweite Verbindung (13b) für eine Gateelektrode über eine erste Kontaktgruppe (14b, 14d, 14f) verbindet,
einer zweiten Verbindung (15a), die den zweiten aktiven Drain­ bereich (12b), den vierten aktiven Drainbereich (12g) und die erste Verbindung (13c) für eine Gateelektrode über eine zweite Kontaktgruppe (14a, 14c, 14e) verbindet,
einer ersten Stromversorgungsverbindung (17d, 17c), die elek­ trisch mit dem ersten aktiven Sourcebereich (12f) an dem ersten Kontakt (16d), der einen Kontaktaufbau der Selbstjustierung mit der ersten Verbindung (13c) für eine Gateelektrode aufweist, verbunden ist und die elektrisch mit dem zweiten aktiven Sourcebereich (12c) an dem zweiten Kontakt (16c) mit einem Kon­ taktaufbau der Selbstjustierung mit der zweiten Verbindung (13b) für eine Gateelektrode verbunden ist,
einer zweiten Stromversorgungsverbindung (15c), die elektrisch mit dem dritten aktiven Sourcebereich (12j) an einem dritten Kontakt (14h) mit einem Kontaktaufbau einer Selbstjustierung mit der ersten Verbindung (13c) für eine Gateelektrode verbun­ den ist und die elektrisch mit dem vierten aktiven Sourcebe­ reich (12h) an einem vierten Kontakt (14g) mit einem Kontakt­ aufbau der Selbstjustierung mit der zweiten Verbindung (13b) für eine Gateelektrode verbunden ist,
einer ersten Bitleitung (17b), die elektrisch mit dem ersten aktiven Bereich (12d) an einem fünften Kontakt (16b) mit einem Kontaktaufbau der Selbstjustierung mit der dritten Verbindung (13a) für eine Gateelektrode verbunden ist, und
einer zweiten Bitleitung (17a), die elektrisch mit dem dritten aktiven Bereich (12a) an einem sechsten Kontakt (16a) mit einem Kontaktaufbau der Selbstjustierung mit der dritten Verbindung (13a) für eine Gateelektrode verbunden ist.

6. Statische Halbleiterspeichervorrichtung nach Anspruch 5, weiter mit
einem auf der ersten Verbindung (13c) für eine Gateelektrode gebildeten ersten Schutzisolierfilm (31c),
einem auf der zweiten Verbindung (13b) für eine Gateelektrode gebildeten zweiten Schutzisolierfilm (31b),
einem auf der dritten Verbindung (13a) für eine Gateelektrode gebildeten dritten Schutzisolierfilm,
einem ersten Seitenwandisolierfilm (24h), der in Kontakt mit den Seitenwänden der ersten Verbindung (13c) für eine Gateelek­ trode und des ersten Schutzisolierfilmes (31c) gebildet ist,
einem zweiten Seitenwandisolierfilm (24f), der in Kontakt mit den Seitenwänden der zweiten Verbindung (13b) für eine Gateelektrode und des zweiten Schutzisolierfilmes (31b) gebil­ det ist,
einem dritten Seitenwandisolierfilm, der in Kontakt mit den Seitenwänden der dritten Verbindung (13a) für eine Gateelektro­ de und des dritten Schutzisolierfilmes gebildet ist, und
einem Zwischenschichtisolierfilm (25a, 25b), der den ersten, zweiten und dritten Schutzisolierfilm (31c, 31b) und den er­ sten, zweiten und dritten Seitenwandisolierfilm (24h, 24f) be­ deckt und ein Material enthält, das verschieden ist von einem Material des ersten, zweiten und dritten Schutzisolierfilmes (31c, 31b) und des ersten, zweiten und dritten Seitenwandiso­ lierfilmes (24h, 24f).

7. Statische Halbleiterspeichervorrichtung nach Anspruch 6, bei der das Material des ersten, zweiten und dritten Schutzisolierfil­ mes (31c, 31b) und des ersten, zweiten und dritten Seitenwandi­ solierfilmes (24h, 24f) Siliziumnitrid enthält und das Material des Zwischenschichtisolierfilmes (25a, 25b) Siliziumoxid ent­ hält.

8. Statische Halbleiterspeichervorrichtung nach einem der An­ sprüche 5 bis 7, weiter mit Trennisolierfilmen (11a, 11b) an jeder Seite von jedem von dem ersten bis vierten aktiven Sourcebereich (12f, 12c, 12j, 12h) und dem ersten und dritten aktiven Bereich (12b, 12a), und bei der zumindest einer von dem ersten bis sechsten Kontakt (16a-16d, 14g, 14h) die Trennisolierfilme (11a, 11b) auf den Seiten überlappt, wenn man es von oben betrachtet.

9. Statische Halbleiterspeichervorrichtung nach Anspruch 8, bei der
eine Verbindung (17a), die zum Verbinden bei dem Kontakt (16a) verwendet wird, in Kontakt steht mit dem Trennisolierfilm (11a, 11b) an einem Bodenteil des Kontaktes in einem Abschnitt, in dem der Kontakt (16a) und der Trennisolierfilm (11a, 11b) sich überlappen, wenn man es von oben betrachtet, und
die statische Halbleiterspeichervorrichtung weiter mit einem Schutzfilm (26) für ein Kontaktätzen auf dem Trennisolierfilm (11a, 11b) versehen ist.

10. Statische Halbleiterspeichervorrichtung nach Anspruch 9, weiter mit
einem siebten Kontakt (14b), der in der ersten Kontaktgruppe (14b, 14d, 14f) enthalten ist und in dem ersten aktiven Drain­ bereich (12e) gebildet ist,
einem achten Kontakt (14a), der in der zweiten Kontaktgruppe (14a, 14c, 14e) enthalten ist und in dem zweiten aktiven Drain­ bereich (12b) gebildet ist,
einem neunten Kontakt (14f), der in der ersten Kontaktgruppe (14b, 14d, 14f) enthalten ist und in dem dritten aktiven Drain­ bereich (12i) gebildet ist, und
einem zehnten Kontakt (14e), der in der zweiten Kontaktgruppe (14a, 14c, 14e) enthalten ist und in dem vierten aktiven Drain­ bereich (12g) gebildet ist, und bei der
die erste Verbindung (15b) in Kontakt steht mit dem Trenniso­ lierfilm an Bodenabschnitten des siebten und neunten Kontaktes (14b, 14f) und
die zweite Verbindung (15a) in Kontakt steht mit dem Trenniso­ lierfilm an Bodenabschnitten des achten und zehnten Kontaktes (14a, 14e) in einem Abschnitt, in dem der siebte bis zehnte Kontakt (14b, 14a, 14f, 14e) und der Trennisolierfilm sich überlappen, wenn man es vor. oben betrachtet.

11. Statische Halbleiterspeichervorrichtung nach einem der An­ sprüche 5 bis 10, bei der
der erste bis vierte aktive Drainbereich (12e, 12b, 12i, 12g),
der erste bis vierte aktive Sourcebereich (12f, 12c, 12j, 12h)
und der erste bis vierte aktive Bereich (12d, 12e, 12a, 12b) höhere Dotierungskonzentrationen nur in Abschnitten direkt un­ terhalb und in der Nähe der ersten und zweiten Kontaktgruppe (14a-14f) und des ersten bis sechsten Kontaktes (16a-16d, 14g, 14h) aufweisen und niedrigere Dotierungskonzentrationen in an­ deren Abschnitten aufweisen.

12. Statische Halbleiterspeichervorrichtung nach einem der An­ sprüche 5 bis 11, weiter mit einem aktiven Bereich (12q, 12r), der direkt unterhalb der er­ sten oder zweiten Verbindung (13c, 13b) für eine Gateelektrode mit einer dazwischen vorgesehenen Isolierschicht gebildet ist und von allen von dem ersten bis vierten aktiven Drainbereich (12e, 12b, 12i, 12g) getrennt ist.

13. Statische Halbleiterspeichervorrichtung nach einem der An­ sprüche 5 bis 11, weiter mit einem aktiven Bereich (12q, 12r, 12s, 12t), der direkt unter­ halb der ersten oder zweiten Verbindung (13c, 13b) für eine Ga­ teelektrode mit einer dazwischen vorgesehenen Isolierschicht gebildet ist und mit einem von dem ersten bis vierten aktiven Drainbereich (12i, 12b, 12i, 12q) verbunden ist.

14. Statische Halbleiterspeichervorrichtung mit
einem ersten aktiven Drainbereich (12e) eines ersten Transi­ stors (2b) eines ersten Leitungstyps,
einem zweiten aktiven Drainbereich (12b) eines zweiten Transi­ stors (2a) des ersten Leitungstyps,
einem dritten aktiven Drainbereich (12i) eines dritten Transi­ stors (3b) eines zweiten Leitungstyps,
einem vierten aktiven Drainbereich (12q) eines vierten Transi­ stors (3a) des zweiten Leitungstyps,
einem ersten aktiven Bereich (12d) eines fünften Transistors (1b), der den ersten Leitungstyp und einen zweiten aktiven Be­ reich (12e), der elektrisch mit dem ersten aktiven Drainbereich (12i) verbunden ist, aufweist,
einem dritten aktiven Bereich (12a) eines sechsten Transistors (1a), der den ersten Leitungstyp und einen vierten aktiven Be­ reich (12b), der elektrisch mit dem zweiten aktiven Drainbe­ reich (12b) verbunden ist, aufweist,
einer für den ersten Transistor (2b) und den dritten Transistor (3b) hintereinander angeordneten und von diesen geteilten er­ sten Verbindung (13c) für eine Gateelektrode,
einer für den zweiten Transistor (2a) und den vierten Transi­ stor (3a) hintereinander angeordneten und von diesen geteilten zweiten Verbindung (13b) für eine Gateelektrode,
einer ersten Verbindung (151b), die elektrisch den ersten akti­ ven Drainbereich (12i), den dritten aktiven Drainbereich (12i) und die zweite Verbindung (13b) für eine Gateelektrode verbin­ det und polykristallines Silizium mit einer p-Dotierung ent­ hält, und
einer zweiten Verbindung (15a), die elektrisch den zweiten ak­ tiven Drainbereich (12b), den vierten aktiven Drainbereich (12g) und die erste Verbindung (13c) für eine Gateelektrode verbindet und polykristallines Silizium mit einer p-Dotierung enthält.

15. Statische Halbleiterspeichervorrichtung nach Anspruch 14, weiter mit einem aktiven Bereich (12q, 12r), der direkt unterhalb der er­ sten oder zweiten Verbindung (13b, 13c) für eine Gateelektrode mit einer dazwischen vorgesehenen Isolierschicht gebildet ist und von allen von dem ersten bis vierten aktiven Drainbereich (12e, 12b, 12i, 12g) getrennt ist.

16. Statische Halbleiterspeichervorrichtung nach Anspruch 14, weiter mit einem aktiven Bereich (12q, 12r, 12s, 12t), der direkt unter­ halb der ersten oder zweiten. Verbindung (13c, 13b) für eine Ga­ teelektrode mit einer dazwischen vorgesehenen Isolierschicht gebildet ist und mit einem von dem ersten bis vierten aktiven Drainbereich (12e, 12b, 12i, 12q) verbunden ist.