DE19946991C1 - Method for generating phase masks in the automated design of integrated circuits - Google Patents
Method for generating phase masks in the automated design of integrated circuitsInfo
- Publication number
- DE19946991C1 DE19946991C1 DE19946991A DE19946991A DE19946991C1 DE 19946991 C1 DE19946991 C1 DE 19946991C1 DE 19946991 A DE19946991 A DE 19946991A DE 19946991 A DE19946991 A DE 19946991A DE 19946991 C1 DE19946991 C1 DE 19946991C1
- Authority
- DE
- Germany
- Prior art keywords
- polygons
- phase
- assigned
- integrated circuits
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
Verfahren zur Erzeugung von Phasenmasken bei automatisierten Entwurf von integrierten Schaltkreisen, bei dem jedem Polygon im Entwurf eine Phase zugeordnet wird und diese Zuordnung zumindest teilweise während der Bearbeitung des Abstandsgraphen, insbesondere während des Ablaufs des Längste-Pfad-Algorithmus erfolgt.Method for generating phase masks in the automated design of integrated circuits, in which a phase is assigned to each polygon in the design and this assignment takes place at least partially during the processing of the distance graph, in particular during the execution of the longest path algorithm.
Description
Die vorliegende Erfindung betrifft ein Verfahren zur Erzeu gung von Phasenmasken beim automatisierten Entwurf von inte grierten Schaltkreisen.The present invention relates to a method for generating phase masks in the automated design of inte circuits.
Hauptaufgabe des Entwurfs integrierter Schaltkreise ist es stets, möglichst viel Schaltungselemente auf einer möglichst geringen Fläche unterzubringen, um so die Arbeitsgeschwindig keit der integrierten Schaltkreise zu steigern und gleichzei tig die im wesentlichen von der Fläche des integrierten Schaltkreises abhängigen Kosten zu senken. Gleichzeitig müs sen jedoch bestimmte technologieabhängige Mindestabstände zwischen verschiedenen leitenden Flächen auf dem integrierten Schaltkreis eingehalten werden. Diese leitenden Flächen wei sen üblicherweise die Form eines Polygons auf.The main task of the design of integrated circuits is always, as much circuit elements as possible on one small space to accommodate the work speed speed of the integrated circuits and at the same time tig the essentially of the area of the integrated Reduce circuit-related costs. At the same time However, certain technology-dependent minimum clearances between different conductive surfaces on the integrated Circuit are observed. These conductive surfaces white usually take the form of a polygon.
Die Verwendung von Phasenmasken bei der Fertigung integrier ter Schaltkreise erlaubt es dem Chip-Designer Layout-Poly gone, also leitende Flächen auf einer bestimmten Ebene des integrierten Schaltkreises, näher aneinander zu rücken als Polygone gleicher Phase, die üblicherweise als "gleichfarbi ge" Polygone bezeichnet werden. Der Einfachheit halber stellt man sich die Polygone einer Maskenebene je nach Phase ver schieden gefärbt vor.Integrate the use of phase masks in manufacturing The circuits allow the chip designer to use layout poly gone, i.e. conductive surfaces at a certain level of the integrated circuit to move closer together than Polygons of the same phase, which are usually called "same color" ge "polygons. For the sake of simplicity you can see the polygons of a mask layer depending on the phase before colored.
Zur Minimierung der Fläche des integrierten Schaltkreises ist es daher sinnvoll, die Färbung der Polygone, d. h. also die Phasenzuordnung, so zu gestalten, daß sich (wenigstens in Be reichen, in denen die betroffene Maskenebene für den Flächen verbrauch kritisch ist) möglichst nur "verschiedenfarbige" Polygone, also Polygone verschiedener Phasen, gegenüberste hen. To minimize the area of the integrated circuit it therefore makes sense to color the polygons, i.e. H. so the Phase assignment, so that (at least in Be range in which the affected mask layer for the surfaces consumption is critical) if possible only "different colored" Polygons, i.e. polygons of different phases, are opposite hen.
Im derzeitigen Stand der Technik wird dieses Einsparpotential für Layout-Flächen bisher wenig genutzt. Es werden nahelieg enderweise einige Verfahren verwendet, die die Polygone so gut es in Anbetracht ihrer zweidimensionalen Ausdehnung geht "im Wechsel" einfärben. Für kleinere Layout-Blöcke können na türlich auch manuelle Optimierungen vorgenommen werden.In the current state of technology, this savings potential little used for layout areas. It will be obvious ended up using some method that the polygons like that well, considering their two-dimensional dimensions Color "alternately". For smaller layout blocks, na manual optimizations can also be made.
Der zu der vorliegenden Anmeldung grundlegende Stand der Technik ergibt sich aus dem Buch von Cyrus Bamji und Ravi Va radarajan "Leaf cell and hirarchical compaction techniques", Boston: Kluwer Academic Publishers, 1997. Dieses Buch gibt einen guten Überblick über die wichtigsten Verfahren und neu esten Entwicklungen zum Thema Layout-Kompaktierung.The basic status of the present application Technology emerges from the book by Cyrus Bamji and Ravi Va radarajan "Leaf cell and hirarchical compaction techniques", Boston: Kluwer Academic Publishers, 1997. This book gives a good overview of the main procedures and new most recent developments on the topic of layout compacting.
Der zur vorliegenden Erfindung nächstgelegene Stand der Tech nik ergibt sich aus dem Artikel "Method of Designing Phase- Shifting Masks Utilizing a Compactor" von K. Ooi, K. Koyama und M. Kiryu (Japanese Journal of Applied Physics, Band 33, Seiten 6774-6778, 1994). Kazuko et al integrieren Phasenzu ordnung und Layout-Kompaktierung in einen gemeinsamen Gesamt ablauf. Die Phasenmasken werden jedoch nicht unmittelbar wäh rend der Kompaktierung generiert, so daß die bezüglich des Flächenergebnisses optimale Zuordnung nicht gefunden werden kann.The closest prior art to the present invention nik results from the article "Method of Designing Phase- Shifting Masks Utilizing a Compactor "by K. Ooi, K. Koyama and M. Kiryu (Japanese Journal of Applied Physics, volume 33, Pages 6774-6778, 1994). Kazuko et al integrate phases organization and layout compaction into a common whole procedure. However, the phase masks are not selected immediately generated during the compacting, so that with respect to the Area allocation optimal assignment can not be found can.
Weiterer nahegelegener Stand der Technik ergibt sich aus dem Artikel von W. L. Schiele, Th. Krueger und M. C. Utesch "Inser tion of Jog Series in Layout Compaction" in der Zeitschrift "Integration", Band 16, Nr. 2, Seiten 149-162, 1993. In diesem Artikel wird ein Verfahren zur Einführung von Knicken dargestellt. Das Knicken von Linien im Layout kann zu einer deutlichen Flächenreduktion führen. Das beschriebene Verfah ren optimiert den Graphen, auf dem zuvor der Längste- Pfad- Algorithmus angewendet wurde.Further nearby state of the art results from the Articles by W. L. Schiele, Th. Krueger and M. C. Utesch "Inser tion of Jog Series in Layout Compaction "in the magazine "Integration", Volume 16, No. 2, pages 149-162, 1993. In This article describes a procedure for introducing kinks shown. The folding of lines in the layout can lead to a lead to a clear reduction in area. The procedure described optimizes the graph on which the longest path Algorithm was applied.
In DE 196 25 894 A1 wird ein Verfahren zur Erzeugung von Fo tomasken beschrieben, bei dem optische Annäherungseffekte korrigiert werden, indem Abrasterdaten, die auf Grundlage von von außen empfangenen Maskendaten erzeugt werden, gemäß einem vorbestimmten Korrekturverfahren korrigiert werden. Die kor rigierten Abrasterdaten werden zum Steuern eines Musterbe lichtungsvorgangs zum Herstellen des Musters einer Fotomaske verwendet.DE 196 25 894 A1 describes a method for producing Fo described tomasken, in which optical approximation effects can be corrected by scanning data based on mask data received from outside are generated according to a predetermined correction methods are corrected. The cor Rigid scanning data are used to control a pattern clearing process for producing the pattern of a photo mask used.
Gemäß DE 196 42 050 A1 wird eine Erhöhung der Packungsdichte eines Schaltkreises dadurch erzielt, daß eine Phasenschieber maske eingesetzt wird, die aus alternierend angeordneten Pha senschiebern besteht.According to DE 196 42 050 A1 there is an increase in the packing density of a circuit achieved in that a phase shifter mask is used, which consists of alternating pha slider consists.
Ausgehend von diesem Stand der Technik ist es Aufgabe der Er findung, ein Verfahren zur Erzeugung von Phasenmasken beim automatisierten Entwurf von integrierten Schaltkreisen anzu geben, durch das eine optimale Zuordnung der Phasen zu den einzelnen Polygonen erzielt werden kann.Based on this state of the art, it is the task of the He invention, a method for generating phase masks in automated design of integrated circuits give an optimal allocation of the phases to the individual polygons can be achieved.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß die Zuordnung zumindest teilweise während der Bearbeitung des Ab standsgraphen erfolgt, d. h. also, an der selben Stele im Kompaktierungsalgorithmus, an der gemäß dem Stand der Technik aus Schiele et al das Knicken von Linien eingesetzt wird. Er findungsgemäß kann die Phasenzuordnung dabei alternativ oder ergänzend zu dem Einführen von Knicken verwendet werden.According to the invention this object is achieved in that the Allocation at least partially during the processing of the Ab status graph is done, d. H. so, at the same stele in Compacting algorithm based on the state of the art from Schiele et al the kinking of lines is used. he According to the invention, the phase assignment can alternatively or can be used in addition to the insertion of kinks.
Besonders bevorzugt ist es dabei, die Zuordnung zumindest ei nes Teils der Polygone während des Ablaufs des Längste-Pfad- Algorithmus durchzuführen.It is particularly preferred to assign at least one part of the polygons during the course of the longest path Perform algorithm.
Dabei ist es weiter besonders bevorzugt, solange bisher noch nicht festgelegten Polygonen eine Phase zuzuordnen, wie da durch der längste Pfad weiter verkürzt werden kann.It is further particularly preferred, as long as so far to assign a phase to undefined polygons, like there can be further shortened by the longest path.
Es ist dadurch besonders bevorzugt, Polygonen erst dann un terschiedliche Phasen zuzuordnen, wenn diese bereits den Mi nimalabstand für Polygone gleicher Phase erreicht haben.It is therefore particularly preferred that polygons only then be un assign different phases, if these already the Mi have reached the minimum distance for polygons of the same phase.
Mit diesen Merkmalen der Erfindung wird verhindert, daß durch eine zu frühe Festlegung der Phasenlage der einzelnen Polygo ne vorzeitig Beschränkungen in den Design-Möglichkeiten ein geführt werden, durch die später eine optimale Zuordnung ver hindert wird.With these features of the invention is prevented by an early determination of the phase position of the individual polygo ne early restrictions in the design options be guided through which later an optimal allocation ver is prevented.
Es ist dabei besonders bevorzugt, daß einem Teil der Polygone die Phasen erst in späteren Schritten zugeordnet werden.It is particularly preferred that part of the polygons the phases are only assigned in later steps.
Vorzugsweise wird einem Teil der Polygone erst nach der auto matischen Knickgenerierung eine Phase zugeordnet. Part of the polygons is preferably only after the auto assigned a phase to the kink generation.
Es ist weiter bevorzugt, einem Teil der Polygone erst in spä teren Kompaktierungsschritten, beispielsweise während der ab wechselnden eindimensionalen Kompaktierung in X- und Y- Richtung eine Phase zuzuordnen.It is further preferred that a part of the polygons is only in late tere compacting steps, for example during the changing one-dimensional compacting in X- and Y- Assign a phase to the direction.
Schließlich kann es von Vorteil sein, einem Teil der Polygone erst in einem unabhängigen Verfahren außerhalb der Layout- Kompaktierung eine Phase zuzuordnen.Finally, it can be beneficial to be part of the polygons only in an independent process outside of the layout Assign a phase to compacting.
Die vorliegende Erfindung wird im folgenden näher beschrie
ben:
Das erfindungsgemäße Verfahren bearbeitet den Abstandsgra
phen. Im Ablauf des Längste-Pfad-Algorithmus werden solange
bis dahin ungefärbte Polygone günstig eingefärbt, wie dadurch
der längste Pfad weiter verkürzt werden kann. "Günstig" steht
hier zum Beispiel für das unterschiedliche Einfärben von im
Pfad benachbarten Polygonen, für die der generell- also auch
bei Gleichfarbigkeit - zulässige Minimalabstand bereits er
reicht ist.The present invention is described in more detail below:
The method according to the invention processes the distance graph. In the course of the longest path algorithm, uncolored polygons are cheaply colored until the longest path can be shortened. "Inexpensive" stands here, for example, for the different coloring of adjacent polygons in the path, for which the minimum distance which is generally permissible, that is to say also in the case of the same color, is already sufficient.
Weiterhin ungefärbte Polygone bleiben flexibel und werden in späteren Schritten eingefärbt. Vorzugsweise erfolgt dies nach der automatischen Knickgenerierung, die ja in ganz ähnlicher Weise an dieser Stelle des Programmablaufs erfolgen kann (sh. Stand der Technik von Schiele et al). Ebenso kann ein Teil der noch ungefärbt gebliebenen Polygone in späteren Kompak tierungsschritten, beispielsweise während der abwechselnden eindimensionalen Kompaktierung in X- und Y-Richtung, einge färbt werden.Polygons that remain undyed remain flexible and become in colored later steps. This is preferably done after the automatic kink generation, which is quite similar Way at this point in the program flow (see State of the art by Schiele et al). Likewise, a part of the polygons that remained uncolored in later compact tation steps, for example during the alternating one-dimensional compacting in the X and Y directions be colored.
Erfindungsgemäß werden also während der Layout-Kompaktierung die Einfärbungen automatisch und Schritt für Schritt vorge nommen. Der besondere Vorteil der vorliegenden Erfindung liegt darin, daß bei der Kompaktierung in jedem Schritt be kannt ist, wo jeweils Einfärbungen vorgenommen werden müssen (und wo es noch nicht sinnvoll ist), damit für die Gesamtflä che des Layouts die größtmögliche Einsparung erfolgen kann. Erfindungsgemäß bewirkt diese Layout-Kompaktierung im Gegen satz zu den Phasenzuordnungsverfahren gemäß dem Stand der Technik, die günstigste Phasenzurodnung auch gleich in einen Flächengewinn umzusetzen.So according to the invention during the layout compacting the colorations automatically and step by step accepted. The particular advantage of the present invention is that in the compaction in each step be is known where colorations must be made (and where it doesn't make sense yet) so that for the total area the greatest possible savings can be made in the layout. According to the invention, this layout compaction in turn sentence on the phase assignment procedure according to the status of Technology, the cheapest phase assignment in one Realize area gain.
Claims (8)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19946991A DE19946991C1 (en) | 1999-09-30 | 1999-09-30 | Method for generating phase masks in the automated design of integrated circuits |
JP2000299823A JP4608070B2 (en) | 1999-09-30 | 2000-09-29 | Phase mask fabrication method for automatic design of integrated circuits |
US09/677,546 US6485871B1 (en) | 1999-09-30 | 2000-10-02 | Method of producing phase masks in an automated layout generation for integrated circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19946991A DE19946991C1 (en) | 1999-09-30 | 1999-09-30 | Method for generating phase masks in the automated design of integrated circuits |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19946991C1 true DE19946991C1 (en) | 2003-08-07 |
Family
ID=7923931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19946991A Expired - Fee Related DE19946991C1 (en) | 1999-09-30 | 1999-09-30 | Method for generating phase masks in the automated design of integrated circuits |
Country Status (3)
Country | Link |
---|---|
US (1) | US6485871B1 (en) |
JP (1) | JP4608070B2 (en) |
DE (1) | DE19946991C1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6622288B1 (en) * | 2000-10-25 | 2003-09-16 | Numerical Technologies, Inc. | Conflict sensitive compaction for resolving phase-shift conflicts in layouts for phase-shifted features |
US6901575B2 (en) | 2000-10-25 | 2005-05-31 | Numerical Technologies, Inc. | Resolving phase-shift conflicts in layouts using weighted links between phase shifters |
US6584610B1 (en) | 2000-10-25 | 2003-06-24 | Numerical Technologies, Inc. | Incrementally resolved phase-shift conflicts in layouts for phase-shifted features |
US7117456B2 (en) * | 2003-12-03 | 2006-10-03 | International Business Machines Corporation | Circuit area minimization using scaling |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19625894A1 (en) * | 1995-06-30 | 1997-01-02 | Sony Corp | Lithographic photomask production apparatus for LSI semiconductor manufacture |
DE19642050A1 (en) * | 1995-10-13 | 1997-04-24 | Toshiba Kawasaki Kk | Exposition mask device for photolithographic manufacture of DRAM |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3260474B2 (en) * | 1993-04-22 | 2002-02-25 | 株式会社日立製作所 | Phase shifter automatic arrangement method and phase shifter automatic arrangement apparatus using the same |
JPH0876350A (en) * | 1994-09-02 | 1996-03-22 | Hitachi Ltd | Method and device for automatically arranging phase shifter |
US6083275A (en) * | 1998-01-09 | 2000-07-04 | International Business Machines Corporation | Optimized phase shift design migration |
US6330708B1 (en) * | 1998-09-17 | 2001-12-11 | International Business Machines Corporation | Method for preparing command files for photomask production |
-
1999
- 1999-09-30 DE DE19946991A patent/DE19946991C1/en not_active Expired - Fee Related
-
2000
- 2000-09-29 JP JP2000299823A patent/JP4608070B2/en not_active Expired - Fee Related
- 2000-10-02 US US09/677,546 patent/US6485871B1/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19625894A1 (en) * | 1995-06-30 | 1997-01-02 | Sony Corp | Lithographic photomask production apparatus for LSI semiconductor manufacture |
DE19642050A1 (en) * | 1995-10-13 | 1997-04-24 | Toshiba Kawasaki Kk | Exposition mask device for photolithographic manufacture of DRAM |
Also Published As
Publication number | Publication date |
---|---|
US6485871B1 (en) | 2002-11-26 |
JP4608070B2 (en) | 2011-01-05 |
JP2001154336A (en) | 2001-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69730335T2 (en) | Method and device for producing a circuit by means of phase shift | |
DE69716774T2 (en) | TIRE BUILDING DRUM WITH A BULB FOLDING DEVICE | |
DE3342492A1 (en) | LINEAR POTENTIOMETER AND METHOD FOR THE PRODUCTION THEREOF | |
EP0609664A1 (en) | Dryer cloth and process for making the same | |
DE2857725A1 (en) | METHOD FOR PRODUCING A THIN FILM REEL | |
DE10051134B4 (en) | Method for detecting and automatically correcting phase conflicts on alternating phase masks | |
DE102005047475B4 (en) | Method for producing a mask set and mask set for defining a pattern | |
DE102013210609A1 (en) | Key press for a key module of a key for a keyboard, key module of a key for a keyboard, and method of manufacturing the same | |
DE19946991C1 (en) | Method for generating phase masks in the automated design of integrated circuits | |
DE3401782A1 (en) | WRAPPED CYLINDRICAL SOCKET | |
DE10041072A1 (en) | Automatic generation of program code involves forming symbol for component with interfaces in graphical editor, offering selection, generating code combining components | |
DE10205330A1 (en) | Method for correcting optical neighborhood effects | |
DE3517167A1 (en) | CYLINDER HEAD GASKET | |
EP1882089B1 (en) | Method for producing an exhaust-carrying device | |
EP1146393B1 (en) | Process for producing photomasks for making semi-conductor patterns | |
DE3206979A1 (en) | VERBUND VALVE SEAT | |
DE19961058A1 (en) | Stator for e.g. hydraulic torque converter of motor vehicle, includes strut engagement surface with outer corner formed larger than inner corner | |
DE102005039394B4 (en) | A method of searching for potential errors of an integrated circuit layout | |
DE2360800A1 (en) | PROCESS FOR MANUFACTURING INTEGRATED RESISTORS | |
DE4114778A1 (en) | DEVICE AND METHOD FOR PRODUCING EMBROIDERY DATA | |
DE4329875A1 (en) | Device for developing a control program for a knitting or knitting machine | |
DE10330467B4 (en) | Method for creating alternating phase masks | |
DE69832569T2 (en) | scroll compressor | |
CH676304A5 (en) | ||
EP1055754A2 (en) | Method for making tubular knitwear on a flat bed knitting machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: G03F0001140000 Ipc: G03F0001260000 |