DE19946203B4 - Support structure for a stacked foot arrangement - Google Patents

Support structure for a stacked foot arrangement Download PDF

Info

Publication number
DE19946203B4
DE19946203B4 DE19946203A DE19946203A DE19946203B4 DE 19946203 B4 DE19946203 B4 DE 19946203B4 DE 19946203 A DE19946203 A DE 19946203A DE 19946203 A DE19946203 A DE 19946203A DE 19946203 B4 DE19946203 B4 DE 19946203B4
Authority
DE
Germany
Prior art keywords
support structure
gate conductor
insulator layer
metal
metal track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19946203A
Other languages
German (de)
Other versions
DE19946203A1 (en
Inventor
Helmut Schneider
Robert Feurle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19946203A priority Critical patent/DE19946203B4/en
Publication of DE19946203A1 publication Critical patent/DE19946203A1/en
Application granted granted Critical
Publication of DE19946203B4 publication Critical patent/DE19946203B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Stützstruktur für eine gestapelte Fuseanordnung, bei der eine Metallbahn (7) auf einer unteren Metallisierungsebene über ein Kontaktloch (11) mit einer Fuse (12) auf einer oberen Metallisierungsebene verbunden ist und die Metallbahn (7) auf einer Isolatorschicht (3) geführt ist, in die ein Gateleiter (5) eingebettet ist, dadurch gekenneichnet, dass der Gateleiter (5) eine sich senkrecht zu seiner Längsrichtung erstreckende Ausdehnung aufweist, die sich zum Stützen der Metallbahn (7) direkt unterhalb von dieser in der Isolatorschicht (3) bis in einen Bereich unterhalb des Kontaktloches (11) erstreckt.Support structure for a stacked fuse arrangement, in which a metal track (7) on a lower metallization level is connected via a contact hole (11) to a fuse (12) on an upper metallization level and the metal track (7) is guided on an insulator layer (3), in which a gate conductor (5) is embedded, characterized in that the gate conductor (5) has an extension extending perpendicular to its longitudinal direction, which is used to support the metal strip (7) directly below it in the insulator layer (3) to in extends an area below the contact hole (11).

Figure 00000001
Figure 00000001

Description

Die vorliegende Erfindung betrifft eine Stützstruktur für eine gestapelte Fuseanordnung, bei der eine Metallbahn auf einer unteren Metallisierungsebene über ein Kontaktloch mit einer Fuse auf einer oberen Metallisierungsebene verbunden ist und die Metallbahn auf einer Isolatorschicht geführt ist, in die ein Gateleiter eingebettet ist.The present invention relates to a support structure for one stacked fuse arrangement with a metal sheet on a lower one Metallization level above a contact hole with a fuse on an upper metallization level is connected and the metal track is guided on an insulator layer, in which a gate conductor is embedded.

In der US 5,254,497 ist eine Mehrlagenverdrahtung beschrieben, bei der oberhalb von einer Gateschicht ein erster Metallkontakt über ein Kontaktloch, das durch mehrere Isolierschichten führt, mit einer zweiten Metallisierung verbunden ist.In the US 5,254,497 describes a multilayer wiring in which a first metal contact is connected above a gate layer to a second metallization via a contact hole that leads through a plurality of insulating layers.

4 zeigt eine Anordnung, bei der auf einem Halbleiterkörper 1 aus Silizium eine Isolatorschicht 2 aus Siliziumdioxid (Feldoxid) und eine weitere Isolatorschicht 3 aus beispielsweise ebenfalls Siliziumdioxid vorgesehen sind. Auf der Isolatorschicht 2 verlaufen in der Isolatorschicht 3 Gateleiter 4, 5, 6 aus dotiertem polykristallinem Silizium. Die Gateleiter 5, 6 können dabei beispielsweise eine Ringstruktur bilden, in deren Innenraum auf höheren Metallisierungsebenen Fuses angebracht werden. 4 shows an arrangement in which on a semiconductor body 1 an insulator layer made of silicon 2 made of silicon dioxide (field oxide) and another insulator layer 3 silicon dioxide are also provided, for example. On the insulator layer 2 run in the insulator layer 3 gate conductor 4 . 5 . 6 made of doped polycrystalline silicon. The gate ladder 5 . 6 can, for example, form a ring structure, in the interior of which fuses are attached at higher metallization levels.

Wie nun in der 4 gezeigt ist, ist der Abstand zwischen den Gateleitern 5, 6, welche die Ringstruktur bilden, größer als der Abstand zwischen den Gateleitern 4 und 5. Dieser größere Abstand zwischen den Gateleitern 5, 6 bedingt, daß die auf die untere Isolatorschicht 2 aufgetragene weitere Isolatorschicht 3 im Innenraum der Ringstruktur eine "Delle" hat. Wird nun auf die weitere Isolatorschicht 3 mit der "Delle" eine untere Metallisierungsebene ("M0") mit einer Metallschicht 7 aus beispielsweise Aluminium aufgetragen und sodann wieder bereichsweise, beispielsweise in der Schnittebene der 4, durch chemisch-mechanisches Polieren entfernt, so bleibt in der "Delle" ein Metallrest 8 zurück.As now in the 4 is the distance between the gate conductors 5 . 6 , which form the ring structure, larger than the distance between the gate conductors 4 and 5 , This larger distance between the gate conductors 5 . 6 conditional on the lower insulator layer 2 applied further insulator layer 3 has a "dent" in the interior of the ring structure. Now on the further insulator layer 3 with the "dent" a lower metallization level ("M0") with a metal layer 7 applied from, for example, aluminum and then again in regions, for example in the section plane of the 4 , removed by chemical mechanical polishing, there remains a metal residue in the "dent" 8th back.

Wird sodann zur Bildung von Fuses eine weitere Metallschicht in einer höheren Metallisierungsebene ("M1") aufgetragen und werden die Fuses in dieser höheren Ebene geschossen, so können die Metallreste 8 bei diesem Schießen getroffen werden und gegebenenfalls störende metallisierte Krater zum Halbleitersubstrat 1 verursachen. Die durch solche Krater bedingte Störung kann unter Umständen sogar zu einem Ausfall der Funktionsfähigkeit der gestapelten Fuseanordnung führen.If a further metal layer is then applied in a higher metallization level (“M1”) to form fuses and the fuses are shot in this higher level, the metal residues can 8th be hit during this shooting and, if necessary, disruptive metallized craters to the semiconductor substrate 1 cause. The disturbance caused by such craters can even lead to a failure of the functionality of the stacked foot arrangement.

Es ist daher Aufgabe der vorliegenden Erfindung, eine Stützstruktur für eine gestapelte Fuseanordnung zu schaffen, welche das Auftreten von Metallresten zuverlässig zu verhindern vermag.It is therefore the task of the present Invention, a support structure for one to create stacked fuse arrangement which prevents the occurrence of metal residues reliable is able to prevent.

Diese Aufgabe wird bei einer Stützstruktur der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß der Gateleiter eine sich senkrecht zu seiner Längsrichtung erstreckende Ausdehnung aufweist, die sich zum Stützen der Metallbahn direkt unterhalb von dieser in der Isolatorschicht bis in einen Bereich unterhalb des Kontaktlochs erstreckt.This task is carried out with a support structure initially mentioned type solved according to the invention in that the gate conductor one perpendicular to its longitudinal direction extending extent, which is used to support the Metallbahn directly below this in the insulator layer up extends into an area below the contact hole.

Der Gateleiter kann dabei aus dotiertem polykristallinem Silizium bestehen. Außerdem kann sich der Gateleiter ausgehend von einem Gatering in dessen Innenraum erstrecken.The gate conductor can be made of doped polycrystalline silicon exist. The gate conductor can also starting from a catering in its interior.

Die Erfindung geht damit einen von bisherigen Versuchen zur Lösung der obigen Problemstellung vollkommen abweichenden Weg: Es wird nämlich nicht länger versucht, das sogenannte "Prozeßfenster" bei der Gestaltung des Innenraumes des Gateringes zu optimieren, um das Auftreten der "Delle" zu vermeiden. Vielmehr wird zur Verhinderung einer solchen "Delle" der Gateleiter unter die Metallbahn ("M0-Bahn") gelegt, ob wohl der Gateleiter hier keine elektrische Funktion zu erfüllen hat. Er dient unterhalb der Metallbahn lediglich als "Stützstruktur", die das Auftreten einer "Delle" verhindert. Hierdurch wird ein gleichmäßiges chemisch-mechanisches Polieren ermöglicht, das keine tiefen "Dellen" bzw. Mulden hinterläßt, in welchen sich Metallreste ansammeln können. Die Stützstruktur wird so in vorteilhafter Weise an solchen Stellen einge fügt, welche dem Fuse-Prozeß unterhalb der untersten Metallisierungsebene nicht stören.The invention is one of previous attempts to solve completely different way from the problem above: It will namely no longer tried to design the so-called "process window" to optimize the interior of the catering in order to avoid the appearance of the "dent". Much more to prevent such a "dent" of the gate conductor under the metal track ("M0-Bahn") placed whether well the gate conductor has no electrical function to perform here. It only serves as a "support structure" below the metal track, which is the occurrence a "dent" prevented. This will an even chemical-mechanical Polishing enables that doesn't leave deep "dents" or hollows in which metal residues can accumulate. The support structure is thus inserted in an advantageous manner at those points which the fuse process below the lowest level of metallization.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:The invention is explained below the drawings closer explained. Show it:

1 eine schematische Schnittdarstellung der erfindungsgemäßen Stützstruktur, 1 2 shows a schematic sectional illustration of the support structure according to the invention,

2 eine Draufsicht auf einen Gatering mit schematisch gezeigten Fuses, 2 a plan view of a catering with schematically shown fuses,

3 eine vergrößerte Darstellung einer Einzelheit von 2 und 3 an enlarged view of a detail of 2 and

4 eine schematische Schnittdarstellung einer Halbleiteranordnung zur Erläuterung der der Erfindung zugrundeliegenden Problemstellung. 4 is a schematic sectional view of a semiconductor device to explain the problem underlying the invention.

Die 4 ist bereits eingangs erläutert worden. In den 1 bis 3 werden für einander entsprechende Bauteile die gleichen Bezugszeichen wie in 4 verwendet.The 4 has already been explained at the beginning. In the 1 to 3 the same reference numerals as in 4 used.

1 zeigt einen Schnitt durch die erfindungsgemäße Stützstruktur, bei der sich der Gateleiter 5 zum Stützen der Metallbahn 7 unterhalb von dieser in der Isolatorschicht 3 erstreckt, wie dies durch eine Ausdehnung 9 dieses Gateleiters 5 angedeutet ist. Dadurch wird eine "Delle" in der Isolatorschicht 3 im Bereich zwischen den Gateleitern 5, 6 vermieden, so daß die Metallbahn 7 vollkommen eben auf der Isolatorschicht 3 geführt werden kann. 1 shows a section through the support structure according to the invention, in which the gate conductor 5 for supporting the metal track 7 below this in the insulator layer 3 stretches like this by extension 9 this gate conductor 5 is indicated. This creates a "dent" in the insulator layer 3 in the area between the gate conductors 5 . 6 avoided so that the metal track 7 completely flat on the insulator layer 3 can be performed.

Außerdem sind in 1 eine weitere Isolatorschicht 10 und eine weitere Metallisierungsebene mit einer Fuse-Metallbahn 12 gezeigt, die über einen Verbindungsstöpsel 11 aus Metall, beispielsweise Aluminium, mit der Metallbahn 7 verbunden ist.In addition, in 1 another layer of insulator 10 and another metallization level with a fuse metal track 12 shown using a connector plug 11 made of metal, for example aluminum, with the metal track 7 connected is.

Die Isolatorschichten 3, 10 können beispielsweise aus Siliziumdioxid bestehen, während für die Metallbahnen 7, 12 Aluminium als Beispiel verwendet werden kann. Die Gateleiter 4, 5 und 6 sowie die Ausdehnung 9 des Gateleiters 5 bestehen wie bei dem Beispiel von 4 aus dotiertem polykristallinem Silizium. Gegebenenfalls kann für diese Gateleiter und deren Ausdehnung aber auch ein geeignetes Metall verwendet werden. Der Halbleiterkörper 1 besteht aus Silizium, während für die Isolatorschicht 2 (Feldoxid) in bevorzugter Weise Siliziumdioxid verwendet wird.The insulator layers 3 . 10 can consist of silicon dioxide, for example, while for the metal tracks 7 . 12 Aluminum can be used as an example. The gate ladder 4 . 5 and 6 as well as the expansion 9 of the gate conductor 5 exist as in the example of 4 made of doped polycrystalline silicon. If necessary, a suitable metal can also be used for these gate conductors and their expansion. The semiconductor body 1 is made of silicon while for the insulator layer 2 (Field oxide) silicon dioxide is preferably used.

2 zeigt schematisch eine Draufsicht auf einen Gatering mit den Gateleitern 5, 6, der Metallbahn 7 und der Fuse-Metallbahn 12 sowie strichliert die Ausdehnung 9 als Stützstruktur der Metallbahn 7. Wie aus der 2 zu ersehen ist, erstrecken sich die Fuse-Metallbahnen 12 abwechselnd kammartig oberhalb der durch die Gateleiter 5, 6 aufgespannten Ebene in das Innere des durch die Gateleiter 5, 6 und deren in 2 vertikal verlaufenden Verbindungsleiter gebildeten Gateringes. Die über die Verbindungsstöpsel 11 miteinander verbundenen Metallbahnen 7, 12 sind selbstverständlich nur an einem Ende mit dem Gatering verbunden, während das andere Ende aus dem Gatering herausgeführt und elektrisch getrennt von diesem kontaktiert ist. Dies ist aus 3 zu ersehen, in welcher Kontakte 13 außerhalb des Gateleiters 6 für die in 3 untere Metallbahn 7 und in 3 ebenfalls untere Fuse-Metallbahn 12 gezeigt sind. Die in 3 obere Fuse-Metallbahn 12 und die in 3 ebenfalls obere Metallbahn 7 sind dagegen mit dem Gateleiter 5 verbunden. 2 shows schematically a top view of a catering with the gate conductors 5 . 6 , the metal track 7 and the fuse metal track 12 as well as dashed lines 9 as a support structure for the metal track 7 , As from the 2 it can be seen that the fuse metal tracks extend 12 alternately comb-like above that through the gate ladder 5 . 6 spanned level into the interior of the through the gate ladder 5 . 6 and their in 2 vertically extending connecting conductors formed gateringes. The over the connector plug 11 interconnected metal tracks 7 . 12 are of course only connected to the catering at one end, while the other end leads out of the catering and is electrically isolated from it. This is over 3 to see in what contacts 13 outside the gate conductor 6 for the in 3 lower metal track 7 and in 3 also lower fuse metal track 12 are shown. In the 3 upper fuse metal track 12 and the in 3 also upper metal track 7 are against the gate conductor 5 connected.

Die erfindungsgemäße Stützstruktur läßt sich auf einfache Weise herstellen, da für die Ausbildung der Ausdehnungen 9 des Gateleiters 5 bzw. 6 keine zusätzlichen Prozeßschritte erforderlich sind. Diese die Stützstruktur bildenden Ausdehnungen 9 können ohne weiteres zusammen mit den Gateleitern 5 bzw. 6 im gleichen Prozeßschritt unter Anwendung einer entsprechenden Photolack- und Ätztechnik bzw. Maske hergestellt werden. Mit anderen Worten, die erfindungsgemäße Stützstruktur läßt sich auf äußerst einfache Weise realisieren und verursacht keine zusätzlichen Kosten.The support structure according to the invention can be produced in a simple manner, since it is used for the expansion 9 of the gate conductor 5 respectively. 6 no additional process steps are required. These extensions forming the support structure 9 can easily together with the gate conductors 5 respectively. 6 can be produced in the same process step using an appropriate photoresist and etching technique or mask. In other words, the support structure according to the invention can be implemented in an extremely simple manner and does not cause any additional costs.

Claims (3)

Stützstruktur für eine gestapelte Fuseanordnung, bei der eine Metallbahn (7) auf einer unteren Metallisierungsebene über ein Kontaktloch (11) mit einer Fuse (12) auf einer oberen Metallisierungsebene verbunden ist und die Metallbahn (7) auf einer Isolatorschicht (3) geführt ist, in die ein Gateleiter (5) eingebettet ist, dadurch gekenneichnet, dass der Gateleiter (5) eine sich senkrecht zu seiner Längsrichtung erstreckende Ausdehnung aufweist, die sich zum Stützen der Metallbahn (7) direkt unterhalb von dieser in der Isolatorschicht (3) bis in einen Bereich unterhalb des Kontaktloches (11) erstreckt.Support structure for a stacked fuse arrangement in which a metal sheet ( 7 ) on a lower metallization level via a contact hole ( 11 ) with a fuse ( 12 ) is connected at an upper metallization level and the metal track ( 7 ) on an insulator layer ( 3 ) into which a gate conductor ( 5 ) is embedded, characterized in that the gate conductor ( 5 ) has an extension extending perpendicular to its longitudinal direction, which extends to support the metal track ( 7 ) directly below this in the insulator layer ( 3 ) to an area below the contact hole ( 11 ) extends. Stützstruktur nach Anspruch 1, dadurch gekennzeichnet, dass der Gateleiter (4, 5, 6; 9) aus dotiertem polykristallinem Silizium besteht.Support structure according to claim 1, characterized in that the gate conductor ( 4 . 5 . 6 ; 9 ) consists of doped polycrystalline silicon. Stützstruktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass sich der Gateleiter (4, 5, 6; 9) ausgehend von einem Gatering (5, 6) in dessen Innenraum erstreckt.Support structure according to claim 1 or 2, characterized in that the gate conductor ( 4 . 5 . 6 ; 9 ) starting from a catering ( 5 . 6 ) extends in its interior.
DE19946203A 1999-09-27 1999-09-27 Support structure for a stacked foot arrangement Expired - Fee Related DE19946203B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19946203A DE19946203B4 (en) 1999-09-27 1999-09-27 Support structure for a stacked foot arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19946203A DE19946203B4 (en) 1999-09-27 1999-09-27 Support structure for a stacked foot arrangement

Publications (2)

Publication Number Publication Date
DE19946203A1 DE19946203A1 (en) 2001-04-19
DE19946203B4 true DE19946203B4 (en) 2004-05-06

Family

ID=7923419

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19946203A Expired - Fee Related DE19946203B4 (en) 1999-09-27 1999-09-27 Support structure for a stacked foot arrangement

Country Status (1)

Country Link
DE (1) DE19946203B4 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254497A (en) * 1992-07-06 1993-10-19 Taiwan Semiconductor Manufacturing Company Method of eliminating degradation of a multilayer metallurgy/insulator structure of a VLSI integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254497A (en) * 1992-07-06 1993-10-19 Taiwan Semiconductor Manufacturing Company Method of eliminating degradation of a multilayer metallurgy/insulator structure of a VLSI integrated circuit

Also Published As

Publication number Publication date
DE19946203A1 (en) 2001-04-19

Similar Documents

Publication Publication Date Title
DE102005008354B4 (en) Semiconductor component and method for its production
DE4419844B4 (en) accelerometer
DE69706559T2 (en) CONTACTLESS MEMORY CARD
DE2430692C2 (en) Method for producing connecting holes in insulating layers
EP0374648B1 (en) Device for the connexion of an electric cable
DE19727232A1 (en) Analog semiconductor component and method for its production
DE60218442T2 (en) METAL ISOLATOR METAL CONDENSER USING COPPER
EP1556899B1 (en) Electronic component with an integrated passive electronic component and method for production thereof
EP0152557B1 (en) Semiconductor component having metallic bump contacts and multi-layer wiring
EP0373258A1 (en) Method for producing self-aligned contacts between vertically separated wiring layers on an integrated circuit
DE19531602A1 (en) Connection structure in semiconductor component
DE102012218433B4 (en) Contact arrangement
DE19716791B4 (en) Method for producing contact openings in a multilayer semiconductor structure
DE19946203B4 (en) Support structure for a stacked foot arrangement
EP1168443B1 (en) Process for the manufacture of a dielectric antifuse structure
WO2001063652A1 (en) Semiconductor component and method for the production thereof
DE19740570A1 (en) Piezoelectric actuating device e.g. for injection valve
DE102006018675A1 (en) Thin-film structure and manufacturing method thereof
DE19841435C2 (en) Semiconductor device with an improved lead connection structure and manufacturing method therefor
DE19960563B4 (en) Semiconductor structure and corresponding manufacturing method
DE3421127A1 (en) METHOD FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT
DE2820002A1 (en) Terminal for circuit board - has connecting wires pushed in holes in board with grooves and collars at their tops
WO1998044522A2 (en) Capacitor structure
DE102018213164A1 (en) Power electronics device and method for manufacturing a power electronics device
DE102020200099B4 (en) Method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee