DE19922557A1 - Verfahren zum Abscheiden einer Zweischicht-Diffusionsbarriere - Google Patents

Verfahren zum Abscheiden einer Zweischicht-Diffusionsbarriere

Info

Publication number
DE19922557A1
DE19922557A1 DE19922557A DE19922557A DE19922557A1 DE 19922557 A1 DE19922557 A1 DE 19922557A1 DE 19922557 A DE19922557 A DE 19922557A DE 19922557 A DE19922557 A DE 19922557A DE 19922557 A1 DE19922557 A1 DE 19922557A1
Authority
DE
Germany
Prior art keywords
layer
tan
deposition
semiconductor wafer
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19922557A
Other languages
English (en)
Other versions
DE19922557B4 (de
Inventor
Sven Schmidbauer
Alexander Ruf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19922557A priority Critical patent/DE19922557B4/de
Priority to PCT/DE2000/001580 priority patent/WO2000070664A1/de
Priority to TW089109431A priority patent/TW472348B/zh
Priority to JP2000619017A priority patent/JP3779161B2/ja
Priority to KR10-2001-7014606A priority patent/KR100408543B1/ko
Publication of DE19922557A1 publication Critical patent/DE19922557A1/de
Priority to US09/992,977 priority patent/US6579786B2/en
Application granted granted Critical
Publication of DE19922557B4 publication Critical patent/DE19922557B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Abscheiden einer Zweischicht-Diffusionsbarriere auf einem Halbleiterwafer aus einer TaN- und einer Ta-Schicht als Trägerschicht für Kupferleitbahnen. Erfindungsgemäß erfolgt die Abscheidung der TaN-Schicht bei Temperaturen von über 200 DEG C in einem ersten Schritt und die Abscheidung der Ta-Schicht in einem zweiten Schritt während der Abkühlung des Halbleiterwafers und unter 50 DEG C.

Description

Die Erfindung betrifft ein Verfahren zum Abscheiden einer Zweischicht-Diffusionsbarriere auf einem Halbleiterwafer, vorzugsweise bestehend aus einer Tantal-Nitrid- (TaN) und ei­ ner darüber befindlichen Tantalschicht (Ta) als Trägerschicht für Leiterbahnen, insbesondere Kupferleitbahnen von Verdrah­ tungsebenen.
Üblicherweise bestehen Leitbahnen von Verdrahtungsebenen mi­ kroelektronischer Bausteine aus Aluminium, was jedoch hin­ sichtlich der elektrischen Leitfähigkeit und der realisierba­ ren Strukturbreiten Grenzen besitzt. Aus diesem Grund wurde eine neue Technologie zum Einsatz von Kupfer für die Leitbah­ nen entwickelt, deren Kernstück das Dual Damascene - oder auch Inlett-Konzept (D. Edelstein, J. Heidenreich, R. Gold­ blatt, W. Cote, C. Uzoh, N. Lustig, P. Poper, T. McDevitt, W. Motsiff, A. Simon, J. Dukovic, R. Wachnik, H. Rathore, R. Schulz, L. Su, S. Luce, J. Slattery, IEEE VLSI Tech. Symp. 1997) bildet. Bei dieser Technologie wird in einem ersten Schritt zunächst die Negativform des Übergangsloches und der Leitbahn in eine planar abgeschiedene Siliziumoxidschicht des intermetallischen Dielektrikums geätzt. In diese Negativform wird durch Sputtern eine Barriere und eine Kupferstartschicht abgeschieden. Die Kupferstartschicht kann elektrochemisch, oder durch Cu-PVD (Physical Vapour Deposition) oder CVD (Che­ mical Vapour Deposition) abgeschieden werden. Danach wird die gesamte Negativform bei einer niedrigen Temperatur elek­ trochemisch mit Kupfer aufgefüllt. Da für den weiteren Schichtaufbau auf dem Halbleiterwafer eine vollkommen ebene Oberfläche notwendig ist, wird anschließend das überflüssige Kupfer durch chemisch mechanisches Polieren (CMP) entfernt, so daß die Übergangslöcher und die Leitbahnen im Siliziumoxid zurückbleiben.
Die Verwendung von Kupfer anstelle von Aluminium für die Leitbahnen macht es notwendig, daß das Kupfer vollständig durch entsprechende Barrieren eingekapselt wird, um zu ver­ meiden, daß Kupfer in Silizium oder auch in das intermetalli­ sche Siliziumoxid eindiffundiert.
Als Diffusionsbarrieren gegenüber dem Siliziumoxid sind der­ zeit vor allem Einschichtsysteme aus Titannitrid, Tantal und Tantalnitrid bekannt geworden (P. Ding, T. Chiang, R. Tao, B. Sun, I. Hashim, T. Yao, L. Chen, G. Yao, B. Chin, R. Mosley, Z. Xu, F. Chen; Conference Proceedings VMIC Conference, June 10-12, 1997).
Zur Minimierung des Schichtwiderstandes der gesamten Barrie­ reschicht und damit der Minimierung des Übergangslochwider­ standes bzw. der Optimierung der Barriere-Festigkeit durch das Ausnutzen von insgesamt vorteilhaften morphologischen Ei­ genschaften des Barriereaufbaus wurde auch versucht, ein Zweischichtsystem z. B. aus Titannitrid/Tantal als Barriere zu verwenden, wie dies beispielsweise aus der europäischen Pa­ tentanmeldung EP 0 751 566 A2 hervorgeht. Im Fall der Verwen­ dung eines Zweischichtsystemes aus TaN/Ta läßt sich neben der erhöhten Barrierefestigkeit durch eine dünne TaN-Schicht un­ ter der Tantalschicht die niederohmige a-Phase des Tantals schon bei Temperaturen um 200°C herstellen. Eine solche Tan­ talschicht läßt sich ansonsten nur bei nicht akzeptabel hohen Abscheidetemperaturen von über 400°C realisieren. Ein weite­ rer Vorteil dieser Zweischichtbarriere ist darin zu sehen, daß gegenüber dem Siliziumoxid und auch gegenüber dem Kupfer eine optimierte Haftung erreicht werden kann.
Derartige Zweischichtsysteme werden in der Regel in einer PVD-Kammer bei fest vorgegebenen Temperaturen abgeschieden. Die dabei zum Einsatz kommende Temperatur liegt über 200°C, wobei die Abscheidung bei einer derart hohen Temperatur den Nachteil hat, daß der Siliziumwafer, auf dem die Barriere ab­ geschieden wurde, anschließend auf eine Temperatur auf unter 50°C abgekühlt werden muß. Der Grund ist darin zu sehen, daß die Abscheidung einer Kupferstartschicht bei tiefen Tempera­ turen erfolgen muß, um zu erreichen, daß sich ein konformer, lückenloser Kupferfilm ausbildet und daß das Kupfer nicht ag­ glomeriert. Durch die erforderliche Abkühlung des Siliziumwa­ fers geht sehr viel Zeit verloren, die entweder den Durchsatz der Sputteranlage beschränkt, oder durch eine zusätzliche Kühlkammer die Kosten der Anlage erhöht.
Derzeit ist zur Abscheidung einer Diffusionsbarriere- bzw. Seed-Abscheidung eine Prozeßführung vorgesehen, bei welcher der Halbleiterwafer in einem Degas- bzw. Temperschritt bei < 100°C und anschließend in einem Precleanschritt mit Argon bei 250°C-300°C vorbehandelt wird. Unmittelbar daran anschließend wird die TaN-Schicht und nachfolgend die Ta-Schicht bei ca. 250°C gesputtert. Da die Abscheidung von Cu bei niedrigen Temperaturen erfolgen muß, wird der Halbleiterwafer in einem weiteren Prozeßschritt auf 50°-25°C abgekühlt. Dieser Abkühl­ vorgang kann auch in einer separaten Abkühlkammer erfolgen. Anschließend daran kann eine Kupferstartschicht bei 25°C ab­ geschieden werden.
Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfah­ ren zum Abscheiden einer Zweischicht-Diffusionsbarriere auf einem Halbleiterwafer zu schaffen, bei dem bei gleich­ bleibender Qualität der Schichtabscheidung eine deutliche Zeiteinsparung ohne zusätzliche Anlagenkosten erreicht werden kann.
Die der Erfindung zugrundeliegende Aufgabenstellung wird bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß die Abscheidung der Zweischicht-Diffusionsbarriere in ei­ nem Zweischrittprozeß erfolgt, bei dem im ersten Schritt bei einer hohen Temperatur des Halbleiterwafers die TaN-Schicht und nachfolgend die Ta-Schicht bei einer niedrigen Temperatur im Bereich der RT vorgenommen wird.
Gegebenenfalls kann der Halbleiterwafer vor Abscheiden der Zweischicht-Diffusionsbarriere zur Entfernung von Adsorbaten zunächst mit einem Degas- bzw. Temperschritt behandelt wer­ den, sowie weiterhin die im Boden von Übergangslöchern be­ findliche Metalloxidschicht einer dort freiliegenden unteren Metallbahn in einem nachfolgenden Preclean-Schritt durch ei­ nen physikalischen Sputtereffekt entfernt werden.
Die Hochtemperaturabscheidung der TaN-Schicht wird bevorzugt bei mehr als 200°C und die Niedrigtemperaturabscheidung der Ta-Schicht bei weniger als 50°C, beispielsweise bei 25°C, vorgenommen.
Um die Zweischichtabscheidung besonders zeitoptimiert vorneh­ men zu können, erfolgt die Abscheidung der Ta-Schicht in Fortbildung der Erfindung während der Abkühlung des Halblei­ terwafers auf unter 50°C.
Eine weitere Fortbildung der Erfindung ist dadurch gekenn­ zeichnet, daß die Abscheidung der TaN- und der Ta-Schicht in einer PVD-Abscheideanlage vorgenommen wird, wobei die Ab­ scheidung der TaN-Schicht in einer Stickstoffatmosphäre er­ folgt.
In einer besonders vorteilhaften Ausgestaltung der Erfindung wird die Abscheidung der TaN- und der Ta-Schicht in der glei­ chen PVD-Kammer vorgenommen, indem der Halbleiterwafer nach dem Degas- und Preclean-Schritt mit der dabei erreichten Scheibentemperatur von 200 bis 300°C in der PVD-Kammer auf einem auf ca. 25°C temperierten Electro Static Chuck (ESC) ohne zu chucken abgelegt und die TaN-Schicht in der Stick­ stoffatmosphäre abgeschieden und nach erfolgter Abscheidung der TaN-Schicht der überschüssige Stickstoff abgepumpt wird. Anschließend wird der Halbleiterwafer auf dem ESC gechuckt und die Ta-Schicht in einer stickstoffarmen Atmosphäre wäh­ rend der Abkühlung auf die niedrige Temperatur abgeschieden.
Anstelle der Zweischicht-Abscheidung der Diffusionsbarriere in einer PVD-Kammer, besteht auch die Möglichkeit, die TaN- und die Ta-Schicht in getrennten PVD-Kammern abzuscheiden. Zu diesem Zweck wird der Halbleiterwafer in einer besonderen Va­ riante der Erfindung nach dem Degas- und Preclean-Schritt mit der dabei erreichten Scheibentemperatur von 200 bis 300°C in der ersten PVD-Kammer auf einem auf ca. 250 bis 300°C tempe­ rierten Electro Static Chuck (ESC) abgelegt und gechuckt und nachfolgend die TaN-Schicht in der Stickstoffatmosphäre abge­ schieden. Anschließend wird der Halbleiterwafer in einer zweiten PVD-Kammer auf einem auf weniger als 50°C temperier­ ten ESC gechuckt und während der Abkühlung des Halbleiterwa­ fers auf die Chucktemperatur die Ta-Schicht abgeschieden. Da der Halbleiterwafer nach der Abscheidung der zweiten Bar­ riereschicht bereits die für die Abscheidung einer Kupfer­ startschicht niedrige Temperatur aufweist, sieht eine weitere Ausgestaltung der Erfindung vor, daß der mit den TaN- und Ta- Schichten beschichtete Halbleiterwafer unmittelbar in An­ schluß daran in einer Cu-PVD-Kammer mit einer Kupfer­ startschicht beschichtet wird.
Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens zum Abscheiden einer Zweischichtbarriere aus TaN und Ta ist darin zu sehen, daß die Abscheidung beider Schichten in einer we­ sentlichen kürzeren Zeit vorgenommen werden kann, wobei sich der Gesamtschichtwiderstand bzw. deren Morphologie gegenüber einer kompletten Abscheidung beider Schichten bei 250°C kaum unterscheidet.
Das erfindungsgemäße Verfahren ist nicht nur auf die Verwen­ dung zur Herstellung von Diffusionsbarrieren für eine Kupfer­ metallisierung beschränkt, sondern eignet sich generell für die Bildung von Diffusionsschichten, die eine Diffusion von insbesondere Metallen verhindern soll. Derartige Metalle sind beispielsweise auch Platin, Aluminium oder Wolfram.
Nachfolgend soll die Erfindung anhand von zwei Ausführungs­ beispielen näher erläutert werden. Der grundsätzliche Unter­ schied zwischen beiden Ausführungsbeispielen ist darin zu se­ hen, daß im ersten Ausführungsbeispiel die Abscheidung der TaN- und Ta-Schicht in der gleichen PVD-Kammer erfolgt, wo­ hingegen im zweiten Ausführungsbeispiel die Abscheidung in zwei getrennten PVD-Kammern erfolgt.
Bei der Abscheidung der TaN- und der Ta-Schicht in einer PVD- Kammer wird davon ausgegangen, daß der Halbleiterwafer zu­ nächst standardmäßig mit Degas und Preclean vorbehandelt wor­ den ist. Mit dem Degas oder Temperschritt werden bei ca. 300°C im Vakuum zunächst Adsorbate von der Scheibenoberfläche abgelöst. Bei dem anschließenden Preclean-Schritt wird durch einen physikalischen Sputtereffekt gezielt im Boden der Über­ gangslöcher die Metalloxidschicht der freiliegenden unteren Metalleitbahn entfernt, um einen möglichst geringen Über­ gangswiderstand zu erreichen.
Nach diesen beiden Prozeßschritten besitzt das Siliziumwafer bereits eine Scheibentemperatur von 250 bis 300°C.
Der Halbleiterwafer wird nun in die PVD-Kammer geführt, de­ ren Electro Static Chuck (ESC) auf eine Temperatur unter 50°C, bevorzugt unter 25°C temperiert ist. Da jedoch die Ab­ scheidung der TaN-Schicht bei mehr als 200°C erfolgen muß, wird der Halbleiterwafer auf dem ESC nicht gechuckt, so daß zwischen dem Halbleiterwafer und dem Chuck keine starke ther­ mische Kopplung besteht. Anschließend daran erfolgt in einer Stickstoffatmosphäre (einige mT N2) die Abscheidung einer dünnen TaN-Schicht mit einer Stärke von einigen 10 nm. Da die Scheibentemperatur noch bei 250 bis 300°C liegt und durch die TaN-Abscheidung die Scheibentemperatur noch ansteigen kann, findet die Abscheidung der TaN-Schicht mit der gewünschten Morphologie bei der erforderlichen Temperatur statt. Nach der Abscheidung der TaN-Schicht wird der überschüssige Stickstoff aus der PVD-Kammer abgepumpt und gleichzeitig der Halbleiter­ wafer auf dem ESC gechuckt. Dadurch wird zwischen dem Halb­ leiterwafer und dem Chuck ein guter thermischer Kontakt her­ gestellt, so daß unmittelbar damit die Abkühlung der Scheibe einsetzt. Nun wird die Ta-Schicht mit einer Sputterleistung von einigen kW je nach Kammertyp abgeschieden. Der Vorteil dieses Verfahrens ist darin zu sehen, daß der Halbleiterwafer nach der Ta-Abscheidung bereits die für die Kupferabscheidung benötigte tiefe Temperatur unter 50°C aufweist, ohne daß zu­ sätzliche Abkühlvorgänge erforderlich wären. Damit kann das kalte und mit TaN- und Ta-beschichtete Siliziumwafer unmit­ telbar anschließend in eine Cu-PVD- oder CVD-Kammer überführt werden, in der dann zunächst eine Kupferstartschicht abge­ schieden wird.
Im zweiten nachfolgend beschriebenen Ausführungsbeispiel er­ folgt das Abscheiden der TaN- und der Ta-Schicht in getrenn­ ten PVD-Kammern. Auch bei der Verwendung von zwei PVD-Kammern erfolgt die Vorbehandlung des Halbleiterwafers wie beschrie­ ben durch Degas und Preclean, wobei der Halbleiterwafer mit der bei diesem Prozeßschritten erreichten Scheibentemperatur von 250 bis 300°C in die erste PVD-Kammer bewegt und dort auf einem ESC gechuckt. Dieser ESC ist auf einer Temperatur von ca. 250 bis 300°C temperiert. Der Halbleiterwafer bleibt so­ mit kontrolliert auf einer Temperatur von 250 bis 300°C, so daß die wenige 10 nm dicke TaN-Schicht in einer Stickstoffat­ mosphäre abgeschieden werden kann. Anschließend daran wird der Halbleiterwafer in die nächste PVD-Kammer geführt, deren Chuck eine Temperatur von weniger als 50°C aufweist und der Halbleiterwafer auf dem ESC gechuckt. Dabei besteht ein guter thermischer Kontakt zwischen dem ESC und dem Halbleiterwafer, so daß mit dem Chucken die Abkühlung des Halbleiterwafers auf die Chucktemperatur beginnt. Gleichzeitig zum Abkühlen des Halbleiterwafers wird die ebenfalls einige 10 nm dicke Ta- Schicht abgeschieden. Da der Halbleiterwafer nach der Ta- Abscheidung bereits die für die nachfolgende Kupferabschei­ dung erforderliche tiefe Temperatur aufweist, kann der Halb­ leiterwafer unmittelbar an die Abscheidung der Ta-Schicht in die Cu-PVD- oder CVD-Kammer überführt werden und sofort die Kupferstartschicht abgeschieden werden.

Claims (8)

1. Verfahren zum Abscheiden einer Zweischicht- Diffusionsbarriere auf einem Halbleiterwafer, vorzugswei­ se bestehend aus einer Tantal-Nitrid- (TaN) und einer darüber befindlichen Tantalschicht (Ta) als Trägerschicht für Leiterbahnen, insbesondere Kupferleitbahnen, von Ver­ drahtungsebenen, dadurch gekennzeich­ net, daß die Abscheidung der Zweischicht- Diffusionsbarriere in einem Zweischrittprozeß erfolgt, bei dem im ersten Schritt bei einer hohen Temperatur des Halbleiterwafers die TaN-Schicht und nachfolgend die Ta- Schicht bei einer bei einer niedrigen Temperatur im Be­ reich der RT vorgenommen wird.
2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Hochtemperaturabscheidung der TaN-Schicht bei mehr als 200°C und die Niedrig­ temperaturabscheidung der Ta-Schicht bei weniger als 50°C vorgenommen wird.
3. Verfahren nach Anspruch 2, dadurch gekenn­ zeichnet, daß die Niedrigtemperaturabscheidung bei ca. 25°C erfolgt.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Abscheidung der Ta- Schicht während der Abkühlung des Halbleiterwafers auf unter 50°C vorgenommen wird.
5. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die Abscheidung der TaN- und der Ta-Schicht in einer PVD-Abscheideanlage vorge­ nommen wird, wobei die Abscheidung der TaN-Schicht in einer Stickstoffatmosphäre erfolgt.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Abscheidung der TaN- und der Ta-Schicht in der gleichen PVD-Kammer vorgenommen wird, indem der Halbleiterwafer nach einem Degas- und Preclean-Schritt mit der dabei erreichten Scheibentempe­ ratur von 200-300°C in der PVD-Kammer auf einem auf ca. 25°C temperierten Electro Static Chuck (ESC) ohne zu chucken abgelegt und die TaN-Schicht in der Stickstoffat­ mosphäre abgeschieden und nach erfolgter Abscheidung der TaN-Schicht der überschüssige Stickstoff abgepumpt wird, anschließend wird der Halbleiterwafer auf dem ESC ge­ chuckt und die Ta-Schicht in einer stickstoffarmen Atmo­ sphäre während der Abkühlung auf die niedrige Temperatur abgeschieden.
7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Abscheidung der TaN- Schicht in einer ersten PVD-Kammer erfolgt, indem der Halbleiterwafer nach dem Degas- und Preclean-Schritt mit der dabei erreichten Scheibentemperatur von 200-300°C in der ersten PVD-Kammer auf einem auf ca. 250-300°C temperierten Electro Static Chuck (ESC) abgelegt und ge­ chuckt wird und nachfolgend die TaN-Schicht in der Stick­ stoffatmosphäre abgeschieden wird, daß der Halbleiterwa­ fer anschließend in einer zweiten PVD-Kammer auf einem auf weniger als 50°C temperierten ESC gechuckt wird und daß während der Abkühlung des Halbleiterwafers auf die Chucktemperatur die Ta-Schicht abgeschieden wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der eine niedrige Tempe­ ratur aufweisende mit den TaN- und Ta-Schichten beschich­ tete Halbleiterwafer in einer CU-PVD- oder CVD-Kammer mit einer Kupferstartschicht beschichtet wird.
DE19922557A 1999-05-17 1999-05-17 Verfahren zum Abscheiden einer TaN/Ta-Zweischicht-Diffusionsbarriere Expired - Fee Related DE19922557B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19922557A DE19922557B4 (de) 1999-05-17 1999-05-17 Verfahren zum Abscheiden einer TaN/Ta-Zweischicht-Diffusionsbarriere
PCT/DE2000/001580 WO2000070664A1 (de) 1999-05-17 2000-05-17 Verfahren zum abscheiden einer zweischicht-diffusionsbarriere
TW089109431A TW472348B (en) 1999-05-17 2000-05-17 Method to deposit a two-layer-diffusion barrier
JP2000619017A JP3779161B2 (ja) 1999-05-17 2000-05-17 2層拡散バリアーを析出させる方法
KR10-2001-7014606A KR100408543B1 (ko) 1999-05-17 2000-05-17 2층 확산 장벽 증착 방법
US09/992,977 US6579786B2 (en) 1999-05-17 2001-11-19 Method for depositing a two-layer diffusion barrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19922557A DE19922557B4 (de) 1999-05-17 1999-05-17 Verfahren zum Abscheiden einer TaN/Ta-Zweischicht-Diffusionsbarriere

Publications (2)

Publication Number Publication Date
DE19922557A1 true DE19922557A1 (de) 2000-12-07
DE19922557B4 DE19922557B4 (de) 2004-11-04

Family

ID=7908267

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19922557A Expired - Fee Related DE19922557B4 (de) 1999-05-17 1999-05-17 Verfahren zum Abscheiden einer TaN/Ta-Zweischicht-Diffusionsbarriere

Country Status (6)

Country Link
US (1) US6579786B2 (de)
JP (1) JP3779161B2 (de)
KR (1) KR100408543B1 (de)
DE (1) DE19922557B4 (de)
TW (1) TW472348B (de)
WO (1) WO2000070664A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429524B1 (en) * 2001-05-11 2002-08-06 International Business Machines Corporation Ultra-thin tantalum nitride copper interconnect barrier
WO2003009372A2 (en) * 2001-07-20 2003-01-30 Applied Materials, Inc. Low resistivity tantalum nitride/tantalum bilayer stack
DE10146359B4 (de) * 2001-09-20 2006-12-28 Advanced Micro Devices, Inc., Sunnyvale Eine Metallisierungsprozesssequenz
KR100576363B1 (ko) * 2003-05-30 2006-05-03 삼성전자주식회사 인시투 화학기상증착 금속 공정 및 그에 사용되는화학기상증착 장비
US7186446B2 (en) 2003-10-31 2007-03-06 International Business Machines Corporation Plasma enhanced ALD of tantalum nitride and bilayer
KR100738211B1 (ko) * 2005-12-29 2007-07-10 동부일렉트로닉스 주식회사 반도체 장치의 박막 및 금속 배선 형성 방법
US20070281476A1 (en) * 2006-06-02 2007-12-06 Lavoie Adrien R Methods for forming thin copper films and structures formed thereby
US20080233704A1 (en) * 2007-03-23 2008-09-25 Honeywell International Inc. Integrated Resistor Capacitor Structure
US8211794B2 (en) * 2007-05-25 2012-07-03 Texas Instruments Incorporated Properties of metallic copper diffusion barriers through silicon surface treatments
WO2010077998A1 (en) * 2008-12-16 2010-07-08 Silicon Light Machines Corporation Method of fabricating an integrated device
US9399812B2 (en) * 2011-10-11 2016-07-26 Applied Materials, Inc. Methods of preventing plasma induced damage during substrate processing
CN102569042B (zh) * 2012-03-12 2014-08-20 四川大学 超薄、高热稳定性ZrGeN/CuGe复合梯度阻挡层制备工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281485A (en) * 1990-10-26 1994-01-25 International Business Machines Corporation Structure and method of making Alpha-Ta in thin films
EP0751566A2 (de) * 1995-06-30 1997-01-02 International Business Machines Corporation Metalldünnschichtbarriere für elektrische Verbindungen
WO1998054377A2 (en) * 1997-05-27 1998-12-03 Applied Materials, Inc. Stress tuned tantalum and tantalum nitride films
WO1999033110A1 (en) * 1997-12-19 1999-07-01 Applied Materials, Inc. A tailored barrier layer which provides improved copper interconnect electromigration resistance

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273775A (en) * 1990-09-12 1993-12-28 Air Products And Chemicals, Inc. Process for selectively depositing copper aluminum alloy onto a substrate
US5576579A (en) * 1995-01-12 1996-11-19 International Business Machines Corporation Tasin oxygen diffusion barrier in multilayer structures
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
KR0179795B1 (ko) * 1995-12-28 1999-04-15 문정환 이층 구조의 Cu 확산방지막 형성방법
US5858099A (en) * 1996-04-09 1999-01-12 Sarnoff Corporation Electrostatic chucks and a particle deposition apparatus therefor
US6130124A (en) * 1996-12-04 2000-10-10 Samsung Electronics Co., Ltd. Methods of forming capacitor electrodes having reduced susceptibility to oxidation
US5893752A (en) * 1997-12-22 1999-04-13 Motorola, Inc. Process for forming a semiconductor device
US6054768A (en) * 1997-10-02 2000-04-25 Micron Technology, Inc. Metal fill by treatment of mobility layers
US5968333A (en) * 1998-04-07 1999-10-19 Advanced Micro Devices, Inc. Method of electroplating a copper or copper alloy interconnect
US6461675B2 (en) * 1998-07-10 2002-10-08 Cvc Products, Inc. Method for forming a copper film on a substrate
US6351406B1 (en) * 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6372301B1 (en) * 1998-12-22 2002-04-16 Applied Materials, Inc. Method of improving adhesion of diffusion layers on fluorinated silicon dioxide
US6417094B1 (en) * 1998-12-31 2002-07-09 Newport Fab, Llc Dual-damascene interconnect structures and methods of fabricating same
US6362099B1 (en) * 1999-03-09 2002-03-26 Applied Materials, Inc. Method for enhancing the adhesion of copper deposited by chemical vapor deposition
US6593653B2 (en) * 1999-09-30 2003-07-15 Novellus Systems, Inc. Low leakage current silicon carbonitride prepared using methane, ammonia and silane for copper diffusion barrier, etchstop and passivation applications
US6403465B1 (en) * 1999-12-28 2002-06-11 Taiwan Semiconductor Manufacturing Company Method to improve copper barrier properties

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281485A (en) * 1990-10-26 1994-01-25 International Business Machines Corporation Structure and method of making Alpha-Ta in thin films
EP0751566A2 (de) * 1995-06-30 1997-01-02 International Business Machines Corporation Metalldünnschichtbarriere für elektrische Verbindungen
WO1998054377A2 (en) * 1997-05-27 1998-12-03 Applied Materials, Inc. Stress tuned tantalum and tantalum nitride films
WO1999033110A1 (en) * 1997-12-19 1999-07-01 Applied Materials, Inc. A tailored barrier layer which provides improved copper interconnect electromigration resistance

Also Published As

Publication number Publication date
KR100408543B1 (ko) 2003-12-06
US20020086527A1 (en) 2002-07-04
DE19922557B4 (de) 2004-11-04
WO2000070664A1 (de) 2000-11-23
JP3779161B2 (ja) 2006-05-24
KR20020011135A (ko) 2002-02-07
US6579786B2 (en) 2003-06-17
JP2003500828A (ja) 2003-01-07
TW472348B (en) 2002-01-11

Similar Documents

Publication Publication Date Title
DE4342047B4 (de) Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung
DE69837674T2 (de) Doppeldamaszen-metallisierung
US7495338B2 (en) Metal capped copper interconnect
DE69836114T2 (de) Kupferverdrahtung mit verbessertem Elektromigrationswiderstand und reduzierter Defektempfindlichkeit
EP1724827B1 (de) Verfahren zur Herstellung einer Leitstruktur mit Barrieren-Schichtstapel und entsprechende Leitstruktur
DE10194958B4 (de) Verfahren zur Herstellung einer Sperr-/ Haftschicht und einer Kristallkeimschicht in einer integrierten Schaltkreisanordnung und zugehörige integrierte Schaltkreisanordnung
US6144096A (en) Low resistivity semiconductor barrier layers and manufacturing method therefor
US6121685A (en) Metal-alloy interconnections for integrated circuits
DE10296935T5 (de) Barrierenverstärkungsprozess für Kupferdurchkontaktierungen(oder Zwischenverbindungen)
US6506668B1 (en) Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
DE112010003659T5 (de) Leitfähige Struktur für schmale Verbindungsöffnungen
DE102005035728B3 (de) Verfahren zum Reduzieren der Kontamination durch Entfernung eines Zwischenschichtdielektrikums von dem Substratrand
DE19922557B4 (de) Verfahren zum Abscheiden einer TaN/Ta-Zweischicht-Diffusionsbarriere
DE10261466B4 (de) Verfahren zur Herstellung einer leitenden Barrierenschicht mit verbesserten Haft- und Widerstandseigenschaften
DE19952273A1 (de) Verfahren zur Bildung eines Verbindungsfilmes
DE10146359B4 (de) Eine Metallisierungsprozesssequenz
DE102004017411B4 (de) In-situ-Metallbarriereablagerung für Sputterätzen auf einer Verbindungsstruktur
DE69922617T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP0002703A1 (de) Verfahren zum Herstellen von dünnen metallisch leitenden Streifen auf Halbleitersubstraten und damit hergestellte metallisch leitende Streifen
US20060001160A1 (en) Surface treatment of metal interconnect lines
DE102007009912A1 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE10339990B4 (de) Verfahren zur Herstellung einer Metallleitung mit einer erhöhten Widerstandsfähigkeit gegen Elektromigration entlang einer Grenzfläche einer dielektrischen Barrierenschicht mittels Implantieren von Material in die Metalleitung
DE102007035837A1 (de) Halbleiterbauelement mit einer Kornorientierungsschicht
DE10351005A1 (de) Barrierenschicht mit einer Titannitridbeschichtung für eine Kupfermetallsierungsschicht, die ein Dielektrikum mit kleinem ε aufweist
KR100654520B1 (ko) 반도체 배선용 Cu 합금과 그 제조 방법, 상기 방법으로제조된 Cu 합금 배선을 포함하는 반도체 장치, 및반도체용 Cu 합금 배선을 제조하기 위한 스퍼터링 타겟

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee