DE19917585C2 - Catching aid in phase locked loops with integral loop filter - Google Patents

Catching aid in phase locked loops with integral loop filter

Info

Publication number
DE19917585C2
DE19917585C2 DE19917585A DE19917585A DE19917585C2 DE 19917585 C2 DE19917585 C2 DE 19917585C2 DE 19917585 A DE19917585 A DE 19917585A DE 19917585 A DE19917585 A DE 19917585A DE 19917585 C2 DE19917585 C2 DE 19917585C2
Authority
DE
Germany
Prior art keywords
locked loop
vco
phase locked
phase
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19917585A
Other languages
German (de)
Other versions
DE19917585A1 (en
Inventor
Wolfgang Hilgers
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19917585A priority Critical patent/DE19917585C2/en
Publication of DE19917585A1 publication Critical patent/DE19917585A1/en
Application granted granted Critical
Publication of DE19917585C2 publication Critical patent/DE19917585C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Die Erfindung betrifft einen Phasenregelkreis und ein Verfahren zum Ansteuern eines Phasenregelkreises nach dem Oberbegriff der Patentansprüche 1 und 9.The invention relates to a phase locked loop and a method for driving a phase locked loop according to the Preamble of claims 1 and 9.

Phasenregelkreise (Phase-Locked-Loop, PLL) dieser Art finden häufig in der Nachrich­ tentechnik zur Nachlaufsynchronisation Verwendung. Ihre Aufgabe besteht darin, die Frequenz eines regelbaren spannungsgesteuerten Oszillators (Voltage Controlled Oscil­ lator, VCO) so einzustellen, daß diese mit einem Referenzsignal übereinstimmt. Die Fre­ quenz des Oszillators VCO wird dabei mit Hilfe eines Steuersignals UVCO moduliert. An­ wendungsbeispiele solcher Phasenregelkreise PLL sind die Taktwiedergewinnung eines Leitungssignals oder auch die Takterzeugung für die Multiplexbildung bei der digitalen Synchronhierarchie SDH.Phase locked loops (PLL) of this type are often used in telecommunications technology for tracking synchronization. Your task is to set the frequency of a controllable voltage controlled oscillator (VCO) so that it matches a reference signal. The frequency of the oscillator VCO is modulated with the aid of a control signal U VCO . Examples of such phase locked loops PLL are the clock recovery of a line signal or the clock generation for multiplexing in the digital synchronous hierarchy SDH.

Ein Phasenregelkreis, bei dem das Schleifenfilter aus einem ersten Filter mit einem In­ tegrator und aus einem zweiten Filter mit einem Dämpfungsglied besteht, ist in DE 38 06 461 A1 beschrieben. In US 4 388 598 ist ein Phasenregelkreis mit einer Einrast- Detektor-Schaltung beschrieben. Dieser Phasenregelkreis enthält einen Schwellwertde­ tektor, welcher zwei Komparatoren zum Vergleich des Abstimmungssignal für den VCO mit einem oberen Referenzwert und einem unteren Referenzwert aufweist.A phase-locked loop in which the loop filter consists of a first filter with an In tegrator and consists of a second filter with an attenuator is in DE 38 06 461 A1 described. In US 4,388,598 a phase locked loop with a snap-in Detector circuit described. This phase locked loop contains a threshold value tector, which has two comparators for comparing the tuning signal for the VCO having an upper reference value and a lower reference value.

Beim Einsatz eines Phasenregelkreises PLL in der Übertragungstechnik ist es allerdings erwünscht, daß nur schmale Übertragungsbandbreiten [HPLL(s) = ϕout(s)/ϕin(s), HPLL ist die Übertragungsfunktion, ϕout die Ausgangsphase und ϕin die Eingangsphase] verwendet werden, um eine Jitterreduzierung, also eine Reduzierung von unerwünschten Schwankungen zu erreichen. Diese geringen Übertragungsband­ breiten stellen jedoch bei der Akquisition (d. h. beim Fangen oder Einrasten des Phasen­ regelkreises) immer dann ein Problem dar, wenn bei den Oszillatoren VCO die mögliche Frequenzablage von der Nennfrequenz wesentlich größer ist als die Jitterbandbreite, was bei den üblichen Oszillatoren VCO der Fall ist. Bei Übertragungssystemen kann bei­ spielsweise die relative Übertragungsbandbreite auf maximal 800 ppm festgelegt sein, während das Verhältnis Δf/f der verwendeten Oszillatoren VCO in dem Bereich 2500-­ 20000 ppm liegt. When using a phase-locked loop PLL in transmission technology, it is desirable that only narrow transmission bandwidths [H PLL (s) = ϕ out (s) / ϕ in (s), H PLL is the transfer function, ϕ out the output phase and ϕ in Input phase] can be used to reduce jitter, ie to reduce undesired fluctuations. However, these small transmission bandwidths are always a problem during acquisition (ie when catching or latching the phase control loop) when the possible frequency offset from the nominal frequency is significantly greater than the jitter bandwidth for the VCO oscillators, which is the case with the conventional VCO oscillators Case is. In transmission systems, for example, the relative transmission bandwidth can be set to a maximum of 800 ppm, while the ratio Δf / f of the oscillators VCO used is in the range 2500-20000 ppm.

Darüber hinaus ergibt sich bei der Verwendung von Loopfiltern mit einem Integralteil zum Beeinflussen des Steuersignals UVCO das Problem, daß aufgrund einer reduzierten Signalverstärkung an den Aussteuergrenzen von gebräuchlichen Integratoren und VCO-Steuerspannungen außerhalb des linearen Bereichs der VCO- Kennlinie die Akquisition erschwert wird. Auch die bekannte Methode der Bandbreitenumschaltung führt in diesem Fall nicht zum Erfolg.In addition, when using loop filters with an integral part to influence the control signal U VCO, the problem arises that the acquisition is made more difficult due to a reduced signal amplification at the modulation limits of common integrators and VCO control voltages outside the linear range of the VCO characteristic. Even the known method of bandwidth switching does not lead to success in this case.

Es ist daher Aufgabe der Erfindung, eine Technik zum Ansteu­ ern eines Phasenregelkreises mit einer geringen Übertra­ gungsbandbreite anzugeben, durch die auch unter den eben be­ schriebenen Betriebsbedingungen eine zuverlässige Akquisition ermöglicht wird.It is therefore an object of the invention to provide a control technique a phase-locked loop with a low transfer to specify the bandwidth by which also under the just be operating conditions a reliable acquisition is made possible.

Diese Aufgabe wird durch die Merkmale der unabhängigen An­ sprüche gelöst.This task is characterized by the characteristics of the independent An sayings solved.

Ein erfindungsgemäßer Phasenregelkreis weist einen Phasen­ detektor, einen steuerbaren Oszillator, eine Filteranordnung sowie einen Schwellwertdetektor auf. Die Filteranordnung be­ steht aus einem Integralteil und eine Proportionalteil und dient der Beeinflussung des Steuersignals für den Oszillator. Der Schwellwertdetektor ist so ausgeführt, daß er einen asyn­ chronen Zustand, also einen Zustand in dem der Phasenregel­ kreis nicht eingerastet ist, erkennt und den Integralteil der Filteranordnung dem entgegenwirkend ansteuert. Dadurch wird im asynchronen Zustand eine aktive Gegenkopplung des In­ tegrators erreicht, um für die Akquisition des Phasenregel­ kreises kritische Aussteuergrenzen und Oszillator-Steuerspan­ nungen zu vermeiden.A phase locked loop according to the invention has one phase detector, a controllable oscillator, a filter arrangement as well as a threshold detector. The filter assembly be consists of an integral part and a proportional part and serves to influence the control signal for the oscillator. The threshold detector is designed so that it has an asyn chronic state, ie a state in which the phase rule circle is not engaged, recognizes and the integral part of the Filter arrangement controls the counteracting. This will in the asynchronous state, an active negative feedback of the In tegrators reached in order for the acquisition of the phase rule circle critical modulation limits and oscillator control chip avoidance.

Weiterbildungen der Erfindung sind Gegenstand der Unteran­ sprüche. So kann der Schwellendetektor weiter ein Steuer­ signal für die Bandbreitenumschaltung abgeben und ein sog. LOCK-Signal für die Zustandsanzeige des Phasenregelkreises zur Verfügung stellen. Further developments of the invention are the subject of the Unteran claims. So the threshold detector can continue to control give signal for bandwidth switching and a so-called. LOCK signal for the status display of the phase locked loop provide.  

Der wesentliche Schritt des erfindungsgemäßen Verfahrens zum Ansteuern des Phasenregelkreises besteht in der Überwachung der Oszillator-Eingangsspannung. Wird ein asynchroner Zustand durch den Schwellwertdetektor erkannt, steuert dieser den In­ tegrator in aktiver Gegenkopplung an.The essential step of the inventive method for Controlling the phase-locked loop consists of monitoring the oscillator input voltage. Becomes an asynchronous state Detected by the threshold detector, this controls the In tegrator in active negative feedback.

Im folgenden soll die Erfindung anhand der beiliegenden Zeichnung näher erläutert werden. Dabei zeigen:In the following the invention with reference to the enclosed Drawing will be explained in more detail. Show:

Fig. 1 ein Schaltbild eines Phasenregelkreises; Fig. 1 is a circuit diagram of a phase locked loop;

Fig. 2 ein Ausführungsbeispiel des Schleifenfilters und des Schwellendetektors; und Figure 2 shows an embodiment of the loop filter and the threshold detector. and

Fig. 3 den Graphen einer VCO-Kennlinie zur Verdeutlichung der Wirkung des Schwellendetektors. Fig. 3 shows the graph of a VCO curve to illustrate the effect of the threshold detector.

Das allgemeine Schaltbild eines Phasenregelkreises ist in Fig. 1 dargestellt. Einem Phasendiskriminator PD werden über nicht dargestellte Verbindungsleitungen das Ausgangssignal des steuerbaren Oszillators VCO und ein Referenzsignal zuge­ führt. Entsprechend der Phasenverschiebung zwischen den bei­ den Signalen erzeugt der Phasendiskriminator PD ein Steuer­ signal. Eine dem Phasendiskriminator PD nachgeschaltete Fil­ teranordnung, die aus einem ersten Loopfilter LF-I mit einem Integrator sowie einem zweiten Loopfilter LF-P mit einem Dämpfungsglied besteht, beeinflußt das von dem Phasendiskri­ minator PD stammende Steuersignal und bestimmt somit die Kreisverstärkung mit. An den Oszillator VCO selbst wird schließlich die VCO-Steuerspannung UVCO weitergeleitet.The general circuit diagram of a phase locked loop is shown in FIG. 1. A phase discriminator PD, the output signal of the controllable oscillator VCO and a reference signal are supplied via connecting lines, not shown. According to the phase shift between the signals in the phase discriminator PD generates a control signal. A downstream of the phase discriminator PD Fil teranordnung, which consists of a first loop filter LF-I with an integrator and a second loop filter LF-P with an attenuator, influences the control signal originating from the phase discriminator PD and thus determines the loop gain with. Finally, the VCO control voltage U VCO is passed on to the oscillator VCO itself.

Das Signal UVCO wird auch an den Schwellwertdetektor SD wei­ tergeleitet, der wiederum überwacht, ob sich UVCO innerhalb der Grenzen eines vorgegebenen Referenzsignals REF, also un­ terhalb einer Maximalspannung Uo und oberhalb einer Minimal­ spannung Uu befindet. Die beiden Grenzspannungen sind vor­ zugsweise so gewählt, daß sie den linearen Bereich der VCO- Charakteristik umfassen (siehe dazu auch Fig. 3). Eine Überschreitung von Uo oder Unterschreitung von Uu tritt im asyn­ chronen Zustand wegen dem Integrator im ersten Loopfilter LF- I zwangsläufig auf. Liegt dieser Fall vor, wird eine Regel­ schleife geschlossen, welche das Ausgangssignal des ersten Loopfilters LF-I auf einen Bereich zwischen Uu und Uo be­ grenzt. Damit wird zum einen die Drift des Integrators im ersten Loopfilter LF-I in seine kritischen Aussteuergrenzen vermieden und zum anderen eine Abwanderung von UVCO in einen für die Akquisition kritischen Bereich außerhalb des linearen Bereichs der VCO-Kennlinie verhindert. Die Steuerung des ersten Loopfilters LF-I erfolgt dabei über das Signal S1.The signal U VCO is also passed on to the threshold value detector SD, which in turn monitors whether U VCO is within the limits of a predetermined reference signal REF, ie below a maximum voltage Uo and above a minimum voltage Uu. The two limit voltages are preferably chosen before that they include the linear range of the VCO characteristic (see also Fig. 3). An overshoot of Uo or an undershoot of Uu inevitably occurs in the asynchronous state because of the integrator in the first loop filter LF-I. If this is the case, a control loop is closed, which limits the output signal of the first loop filter LF-I to a range between Uu and Uo be. On the one hand, this prevents the integrator in the first loop filter LF-I from drifting into its critical modulation limits and, on the other hand, prevents U VCO from migrating into a range that is critical for the acquisition outside the linear range of the VCO characteristic. The first loop filter LF-I is controlled via signal S1.

Weiterhin wird in dem Fall, daß ein asynchroner Zustand auf­ tritt, die Schleifenverstärkung durch eine Verringerung der Dämpfung im passiven Proportionalteil des zweiten Loopfilters LF-P erhöht, so daß das Steuersignal UVCO die Momentanfrequenz des Oszillators VCO innerhalb einer Schwebung zum sicheren Einrasten moduliert. Diese Steuerung erfolgt über das Signal S2.Furthermore, in the event that an asynchronous state occurs, the loop gain is increased by reducing the attenuation in the passive proportional part of the second loop filter LF-P, so that the control signal U VCO modulates the instantaneous frequency of the oscillator VCO within a beat for safe locking. This control takes place via signal S2.

Abschließend gibt der Schwellwertdetektor SD auch noch ein Signal LOCK ab, in dem angezeigt wird, in welchem Zustand sich der Phasenregelkreis PLL befindet.Finally, the threshold detector SD also enters LOCK signal, which shows the status is the phase locked loop PLL.

Eine genaue Ausführungsform der beiden Loopfilter LF-I bzw. LF-P und des Schwellwertdetektors SD soll nun anhand Fig. 2 explizit erläutert werden.A precise embodiment of the two loop filters LF-I or LF-P and the threshold value detector SD will now be explained explicitly with reference to FIG. 2.

Fig. 2 zeigt einen Phasenregelkreis PLL mit einer differen­ tiellen Leitungsführung vom Phasendiskriminator PD zum steu­ erbaren Oszillator VCO, sowie die zwei parallel dazwischen geschalteten Loopfilter LF-I, LF-P und den Schwellwertdetek­ tor SD. Mit den Bezugszeichen R oder C versehene Widerstände bzw. Kondensatoren werden für die grundsätzliche Funktion der dargestellten Schaltung benötigt und sind in ihrer Wirkungs­ weise aus dem Stand der Technik hinlänglich bekannt. Da sie allerdings keinen wesentlichen Betrag zur Verwirklichung des Erfindungsgedanken leisten, wird auf sie im folgenden nicht näher eingegangen werden. Fig. 2 shows a phase locked loop PLL with a differential line routing from the phase discriminator PD to the controllable oscillator VCO, and the two loop filters LF-I, LF-P and the threshold detector SD connected in parallel therebetween. Resistors or capacitors provided with the reference symbols R or C are required for the basic function of the circuit shown and are sufficiently known in their effect from the prior art. However, since they make no significant contribution to realizing the inventive idea, they will not be discussed in more detail below.

Der erste Loopfilter LF-I enthält als wesentliches Bauteil einen Integrator OV1, während der zweite Loopfilter LF-P im wesentlichen aus einem Dämpfungsglied mit den Widerständen R1, R2, R3 und dem Transistor Q1 besteht. Die dargestellte Parallelschaltung des beiden Loopfilter LF-I und LF-P bietet den Vorteil einer unkritischen AC Leistung des Operations­ verstärkers OV1 im Vergleich zu einer klassischen Lösung mit einer RC-Reihenschaltung in der Gegenkopplung zu OV1 beson­ ders bei Systemen mit etwas höheren Übertragungsbandbreiten.The first loop filter contains LF-I as an essential component an integrator OV1, while the second loop filter LF-P in essentially from an attenuator with the resistors R1, R2, R3 and the transistor Q1. The illustrated Offers parallel connection of the two loop filters LF-I and LF-P the advantage of an uncritical AC performance of the operation amplifier OV1 compared to a classic solution an RC series connection in the negative feedback to OV1 in systems with somewhat higher transmission bandwidths.

Der Schwellwertdetektor SD enthält vier Operationsverstärker OV1, OV2, OV3 und OV4 und ist an seinem Eingang mit den zum Oszillator VCO führenden Leitungen verbunden. Weiterhin ist der Schwellwertdetektor SD über zwei Ausgangsleitungen mit den Loopfiltern LF-I und LF-P verbunden und weist ferner einen dritten Ausgang zur Abgabe des LOCK-Signals auf.The threshold detector SD contains four operational amplifiers OV1, OV2, OV3 and OV4 and is at its entrance with the for VCO leading lines connected. Still is the threshold detector SD with two output lines the loop filters LF-I and LF-P connected and further points a third output for emitting the LOCK signal.

Die beiden Eingangsleitungen des Schwellwertdetektors SD sind mit den Eingängen des als Subtrahierer beschalteten Opera­ tionsverstärkers OV2 verbunden, der an seinem Ausgang die differentielle VCO-Steuerspannung UVCO liefert. Diese wird über Widerstände Rs an die zwei Operationsverstärker OV3 und OV4 weitergeleitet, die als Spannungskomparatoren arbeiten. Dabei vergleicht der Komparator OV4 die Spannung UVCO mit dem oberen Grenzwert Uo des Referenzsignals, während der Kompara­ tor OV3 die Spannung UVCO mit dem unteren Grenzwert Uu ver­ gleicht.The two input lines of the threshold detector SD are connected to the inputs of the operational amplifier OV2 connected as a subtractor, which delivers the differential VCO control voltage U VCO at its output. This is passed through resistors Rs to the two operational amplifiers OV3 and OV4, which operate as voltage comparators. The comparator OV4 compares the voltage U VCO with the upper limit value Uo of the reference signal, while the comparator OV3 compares the voltage U VCO with the lower limit value Uu.

Im synchronen Zustand liegt UVCO innerhalb der vorgegebenen Grenzen, d. h. es gilt Uu < UVCO < Uo. In diesem Fall liegt der Ausgang des Komparators OV3 auf der negativen Aussteuer­ grenze, während der Ausgang des Komparators OV4 auf der posi­ tiven Grenze liegt. Als Folge davon sind die den beiden Kom­ paratoren OV3, OV4 nachgeschalteten Dioden D1 und D2 gesperrt und somit der Eingang der Gegenkopplungsschleife - d. h. der Eingang des Subtrahierverstärkers bis zum Widerstand R9 - offen. Die Gegenkopplungsschleife ist dann nicht aktiv.In the synchronous state, U VCO is within the specified limits, ie Uu <U VCO <Uo. In this case, the output of the comparator OV3 is on the negative modulation limit, while the output of the comparator OV4 is on the positive limit. As a result, the two comparators OV3, OV4 downstream diodes D1 and D2 are blocked and thus the input of the negative feedback loop - ie the input of the subtractor up to resistor R9 - is open. The negative feedback loop is then not active.

Die Ausgangssignale von OV3 und OV4 werden über die Wider­ stände R5 und R6 zusätzlich an den Operationsverstärker OV5 weitergeleitet, der mit den Widerständen R4 und R7 eine ana­ loge NOR-Schaltung bildet. Im synchronen Zustand liefert diese Schaltung dann ein HIGH-Signal, welches einerseits als LOCK-Signal an eine externe Schaltung zum Anzeigen des Zu­ stands des Phasenregelkreises PLL weitergegeben werden kann und andererseits an den zweiten Loopfilter LF-P weitergelei­ tet wird. Dieses HIGH-Signal schaltet den FET-Transistor Q1 niederohmig, womit das aus den Widerständen R1, R2 und R3 be­ stehende symmetrische Dämpfungsglied aktiv wird. Die nomi­ nelle Bandbreite des Phasenregelkreises PLL ist dann einge­ stellt.The output signals from OV3 and OV4 are over the opp R5 and R6 were also connected to the operational amplifier OV5 forwarded, the ana with the resistors R4 and R7 forms log NOR circuit. Delivers in synchronous state this circuit then a HIGH signal, which on the one hand as LOCK signal to an external circuit to display the close status of the phase locked loop PLL can be passed on and on the other hand continue to the second loop filter LF-P is tested. This HIGH signal switches the FET transistor Q1 low impedance, which means that be from resistors R1, R2 and R3 standing symmetrical attenuator becomes active. The nomi nelle bandwidth of the phase locked loop PLL is then on provides.

Gilt im asynchronen Zustand entweder UVCO < Uo oder UVCO < Uu, wird die Gegenkopplungsschleife aktiv, d. h. der Schwellwertdetek­ tor SD steuert im ersten Fall den Integrator OV1 über die nun offene Diode D1 und den Widerstand R9 so an, daß dieser die VCO-Steuerspannung UVCO unter den Maximalwert Uo reguliert, während der Integrator OV1 im zweiten Fall über die Diode D2 und R9 so angesteuert wird, daß er UVCO wieder über Uu regu­ liert. Zusätzlich liefert die NOR-Schaltung mit OV5 ein LOW- Signal, welches den FET-Transistor Q1 hochohmig schaltet, womit die dämpfende Wirkung des ersten Loopfilters LF-I ent­ fällt. Die Wirkung der Gegenkopplungsschleife wird also noch zusätzlich um den wegfallenden Dämpfungswert erhöht (Band­ breitenumschaltung). Weiterhin kann anhand des sich im LOW- Zustand befindenden LOCK-Signals der nicht eingerastete Zu­ stand des Phasenregelkreises PLL erfaßt werden.If either U VCO <Uo or U VCO <Uu applies in the asynchronous state, the negative feedback loop becomes active, ie in the first case the threshold detector SD controls the integrator OV1 via the now open diode D1 and the resistor R9 so that the latter Control voltage U VCO regulated below the maximum value Uo, while the integrator OV1 is controlled in the second case via the diodes D2 and R9 so that it regulates U VCO again via Uu. In addition, the NOR circuit with OV5 supplies a LOW signal, which switches the FET transistor Q1 high-impedance, thus eliminating the damping effect of the first loop filter LF-I. The effect of the negative feedback loop is thus additionally increased by the loss of the damping value (bandwidth switching). Furthermore, based on the LOCK signal in the LOW state, the non-locked state of the phase locked loop PLL can be detected.

Dieser Zustand wird so lange aufrechterhalten, bis wieder ein synchroner Zustand erreicht wird und der Phasenregelkreis PLL einrastet. Die Erhöhung der Schleifenverstärkung wird dann wieder zurückgesetzt, wobei dies zur Verbesserung der Stabil­ ität mit Hilfe des aus dem Widerstand R8 und dem Kondensator C1 bestehenden RC-Gliedes zeitversetzt erfolgt.This state is maintained until on again synchronous state is reached and the phase locked loop PLL locks. The loop gain will then increase  reset again, this to improve the stability ität with the help of the resistor R8 and the capacitor C1 existing RC element is staggered.

Die Wirkung des soeben beschriebenen Phasenregelkreises PLL ist schematisch in Fig. 3 dargestellt. Die Kurve 1 stellt da­ bei das Ansprechverhalten des Oszillators VCO dar. In einem Bereich zwischen der Minimalspannung Uu und der Maximalspan­ nung Uo bewirkt eine Veränderung des Steuersignals UVCO eine linear Frequenzänderung f(VCO), während außerhalb dieses Be­ reichs keine weitere Veränderung von f(VCO) mehr erreicht werden kann.The effect of the phase locked loop PLL just described is shown schematically in FIG. 3. Curve 1 represents the response of the oscillator VCO. In a range between the minimum voltage Uu and the maximum voltage Uo, a change in the control signal U VCO causes a linear frequency change f (VCO), while outside this range no further change in f (VCO) more can be achieved.

Das Verhalten des Phasenregelkreises PLL ohne den erfindungs­ gemäßen Schwellwertdetektor SD bei einem über die obere Grenze Uo wegdriftenden Integrator zu einer Spannung U1 ist durch die beiden Kurven 2a und 2b gezeigt. Dabei stellt die Kurve 2a den maximalen Einflußbereich des Phasendiskrimina­ tors PD auf die Steuerspannung UVCO dar. Wie Fig. 2 entnommen werden kann, ist der Phasendiskriminator PD nicht mehr in der Lage f(VCO) zu steuern, da sich UVCO nach wie vor in dem Pla­ teau-Bereich befindet, in dem keine Frequenzänderung erzielt werden kann. Der weggedriftete Integrator verhindert somit ein Einrasten des Phasenregelkreises PLL, da er in diesem Zu­ stand nicht mehr in den linearen Bereich der VCO-Kennlinie gesteuert werden kann.The behavior of the phase locked loop PLL without the threshold detector SD according to the invention with an integrator drifting above the upper limit Uo to a voltage U1 is shown by the two curves 2 a and 2 b. Curve 2 a represents the maximum range of influence of the phase discriminator PD on the control voltage U VCO . As can be seen in FIG. 2, the phase discriminator PD is no longer able to control f (VCO) since U VCO continues to be is located in the plateau area in which no frequency change can be achieved. The drifted integrator thus prevents the phase-locked loop PLL from snapping into place, since in this state it can no longer be controlled in the linear range of the VCO characteristic.

Der Einfluß des Phasendiskriminators PD kann dadurch ver­ stärkt werden, daß durch Reduzieren des Einflusses des Dämpfungsgliedes die Bandbreite des Signals erhöht wird, was zur Kurve 2b führt. Unter Umständen kann damit der lineare Bereich der VCO-Kennlinie erreicht werden. Dennoch ist hier immer die Gefahr gegeben, daß sich der Phasenregelkreises PLL nach einem Wegdriften des Integrators nicht mehr akquirieren läßt. The influence of the phase discriminator PD can be increased ver that the bandwidth of the signal is increased by reducing the influence of the attenuator, which leads to curve 2 b. Under certain circumstances, the linear range of the VCO characteristic can be reached. Nevertheless, there is always the risk that the phase locked loop PLL can no longer be acquired after the integrator drifts away.

Wie oben beschrieben wurde, erfüllt der Schwellwertdetektor SD die Aufgabe, UVCO innerhalb oder zumindest in der Nähe des linearen Bereichs zu halten und ein Wegdriften des Integra­ tors zu verhindern. Die eben dargestellten Probleme ergeben sich somit nicht mehr, da der Einfluß des Phasendiskrimina­ tors PD ohne (dargestellt durch die Kurve 3a) oder mit Band­ breitenumschaltung (dargestellt durch die Kurve 3b) in jedem Fall ausreicht, um UVCO in dem linearen Bereich zu halten.As described above, the threshold detector SD fulfills the task of keeping U VCO within or at least in the vicinity of the linear range and preventing the integrator from drifting away. The problems just described therefore no longer arise, since the influence of the phase discriminator PD without (represented by curve 3 a) or with bandwidth switching (represented by curve 3 b) is sufficient in each case to U VCO in the linear range to keep.

Somit wird eine äußerst effektive Steuerung des Oszillators VCO und ein sicheres Einrasten des Phasenregelkreises PLL er­ reicht. Zusammenfassend kann das erfindungsgemäße Verfahren zur Steuerung des Phasenregelkreises in folgende Schritte un­ terteilt werden:
Thus, an extremely effective control of the oscillator VCO and a secure locking of the phase-locked loop PLL is sufficient. In summary, the method according to the invention for controlling the phase-locked loop can be divided into the following steps:

  • a) die VCO-Eingangsspannung UVCO wird von dem Schwellwertde­ tektor SD erfaßt;a) the VCO input voltage U VCO is detected by the threshold detector SD;
  • b) liegt im asynchronen Zustand des Phasenregelkreises PLL die Oszillator-Eingangsspannung UVCO außerhalb eines durch die Grenzwerte Uu und Uo vorgegebenen Bereichs, sendet der Schwellwertdetektor SD ein Signal zur aktiven Gegenkopplung an den Integrator, um UVCO wieder in den vorgegebenen Bereich zu regulieren;b) in the asynchronous state of the phase locked loop PLL, the oscillator input voltage U VCO is outside a range specified by the limit values Uu and Uo, the threshold detector SD sends a signal for active negative feedback to the integrator in order to regulate U VCO again in the specified range;
  • c) ferner gibt der Schwellwertdetektor SD an den zweiten Loopfilter LF-P ein Steuersignal zur Regulierung der Band­ breite ab;c) furthermore, the threshold value detector SD gives to the second Loop filter LF-P a control signal to regulate the band spread out;
  • d) abschließend wird ein weiteres LOCK-Signal zur Kennzeich­ nung des eingerasteten oder nicht eingerasteten Zustands des Phasenregelkreises abgegeben.d) finally another LOCK signal is used for identification of the locked or unlocked state of the Phase locked loop delivered.

Claims (12)

1. Phasenregelkreis mit einem Phasendetektor (PD), einem durch ein Spannungssignal (UVCO) steuerbaren Oszillator (VCO), einem ersten Loopfilter (LF-I) mit einem Integrator (OV1) und einem zweiten Loopfilter (LF-P) mit einem Dämpfungsglied, einen Schwellwertdetektor (SD) zum Erfassen des eingerasteten oder nicht eingeraste­ ten Zustands des Phasenregelkreises, dadurch gekennzeichnet, daß der Schwellwertdetektor so ausgebildet ist, daß er im nicht eingerasteten Zustand des Phasenregelkreises den Integrator (OV1) des ersten Loopfilters (LF-I) über eine Ge­ genkopplungsschleife (OV2-OV3/OV4-D1/D2) ansteuert. 1. phase locked loop with a phase detector (PD), an oscillator ( VCO ) controllable by a voltage signal (U VCO ), a first loop filter (LF-I) with an integrator (OV1) and a second loop filter (LF-P) with an attenuator , A threshold value detector (SD) for detecting the locked or unlocked state of the phase-locked loop, characterized in that the threshold value detector is designed so that it over the integrator (OV1) of the first loop filter (LF-I) in the unlocked state of the phase-locked loop controls a negative feedback loop (OV2-OV3 / OV4-D1 / D2). 2. Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet, daß der Schwellwertdetektor (SD) zum Erfassen des Zustands des Phasenregelkreises zwei Komparatoren (OV3, OV4) zum Ver­ gleich des Spannungssignals (UVCO) mit einem oberen Referenz­ wert (Uo) und einem unteren Referenzwert (Uu) aufweist.2. Phase locked loop according to claim 1, characterized in that the threshold detector (SD) for detecting the state of the phase locked loop has two comparators (OV3, OV4) for comparing the voltage signal (U VCO ) with an upper reference value (Uo) and a lower reference value (Uu) has. 3. Phasenregelkreis nach Anspruch 2, dadurch gekennzeichnet, daß der obere Referenzwert (Uo) und der untere Referenzwert (Uu) im wesentlichen den linearen Bereich der Kennlinie des Oszillators (VCO) eingrenzen.3. phase locked loop according to claim 2, characterized, that the upper reference value (Uo) and the lower reference value (Uu) essentially the linear range of the characteristic of the Limit the oscillator (VCO). 4. Phasenregelkreis nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Ausgänge der beiden Komparatoren (OV3, OV4) jeweils über eine Diode (D1 bzw. D2) mit einem Eingang des Integra­ tors (OV1) verbunden sind. 4. phase locked loop according to claim 2 or 3, characterized, that the outputs of the two comparators (OV3, OV4) each via a diode (D1 or D2) with an input of the Integra tors (OV1) are connected.   5. Phasenregelkreis nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß an dem Schwellwertdetektor (SD) ein Ausgang für ein zwei­ tes Steuersignal (S2) zum Ansteuern des Dämpfungsgliedes des zweiten Loopfilters (LF-P) vorgesehen ist.5. phase locked loop according to one of claims 1 to 4, characterized, that at the threshold detector (SD) an output for a two th control signal (S2) for driving the attenuator of second loop filter (LF-P) is provided. 6. Phasenregelkreis nach Anspruch 5, dadurch gekennzeichnet, daß das Dämpfungsglied des zweiten Loopfilters (LF-P) mehrere Widerstände (R1, R2, R3) sowie einen durch das zweite Steuer­ signal (S2) steuerbaren Transistor (Q1) aufweist.6. phase locked loop according to claim 5, characterized, that the attenuator of the second loop filter (LF-P) several Resistors (R1, R2, R3) as well as one by the second control Signal (S2) controllable transistor (Q1). 7. Phasenregelkreis nach Anspruch 4 und Anspruch 6, dadurch gekennzeichnet, daß der Schwellwertdetektor (SD) einen zu einem analogen NOR- Gatter geschalteten Operationsverstärker (OV5) aufweist, des­ sen Eingänge mit den Ausgängen der Komparatoren (OV3, OV4) verbunden sind und dessen Ausgangssignal das zweite Steuer­ signal (S2) bildet.7. phase locked loop according to claim 4 and claim 6, characterized, that the threshold value detector (SD) converts to an analog NOR Gated operational amplifier (OV5) has the inputs with the outputs of the comparators (OV3, OV4) are connected and the output signal of the second control signal (S2) forms. 8. Phasenregelkreis nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß an dem Schwellwertdetektor (SD) ein weiterer Ausgang zur Abgabe eines den Zustand des Phasenregelkreises kennzeichnen­ den LOCK-Signals vorgesehen ist.8. phase locked loop according to one of claims 1 to 7, characterized, that at the threshold detector (SD) another output for Issue a flag the state of the phase locked loop the LOCK signal is provided. 9. Verfahren zur Steuerung eines Phasenregelkreises mit einem Phasendetektor (PD), einem durch ein Spannungssignal (UVCO) steuerbaren Oszillator (VCO), einem ersten Loopfilter (LF-I) mit einem Integrator (OV1) und einem zweiten Loopfilter (LF-P) mit einem Dämpfungsglied, wobei das Verfahren folgende Schritte aufweist:
  • a) der Zustand des Phasenregelkreises wird in einem Schwellwertdetektor (SD) erfaßt;
  • b) befindet sich der Phasenregelkreis in einem nicht eingerasteten Zustand, steuert der Schwellwertdetektor (SD) über ein erstes Steuersignal (S1) den Integrator (OV1) des ersten Loopfilters (LF-I) über eine Gegenkopplungsschleife (OV2-OV3/OV4-D1/D2) an.
9. Method for controlling a phase locked loop with a phase detector (PD), an oscillator ( VCO ) controllable by a voltage signal (U VCO ), a first loop filter (LF-I) with an integrator (OV1) and a second loop filter (LF-P ) with an attenuator, the method comprising the following steps:
  • a) the state of the phase locked loop is detected in a threshold value detector (SD);
  • b) if the phase-locked loop is in an unlocked state, the threshold value detector (SD) controls the integrator (OV1) of the first loop filter (LF-I) via a first control signal (S1) via a negative feedback loop (OV2-OV3 / OV4-D1 / D2).
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Schwellwertdetektor (SD) dann den Integrator (OV1) des ersten Loopfilters (LF-I) in aktiver Gegenkopplung an­ steuert, wenn das Spannungssignal (UVCO) einen vorgegebenen Minimalwert (Uu) unterschreitet oder einen Maximalwert (Uo) überschreitet.10. The method according to claim 9, characterized in that the threshold detector (SD) then controls the integrator (OV1) of the first loop filter (LF-I) in active negative feedback when the voltage signal (U VCO ) falls below a predetermined minimum value (Uu) or exceeds a maximum value (Uo). 11. Verfahren nach Anspruch 9 oder 11, dadurch gekennzeichnet, daß der Schwellwertdetektor (SD) über ein zweites Steuersig­ nal (S2) einen Transistor (Q1) in dem zweiten Loopfilter (LF- P) ansteuert, um die Dämpfung des Ausgangssignals des Pha­ sendetektors (PD) zu regulieren.11. The method according to claim 9 or 11, characterized, that the threshold detector (SD) via a second control signal nal (S2) a transistor (Q1) in the second loop filter (LF- P) controls the attenuation of the output signal of the Pha regulate transmitters (PD). 12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß der Schwellwertdetektor (SD) ein LOCK-Signal zur Kenn­ zeichnung des eingerasteten oder nicht eingerasteten Zustan­ des des Phasenregelkreises abgibt.12. The method according to any one of claims 9 to 11, characterized, that the threshold detector (SD) has a LOCK signal for ident drawing of the locked or unlocked state of the phase locked loop.
DE19917585A 1999-04-19 1999-04-19 Catching aid in phase locked loops with integral loop filter Expired - Fee Related DE19917585C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19917585A DE19917585C2 (en) 1999-04-19 1999-04-19 Catching aid in phase locked loops with integral loop filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19917585A DE19917585C2 (en) 1999-04-19 1999-04-19 Catching aid in phase locked loops with integral loop filter

Publications (2)

Publication Number Publication Date
DE19917585A1 DE19917585A1 (en) 2000-11-30
DE19917585C2 true DE19917585C2 (en) 2002-10-24

Family

ID=7905047

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19917585A Expired - Fee Related DE19917585C2 (en) 1999-04-19 1999-04-19 Catching aid in phase locked loops with integral loop filter

Country Status (1)

Country Link
DE (1) DE19917585C2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1742367A1 (en) * 2005-06-30 2007-01-10 STMicroelectronics SA Phase locked loop circuit
DE102006062518A1 (en) * 2006-12-29 2008-07-03 Micronas Gmbh Input signal's phase regulating method for digital demodulator, involves replacing controlled variable by modified controlled variable in range between basic and upper threshold values on reaching and/or falling below lower threshold value

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4388598A (en) * 1980-11-03 1983-06-14 The United States Of America As Represented By The Secretary Of The Navy Loss-of-phase-lock indicator circuit
DE3806461A1 (en) * 1988-03-01 1989-09-14 Licentia Gmbh SPLIT LOOP FILTER
US5436597A (en) * 1994-07-11 1995-07-25 Sierra Semiconductor Corporation Pro-capture circuit for phase locked loop circuits
US5836000A (en) * 1995-12-11 1998-11-10 Samsung Electronics, Co., Ltd. Phase locked loop having automatic free running frequency adjustment

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5648715A (en) * 1979-09-28 1981-05-02 Nec Corp Delay signal generating circuit
JPH05198398A (en) * 1991-03-19 1993-08-06 Hitachi Ltd Circular accelerator and beam incidence method for circular accelerator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4388598A (en) * 1980-11-03 1983-06-14 The United States Of America As Represented By The Secretary Of The Navy Loss-of-phase-lock indicator circuit
DE3806461A1 (en) * 1988-03-01 1989-09-14 Licentia Gmbh SPLIT LOOP FILTER
US5436597A (en) * 1994-07-11 1995-07-25 Sierra Semiconductor Corporation Pro-capture circuit for phase locked loop circuits
US5836000A (en) * 1995-12-11 1998-11-10 Samsung Electronics, Co., Ltd. Phase locked loop having automatic free running frequency adjustment

Also Published As

Publication number Publication date
DE19917585A1 (en) 2000-11-30

Similar Documents

Publication Publication Date Title
DE69609578T2 (en) LOOP FILTER FOR PHASE CONTROL LOOP
DE3880391T2 (en) IMPROVED PHASE CONTROL LOOP.
DE10260454A1 (en) Method of stabilizing a phase locked loop
DE69829576T2 (en) AUTOMATIC VOTING OF AN INTEGRATED OSCILLATOR
DE102020201720A1 (en) PLL filter with a capacitive voltage regulator
DE3725107C2 (en)
DE69824114T2 (en) Phase locked loop and method for controlling the phase locked loop
DE19917585C2 (en) Catching aid in phase locked loops with integral loop filter
DE2525740C3 (en) Transmission system for pulse signals with a fixed clock frequency
DE1265797B (en) FM demodulator
DE60125764T2 (en) LINEAR DIGITAL PHASE DETECTION WITHOUT DEAD AREA
DE2646147B2 (en) Digital phase comparison arrangement
DE10354558B4 (en) Apparatus for generating a transmit clock signal and a receive clock signal for a transceiver
DE19952197C2 (en) Clock and data regenerator for different data rates
DE2751286A1 (en) CONTINUOUSLY ACTING REGULATORY ARRANGEMENT FOR STABILIZING AN ELECTRICAL SIZE
DE69213351T2 (en) Receiver with a phase locked loop
DE60133282T2 (en) Frequency modulator using a phase rule
DE2520448A1 (en) PROCESS AND EQUIPMENT FOR SYNCHRONIZATION OF AUXILIARY VIBRATIONS FOR THE DEMODULATION OF PHASE-SWITCHED HIGH-FREQUENCY VIBRATIONS
DE19512858A1 (en) Switched capacitor bandpass filter for pilot signal recognition
DE2241345A1 (en) REGENERATOR FOR GENERATING A SERIES OF PULSE TO BE STABILIZED ON AN INCOMING PULSE SERIES
DE2141888A1 (en) Frame synchronization system
DE69906137T2 (en) CIRCUIT FOR THE FREQUENCY MULTIPLICATION OF AN ANGLE-MODULATED SIGNAL USING A PHASE RULE LOOP AND METHOD
DE69422990T2 (en) METHOD FOR CONTROLLING A PHASE CONTROL CIRCUIT AND PHASE CONTROL CIRCUIT
DE2528319C2 (en) Circuit for tracking the phase or the frequency of a signal
DE2164175C3 (en) Circuit for digital frequency setting of an oscillator located in a control loop

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee