DE19855008A1 - Integrierte Induktivität und Verfahren zur Herstellung integrierter Induktivitäten mit hoher Güte - Google Patents

Integrierte Induktivität und Verfahren zur Herstellung integrierter Induktivitäten mit hoher Güte

Info

Publication number
DE19855008A1
DE19855008A1 DE1998155008 DE19855008A DE19855008A1 DE 19855008 A1 DE19855008 A1 DE 19855008A1 DE 1998155008 DE1998155008 DE 1998155008 DE 19855008 A DE19855008 A DE 19855008A DE 19855008 A1 DE19855008 A1 DE 19855008A1
Authority
DE
Germany
Prior art keywords
substrate
coil
bimetallic strip
layer
bend
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1998155008
Other languages
English (en)
Inventor
Heide Erzgraeber
Michael Methfessel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institut fuer Halbleiterphysik GmbH
Original Assignee
Institut fuer Halbleiterphysik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institut fuer Halbleiterphysik GmbH filed Critical Institut fuer Halbleiterphysik GmbH
Priority to DE1998155008 priority Critical patent/DE19855008A1/de
Priority to PCT/DE1999/003693 priority patent/WO2000031778A1/de
Publication of DE19855008A1 publication Critical patent/DE19855008A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/10—Connecting leads to windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

Die Erfindung bezieht sich auf eine integrierte Induktivität und ein Verfahren zur Herstellung integrierter Induktivitäten mit hoher Güte. Aufgabe der Erfindung ist es, eine integrierte Induktivität und ein Verfahren zur Herstellung integrierter Induktivitäten mit hoher Güte vorzuschlagen, bei dem die Substratverluste verringert werden. DOLLAR A Erfindungsgemäß wird der Nachteil der geringen Güte von planar auf ein isoliertes Halbleitersubstrat mit isolierender Schutzschicht aufgebrachten Induktivitäten dadurch beseitigt, daß eine Spirale oder Spulenwindung mit erhöhtem Abstand zum Substrat realisiert wird und die Substratverluste hierdurch weitgehend reduziert werden. DOLLAR A Dies wird dadurch erreicht, daß die elektrischen Zuleitungen der Induktivität durch das Übereinanderlegen zweier verschiedener Materialien als Bimetallstreifen so hergestellt werden, daß sich die Spirale nach Abkühlung von dem Substrat mit der isolierenden Schutzschicht abhebt.

Description

Die Erfindung bezieht sich auf eine integrierte Induktivität und ein Verfahren zur Herstellung integrierter Induktivitäten mit hoher Güte.
Für die Realisierung hochfrequenter Schaltungen in modernen Halbleitertechnologien ist es von hohem Nutzen, Induktivitäten herzustellen, die in einen Schaltkreis integrierbar sind und dabei eine hohe Güte aufweisen. In den heute üblichen Verfahren wird die Induktivität in ebenen Leiterbahnen ausgebildet, welche vom Substrat durch isolierende Schichten getrennt sind. Die Spulengüte wird jedoch dadurch verringert, daß der Abstand der Spirale zum Halbleitersubstrat gering ist. Dadurch treten im halbleitenden Substrat elektrische Verluste auf.
In einem bekannten Verfahren, wie beispielsweise in J. Y.-C. Chang, A. A. Abidi, M. Gaitan, IEEE Electron Device Letters, 246 (1993) und A. Rofougaran, J. Y.-C. Chang, M. Rofougaran, A. A. Abidi, IEEE Journal of Solid-State Circuits, 880 (1996) beschrieben, werden diese Substratverluste dadurch verringert, daß das Halbleitersubstrat im Bereich der integrierten Induktivität durch einen isotropen Ätzprozeß entfernt wird. Dies führt jedoch zu einem wesentlich höheren Aufwand bei der Herstellung derartiger Induktivitäten infolge des dabei durchzuführenden unkonventionellen naßchemischen Ätzprozesses.
Weiterhin ist dieser Ätzprozeß erst am Ende des technologischen Gesamtprozesses durchzuführen, so daß alle übrigen Schaltungsteile während des isotropen Ätzens gegen einen unerwünschten Ätzangriff ausreichend zu schützen sind. Diese werden, obwohl im Labor prinzipiell technisch beherrschbar, für den Fertigungsprozeß abgelehnt, da sie zu schwer kontrollierbaren und noch nicht voll überschaubaren Nebenwirkungen (z. B. bezüglich der Ausbeute und der Zuverlässigkeit) führen, welche nur durch umfangreiche Entwicklungsarbeit eventuell zu beherrschen wären.
In einem anderen Verfahren, wie beispielsweise in 3. Craninckx, M. Steyaert, IEEE Transactions on Circuits and Systems II, vol. 42, 794 (1995) beschrieben, werden für Anwendungen bei hohen Frequenzen ein oder mehrere Bonddrähte nach Herstellung der Schaltung so angebracht, daß eine Induktivität hoher Güte entsteht. Dieses Verfahren liefert jedoch Induktivitäten, welche nur klein und wenig reproduzierbar sind.
Aufgabe der Erfindung ist es, eine integrierte Induktivität und ein Verfahren zur Herstellung integrierter Induktivitäten mit hoher Güte vorzuschlagen, bei dem der zusätzliche Aufwand durch unkonventionelle Ätzprozesse, welche aus den obengenannten Gründen für den Fertigungsprozeß abgelehnt werden, vermieden und gleichzeitig die Substratverluste verringert werden.
Da die Geometrie der Spulenwindung und der Zuleitungen durch die bekannten Verfahren sehr genau bestimmt ist, ergeben sich im Gegensatz zum Bonddraht-Verfahren bei dem hier vorgeschlagenen Verfahren Induktivitäten, welche in hohem Maße reproduzierbar sind. Erfindungsgemäß wird der Nachteil der geringen Güte von planar auf ein isoliertes Halbleitersubstrat mit isolierender Schutzschicht aufgebrachten Induktivitäten dadurch beseitigt, daß eine Spirale oder Spulenwindung mit erhöhtem Abstand zum Substrat realisiert wird und die Substratverluste hierdurch weitgehend reduziert werden.
Dies wird dadurch erreicht, daß die elektrischen Zuleitungen der Induktivität durch das Übereinanderlegen zweier verschiedener Materialien als Bimetallstreifen so hergestellt werden, daß sich die Spirale nach Abkühlung von dem Substrat mit der isolierenden Schutzschicht abhebt. Um die Haftung der anzuhebenden Spirale am Substrat mit der isolierenden Schutzschicht zu verringern, kann die Spirale mit einer Trennschicht unterlegt werden, welche zu einem geeigneten Zeitpunkt durch Ätzung entfernt wird.
Als Material für die Trennschicht eignen sich beispielsweise SiO2 oder Si3N4, wobei die Trennschicht aus einem Material besteht, welches gegenüber der isolierenden Schutzschicht selektiv ätzbar ist. Falls erforderlich, wird die abgehobene Spirale durch Einbettung in eine weitere isolierende Schutzschicht mit geringer Dielektrizitätskonstante mechanisch stabilisiert.
Das erfindungsgemäße Verfahren basiert auf den Verfahrensschritten:
  • 1. Abscheiden einer später wegzuätzenden Trennschicht im Bereich von Spulenwindungen und Zuleitungen auf ein Substrat mit isolierender Schutzschicht,
  • 2. Abscheiden eines Materials mit geringem Ausdehnungskoeffizienten als Teil der Zuleitungen,
  • 3. Abscheiden der für die Spulenwindungen verwendeten Metallschicht sowie der Zuleitungen aus einem Material mit hohem Ausdehnungskoeffizienten, wodurch ein Teil der Zuleitungen als Bimetallstreifen bei erhöhten Temperaturen ausgebildet wird,
  • 4. Abkühlen der integrierten Induktivität, wodurch eine Biegespannung in den Zuleitungen entsteht, und
  • 5. Entfernen der Trennschicht mittels Ätzung, wodurch die Biegung des Bimetallstreifens der Zuleitungen ermöglicht wird und die Spulenwindungen vom Substrat abgehoben werden.
Falls nötig, schließt sich an diese Verfahrensschritte ein weiterer Verfahrensschritt
  • 1. Einbettung der abgehobenen Spulenwindungen in eine weitere isolierende Schutzschicht mit geringer Dielektrizitätskonstante
an.
Die Merkmale der Erfindung gehen außer aus den Ansprüchen auch aus der Beschreibung und den Zeichnungen hervor, wobei die einzelnen Merkmale jeweils für sich allein oder zu mehreren in Form von Unterkombinationen schutzfähige Ausführungen darstellen, für die hier Schutz beansprucht wird. Ein Ausführungsbeispiel wird im folgenden näher erläutert.
Die Zeichnungen zeigen:
Fig. 1 eine schematische Darstellung einer integrierten Induktivität in Draufsicht,
Fig. 2 eine schematische Darstellung einer Induktivität vor der Ätzung der Trennschicht,
Fig. 3 eine schematische Darstellung einer Induktivität nach der Ätzung,
Das Ausführungsbeispiel zeigt in den Fig. 1 bis 3 eine erfindungsgemäß hergestellte integrierte Induktivität, hier bestehend aus einer einzigen Windung.
Auf einem Substrat 1, das aus einem Halbleiterkörper und einer Isolierschicht besteht, ist eine Trennschicht 2 aus Si3N4 im Bereich der Spulenwindung 3 und der Zuleitungen 4 angeordnet. Anschließend werden eine Wolframschicht 5 und eine Aluminiumschicht 6 abgeschieden. Die Aluminiumschicht 6 bildet die Spulenwindung 3, die Zuleitungen 4 und oberhalb der Wolframschicht 5 bilden zusammen mit dieser das Bimetall. Da die Abscheidung bei höheren Temperaturen erfolgt, entsteht im Bimetall bei der anschließenden Abkühlung eine Biegespannung.
In Fig. 3 ist dargestellt, wie sich nach Ätzung der Trennschicht 2 die Spulenwindung 3 vom Substrat 1 unter der Biegespannung des Bimetalls abgehoben hat.
Der Nachteil der geringen Güte der Induktivität wird dadurch beseitigt, daß ein erhöhter Abstand der Spulenwindung 3 zum Substrat 1 realisiert wurde und die Substratverluste hierdurch stark reduziert wurden.
Falls erforderlich, werden die abgehobene Spulenwindung 3 und die Zuleitungen 4 durch eine in den Figur nicht dargestellte weitere isolierende Schutzschicht mechanisch stabilisiert.
In der vorliegenden Erfindung wurde anhand eines konkreten Ausführungsbeispiels eine integrierte Induktivität und ein Verfahren zur Herstellung integrierter Induktivitäten mit hoher Güte erläutert. Es sei aber vermerkt, daß die vorliegende Erfindung nicht auf die Einzelheiten der Beschreibung im Ausführungsbeispiel eingeschränkt ist, da im Rahmen der Patentansprüche Änderungen und Abwandlungen beansprucht werden.

Claims (8)

1. Verfahren zur Herstellung integrierter Induktivitäten mit hoher Güte, gekennzeichnet durch die Verfahrensschritte:
  • 1. B Abscheiden eines Materials mit geringem Ausdehnungskoeffizienten (5) als Teil der Zuleitungen,
  • 2. C Abscheiden der für die eigentliche Spirale oder Spulenwindung (3) verwendeten Metallschicht sowie der Zuleitungen (4) aus einem Material mit hohem Ausdehnungskoeffizienten, wodurch ein Teil der Zuleitungen (4) als Bimetallstreifen bei den erhöhten Prozeßtemperaturen ausgebildet wird,
  • 3. D Abkühlen der integrierten Spirale, wodurch eine Biegespannung im Bimetallstreifen der Zuleitungen (4) entsteht und die Spulenwindung (3) durch die Biegung des Bimetallstreifens vom Substrat (1) abgehoben wird,
  • 4. F wahlweise Einbettung der abgehobenen Spirale in eine isolierende Schutzschicht mit geringer Dielektrizitätskonstante.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor dem Verfahrensschritt B ein Verfahrenschritt
  • 1. A Abscheiden einer später wegzuätzenden Trennschicht (2) in dem Bereich der Spirale oder Spulenwindung (3) und der Zuleitungen (4) auf einem Substrat, welches typischerweise aus einem mit einer isolierenden Schicht bedeckten Halbleiterkörper besteht, und zwischen den Verfahrensschritten D und F ein Verfahrensschritt
  • 2. E Trennschicht (2) mittels Ätzung, wodurch die Biegung des Bimetallstreifens der Zuleitungen (4) ermöglicht und die Spulenwindung (3) durch die Biegung des Bimetallstreifens vom Substrat abgehoben wird, durchgeführt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß im Verfahrensschritt B ein Metall mit geringem Ausdehnungskoeffizienten, insbesondere Wolfram oder ein anderes Übergangsmetall, abgeschieden wird.
4. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß im Verfahrensschritt B ein organisches oder anorganisches nichtmetallisches Material mit geringem Ausdehnungskoeffizienten als Teil der Zuleitungen abgeschieden wird.
5. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß im Verfahrensschritt C Aluminium oder Kupfer abgeschieden wird.
6. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß im Verfahrensschritt A eine Trennschicht (2) aus SiO2, Borphosphorglas oder Si3N4 abgeschieden wird.
7. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die angehobene Spulenwindung (3) aus mehreren durch einen Isolator getrennten Lagen besteht, wodurch eine Spule von mehr als einer Windung entsteht.
8. Integrierte Induktivität, bestehend aus einem Substrat (1), einer oder mehreren Spulenwindungen (3) und Zuleitungen (4), dadurch gekennzeichnet, daß ein Teil der Zuleitungen (4) als Bimetall realisiert ist, bestehend aus einer Schicht mit geringem Ausdehnungskoeffizienten und einer darüberliegenden Schicht aus einem Material mit höherem Ausdehnungskoeffizienten, so daß die Spulenwindung (3) durch Relaxation der Biegespannung von dem Substrat (1) abgehoben angeordnet ist.
DE1998155008 1998-11-20 1998-11-20 Integrierte Induktivität und Verfahren zur Herstellung integrierter Induktivitäten mit hoher Güte Withdrawn DE19855008A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1998155008 DE19855008A1 (de) 1998-11-20 1998-11-20 Integrierte Induktivität und Verfahren zur Herstellung integrierter Induktivitäten mit hoher Güte
PCT/DE1999/003693 WO2000031778A1 (de) 1998-11-20 1999-11-17 Integrierte induktivität und verfahren zur herstellung integrierter induktivitäten mit hoher güte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1998155008 DE19855008A1 (de) 1998-11-20 1998-11-20 Integrierte Induktivität und Verfahren zur Herstellung integrierter Induktivitäten mit hoher Güte

Publications (1)

Publication Number Publication Date
DE19855008A1 true DE19855008A1 (de) 2000-05-25

Family

ID=7889367

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998155008 Withdrawn DE19855008A1 (de) 1998-11-20 1998-11-20 Integrierte Induktivität und Verfahren zur Herstellung integrierter Induktivitäten mit hoher Güte

Country Status (2)

Country Link
DE (1) DE19855008A1 (de)
WO (1) WO2000031778A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10221442A1 (de) * 2002-05-15 2003-11-27 Xignal Technologies Ag Induktives Element einer integrierten Schaltung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994017558A1 (en) * 1993-01-29 1994-08-04 The Regents Of The University Of California Monolithic passive component
US5543765A (en) * 1993-04-20 1996-08-06 Thomson - C S F Integrated electronic elements with variable electrical characteristics, especially for microwave frequencies

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01117379A (ja) * 1987-10-30 1989-05-10 Matsushita Electric Ind Co Ltd 応力センサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994017558A1 (en) * 1993-01-29 1994-08-04 The Regents Of The University Of California Monolithic passive component
US5543765A (en) * 1993-04-20 1996-08-06 Thomson - C S F Integrated electronic elements with variable electrical characteristics, especially for microwave frequencies

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10221442A1 (de) * 2002-05-15 2003-11-27 Xignal Technologies Ag Induktives Element einer integrierten Schaltung
US6812819B2 (en) 2002-05-15 2004-11-02 Xignal Technologies Ag Inductive element of an integrated circuit
DE10221442B4 (de) * 2002-05-15 2005-09-22 Xignal Technologies Ag Induktives Element einer integrierten Schaltung

Also Published As

Publication number Publication date
WO2000031778A1 (de) 2000-06-02

Similar Documents

Publication Publication Date Title
DE69505048T2 (de) Herstellungsmethode für Halbleiterelemente in einer aktiven Schicht auf einem Trägersubstrat
DE69533385T2 (de) Herstellungsverfahren von Verbindungen über Halbleitervorrichtungen
DE112012003959B4 (de) Struktur und Verfahren zum Verringern von vertikaler Rissausbreitung
DE2709933C2 (de) Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinander angeordneten Metallisierungsschichten
DE69015564T2 (de) Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram.
EP1133795A1 (de) Verfahren zur herstellung eines beidseitig prozessierten integrierten schaltkreises
DE4228529B4 (de) Verfahren zum Passivieren von Halbleiterscheiben
DE3856450T2 (de) Verfahren zur Herstellung von einer elektrisch programmierbaren integrierten Schaltung mit schmelzbaren Kontaktbrücken
DE10224167A1 (de) Ein Halbleiterelement mit einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration und ein Verfahren zur Herstellung desselben
DE102012105304B4 (de) Vorrichtung zur Belastungsreduzierung
DE2432719A1 (de) Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage
DE19732250A1 (de) Verfahren zur Herstellung metallischer Mikrostrukturen
DE19945855A1 (de) Mikrospule
EP0185787A1 (de) Plastikumhülltes Halbleiterbauelement
EP1193742A2 (de) Verfahren zum Herstellen von integrierten Schaltungsanordnungen sowie zugehörige Schaltungsanordnungen, insbesondere Tunnelkontaktelemente
DE19855008A1 (de) Integrierte Induktivität und Verfahren zur Herstellung integrierter Induktivitäten mit hoher Güte
DE69209939T2 (de) Erhöhte Metall-Metall-Antischmelzsicherungsstrukturen und Verfahren zu deren Herstellung
EP1468433B1 (de) Spule auf einem halbleitersubstrat und verfahren zu deren herstellung
DE10259292B4 (de) Verfahren zum Herstellen eines gleichmäßigen Kontaktes und damit hergestellter gleichmäßiger Kontakt
DE68907836T2 (de) Verfahren zum Testen der Leiterfilmqualität.
EP1323183B1 (de) Verfahren zum herstellen eines mikroelektronischen schaltkreises
DE102004019609B3 (de) Verfahren zur Herstellung einer strukturierten Metallisierung
DE4011580C2 (de)
DE102004012855B4 (de) Herstellungsverfahren für einen Grabenkondensator mit Isolationskragen
DE2041819A1 (de) Herstellungsverfahren fuer integrierte Schaltungen

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee