DE19849555A1 - Halbleiter-Bauelement und flaches Halbleiter-Bauteil - Google Patents

Description

Die Erfindung betrifft ein flaches Halbleiter-Bauteil, in dem mehrere Halbleiter-Bauelemente parallel miteinander ver­ bunden sind und in ein Gehäuse eingebaut sind.

Entsprechend den zunehmenden Anwendungsbereichen elektri­ scher Spannungswandler nahmen Forderungen hinsichtlich einer Erhöhung des Funktionsvermögens, einer Verringerung von Störsignalen sowie einer Verringerung der Größe zu und wur­ den immer wichtiger.

Als Steuerungselement zum Realisieren der obigen Forderungen wurden IGBTs (Insulated Gate Bipolar Transistor = Sperr­ schicht-Bipolartransistor) entwickelt, die gleichzeitig so­ wohl die Schnellschalteigenschaften von Leistungs-MOSFETs als auch das hohe Leistungs-Steuerungsvermögen bipolarer Transistoren aufweisen, und derartige IGBTs werden als Schlüsselbauteile für elektrische Spannungswandler in weitem Umfang verwendet.

Da ein IGBT Sättigungseigenschaften aufweist, können Chips in leichter Weise parallel miteinander verbunden werden, wie dies bei MOSFETs der Fall ist, und durch dieses Parallel­ schalten mehrerer Chips kann großes Stromleitvermögen er­ zielt werden. Daher wurden IGBT-Module mit großem Stromleit­ vermögen, bei denen mehrere IGBT-Chips durch Verlöten mit­ tels Aluminiumdrähten miteinander verbunden sind, in der Praxis eingesetzt. Ein IGBT-Modul verfügt über einen solchen Aufbau, bei dem eine Ebene einer Hauptelektrode (Kollektor­ elektrode) eines IGBT-Chips auf einen Metallsockel gelötet ist, der allgemein gleichzeitig als Wärmeabstrahler verwen­ det wird, wobei die andere Ebene einer Hauptelektrode (Ka­ thodenelektrode) einer Diode sowie eine andere Hauptelektro­ de (Emitterelektrode) des IGBT sowie eine Steuerungselektro­ de (Gateelektrode) und eine andere Hauptelektrode (Arnold­ elektrode) der Diode, ein Emitter im Modul sowie ein sich nach außen erstreckender Anschluß für das Gate durch Alu­ miniumdrähte miteinander verbunden sind.

Aktuell besteht zunehmende Tendenz hinsichtlich der Forde­ rung zunehmenden Funktionsvermögens, und es wurden IGBT-Mo­ dule entwickelt, die dadurch aufgebaut werden, daß mehrere bis ungefähr zwanzig IGBT-Chips zusammengebaut werden. Je­ doch entstehen in Zusammenhang mit einer Erhöhung des Strom­ leitvermögens Probleme wie das Erfordernis langsamen Be­ triebs wegen einer erhöhten Anzahl von die Emitterelektrode anschließenden Bonddrähten sowie wegen Leitungsbruch oder Leitungskurzschluß im Modul wegen der Kompliziertheit von Leitungen. Wenn in der Hauptleitung ein Kurzschluß auf­ tritt, fließt ein Überstrom und es entsteht das Problem ei­ nes Leitungsbruchs durch Wärme, wenn nicht sogar der IGBT, der eigentlich über einen Eigenstrom-Unterdrückungseffekt verfügt, zerstört wird. Ferner besteht bei herkömmlichen IGBT-Modulen ein Problem dahingehend, daß der Wärmeabführ­ effekt des Moduls schlecht ist, da die im IGBT erzeugte Wär­ me nicht von der Seite der Emitterelektrode her, die mit dem IGBT durch Drähte verbunden ist, abgeführt werden kann.

Als Verfahren zum Überwinden der obigen Probleme wurde ein Modul mit Druckkontaktierungsstruktur (nachfolgend als Flachmodul bezeichnet, vorgeschlagen, bei dem ein IGBT auf dieselbe Weise wie ein herkömmlicher GTO (Gate Turn Off Thy­ ristor) in einen flachen Modul eingebaut ist, wobei sowohl die Emitterelektrode als auch die Kollektorelektrode, die in der Hauptebene des IGBT ausgebildet sind, dadurch kontakt­ iert werden, daß diese Ebene mit einer Elektrodenplatte in Kontakt gebracht wird, die seitens des Modulgehäuses vorhan­ den ist.

Zum Beispiel offenbart Fuji Giho, Vol. 69, No. 5 (1996) ei­ nen Flach-IGBT mit einem Stromleitvermögen von 1 kA und ei­ ner Standhaltespannung von 2,5 kV, wobei 12 Halbleiterchips montiert sind (9 IGBTs und 3 Dioden). Das Dokument JP-A-8-88240 (1996) offenbart ein Flach-IGBT-Modul, in dem 9 IGBTs und 12 Dioden ausgerichtet und zusammengebaut sind.

Gateleitungen zum Verringern des elektrischen Widerstands der Emitterelektroden, Gateelektroden-Kontaktkissen sowie Gateelektroden sind auf der anderen Hauptelektrodenebene des IGBT vorhanden, und im Allgemeinen sind die Gateleitungen höher als die Emitterelektrode. Daher wird, wenn die gesamte Oberfläche des Chips unter Druck in Verbindung mit der Emit­ terelektrodenplatte des Flachmoduls steht, die Emitterelek­ trode des Chips keinem Druck ausgesetzt, sondern die Gate­ leitungen werden Druck ausgesetzt. Daher wird gemäß dem obi­ gen Stand der Technik eine Kontaktherstellung mit den Gate­ leitungen durch die folgende Struktur verhindert.

Gemäß dem ersteren Stand der Technik sind im Chip Emitter­ kontaktkissen, die Druck auszusetzen sind, vorhanden, und es werden nur diese Kontaktkissen dazu verwendet, Druck durch die Elektrodenplatte zu erfahren und durch diese kontaktiert zu werden. Daher steht die Emitterelektrodenplatte nicht in Kontakt mit den Gateleitungen. Gemäß dem letzteren Stand der Technik ist die Höhe der Gateleitung verringert, um Kontakt zwischen der Emitterelektrodenplatte und der Gateleitung zu vermeiden, da die gesamte Oberfläche mit Ausnahme des Ab­ schlusses zum Aufrechterhalten der Standhaltespannung, wie am Chipumfang vorhanden, Druck durch die Emitterelektroden­ platte ausgesetzt wird. In der Praxis ist die Höhe der Lei­ tungselemente mit niedrigem Widerstand für Gateleitungen ge­ ringer als die Höhe der Emitterelektrode.

Jedoch führen diese Maßnahmen zu den folgenden Problemen. Bei der Struktur gemäß dem ersteren Stand der Technik, d. h. bei der Druckausübung mittels Emitter-Kontaktflecken weisen die Kontaktfleckenabschnitte keinen MOS-Kanal auf und arbei­ ten nicht als IGBT-Element. Demgemäß ist die Nutzbarkeit des Substrats verringert. Gemäß der Struktur beim letzteren Stand der Technik können die Gateleitungen und die Emitter­ elektrode nicht gleichzeitig hergestellt werden, da die Höhe der Gateleitung geringer als diejenige der Emitterelektrode sein muß. Daher müssen die Gateleitungen und die Emitter­ elektrode gesondert hergestellt werden. Ferner beträgt der Abstand zwischen einer Gateleitung und der Emitterelektro­ denplatte einige µm, und schon bei einigen Volt tritt eine Entladung auf. Daher muß dieser Teil durch einen Passivie­ rungsfilm bedeckt werden, so daß ein Schritt zum Herstellen desselben erforderlich ist.

Demgemäß wird zum Vermeiden einer Verringerung der Nutzbar­ keit der Substratfläche sowie zum Vermeiden einer Zunahme der Herstellschritte ein IGBT-Chip ohne Leitungselemente mit niedrigem Widerstand verwendet, und es kann die gesamte Oberfläche des Chips durch Druck kontaktiert werden. Jedoch wird das Gatesignal verzögert, wenn nur die Gateleitung ent­ fernt wird, da dann der Leitungswiderstand erhöht ist, und es kann eine Elementzerstörung durch ungleichmäßigen Betrieb verursacht werden, da zwischen einer IGBT-Einheit in der Nä­ he des Gateelektroden-Kontaktkissens und einer IGBT-Einheit am Rand bei Schaltvorgängen eine Zeitverzögerung entsteht. Selbst bei einem Flachmodul, das mehrere parallel geschalte­ te IGBT-Chips enthält, kommt es zwischen Teilen benachbart zum Gateeingangsteil sowie Teilen weit entfernt vom Gateein­ gangsteil durch den Widerstand und die Induktivität der Gateleitung zu einer Verzögerung des Gatesignals, die zu­ sätzlich zur Verzögerung in den Chips wirkt. Da die Chipver­ zögerung durch Erhöhen der Anzahl von Chips zunimmt, ist eine Verringerung des Gateleitungswiderstands sowie der Ein­ gangskapazität eines IGBT-Chips für ein Flachmodul mit hoher Spannung und großem Strom unabdingbar, was eine Parallelver­ bindung einer großen Anzahl von Chips erfordert.

Ein IGBT verfügt über eine Struktur mit parasitärem Thyris­ tor, und manchmal ist es unmöglich, einen Trennvorgang aus­ zuführen, da der parasitäre Thyristor den Latch-up-Effekt zeigt, wenn ein großer Strom fließt. Daher ist es erforder­ lich, durch eine Verringerung des Gateleitungswiderstands und der Eingangskapazität des Chips das Entstehen des Latch­ up-Effekts zu erschweren.

Es ist eine erste Aufgabe der Erfindung, eine Halbleiterele­ ment-Chipstruktur zu schaffen, bei der es zu keiner Verrin­ gerung des Nutzungsgrads des Substrats kommt und auch keine Zunahme von Herstellschritten des Elements und keine Ele­ mentzerstörungen durch eine Verzögerung von Gatesignalen auftreten.

Eine zweite Aufgabe der Erfindung ist es, eine Struktur zu schaffen, bei der der parasitäre Thyristor keinen Latch-up-Effekt hervorruft, wenn ein großer Strom fließt.

Eine dritte Aufgabe der Erfindung ist es, eine kleine Flach-Halbleiterstruktur mit einer ziemlich großen Anzahl von Chips zu schaffen.

Diese Aufgaben sind durch das Halbleiter-Bauelement gemäß Anspruch 1 sowie durch die Flach-Halbleiter-Bauteile gemäß den Ansprüchen 8 und 9 gelöst.

Genauer gesagt, ist die obige erste Aufgabe dadurch gelöst, daß keine Gateleitungen vorhanden sind, die Einheitslänge des Einheitselements verkürzt ist, damit der Gatestrom frei fließt, und die Eingangskapazität der Sperrschicht (isolier­ tes Gate) verringert ist. In der Praxis ist der durch die Gateelektrode im Querschnitt des Chips belegte Bruchteil größer als ungefähr 1/3 in sowohl vertikaler als auch hori­ zontaler Richtung und die Filmdicke des Oxidfilms in einem Zwischenteil der Gateelektrode ist dicker ausgebildet, um die Eingangskapazität des isolierten Gates zu verringern. In den Ausführungsbeispielen wird eine praxisgerechtere Struk­ tur angegeben.

Die zweite Aufgabe der Erfindung ist dadurch gelöst, daß der Widerstand einer Wannenschicht verringert ist, die zwi­ schen eine Emitterschicht und eine Basisschicht eingefügt ist, um die Erzeugung eines Spannungsabfalls zu verhindern, wenn ein Löcherstrom fließt, wobei außerdem eine Umgehungs­ struktur für den Löcherstrom vorhanden ist, die den in der genannten Wannenschicht fließenden Strom verringert.

Die dritte Aufgabe der Erfindung, die speziell das Flach- Halbleiter-Bauteil betrifft, ist dadurch gelöst, daß Chips verwendet werden, bei denen eine Funktion zum genauen Zuord­ nen der Positionen jeweiliger Halbleiterelementchips auf dem Flachgehäuse für die Gateelektrodenleitung, die vom Gate­ elektroden-Kontaktkissen auf einem jeweiligen Halbleiterele­ mentchip wegführt, mit dem Isolierelement, das die Gateelek­ trodenleitung von der Emitterelektrodenplatte isoliert, vor­ handen ist, um die Positionen der Gateelektroden-Kontaktkis­ sen und die Gateelektrodenleitung selbst dann genau zuzuord­ nen, wenn die Chipanzahl groß ist, wobei als Halbleiterele­ mentchips solche Chips verwendet werden, bei denen der Gate­ leitungswiderstand und die Eingangskapazität verringert sind.

Die Erfindung wird nachfolgend anhand von durch Figuren ver­ anschaulichten Ausführungsbeispielen näher beschrieben.

Fig. 1(a) ist eine schematische Draufsicht eines erfindungs­ gemäßen IGBT-Chips, und Fig. 1(b) ist eine schematische Schnittansicht in der Umgebung der Gateleitung;

Fig. 2 ist eine schematische Schnittansicht in der Umgebung der Gateleitung, wie sie in einem Nicht-Druckkontaktierungs­ bereich beim in Fig. 1 dargestellten IGBT-Chip vorhanden ist;

Fig. 3 bis 8 sind jeweilige Sätze einer Draufsicht und zuge­ höriger Schnittansichten von IGBT-Einheiten gemäß einem je­ weils anderen Ausführungsbeispiel der Erfindung;

Fig. 9 ist eine schematische Schnittansicht eines IGBT-Flachmoduls mit erfindungsgemäßen IGBT-Chips;

Fig. 10 ist eine schematische Draufsicht der gemeinsamen Emitterelektrodenplatten beim IGBT-Flachmodul des Ausfüh­ rungsbeispiels der Erfindung; und

Fig. 11 ist ein Satz schematischer Draufsichten der Gatelei­ tungen des IGBT-Flachmoduls gemäß dem Ausführungsbeispiel der Erfindung.

Fig. 1(a) ist eine schematische Draufsicht eines IGBT-Chips gemäß einem repräsentativen Ausführungsbeispiel der Erfin­ dung, und Fig. 1(b) ist eine Schnittansicht entlang der Li­ nie A-A' in Fig. 1(a). In der Draufsicht der Fig. 1(a) kenn­ zeichnet die Bezugszahl 11 einen Bereich, in dem keine IGBT-Einheit vorhanden ist, sondern nur Gateleitungen ausgebildet sind, so daß dieser Bereich nicht als IGBT arbeitet. Die Zahl 1916 kennzeichnet einen Bereich, der durch das Emitter­ elektrodenelement im Gehäuse druckkontaktiert ist. Die Zahl 12 kennzeichnet Gateleitungen in einem Bereich, der nicht durch das Emitterelektrodenelement druckkontaktiert ist und der so ausgebildet ist, daß er den Druckkontaktierungsbe­ reich umgibt, wobei sein Widerstand dadurch herabgesetzt ist, daß, im Unterschied zum Druckkontaktierungsbereich, Aluminium angebracht ist. Das Bezugszeichen G kennzeichnet ein Gateelektroden-Kontaktkissen, das durch die Gateelektro­ denleitungen des Flachmoduls kontaktiert wird. Der IGBT-Chip des vorliegenden Ausführungsbeispiels weist folgendes auf: eine Halbleiterschicht 1911 (n-Basisschicht), die n⁻-leitend ist; eine Halbleiterschicht 1912 (n-Pufferschicht), die n-leitend ist und mit der erstgenannten Schicht in Kontakt steht; eine Halbleiterschicht 1913 (p-Kollektorschicht), die p⁺-leitend ist und mit der n-leitenden Halbleiterschicht 1912 in Kontakt steht; eine Kollektorelektrode C, die mit der p⁺-leitenden Halbleiterschicht in Kontakt steht; eine Halbleiterschicht 1914 (p-Wannenschicht), die p-leitend ist und teilweise in der n⁻-leitenden Halbleiterschicht 1911 enthalten ist; eine Halbleiterschicht 1915 (n-Emitter­ schicht), die n-leitend ist und teilweise in der p-leitenden Halbleiterschicht 1914 enthalten ist; einen Oxidfilm 17 (Gateoxidfilm), der die n-leitende Halbleiterschicht 1915, die p-leitende Halbleiterschicht 1914 und die n⁻-leitende Halbleiterschicht bedeckt und eine Filmdicke aufweist, die nahe seinem zentralen Bereich teilweise erhöht ist, d. h. an einer Position unter dem Abschnitt der Kontaktierung zwi­ schen der Emitterelektrodenplatte 14 und der Emitterelektro­ de E, wobei die Dicke dort größer als die Filmdicke unmit­ telbar unter dem Nicht-Kontaktierungsabschnitt betreffend die Emitterelektrodenplatte 14 und die Emitterelektrode E ist; eine Gateelektrode 13, die so vorhanden ist, daß sie in Kontakt mit dem Oxidfilm 17 steht; und einen Oxidfilm 18, der die Gateelektrode 13 bedeckt und gegen die Emitterelek­ trode E isoliert, wobei die Emitterelektrode E eine solche Struktur aufweist, daß sie elektrisch mit der p-leitenden Halbleiterschicht 1914 und der n-leitenden Halbleiterschicht 1915 in Kontakt steht. Die Emitterelektrode E und die Kol­ lektorelektrode C werden durch Druckkontaktierung mittels der Emitterelektrodenplatte 14 bzw. der Kollektorelektroden­ platte 15 am Flachgehäuse kontaktiert. Die Zahl 16 kenn­ zeichnet einen MOS-Kanalbereich, in dem eine n-Inversions­ schicht entsteht, wenn an die Gateelektrode 17 eine positive Spannung angelegt wird. Die Gateelektrode 13 besteht allge­ mein aus Polysilizium, und es sind Fremdstoffe mit hoher Konzentration in sie eindotiert.

Ein Einschaltvorgang dieses Elements erfolgt mittels der folgenden Schritte: Erzeugen der n-Inversionsschicht im MOS-Kanalbereich durch Anlegen einer positiven Spannung an die Gateelektrode 13 bei gleichzeitigem Injizieren von Elektro­ nen aus der n-Emitterschicht 1915 sowie Löchern aus der p-Kollektorschicht 1913 in die n-Basisschicht 1911. Da die n-Basisschicht einen Zustand erlangt, in dem Elektronen und Löcher im Überschuß vorliegen, gelangt sie in einen Zustand mit niedrigem Widerstand. Ein Abschaltvorgang wird dadurch ausgeführt, daß in die Gateelektrode eine negative Spannung angelegt wird, um die n-Inversionsschicht zu beseitigen. Da die Injektion von Elektronen beendet ist, ist auch die In­ jektion von Löchern aus der p-Kollektorschicht beendet, und die n-Basisschicht 1911 gelangt in einen Zustand hohen Wi­ derstands.

Um einen billigen Flach-IGBT herstellen zu können, ist der IGBT-Chip des vorliegenden Ausführungsbeispiels mit Lei­ tungselementen wie solchen aus Aluminium zum Verringern des Gateleitungs-Widerstands versehen. Dies, da dann, wenn, wie beim Stand der Technik, Leitungen wie solche aus Aluminium vorhanden sind, die Leitungsabschnitte höher als die Höhe der Emitterelektrode E sind und nicht nur diese durch die Emitterelektrodenplatte 14 des Flachgehäuses druckkontak­ tiert werden, sondern diese Emitterelektrodenplatte 14 auch zu Kurzschlüssen gegenüber der Gateelektrode 13 sorgt. Um einen IGBT-Chip zu erhalten, bei dem die gesamte Oberfläche druckkontaktiert werden kann, wobei die Gateleitung aus Alu­ minium besteht, muß die Höhe des Gateleitungsabschnitts aus Aluminium niedriger als die Höhe des Aluminiums der Emitter­ elektrode E sein. Um jedoch so vorzugehen, sind ein Schritt zum Herstellen der Gateleitung mit Aluminium sowie ein Schritt zum Herstellen der Emitterelektrode E mit Aluminium gesondert auszuführen. Demgemäß ist die Anzahl von Herstell­ schritten für den IGBT erhöht, was eine Kostenerhöhung zur Folge hat. Beim IGBT des vorliegenden Ausführungsbeispiels sind diese Probleme überwunden, und es ist eine Gateleitung mit niedrigem Widerstand realisierbar, ohne daß dadurch die Herstellkosten erhöht werden.

Wenn nur die Gateleitungen aus Aluminium und dergleichen von einem herkömmlichen IGBT-Chip entfernt würden, würde jede der IGBT-Einheiten im Chip nur durch die Gateelektrode 13 aus Polysilizium mit hohem Widerstand mit dem Gateelektro­ den-Kontaktkissen G verbunden werden, und es wäre der elek­ trische Widerstand zwischen dem Gateelektroden-Kontaktkissen und der IGBT-Einheit erhöht. Die Gateelektrode verfügt über eine Kapazitätskomponente, da sie der p-Wannenschicht und der n-Basisschicht über die Gateoxidfilme zugewandt ist.

Daher sind die an jede IGBT-Einheit im Chip übertragenen Gatesignale wegen der obigen Widerstands- und Kapazitätskom­ ponenten deutlich erhöht. Der Widerstand der Gateleitung hängt vom Abstand zwischen dem Gateelektroden-Kontaktkissen und jeder der IGBT-Einheiten ab. Der Widerstand wird groß, wenn der obige Abstand lang ist, und die Gatesignale werden zu einer IGBT-Einheit hin, die weit entfernt vom Gateelek­ troden-Kontaktkissen 6 liegt, deutlich verzögert. Wenn Gate­ signale deutlich verzögert sind, ist die Schaltverzögerung zwischen einer IGBT-Einheit nahe dem Gateelektroden-Kontakt­ kissen und einer IGBT-Einheit entfernt von diesem erhöht, und beim Abschalten wird die Stromkonzentration an einem Ort weit entfernt vom Gateelektroden-Kontaktkissen G wesentlich, oder sie wird beim Einschalten an einem Ort nahe am Gate­ elektroden-Kontaktkissen wesentlich, und schließlich ent­ steht Leitungsunterbrechung durch Wärme. Daher ist eine Ver­ zögerung der Gatesignale nicht wünschenswert, und die Verzö­ gerung sollte höchstens 20 µs betragen. Die Zeitverzögerung hängt noch von der Temperatur ab, bei der der die IGBT-Ein­ heit aufbauende Halbleiter durch Erwärmung zu einem eigen­ leitenden Halbleiter wird, und im Fall von Silizium erreicht die Verzögerung ungefähr die oben genannte Zeit.

Beim IGBT-Chip des vorliegenden Ausführungsbeispiels ist eine Gateelektrode 31 vorhanden, die sich teilweise über die IGBT-Einheit 32 in die Struktur der IGBT-Einheit hinein er­ streckt, wie in Fig. 3 dargestellt, um die Zeitverzögerung des Gatesignals zu verringern. Ferner ist der Oxidfilm nahe dem zentralen Abschnitt der Gateelektrode dick ausgebildet, um die Eingangskapazität des Gates zu verringern. Ferner ist im Bereich, der durch die Emitterelektrode 14 des Gehäuses nicht druckkontaktiert wird, eine Leitung 21 mit niedrigem Widerstand zur Gateleitung hin vorhanden, wie in Fig. 2 dar­ gestellt. Fig. 2 ist eine Schnittansicht entlang der Linie B-B' in Fig. 1(a), und sie zeigt eine Struktur, in der die Gateleitung aus Aluminium und die Gateleitung aus Polysili­ zium in Kontakt miteinander stehen. Fig. 3 ist ein Satz aus einer vergrößerten Darstellung des durch D in Fig. 1(a) ge­ kennzeichneten Bereichs sowie zugehöriger Schnittansichten, wobei IGBT-Einheiten gleichmäßig über die gesamte Fläche verteilt sind.

Der Gateoxidfilm 17 verfügt über eine Struktur, bei der die Filmdicke teilweise erhöht ist. Die Dicke des den MOS-Kanal bildenden Films beträgt im dünnen Abschnitt ungefähr 0,1 µm, dagegen ungefähr 1 µm im dicken Abschnitt. Das Verhältnis aus der Gatelänge L1 und der Breite L2 des Bereichs, in dem der Film teilweise dicker ausgebildet ist, beträgt wün­ schenswerterweise ungefähr 1/2. Dies, da zwar die Eingangs­ kapazität herabgesetzt wird, wenn der Bereich der Breite L2 sehr stark verbreitert wird, jedoch der Injektionswirkungs­ grad für Elektronen wegen einer Verringerung des Erstre­ ckungsabschnitts der n-Anreicherungsschicht auf der n-Basis­ schicht abnimmt, die an der Grenze zwischen der n-Basis­ schicht 1911 und dem Gateoxidfilm 17 ausgebildet ist und im eingeschalteten Zustand zu einem Elektronenpfad wird, und daher ist die Einschaltspannung erhöht. Die Breite W der IGBT-Einheit 32 sowie die Breite W2 der sich teilweise über diese IGBT-Einheit 32 erstreckenden Gateelektrode 31 betra­ gen wünschenswerterweise 20 µm bzw. 10 µm. Wenn die Breite W2 im Vergleich zur Breite W1 zu stark erhöht ist, ist der Gateleitungswiderstand verringert, jedoch ist der Nutzungs­ bruchteil des Chips verringert, da die durch die IGBT-Ein­ heit belegte Fläche verringert ist, und demgemäß ist die Einschaltspannung erhöht.

Die Bezugszahl 33 in Fig. 3(a) kennzeichnet einen Bereich, in dem der MOS-Kanal ausgebildet ist. Wie es der Querschnitt in Fig. 3(b) zeigt, wirkt die Druckkontaktierungskraft der Emitterelektrodenplatte 14 nicht unmittelbar auf den Bereich 33 im erfindungsgemäßen IGBT-Chip. Da der Gateoxidfilm im MOS-Kanalbereich 33 nur 0,1 µm dick ist, kann der Film durch eine kleine Druckkraft zerstört werden. Jedoch ist beim er­ findungsgemäßen IGBT-Chip die Dicke des Gateoxidfilms in dessen zentralem Bereich dick, und die Andrückkraft wird durch diesen Bereich aufgefangen, und der Oxidfilm in den MOS-Kanalbereichen kann nicht zerstört werden. Die Fig. 3(b) und 3(c) sind Schnittansichten entlang den Linien C-C' bzw. E-E'.

Gemäß dem in Fig. 3(c) dargestellten Querschnitt sind die p-Wannenschichten 1914 aufeinanderfolgend so vorhanden, daß sie sich in einer Richtung E-E' über mehrere IGBT-Einheiten erstrecken, und in einer IGBT-Einheit in der Richtung E-E' sind keine n-Emitterschichten 1915 vorhanden. Daher fließen von einer Seite in der Richtung E-E' einfließende Löcher nicht in den unteren Teil der n-Emitterschicht, so daß kein Latch-up-Effekt erzeugt wird, und die Menge von durch den unteren Teil der n-Emitterschicht fließenden Löchern ebenso verringert ist wie der oben genannten Löcher.

Demgemäß kann ein Element mit hoher Widerstandskraft gegen den Latch-up-Effekt geschaffen werden.

Fig. 4(a) zeigt eine Draufsicht eines anderen Ausführungs­ beispiels, und Fig. 4(b) ist eine Schnittansicht entlang der Linie E-E' in Fig. 4(a). Das in der Fig. 3 dargestellte und zuvor besprochene Ausführungsbeispiel verfügt über eine Struktur, bei der die Filmdicke der p-Halbleiterschicht 1914 im unteren Teil der IGBT-Einheiten 32 erhöht ist.

Jedoch kann die p-Halbleiterschicht 1914 gleichmäßige Film­ dicke aufweisen, wie bei der in Fig. 4(b) dargestellten Struktur. In diesem Fall fließen die aus der Richtung E-E' zufließenden Löcher nicht unter die n-Emitterschicht 1915. Demgemäß wird kein Latch-up-Effekt hervorgerufen, und es kann ein Element mit gewünschter Beständigkeit gegen den Latch-up-Effekt geschaffen werden.

Gemäß den in den Fig. 3, 4(a) und 4(b) dargestellten Struk­ turen ist der sich unter der Gateelektrode 31 über den IGBT-Einheiten erstreckende Oxidfilm 17 dick, und die Emitter­ elektrode E wird durch die Emitterelektrodenplatte 14 über der Gateelektrode 31, mit Erstreckung über den IGBT-Einhei­ ten, kontaktiert. Die obige Struktur hat die folgenden Vor­ teile:

• (1) Da der Oxidfilm 17 dick ist, ist die Eingangskapazität der durch die Gateelektrode 13 und die p-Halbleiterschicht 1914 gebildeten Gates in diesem Bereich verringert.
• (2) Die Wärmeabfuhr in diesem Bereich ist verbessert, da die Elektroden kontaktiert sind.

Jedoch können die in den Fig. 4(c) und 4(d) dargestellten Strukturen, bei denen der Oxidfilm 17 im sich über den IGBT-Einheiten erstreckenden Bereich der Gateelektrode 31 dünn ist und die Emitterelektrode E nicht durch die Emitterelek­ trode 14 kontaktiert wird, verwendet werden. Gemäß diesen Strukturen kann ein Element mit hervorragender Beständigkeit gegen den Latch-up-Effekt geschaffen werden, da keine Löcher unter die n-Emitterschicht 1915 fließen.

Die Fig. 5(a) und 5(b) zeigen eine Draufsicht bzw. eine Schnittansicht entlang der Linie E-E' in Fig. 5(a) für ein anderes Ausführungsbeispiel. Gemäß dem vorliegenden Ausfüh­ rungsbeispiel ist die p-Wannenschicht 1914 nicht fortlaufend sondern nur im Bereich der IGBT-Einheit 32 vorhanden. Um den Gatewiderstand herabzusetzen und das Widerstandsvermögen ge­ gen den Latch-up-Effekt beizubehalten, muß die p-Wannen­ schicht 1914 nicht notwendigerweise fortlaufend vorhanden sein, sondern es kann die in Fig. 3 angegebene Struktur ver­ wendet werden. Selbst wenn die obige Struktur verwendet wird, fließen von der Seite in der Richtung E-E' einfließen­ de Löcher nicht in den unteren Teil der n-Emitterschicht, und es kann das Widerstandsvermögen gegen den Latch-up-Ef­ fekt erhöht werden. Gemäß der Erfindung kann eine Struktur verwendet werden, bei der die p-Wannenschicht 1914 teilweise im unteren Teil der Gateleitung 31 vorhanden ist, die sich teilweise über eine IGBT-Einheit erstreckt.

Die Fig. 6(a) und 6(b) zeigen eine Draufsicht bzw. eine Schnittansicht entlang der Linie E-E' in Fig. 6(a) für ein anderes Ausführungsbeispiel. Gemäß dem IGBT beim vorigen Ausführungsbeispiel ist der MOS-Kanalbereich nur zu beiden Seiten einer IGBT-Einheit 32 vorhanden. Demgemäß nimmt der MOS-Kanalbereich 33 ab, wenn die Breite der sich über der IGBT-Einheit erstreckenden Gateelektrode 31 erhöht wird, um den Gateleitungswiderstand zu verringern, und es nimmt die Einschaltspannung zu. Dagegen kann gemäß dem in Fig. 6 dar­ gestellten vorliegenden Ausführungsbeispiel die Breite W2 erhöht werden, ohne daß die Einschaltspannung zunimmt, da die MOS-Kanalbereiche in vier Richtungen vorhanden sind, und es kann ein IGBT mit niedrigem Gateleitungswiderstand und niedriger Schaltspannung geschaffen werden. Gemäß der vor­ liegenden Struktur fließen alle Löcher im unteren Teil der n-Emitterschicht. Daher ist eine Struktur verwendet, in der die Fremdstoffkonzentration der p-Wannenschicht 1914 erhöht ist, um den Widerstand zu verringern.

Die Fig. 7(a) und (b) zeigen voneinander verschiedene Aus­ führungsbeispiele, wobei Fig. 7(a) einen IGBT zeigt, in dem in der Ecke der in vier Richtungen vorhandenen MOS-Kanalbe­ reiche 33 keinerlei Kanal vorhanden ist. Wenn die MOS-Kanal­ bereiche in vier Richtungen vorhanden sind, besteht die Ten­ denz, daß Löcher im Eckbereich konzentriert werden. Daher kann das Widerstandsvermögen gegen den Latch-up-Effekt er­ höht werden, wenn im Eckbereich keine n-Emitterschicht 1915 vorhanden ist.

Die in Fig. 7(a) dargestellte Erfindung wurde unter Berück­ sichtigung der obigen Erkenntnisse geschaffen, und es ist eine Struktur vorhanden, die selbst dann hohes Widerstands­ vermögen gegen den Latch-up-Effekt aufrechterhalten kann, wenn n-Emitterschichten in vier Richtungen vorhanden sind. Fig. 7(b) zeigt eine Struktur, in der die IGBT-Einheiten 32 in Sechseckform angeordnet sind und auch die MOS-Kanalberei­ che in Sechseckform angeordnet sind. Gemäß dieser Struktur ist eine Verbreiterung der Gateleitungsfläche möglich, und es kann eine Gateleitung mit niedrigerem Widerstand geschaf­ fen werden.

Ein IGBT-Chip ist über das Gateelektroden-Kontaktkissen G mit der Gateleitungselektrode des Flachgehäuses verbunden. Am Gateelektroden-Kontaktkissen G des IGBT-Chips ist Alumi­ nium angebracht, und der Widerstand des Kissenbereichs ist klein. Dagegen weist die sich vom Kissenbereich zu Randbe­ reichen erstreckende Gateleitung großen Widerstand auf, da die Gateleitung nur aus Polysilizium besteht. Demgemäß ist, wenn dieser Teil nicht geeignet behandelt wird, nicht nur der Gateleitungswiderstand erhöht, sondern es entsteht auch eine Gateleitungsunterbrechung, die durch eine Gatestromkon­ zentration verursacht ist. Die Fig. 8(a) und (b) sind Drauf­ sichten von Gateleitungen, wie sie unter Berücksichtigung der obigen Probleme geschaffen wurden, und ein Merkmal ist ein ausschließlicher Bereich 11 für eine Gateleitung, die sich aus einem Gateelektroden-Kontaktkissen G zum Rand er­ streckt. Fig. 7(a) zeigt eine Struktur, bei der die Breite des ausschließlichen Bereichs 11 für eine Gateleitung nahe dem Gateelektroden-Kontaktkissen G breit gemacht ist, wäh­ rend sie in Bereichen weit entfernt von diesem schmal ist.

Die Gateleitung 17 im Randbereich des Chips, die nicht druckkontaktiert wird, ist wünschenswerterweise mit Alumi­ nium versehen.

Gemäß der obigen Struktur wird der Widerstand des Gateelek­ troden-Kontaktkissens und der Gateelektrodenleitung um das Kissen herum klein, und es kann ein Gateleitungs-Netzwerk mit niedrigem Widerstand realisiert werden. Im Fall eines IGBT-Chips mit einer Chipgröße von ungefähr 1 auf 1,5 cm und einer Polysiliziumschicht mit einer Dicke von 0,5 µm kann der Gateleitungswiderstand in wünschenswerter Weise herabge­ setzt werden, ohne daß der Flächennutzungsfaktor verringert wird, und zwar durch Einstellen der Größe des Gateelektro­ den-Kontaktkissens auf ungefähr 1,5 mm×1,5 mm, wobei die Breite des ausschließlichen Bereichs für eine Gateleitung nahe dem Gateelektroden-Kontaktkissen G ungefähr 500 µm be­ trägt, während die Breite im Randbereich ungefähr 200 µm be­ trägt. Die Bezugszahl 71 kennzeichnet einen Bereich aus Po­ lysilizium, der nahe beim Gateelektroden-Kontaktkissen G vorhanden ist und eine Größe von wünschenswerterweise 2 mm×2 mm aufweist. Die Breite des ausschließlichen Bereichs 11 für eine Gateleitung kann in zwei Stufen verringert werden, wie in Fig. 11 dargestellt, jedoch kann auch eine Struktur verwendet werden, bei der die Breite in der Richtung zum Rand in mehreren Stufen verringert ist.

Fig. 8(b) zeigt ein anderes Ausführungsbeispiel, bei dem sich das Gateleitungs-Netzwerk von dem beim vorigen Ausfüh­ rungsbeispiel unterscheidet. Der ausschließliche Bereich 11 für eine Gateleitung, der sich ausgehend von einem Gateelek­ troden-Kontaktkissen in vier Richtungen erstreckt, ist in der Richtung von der Umgebung des Gateelektroden-Kontaktkis­ sens zum Rand hin allmählich verkleinert. In diesem Fall be­ trägt die Breite des ausschließlichen Bereichs 11 für eine Gateleitung nahe dem Gateelektroden-Kontaktkissen G wün­ schenswerterweise ungefähr 500 µm, und die Breite in einem mit der Gateleitung 12 in Kontakt stehenden Bereich beträgt wünschenswerterweise ungefähr 100 µm.

Fig. 9 zeigt als Beispiel einen schematischen Querschnitt eines IGBT-Flachmoduls unter Verwendung von IGBT-Chips gemäß dem vorliegenden Ausführungsbeispiel. Es handelt sich um ein Beispiel mit invers leitenden Schaltbauteilen, die durch den IGBT-Chip 1 und eine Freilaufdiode (FWD) 2, die umgekehrt parallel zum IGBT-Chip geschaltet ist, zusammengebaut ist. Die Figur zeigt einen Zwischenbereichsquerschnitt zwischen dem Außenrand und dem Zentrum des Flach-IGBT.

Die Größe des IGBT-Chips beträgt ungefähr 12 bis 16 mm², und der Chip verfügt über eine Struktur, wie sie beim vorigen Ausführungsbeispiel offenbart ist. Die Emitterelektroden­ platte 14 und die Kollektorelektrodenplatte 15 zur Wärmeab­ fuhr und zum elektrischen Kontakt sind in kontaktierender Weise mit der Emitterelektrode bzw. der Kollektorelektrode des IGBT-Chips verbunden. Diese Platten und Elektroden sind zwischen eine gemeinsame Elektrodenplatte 7 auf der Emitter­ seite und eine gemeinsame Elektrodenplatte 8 auf der Kollek­ torseite eingefügt. Ein Paar der gemeinsamen Elektrodenplat­ ten ist gegen äußere Strukturen durch einen isolierenden Außenzylinder 9 isoliert, und ferner sind die gemeinsamen Elektrodenplatten 7, 8 und der isolierende Außenzylinder 9 durch eine hermetische Struktur kombiniert, bei der das In­ nere des Gehäuses durch eine Metallplatte 70 eingeschlossen ist. Jedoch ist, abhängig vom Verwendungszweck, nicht unbe­ dingt eine hermetische Struktur erforderlich.

Nachfolgend werden ein Verfahren zum Verdrahten der Gate­ elektrode eines Flachgehäuses mit einer großen Anzahl von Chips sowie ein Verfahren zum Positionieren der Chips an spezifizierten Positionen im Gehäuse erläutert.

Als erstes wird eine Gateleitung rechtwinklig zur Hauptebene eines IGBT-Chips 1 unter Verwendung eines Führungsstifts 71 vom Gateelektroden-Kontaktkissen G herausgeführt. Die Emit­ terelektrodenplatte 14, die gemeinsame Emitterelektroden­ platte 7 und Isolierelemente 72 aus einem wärmebeständigen Harz wie Teflon oder dergleichen zum Isolieren des Führungs­ stifts sind um diesen herum angeordnet. Die Außenabmessungen der auf der Emitterelektrodenseite angeordneten Emitterelek­ trodenplatte 14 sind kleiner als die Außenabmessungen des Chips, um zu verhindern, daß die Elektrodenplatte 14 einen umgebenden Teil des Chips mit planarer Struktur berührt. Die im IGBT-Chip 1 angeordnete Emitterelektrodenplatte 14 ist eine Scheibe mit einem Durchmesser von 8 bis 12 mm und einem Durchgangsloch 73 mit einem Durchmesser von 3 mm, und ihre Randabschnitte sind abgeschrägt. Die auf der Kollektorelek­ trodenseite angeordnete Kollektorelektrodenplatte verfügt über Außenabmessungen, die größer als die Außenabmessungen des IGBT-Chips sind, d. h., sie mißt 13 bis 17 mm², und ihre Randabschnitte sind abgeschrägt. Die gemeinsame Elek­ trodenplatte 7 auf der Seite der Emitterelektrode verfügt über ein Durchgangsloch 74 mit einem Durchmesser von 4 mm an einer spezifizierten Position zum Anordnen des Chips. Wenn das Modul zusammengebaut wird, werden der Führungsstift 71 und die Isolierelemente 72 in das Durchgangsloch 73 der Emitterelektrodenplatte 14 eingeführt, und das obere Ende des Isolierelements 72 wird in das in der gemeinsamen Elek­ trodenplatte 7 ausgebildete Loch 74 eingeführt. Der Chip ist an der Position des Lochs 74 fixiert. D. h., daß die Struk­ tur so aufgebaut ist, daß das Verdrahtungsverfahren für die Gateelektroden eines jeweiligen Chips zugleich ein Verfahren zum Zuordnen der Position des jeweiligen Chips im Flachge­ häuse ist. Daher ist keinerlei gesondertes Element zum Zu­ ordnen der Position erforderlich, und die Anzahl von Kompo­ nenten kann deutlich verringert werden.

Gemäß dem obigen Verfahren ist die Struktur so aufgebaut, daß das Gateelektroden-Kontaktkissen G und der Führungs­ stift 71 nicht verbunden sind, sondern so kontaktiert sind, daß Leitung aufrechterhalten ist. Daher kann ein Problem betreffend eine Beeinträchtigung des Übergangs zwischen dem Gateelektroden-Kontaktkissen G und dem Führungsstift 71 we­ gen Unterschieden der Wärmeausdehnung vermieden werden. Wenn das Modul beim Betrieb des IGBT und der FWD durch eine Tem­ peraturänderung beeinflußt wird, entsteht wegen einer Dif­ ferenz der Wärmeausdehnungen der jeweiligen Aufbauelemente des Moduls eine Positionsverschiebung derselben.

Daher wird eine Positionsverschiebung erzeugt und es wird eine Zerstörung einer Gateleitung verursacht, wenn eine Struktur verwendet wird, bei der der Gateführungsstift 71 und das Gateelektroden-Kontaktkissen G nicht kombiniert sind. Jedoch werden bei der erfindungsgemäßen Struktur selbst dann, wenn sich die gemeinsame Elektrodenplatte 7 ausdehnt und sich die Position des Lochs 74 zum Zuordnen der daran vorhandenen Lochposition ändert, der Führungsstift 71 und die Isolierelemente 72 in Anpassung an die Bewegung des Lochs 74 gleichzeitig bewegt; d. h., daß sich die Emitter­ elektrodenplatte 14 und der IGBT-Chip 1, deren Positionen durch den Führungsstift 71 und die Isolierelemente 72 zuge­ ordnet sind, bewegt werden. Daher verschiebt sich die Rela­ tivposition zwischen dem Führungsstift 71 und dem Gateelek­ troden-Kontaktkissen G nicht. Das bedeutet, daß sogenannte Selbstausrichtungsfunktion vorliegt. Wie oben erläutert, sind die elektrischen Verbindungen zwischen dem Gateelektro­ den-Kontaktkissen G und dem Führungsstift 71 wesentlich ver­ bessert, und insbesondere ist die Erfindung dann wirkungs­ voll, wenn die Chipgröße groß ist, die Anzahl montierter Chips groß ist und die Gehäusegröße groß ist.

Fig. 10 zeigt eine schematische Draufsicht der gemeinsamen Elektrodenplatte 7, gesehen von der Seite des Halbleiters her, und ein Querschnitt entlang der Linie F-F' entspricht der Position des Querschnitts der gemeinsamen Elektroden­ platte 7, wie in Fig. 9 dargestellt. Eine große Anzahl von parallelen Gräben 78 ist an der Innenfläche des Gehäuses hinsichtlich der gemeinsamen Elektrodenplatte 7 ausgebildet, und ferner sind Gräben 79 im Außenrandteil ausgebildet. Die Breite eines Grabens beträgt 3 mm oder weniger, und ein Gra­ ben 78 verfügt über ein Loch 74 mit einem Durchmesser von 4 mm, um den Führungsstift 71 und die isolierenden Elemente 72 an spezifizierten Positionen einzuführen, um den Halblei­ terchip anzuordnen. Die mit gestrichelten Linien gezeichne­ ten Quadrate 81 kennzeichnen Positionen zum Anordnen von Halbleiterchips. Die zueinander parallelen Gräben 68 erstre­ cken sich zu den beiden Enden der gemeinsamen Elektroden­ platte 7, und die um die Elektrodenplatte herum ausgebilde­ ten Gräben 79 können stufenförmig hergestellt werden. Daher ist die Herstellung der Gräben einfach.

Fig. 11 zeigt repräsentativ Formen von Gateelektrodenlei­ tungs-Netzwerken 711 und mit diesen verbundenen Sammelan­ schlüssen 712, die zur Außenseite des Flachgehäuses führen. Die Fig. 11(a) und 11(b) zeigen die Formen von Gateelektro­ denleitungs-Netzwerken, die in den Gräben 78 und 79 der in Fig. 10 dargestellten gemeinsamen Elektrodenplatte eingebaut sind. Ein Gateelektrodenleitungs-Netzwerk verfügt über eine Struktur, die im Randbereich angeschlossen ist, um einen Körper zu bilden, und wenn das Gateelektrodenleitungs-Netz­ werk in die gemeinsame Elektrode 7 eingesetzt wird, stabili­ siert das Netzwerk im Randbereich die Positionen des gesam­ ten Leitungsnetzwerks. Ferner ist ein Sammelanschluß 712 für das Netzwerk vorhanden, und die Gatesignalleitung ist unter Verwendung des Anschlusses zur Außenseite des Gehäuses geführt. Der Sammelanschluß 712 kann gleichzeitig aus dem­ selben Material wie das Gatenetzwerk hergestellt werden, oder er kann dadurch hergestellt werden, daß gesonderte Elemente angeschlossen werden, wenn die Größe und das Mate­ rial der Leitung geändert sind.

Das Gateelektrodenleitungs-Netzwerk 711 ist unter Isolierung durch ein Isolierelement 713 gegen die gemeinsame Elektro­ denplatte 7 in den Gräben vorhanden. Der vom Gate­ elektroden-Kontaktkissen G des IGBT-Chips herausgeführte Führungsstift 71 wird in das Mittelloch des Isolierelements 72 eingeführt und mit dem Gateelektrodenleitungs-Netzwerk 711 verbunden. Demgemäß kann ein kompaktes Gateleitungs-Netzwerk unter Er­ zeugung von weniger Abfall ausgebildet werden, wobei dieses Gatenetzwerk im Inneren der gemeinsamen Elektrodenplatte des Gehäuses enthalten ist.

Das Flachmodul des vorliegenden Ausführungsbeispiels verfügt über einen weiteren Vorteil dahingehend, daß es kaum durch die Hauptstromleitung beeinflußt wird, da das Gateelektro­ denleitungs-Netzwerk 711 im Inneren der gemeinsamen Elektro­ denplatte 7 enthalten ist. Da die Hauptstromleitung einen großen Strom wie einen solchen von einigen wenigen Kiloampe­ res führt und sich die Spannung über einige tausend Volt än­ dert, wird das Gateelektrodenleitungs-Netzwerk leicht durch elektrische und magnetisch-induktive Störsignale von der Hauptstromleitung beeinflußt. Wenn das Gateleitungs-Netz­ werk durch Störsignale beeinflußt wird, entsteht ein Pro­ blem wie das, daß nur ein spezieller Chip fehlerhaft gezün­ det wird und durch einen Überstrom zerstört wird. Jedoch kann beim Flachmodul gemäß dem vorliegenden Ausführungsbei­ spiel ein Einmischen elektrischer Störsignale, die durch den Strom und die Spannung des Hauptschaltkreises verursacht sind, verhindert werden, da das Gateelektrodenleitungs-Netz­ werk 711 in einer Richtung rechtwinklig zur Richtung des Stroms im Hauptschaltkreis angeordnet ist und die gemeinsame Elektrodenplatte einen Abschirmungseffekt ausübt, da das Gateelektrodenleitungs-Netzwerk in ihrem Inneren enthalten ist, wodurch die Spannung auf einem festen Wert gehalten wird.

Das Flachmodul des vorliegenden Ausführungsbeispiels ermög­ licht es, ein Einmischen elektrischer Störsignale in das Gateleitungs-Netzwerk zu verhindern und eine große Anzahl von IGBT-Chips parallel zu schalten. Wenn jedoch IGBT-Chips mit herkömmlicher Struktur im erfindungsgemäßen Modul ent­ halten sind, entsteht ein Problem wie das folgende. Wenn die Größe des Moduls durch Vergrößern der Anzahl angeschlossener IGBT-Chips erhöht wird, nimmt der Widerstand des Gatelei­ tungs-Netzwerks zu, insbesondere der Widerstand in einem Be­ reich weit entfernt von den gemeinsamen Anschlüssen 712. Da­ her konzentriert sich, wenn ein IGBT-Chip mit großem inter­ nem Gateleitungswiderstand und großer Eingangskapazität im Modul enthalten ist, der Strom auf die Chips im Bereich weit entfernt vom gemeinsamen Anschluß konzentriert, und es tritt eine Zerstörung auf. Um eine solche Zerstörung zu ver­ meiden ist es unabdingbar, einen IGBT gemäß den jeweiligen obigen Ausführungsbeispielen zu verwenden, bei dem der Gate­ leitungswiderstand und die Eingangskapazität verringert sind. Gemäß der Erfindung ist es möglich, einen Flach-IGBT zu realisieren, der insbesondere mindestens 50 Chips ent­ hält.

Wenn der aufzunehmende IGBT-Chip eine solche Struktur auf­ weist, daß ein ausschließliches Kontaktkissen für eine Emitterleitung vorhanden ist, kann eine Gateleitung mit niedrigem Widerstand bei einem solchen IGBT-Chip angewandt werden, und es kann eine Zerstörung des Bauteils durch eine Gatesignalverzögerung vermieden werden. Wenn jedoch ein IGBT mit einer solchen Struktur verwendet wird, muß die Emitter­ elektrodenplatte 14 des Flachgehäuses in Form eines Kamm­ zahns bearbeitet werden. Demgemäß sind die Herstellkosten der Emitterelektrodenplatte erhöht, und es wird die Bereit­ stellung eines billigen, flachen IGBT schwierig.

Gemäß der Erfindung werden die Verzögerungszeiten des Gate­ signals in den Chips gleichmäßig, da der Gateleitungswider­ stand und die Eingangskapazität klein sind, und eine Konzen­ tration des Stroms in einem Bereich weit entfernt vom Gate­ elektroden-Kontaktkissen während eines Schaltvorgangs kann verhindert werden. Da die Verzögerung des Gatesignals der Chips klein und gleichmäßig ist, kann die gesamte Gatesig­ nalverzögerung selbst dann klein gemacht werden, wenn die Anzahl montierter Chips erhöht ist. Daher kann eine Konzen­ tration des Stroms auf ein spezielles Halbleiterelement ver­ hindert werden, und es kann ein flaches Halbleiterelement mit großem Stromführungsvermögen geschaffen werden. Insbe­ sondere ist die Erfindung bei flachen Halbleiter-Bauteilen mit mehr als 50 Chips wirkungsvoll.

Ferner wird selbst beim Fließen eines großen Stroms kein Latch-up-Effekt hervorgerufen, da der im unteren Teil der Emitterschicht fließende Strom herabgesetzt ist, und es kann ein flaches Halbleiterelement mit großem Widerstand gegen den Latch-up-Effekt geschaffen werden.

Da gemäß der Erfindung ein flaches Halbleiterelement mit großem Stromführungsvermögen geschaffen werden kann, können die Größen eines Überspannungs-Schutzkondensators und einer Gatetreiberleitung eines Leistungswandlers verringert wer­ den, und es wird eine Anodendrossel überflüssig. Daher kann ein Leistungswandler mit kleiner Größe und großem Stromfüh­ rungsvermögen zu geringen Kosten erhalten werden.

Claims (9)

1. Halbleiterelement mit mehreren parallel angeordneten Halbleiterelement-Einheiten (1), dadurch gekennzeichnet, daß

• - jede Halbleiterelement-Einheit aus Folgendem besteht:
  • - einem Paar Hauptflächen und
  • - einem Paar Hauptelektroden und Gateelektroden;
• - wobei eine der Hauptelektroden und eine der Gateelektro­ den auf einer der Hauptflächen vorhanden sind; und
• - wobei die Höhe der Gateelektrode der jeweiligen Halblei­ terelement-Einheit sowie die Höhe der diese Gateelektroden elektrisch verbindenden Gateleitung (12) geringer als die Höhe einer der Hauptelektroden sind.

2. Halbleiterelement nach Anspruch 1, dadurch gekennzeich­ net, daß eine Gateelektrode (12) einer jeweiligen Halblei­ terelement-Einheit (1) so angeordnet ist, daß sie sich über diese erstreckt.

3. Halbleiterelement nach Anspruch 1, dadurch gekennzeich­ net, daß das Verhältnis aus der Breite und dem Intervall der sich über die Halbleiterelement-Einheit (1) erstrecken­ den Gateleitung (12) mindestens 1 : 2 beträgt.

4. Halbleiterelement nach einem der vorstehenden Ansprü­ che, gekennzeichnet durch:

• - eine erste Halbleiterschicht von erstem Leitungstyp;
• - eine zweite Halbleiterschicht von zweitem Leitungstyp, die auf der ersten Halbleiterschicht vorhanden ist;
• - eine dritte Halbleiterschicht vom ersten Leitungstyp, die angrenzend an die zweite Halbleiterschicht vorhanden ist;
• - eine vierte Halbleiterschicht vom zweiten Leitungstyp, die angrenzend an die erste Halbleiterschicht vorhanden ist;
• - einen Isolierfilm (18), der so vorhanden ist, daß er sich über der ersten, zweiten und der dritten Halbleiterschicht erstreckt;
• - Gateelektroden (13), die innerhalb des Isolierfilms vor­ handen sind;
• - erste Hauptelektroden (E), die so vorhanden sind, daß sie auf Ohmsche Weise in Kontakt mit der zweiten und der dritten Halbleiterschicht stehen, wobei sie angrenzend an den Iso­ lierfilm liegen; und
• - zweite Hauptelektroden, die so vorhanden sind, daß sie auf Ohmsche Weise mit der vierten Halbleiterschicht stehen.

5. Halbleiterelement nach Anspruch 4, dadurch gekennzeich­ net, daß die Filmdicke des Isolierfilms (18) im Bereich, der in Kontakt mit der ersten Halbleiterschicht steht, teil­ weise erhöht ist.

6. Halbleiterelement nach einem der vorstehenden Ansprü­ che, dadurch gekennzeichnet, daß sich die Gateleitung (12) ausgehend von einem Gateelektroden-Kontaktkissen (G) in vier Richtungen erstreckt, um Gatesignale in das Halbleiterele­ ment zu leiten.

7. Halbleiterelement nach Anspruch 6, dadurch gekennzeich­ net, daß die Breite der Gateleitung (12) zumindest nahe dem Gateelektroden-Kontaktkissen (G) größer als die Breite der Gateleitung im Randbereich ist.

8. Flaches Halbleiter-Bauteil, gekennzeichnet durch mehre­ re Halbleiterelemente nach einem der Ansprüche 1 bis 7, die parallel in ein Flachgehäuse eingebaut sind und folgendes aufweisen:

• - erste Hauptelektroden (E) und Gateelektroden (12) auf ei­ ner ersten Hauptebene sowie
• - zweite Hauptelektroden auf einer zweiten Hauptebene;
• - wobei das Intervall zwischen einem Paar gemeinsamer Elek­ trodenplatten (8, 9), die zu beiden Seiten freiliegen, außen durch einen isolierenden Außenzylinder (9) isoliert ist; und
• - wobei jede der Gateelektrodenleitungen (12) vom Gateelek­ troden-Kontaktkissen (G) am jeweiligen Halbleiterelement herausführt, und die Isolierelemente zum Isolieren der Gate­ elektrodenleitung gegen die Hauptelektrodenplatte eine Struktur aufweisen, die gleichzeitig die Funktion hat, das jeweilige Halbleiterelement positionsmäßig mindestens einer der gemeinsamen Elektrodenplatten (7, 8) zuzuordnen.

9. Flaches Halbleiter-Bauteil, gekennzeichnet durch mehre­ re Halbleiterelemente nach einem der Ansprüche 1 bis 7, die parallel in ein Flachgehäuse eingebaut sind und folgendes aufweisen:

• - erste Hauptelektroden (E) und Gateelektroden (12) auf ei­ ner ersten Hauptebene sowie
• - zweite Hauptelektroden auf einer zweiten Hauptebene;
• - wobei das Intervall zwischen einem Paar gemeinsamer Elek­ trodenplatten (8, 9), die zu beiden Seiten freiliegen, außen durch einen isolierenden Außenzylinder (9) isoliert ist; und
• - wobei die Gateelektrodenleitungen (12) von den Gateelek­ troden an den jeweiligen Halbleiterelementen über Zwischen­ elektroden herausführen, die dazu dienen, gleichzeitig zu leiten und Wärme abzuführen, und die zumindest auf der Seite der ersten Hauptelektroden der gemeinsamen Elektrodenplat­ ten, die den Hauptelektroden der Halbleiterelemente zuge­ wandt ist, vorhanden sind, und Isolierelemente zum Isolieren der Gateelektrodenleitung gegen die Hauptelektrodenplatte die Funktion haben, die Zwischenelektroden auf der Seite der ersten Hauptelektrode positionsmäßig mindestens einer der gemeinsamen Elektrodenplatten (7, 8) zuzuordnen.