DE19837324A1 - Word clock regeneration for data transmission using pulse position modulation has a register and logic circuitry for generation of a stabilized clock signal output - Google Patents

Abstract

The word clock regeneration circuit has a number of serially connected shift registers (16,18,20) with the number of memory elements of one or each register corresponding to number of timing windows of the word frame. Each register has an EXCLUSIVE-OR gating circuit (17,19,21) that connects with a frequency and phase module (23) that produce a stabilized and amplified word clock signal (9).

Description

Die Erfindung betrifft eine Vorrichtung zur Worttaktregeneration bei einer Datenübertragung mittels Pulslagenmodulation mit einer ein von einem Schlitztakt getaktetes Schieberegistermodul aufweisenden Worttaktregenerationseinheit, mit der ein Worttakt aus eingehenden pulslagenmodulierten Daten wiedergewinnbar ist.The invention relates to a device for word clock regeneration a data transmission using pulse position modulation with a one of having a shift register module clocked with a slot clock Word clock regeneration unit with which a word clock from incoming pulse position modulated data is recoverable.

Eine derartige Vorrichtung ist aus dem Artikel "Word Timing Recovery in Direct Detection Optical PPM Communication Systems with Avalan­ che Photodiodes Using a Phase Lock Loop" von X. Sun und F.M. Davidson, erschienen in IEEE Transactions on Communications, Vol. 38, No. 5, Mai 1990, Seiten 666 bis 673, bekannt. Die vorbekannte Vorrichtung verfügt über eine Worttaktregenerationseinheit mit einem Schieberegistermodul, das mit einem einzigen Schieberegister mit einer Tiefe von 2 Bits ausgestattet ist. Dem Schieberegister sind empfangene pulslagenmodulierte Daten in Gestalt von Datenimpulsen über einen bei der Pulslagenmodulation verwendeten Schlitztakt getaktet einspeisbar. Die beiden Speicherelemente des Schiebe­ registers sind jeweils an einen Eingang eines logischen Und-Gatters angeschlossen, dessen Ausgang mit einem Frequenz- und Phasen­ regelmodul in Gestalt einer sogenannten phase lock loop, abgekürzt PLL, verbunden ist. An dem Ausgang des Und-Gatters tritt genau dann ein Ausgangssignal auf, wenn zwei Datenimpulse zu zwei aufeinanderfolgen Wortrahmen als sogenannte back-to-back-Impulse unmittelbar aufeinanderfolgen. Dieses natürliche Synchronisations­ muster tritt mit einer zu dem Worttakt korrelierten Frequenz und Phase auf, allerdings unterliegt das Auftreten selbst statistischen Gesetzmäßigkeiten. Insbesondere treten back-to-back-Impulse im zeitlichen Mittel umso seltener auf, je mehr Zeitfenster pro Wort­ rahmen zur Pulslagenmodulation verwendet werden. Bei der vor­ bekannten Vorrichtung wird somit zwar bei einer maximalen Daten­ übertragungsrate ein natürliches Synchronisationsmuster zur Wort­ taktregeneration verwendet, allerdings tritt hier der Nachteil auf, daß die Leistungsdichte des zu verwertenden Signales insbesondere bei hohen Bitzahlen je Datenwort verhältnismäßig gering ist.Such a device is from the article "Word Timing Recovery in Direct Detection Optical PPM Communication Systems with Avalan che Photodiodes Using a Phase Lock Loop "by X. Sun and F.M. Davidson, published in IEEE Transactions on Communications, Vol. 38, No. 5, May 1990, pages 666 to 673. The previously known The device has a word clock regeneration unit with a Shift register module that with a single shift register a depth of 2 bits. The shift register are received pulse position modulated data in the form of data pulses via a slot clock used in pulse position modulation clocked feedable. The two storage elements of the sliding registers are each at an input of a logical AND gate connected, its output with a frequency and phases control module in the form of a so-called phase lock loop, abbreviated PLL, is connected. Exactly occurs at the output of the AND gate then an output signal when two data pulses to two successive word frames as so-called back-to-back impulses follow one another immediately. This natural synchronization pattern occurs with a frequency and correlated to the word clock Phase, but the occurrence itself is subject to statistical Regularities. In particular, back-to-back impulses occur in the the more time windows per word, the less often the average frames are used for pulse position modulation. At the front known device is thus at maximum data Transfer rate a natural synchronization pattern to the word  clock regeneration used, but here the disadvantage occurs that the power density of the signal to be used in particular high number of bits per data word is relatively low.

Um diesen Nachteil zu vermeiden, ist zum einen beispielsweise in dem Artikel "Acquisition Sequences in PPM Communications" von R. Gagliardi, J. Robbins und H. Taylor, erschienen in IEEE Transactions on Information Theory, Vol. IT-33, No. 5, September 1987, Seiten 738 ff., vorgeschlagen, bei einer Datenübertragung mittels Pulslagen­ modulation in die Abfolge von Datenimpulsen spezifische, zur Er­ kennung dienende PPM-konforme Wortfolgen als künstliche Syn­ chronisationsmuster einzufügen, um den Worttakt empfängerseitig zu regenerieren. Weiterhin ist beispielsweise in dem Artikel "Spectral Characterisation and Frame Synchronisation of Optical Fibre Digital PPM" von J. Elmirghani, R. Cryan und M. Clayton, erschienen in Electronics Letters, Vol. 28, No. 16 am 30. Juli 1992, Seiten 1482, 1483 bei einer Datenübertragung mittels Pulslagenmodulation vor­ geschlagen, zum Vermeiden von Überschneidungen am Ende jedes Wortrahmens jeweils ein Schutzintervall einzufügen, woraus der Worttakt regenerierbar ist. Diese Vorschläge weisen jedoch den Nachteil auf, daß die nutzbare Bandbreite der Datenübertragung reduziert wird.To avoid this disadvantage, for example, in the article "Acquisition Sequences in PPM Communications" by R. Gagliardi, J. Robbins and H. Taylor appeared in IEEE Transactions on Information Theory, Vol. IT-33, No. 5, September 1987, pages 738 ff., proposed, for data transmission using pulse positions modulation in the sequence of data pulses specific to Er identifier serving PPM-compliant word sequences as artificial syn Insert a chronological pattern to include the word bar on the recipient side regenerate. Furthermore, for example in the article "Spectral Characterization and Frame Synchronization of Optical Fiber Digital PPM "by J. Elmirghani, R. Cryan and M. Clayton, published in Electronics Letters, Vol. 28, No. 16 on July 30, 1992, pages 1482, 1483 before a data transmission using pulse position modulation struck to avoid overlap at the end of each Word frame to insert a protection interval, from which the Word clock is regenerable. However, these suggestions point the way Disadvantage that the usable bandwidth of the data transmission is reduced.

Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung der eingangs genannten Art anzugeben, die bei einem verhältnismäßig geringen Schaltungsaufwand unter Ausnutzung der maximal mög­ lichen Bandbreite bei der Datenübertragung ein Signal zur Regenera­ tion des Worttakts mit einer verhältnismäßig hohen Leistungsdichte liefert.The invention has for its object a device Specify the type mentioned at the beginning, which is proportionate low circuitry using the maximum possible bandwidth during data transmission a signal to the Regenera tion of the word clock with a relatively high power density delivers.

Diese Aufgabe wird mit einer Vorrichtung der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß das Schieberegistermodul wenigstens ein Schieberegister aufweist, wobei die Anzahl von Speicherelementen des oder jedes Schieberegisters der Anzahl von Zeitfenstern innerhalb eines durch den Worttakt vorgegebenen Wortrahmens entspricht, und daß die Speicherelemente des oder jedes Schieberegisters jeweils an Eingänge in einer der Zahl der Speicherelemente entsprechenden Anzahl eines logischen Exklusiv- Oder-Gatters angeschlossen sind.This object is achieved with a device of the type mentioned solved according to the invention in that the shift register module has at least one shift register, the number of Storage elements of the or each shift register of the number of Time windows within a given by the word clock  Word frame corresponds, and that the memory elements of the or each shift register each at inputs in one of the number of Memory elements corresponding number of a logical exclusive OR gates are connected.

Durch die Verwendung von logischen Bauelementen läßt sich die erfindungsgemäße Vorrichtung schaltungstechnisch verhältnismäßig einfach aufbauen, wobei sich die Einheit aus einem Schieberegister und einem Exklusiv-Oder-Gatter in Hinblick auf eine Erniedrigung der Fehler bei der Worttaktdetektion auch bei zu übertragenden Daten mit einer hohen Bitzahl je Datenwort in einfacher Weise kaskadieren läßt. Die maximal mögliche Bandbreite ist ausnutzbar, da die übertragenen Wortfolgen ohne zusätzliche Informationen zur Worttaktregeneration ausgewertet werden. Durch die Ausnutzung der der Pulslagen­ modulation zugrundeliegenden Kodiervorschrift, daß, wie durch das oder jedes Exklusiv-Oder-Gatter detektierbar, in jedem Wortrahmen genau ein Datenimpuls liegt, läßt sich jedes übertragene Wort zur Worttaktregeneration mit der Folge ausnutzen, daß die Leistungs­ dichte eines zugehörigen Signals verhältnismäßig hoch ist.By using logical components, the Device according to the invention in terms of circuitry easy to assemble, the unit consisting of a shift register and an exclusive-or gate to lower the Error in word clock detection even with data to be transmitted can cascade a high number of bits per data word in a simple manner. The maximum possible bandwidth can be used, since the transmitted Word sequences without additional information on word clock regeneration be evaluated. By taking advantage of the pulse positions underlying modulation coding rule that, as by the or any exclusive-or-gate detectable in every word frame exactly one data pulse lies, each transmitted word can Take advantage of word clock regeneration with the consequence that the performance density of an associated signal is relatively high.

Bei einer besonders zweckmäßigen Weiterbildung verfügt die er­ findungsgemäße Vorrichtung über wenigstens zwei Einheiten aus jeweils einem Schieberegister und einem Exklusiv-Oder-Gatter, wobei die Worttaktregenerationseinheit ein logisches Und-Gatter mit einer der Anzahl von Exklusiv-Oder-Gattern entsprechenden Zahl von Eingängen umfaßt und der Ausgang jedes Exklusiv-Oder-Gatters an einen Eingang des Und-Gatters angeschlossen ist. An dem Ausgang des Und-Gatters tritt demnach genau dann ein Ausgangssignal auf, wenn pro Exklusiv-Oder-Gatter entsprechend der Kodiervorschrift bei der Pulslagenmodulation genau ein Datenimpuls detektiert wird. In anschaulicher Weise ausgedrückt liegen die Schieberegister somit genau im Worttakt. Durch diese Kaskadierung von Einheiten aus Schieberegistern mit zugeordneten Exklusiv-Oder-Gattern kann bei einem vertretbaren Schaltungsaufwand die Detektion des Wort­ rahmens wesentlich verbessert werden. With a particularly useful training he has device according to the invention over at least two units a shift register and an exclusive-OR gate, respectively the word clock regeneration unit is a logical AND gate with one the number of exclusive-OR gates corresponding to Includes inputs and the output of each exclusive-OR gate on an input of the AND gate is connected. At the exit an output signal of the AND gate occurs exactly when if per exclusive-OR gate in accordance with the coding regulation the pulse position modulation exactly one data pulse is detected. In Expressed in a descriptive way, the shift registers are thus located exactly in time. By cascading from units Shift registers with assigned exclusive-OR gates can be used for the detection of the word is a reasonable amount of circuitry frame can be significantly improved.  

Für eine weitere Stabilisierung des Ausgangssignals des Und-Gatters der vorgenannten Weiterbildung ist es zweckmäßig, daß der Ausgang des Und-Gatters an ein Frequenz- und Phasenregelmodul beispiels­ weise in Gestalt einer sogenannten phase lock loop, abgekürzt PLL, angeschlossen ist. Auf diese Weise werden gelegentlich auftretende Fehler bei der Erkennung des Worttakts durch das Schieberegister­ modul wirksam unterdrückt.For further stabilization of the output signal of the AND gate the aforementioned training, it is appropriate that the output the AND gate to a frequency and phase control module for example wise in the form of a so-called phase lock loop, abbreviated PLL, connected. This way, occasional appearances will occur Error in word clock detection by shift register Module suppressed effectively.

Zweckmäßigerweise verfügt die erfindungsgemäße Vorrichtung über eine von den pulslagenmodulierten Daten, dem Worttakt und dem Schlitztakt beaufschlagbare Datendekodiereinheit, mit der die puls­ lagenmodulierten Daten in serielle Ausgangsdaten umwandelbar sind.The device according to the invention expediently has one of the pulse position modulated data, the word clock and the Slit clockable data decoding unit with which the puls position-modulated data can be converted into serial output data.

In einer zweckmäßigen Ausgestaltung der Datendekodiereinheit ist ein von den pulslagenmodulierten Daten beaufschlagbares Dekodier­ schieberegister mit einer der Anzahl von Zeitfenstern innerhalb eines Wortrahmens entsprechenden Anzahl von Speicherelementen, ein dem Dekodierschieberegister nachgeordneten, mit dem Worttakt beaufschlagbaren Zwischenspeicher, ein dem Zwischenspeicher nachgeordnetes Dekodiermodul und ein dem Dekodiermodul nach­ geordnetes Wandlermodul vorgesehen, wobei das Wandlermodul an einen von dem Schlitztakt und dem Worttakt beaufschlagbaren Bittaktgenerator, mit dem der Bittakt der seriellen Ausgangsdaten generierbar ist, angeschlossen ist.In an expedient embodiment of the data decoding unit a decoder that can be acted upon by the pulse position modulated data shift register with one of the number of time windows within one Word frame corresponding number of storage elements subordinate to the decoding shift register, with the word clock loadable buffer, the buffer downstream decoding module and one after the decoding module orderly converter module provided, the converter module one that can be acted upon by the slot clock and the word clock Bit clock generator with which the bit clock of the serial output data can be generated, is connected.

Zweckmäßig ist bei der erfindungsgemäßen Vorrichtung weiterhin, daß eine Kodierregenerationseinheit vorgesehen ist, mit der der Schlitztakt der pulslagenmodulierten Daten regenerierbar ist.In the device according to the invention, it is also expedient that a coding regeneration unit is provided with which the Slot clock of the pulse position modulated data is regenerable.

Weitere zweckmäßige Ausgestaltungen sind Gegenstand der Unter­ ansprüche sowie der nachfolgenden Beschreibung eines bevorzugten Ausführungsbeispiels der Erfindung unter Bezug auf die Figuren der Zeichnung. Es zeigen: Further expedient refinements are the subject of the sub claims and the following description of a preferred Embodiment of the invention with reference to the figures of the Drawing. Show it:  

Fig. 1 in einem Blockschaltbild ein bevorzugtes Ausführungs­ beispiel der Erfindung mit einer Kodierregenerations­ einheit, einer Worttaktregenerationseinheit und einer Datendekodiereinheit, Fig. 1 is a block diagram of a preferred execution of the invention, for example with a Kodierregenerations unit, a word clock regeneration unit and a data decoding unit,

Fig. 2 in einem Blockschaltbild den Aufbau der Kodierregene­ rationseinheit gemäß Fig. 1, Fig. 2 is a block diagram showing the structure of the Kodierregene rationseinheit according to Fig. 1,

Fig. 3 in einem Blockschaltbild den Aufbau der Worttakt­ regenerationseinheit gemäß Fig. 1 und Fig. 3 in a block diagram the structure of the word clock regeneration unit according to Fig. 1 and

Fig. 4 in einem Blockschaltbild den Aufbau der Datendekodier­ einheit gemäß Fig. 1. Fig. 4 is a block diagram showing the structure of the data decoding unit of FIG. 1.

Fig. 1 zeigt in einem Blockschaltbild ein bevorzugtes Ausführungs­ beispiel der Erfindung. Über eine Eingangsdatenleitung 1 sind einer Kodierregenerationseinheit 2 von einer in Fig. 1 nicht dargestellten Sendeeinheit mittels einer sogenannten Pulslagenmodulation, ab­ gekürzt "PPM" für "pulse position modulation", übermittelte Daten einspeisbar, bei der in einem vorbestimmten Worttakt innerhalb eines Wortrahmens in einem durch einen Schlitztakt vorbestimmten Zeit­ fenster genau ein Datenimpuls gesetzt wird. Die zeitliche Position jedes Datenimpulses innerhalb des zugeordneten Wortrahmens ist somit für ein spezifisches zu übertragendes Wort eindeutig. So wird beispielsweise ein aus vier Bits zusammengesetztes Wort in einer sogenannten 16-PPM-Kodierung mit 16 Zeitfenstern innerhalb eines Wortrahmens eindeutig kodiert. Mit der Kodierregenerationseinheit 2 sind aus den zugeführten Datenimpulsen zum einen der Schlitztakt regenerierbar und zum anderen die unter Umständen verrauschten empfangenen Datenimpulse in Standarddatenimpulse mit vor­ bestimmten Charakteristika umwandelbar. Fig. 1 shows a preferred embodiment of the invention in a block diagram. Data can be fed via an input data line 1 to a coding regeneration unit 2 from a transmission unit, not shown in FIG a slot clock predetermined time window exactly one data pulse is set. The temporal position of each data pulse within the assigned word frame is therefore unique for a specific word to be transmitted. For example, a word composed of four bits is uniquely encoded in a so-called 16-PPM coding with 16 time windows within a word frame. With the coding regeneration unit 2 , the slot clock can be regenerated on the one hand from the supplied data pulses and, on the other hand, the received data pulses, which may be noisy, can be converted into standard data pulses with predetermined characteristics.

Über eine ausgangsseitig an die Kodierregenerationseinheit 2 an­ geschlossene erste Impulsleitung 3 sowie eine erste Schlitztaktleitung 4 sind von der Kodierregenerationseinheit 2 die Standarddaten­ impulse beziehungsweise der Schlitztakt in eine nachgeordnete Wort­ taktregenerationseinheit 5 einspeisbar. Mit der ein Schieberegister­ modul mit wenigstens einem Schieberegister aufweisenden Worttakt­ regenerationseinheit 5 ist in einer weiter unten näher erläuterten Weise aus den Standarddatenimpulsen zusammen mit dem Schlitz­ takt der Worttakt der bei der Datenübertragung eingesetzten Puls­ lagenmodulation regenerierbar.A output side to the first Kodierregenerationseinheit 2 to closed impulse line 3 and a first slot clock line 4, the default data from the Kodierregenerationseinheit 2 impulse or the slot timing in a subordinate word clock regeneration unit 5 fed. With the word clock regeneration unit 5 , which has a shift register module with at least one shift register, the word clock of the pulse position modulation used in data transmission can be regenerated in a manner explained in more detail below from the standard data pulses together with the slot clock.

Weiterhin verfügt das Ausführungsbeispiel gemäß Fig. 1 über eine Datendekodiereinheit 6, die über eine zweite Impulsleitung 7, eine zweite Schlitztaktleitung 8 und eine Worttaktleitung 9 an den Ausgang der Worttaktregenerationseinheit 5 angeschlossen ist. Mit der Daten­ dekodiereinheit 6 sind unter Verwendung der Standarddatenimpulse, des Schlitztakts sowie des Worttakts die übermittelten pulslagen­ modulierten Daten in serielle Ausgangsdaten umwandelbar. Über eine Datenausgangsleitung 10 und eine Bittaktausgangsleitung 11 sind die seriellen Ausgangsdaten beziehungsweise ein Bittakt der seriellen Ausgangsdaten zur weiteren Bearbeitung aus der Datendekodier­ einheit 6 ausgebbar.Further, the embodiment has shown in FIG. 1 via a data decoding unit 6, which is connected to the output of the word clock regeneration unit 5 via a second pulse conduit 7, a second slot timing line 8 and a word clock line 9. With the data decoding unit 6 , the transmitted pulse-position modulated data can be converted into serial output data using the standard data pulses, the slot clock and the word clock. Via a data output line 10 and a bit clock output line 11 , the serial output data or a bit clock of the serial output data can be output from the data decoding unit 6 for further processing.

Fig. 2 zeigt in einem Blockschaltbild den Aufbau der Kodierregenera­ tionseinheit 2 gemäß Fig. 1. Die Kodierregenerationseinheit 2 gemäß Fig. 2 verfügt über ein als D-Flip-Flop ausgeführtes Impulsregenera­ tionsmodul 12, an dessen D-Eingang 13 die Eingangsdatenleitung 1 angeschlossen ist. Die Eingangsdatenleitung 1 ist weiterhin an einen Eingang eines Schlitztaktregenerationsmoduls 14 geführt, mit dem in an sich bekannter Weise aus den übertragenen Datenimpulsen ein der verwendeten Pulslagenmodulation zugrundeliegender Schlitztakt regenerierbar ist. Der mittels des Schlitztaktregenerationsmoduls 14 aus den Datenimpulsen wiedergewonnene Schlitztakt ist zum einen einem clock-Eingang 15 des Impulsregenerationsmoduls 12 und zum anderen in die erste Schlitztaktleitung 4 einspeisbar. Mit dem Impuls­ regenerationsmodul 12 sind somit die über die Eingangsdatenleitung 1 eingespeisten übertragenen Datenimpulse zeitlich und bezüglich ihrer Signalhöhe in gleichartige Standarddatenimpulse umwandelbar, die über einen Datenausgang des Impulsregenerationsmoduls 12 in die erste Impulsleitung 3 einspeisbar sind. Fig. 2 shows a block diagram of the structure of the coding regeneration unit 2 according to FIG. 1. The coding regeneration unit 2 according to FIG. 2 has a pulse regeneration module 12 designed as a D flip-flop, to whose D input 13 the input data line 1 is connected . The input data line 1 is also routed to an input of a slot clock regeneration module 14 , with which a slot clock on which the pulse position modulation used is based can be regenerated in a manner known per se from the transmitted data pulses. The slot clock recovered from the data pulses by means of the slot clock regeneration module 14 can be fed into a clock input 15 of the pulse regeneration module 12 and into the first slot clock line 4 . With the pulse regeneration module 12 , the transmitted data pulses fed via the input data line 1 can thus be converted in time and in terms of their signal level into similar standard data pulses which can be fed into the first pulse line 3 via a data output of the pulse regeneration module 12 .

Fig. 3 zeigt in einem Blockschaltbild den Aufbau der der Kodier­ regenerationseinheit 2 gemäß Fig. 2 nachgeordneten Worttakt­ regenerationseinheit 5 gemäß Fig. 1 mit einem mehrere Schiebe­ register aufweisenden Schieberegistermodul. Die Worttaktregenera­ tionseinheit 5 verfügt über ein erstes Regenerationsschieberegister 16, dem von dem über die erste Schlitztaktleitung 4 zugeführten Schlitztakt getaktet die in der ersten Impulsleitung 3 laufenden Standarddatenimpulse einspeisbar sind. Die Anzahl von Speicher­ elementen des ersten Regenerationsschieberegisters 16 entspricht der Anzahl der Zeitfenster innerhalb eines Wortrahmens. Bei einer 16-PPM-Kodierung sind dies beispielsweise 16 Speicherelemente. Die Speicherelemente des ersten Regenerationsschieberegisters 16 sind jeweils an einen Eingang eines ersten Exklusiv-Oder-Gatters, abgekürzt XOR-Gatters 17 angeschlossen, wobei die Anzahl der Eingänge der Anzahl der Speicherelemente des ersten Regenera­ tionsschieberegisters 16 entspricht. An dem Ausgang des XOR- Gatters 17 tritt nur dann ein Ausgangssignal auf, wenn genau ein Standarddatenimpuls in dem ersten Regenerationsschieberegister 16 vorliegt. FIG. 3 shows in a block diagram the structure of the word clock regeneration unit 5 according to FIG. 1, which is subordinate to the coding regeneration unit 2 according to FIG. 2, with a shift register module having a plurality of shift registers. The word clock regeneration unit 5 has a first regeneration shift register 16 , which can be fed from the slot clock supplied via the first slot clock line 4 , the standard data pulses running in the first pulse line 3 . The number of storage elements of the first regeneration shift register 16 corresponds to the number of time windows within a word frame. With 16-PPM coding, for example, these are 16 memory elements. The memory elements of the first regeneration shift register 16 are each connected to an input of a first exclusive-OR gate, abbreviated to XOR gate 17 , the number of inputs corresponding to the number of memory elements of the first regeneration shift register 16 . An output signal only occurs at the output of the XOR gate 17 if exactly one standard data pulse is present in the first regeneration shift register 16 .

Dem ersten Regenerationsschieberegister 16 ist bei diesem Aus­ führungsbeispiel ein zweites Regenerationsschieberegister 18 mit einer der Anzahl von Zeitfenstern innerhalb eines Wortrahmens entsprechenden Anzahl von Speicherelementen nachgeordnet, dem ebenfalls gesteuert über den weitergereichten Schlitztakt die Standarddatenimpulse einspeisbar sind. Die Speicherelemente des zweiten Regenerationsschieberegisters 18 sind entsprechend an die Eingänge eines zweiten Exklusiv-Oder-Gatters, abgekürzt XOR- Gatters 19, gelegt, an dessen Ausgang ebenfalls genau dann ein Ausgangssignal anliegt, wenn ein einziger Standarddatenimpuls in dem zweiten Regenerationsschieberegister 18 vorliegt. The first regeneration shift register 16 is in this exemplary embodiment from a second regeneration shift register 18 with a number of time slots within a word frame corresponding number of memory elements downstream, which is also controlled by the passed slot clock, the standard data pulses can be fed. The memory elements of the second regeneration shift register 18 are correspondingly connected to the inputs of a second exclusive-OR gate, abbreviated to XOR gate 19 , at the output of which an output signal is also present when a single standard data pulse is present in the second regeneration shift register 18 .

Zweckmäßigerweise sind dem zweiten Regenerationsschieberegister 19 weitere Regenerationsschieberegister mit an den Speicherelemen­ ten angeschlossenen Exklusiv-Oder-Gattern, abgekürzt XOR-Gattern, mit entsprechender Verschaltung nachgeordnet, von denen lediglich das in Laufrichtung der Standarddatenimpulse sowie des Schlitztakts letzte Regenerationsschieberegister 20 mit nachgeordnetem letzten Exklusiv-Oder-Gatter, abgekürzt letzten XOR-Gatter 21, dargestellt ist. Nach Austritt aus dem letzten Regenerationsschieberegister 20 werden die Standarddatenimpulse in die zweite Impulsleitung 7 sowie der Schlitztakt in die zweite Schlitztaktleitung 8 eingespeist.Expediently, the second regeneration shift register 19 has further regeneration shift registers with exclusive-OR gates, abbreviated to XOR gates, connected to the storage elements, with corresponding interconnection, of which only the last regeneration shift register 20 with the last exclusive-OR in the direction of the standard data pulses and the slot cycle Gate, abbreviated last XOR gate 21 , is shown. After leaving the last regeneration shift register 20 , the standard data pulses are fed into the second pulse line 7 and the slot clock into the second slot clock line 8 .

Die Ausgänge der Anzahl von XOR-Gattern 17, 19, 21 sind jeweils an einen Eingang eines logischen Und-Gatters 22 geschaltet, so daß an dem Ausgang des Und-Gatters 22 nur dann ein Ausgangssignal auftritt, wenn in allen Regenerationsschieberegistern 16, 18, 20 genau ein Standarddatenimpuls vorliegt. Dieses Ausgangssignal enthält eine Frequenzkomponente, die sogenannte Worttaktlinie, die in Frequenz und Phase mit dem Worttakt übereinstimmt. Im Hinblick auf eine zweckmäßige Stabilisierung der Worttaktlinie ist das Aus­ gangssignal des Und-Gatters 22 einem als sogenannte phase lock loop, abgekürzt PLL, ausgebildeten Frequenz- und Phasenregel­ modul 23 einspeisbar. Dem Frequenz- und Phasenregelmodul 23 ist zur Verstärkung des stabilisierten Worttaktes ein Begrenzungs­ verstärker 24 zur Generierung eines digitalisierten Worttakts nach­ geordnet, an dessen Ausgang die Worttaktleitung 9 angeschlossen ist.The outputs of the number of XOR gates 17 , 19 , 21 are each connected to an input of a logic AND gate 22 , so that an output signal only occurs at the output of the AND gate 22 if all regeneration shift registers 16 , 18 , 20 exactly one standard data pulse is present. This output signal contains a frequency component, the so-called word clock line, which corresponds in frequency and phase to the word clock. With regard to a suitable stabilization of the word clock line, the output signal of the AND gate 22 can be fed to a frequency and phase control module 23 designed as a so-called phase lock loop, abbreviated PLL. The frequency and phase control module 23 is arranged to amplify the stabilized word clock, a limiting amplifier 24 for generating a digitized word clock, to the output of which the word clock line 9 is connected.

Für eine Ausbildung ohne Frequenz- und Phasenregelmodul 23 bestimmt sich die Anzahl von Regenerationsschieberegistern 16, 18, 20 sowie von XOR-Gattern 17, 19, 20 nach einer vorbestimmten zulässigen maximalen Wortfehlerrate und hat beispielsweise bei einer 16-PPM-Kodierung sowie einer Wortfehlerrate von besser als 10^-9 einen Wert von etwa 320. For a design without a frequency and phase control module 23 , the number of regeneration shift registers 16 , 18 , 20 and XOR gates 17 , 19 , 20 is determined according to a predetermined permissible maximum word error rate and has, for example, with 16 PPM coding and a word error rate of better than 10 ^-9 a value of about 320.

Fig. 4 zeigt in einem Blockschaltbild den Aufbau der Datendekodier­ einheit 6 gemäß Fig. 1. Die Datendekodiereinheit 6 gemäß Fig. 4 verfügt über ein Dekodierschieberegister 25 mit einer der Anzahl der Zeitfenster innerhalb eines Wortrahmens entsprechenden Zahl von Speicherelementen, das von dem in der zweiten Schlitztaktleitung 8 anliegenden Schlitztakt gesteuert mit den in der zweiten Impulsleitung 7 laufenden Standarddatenimpulsen gespeist ist. Die einzelnen Speicherelemente des Dekodierschieberegisters 25 sind jeweils zugeordneten Speicherelementen eines Zwischenspeichers 26 zugeführt, der von dem in der Worttaktleitung 9 anliegenden Worttakt getaktet ist, so daß bei Vorliegen des korrekten Worttakts genau ein Standarddatenimpuls in dem Zwischenspeicher 26 enthalten ist, dessen Speicherinhalt dann synchron zu dem Worttakt parallel einem Dekodiermodul 27 einspeisbar ist. Mit dem Dekodiermodul 27 sind beispielsweise mittels einer Wertetabelle die Standarddatenimpulse in serielle Ausgangsdaten in einen beispielsweise wie in Fig. 4 dar­ gestellten vierwertigen Binärcode umwandelbar, indem jeder zeit­ lichen Lage eines Standarddatenimpulses innerhalb des Wort­ rahmens genau ein Binärcode mit vier Werten zugewiesen wird. Fig. 4 1. The data decoding unit 6 is a block diagram showing the construction of the data decoding unit 6 shown in FIG. FIG. 4 has a Dekodierschieberegister 25 with one of the number of time slots within a word frame corresponding number of memory elements, the second from that in the Slot clock line 8 is fed slot clock controlled with the standard data pulses running in the second pulse line 7 . The individual memory elements of the decoding shift register 25 are each assigned to assigned memory elements of a buffer memory 26 which is clocked by the word clock applied in the word clock line 9 , so that when the correct word clock is present, exactly one standard data pulse is contained in the buffer memory 26 , the memory content of which is then synchronous with that Word clock can be fed in parallel to a decoding module 27 . With the decoder module 27 , the standard data pulses can be converted into serial output data into a four-valued binary code, for example, as shown in FIG .

Weiterhin verfügt die Datendekodiereinheit 6 gemäß Fig. 4 über einen Bittaktgenerator 28, der an die zweite Schlitztaktleitung 8 sowie die Worttaktleitung 9 angeschlossen ist. Mit dem Bittaktgenerator 28 ist der Bittakt der übertragenen Daten auf der Grundlage des Worttakts sowie des Schlitztakts berechenbar und einem Wandlermodul 29 sowie der Bittaktausgangsleitung 11 einspeisbar.Furthermore, the data decoding unit 6 according to FIG. 4 has a bit clock generator 28 which is connected to the second slot clock line 8 and the word clock line 9 . The bit clock of the transmitted data can be calculated with the bit clock generator 28 on the basis of the word clock and the slot clock and a converter module 29 and the bit clock output line 11 can be fed.

Die mittels des Dekodiermoduls 27 bestimmten Binärcodes sind dem von dem durch den Bittaktgenerator 28 erzeugten Bittakt getakteten Wandlermodul 29 einspeisbar, mit dem die Binärcodes in serielle Ausgangsdaten umwandelbar sind. Die seriellen Ausgangsdaten sind zur Weiterverarbeitung in die Datenausgangsleitung 10 einspeisbar.The determined by means of the decoding module 27 binary codes are fed to the clocked by the bit clock generated by the 28 bit clock converter module 29, with the binary codes are converted into serial output data. The serial output data can be fed into the data output line 10 for further processing.

Claims (6)

1. Vorrichtung zur Worttaktregeneration bei einer Datenüber­ tragung mittels Pulslagenmodulation mit einer ein von einem Schlitztakt getaktetes Schieberegistermodul aufweisenden Worttaktregenerationseinheit, mit der ein Worttakt aus ein­ gehenden pulslagenmodulierten Daten wiedergewinnbar ist, dadurch gekennzeichnet, daß das Schieberegistermodul wenigstens ein Schieberegister (16, 18, 20) aufweist, wobei die Anzahl von Speicherelementen des oder jedes Schiebe­ registers (16, 18, 20) der Anzahl von Zeitfenstern innerhalb eines durch den Worttakt vorgegebenen Wortrahmens ent­ spricht, und daß die Speicherelemente des oder jedes Schieberegisters (16, 18, 20) jeweils an Eingänge in einer der Zahl der Speicherelemente entsprechenden Anzahl eines logischen Exklusiv-Oder-Gatters (17, 19, 21) angeschlossen sind.1. Device for word clock regeneration in a data transmission by means of pulse position modulation with a word clock regeneration unit having a shift register module clocked by a slot clock, with which a word clock can be recovered from an outgoing pulse position modulated data, characterized in that the shift register module has at least one shift register ( 16 , 18 , 20 ) has, wherein the number of storage elements of the or each shift register ( 16 , 18 , 20 ) speaks ent the number of time windows within a word frame predetermined by the word clock, and that the storage elements of the or each shift register ( 16 , 18 , 20 ) each Inputs in a number of a logical exclusive-OR gate ( 17 , 19 , 21 ) corresponding to the number of memory elements are connected. 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Schieberegistermodul über wenigstens zwei Einheiten aus jeweils einem Schieberegister (16, 18, 20) und einem Exklusiv-Oder-Gatter (17, 19, 21) verfügt und daß die Worttaktregenerationseinheit (5) ein logisches Und-Gatter (22) mit einer der Anzahl von Exklusiv-Oder-Gattern (17, 19, 21) entsprechenden Zahl von Eingängen umfaßt, wobei der Ausgang jedes Exklusiv-Oder-Gatters (17, 19, 21) an einen Eingang des Und-Gatters (22) angeschlossen ist.2. Device according to claim 1, characterized in that the shift register module has at least two units each consisting of a shift register ( 16 , 18 , 20 ) and an exclusive-OR gate ( 17 , 19 , 21 ) and that the word clock regeneration unit ( 5 ) a logic AND gate ( 22 ) having a number of inputs corresponding to the number of exclusive-OR gates ( 17 , 19 , 21 ), the output of each exclusive-OR gate ( 17 , 19 , 21 ) to one input of the AND gate ( 22 ) is connected. 3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Ausgang des Und-Gatters (22) an ein Frequenz- und Phasenregelmodul (23) angeschlossen ist.3. Apparatus according to claim 2, characterized in that the output of the AND gate ( 22 ) is connected to a frequency and phase control module ( 23 ). 4. Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß eine von den pulslagenmodulierten Daten, dem Worttakt und dem Schlitztakt beaufschlagbare Datendekodiereinheit (6) vorgesehen ist, mit der die puls­ lagenmodulierten Daten in serielle Ausgangsdaten um­ wandelbar sind.4. Device according to one of claims 1 to 3, characterized in that one of the pulse position modulated data, the word clock and the slot clock actable data decoding unit ( 6 ) is provided, with which the pulse position modulated data can be converted into serial output data. 5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Datendekodiereinheit (6) ein von den pulslagenmodulier­ ten Daten beaufschlagbares Dekodierschieberegister (25) mit einer der Anzahl von Zeitfenstern innerhalb eines Wort­ rahmens entsprechenden Anzahl von Speicherelementen, ein dem Dekodierschieberegister (25) nachgeordneten, mit dem Worttakt beaufschlagbaren Zwischenspeicher (26), ein dem Zwischenspeicher (26) nachgeordnetes Dekodiermodul (27) und ein dem Dekodiermodul (27) nachgeordnetes Wandlermodul (29) aufweist, wobei das Wandlermodul (29) an einen von dem Schlitztakt und dem Worttakt beaufschlag­ baren Bittaktgenerator (28), mit dem der Bittakt der seriellen Ausgangsdaten generierbar ist, angeschlossen ist.5. The device according to claim 4, characterized in that the data decoding unit ( 6 ) has a pulse position modulated data that can be acted upon by the decoding shift register ( 25 ) with a number of time frames within a word frame corresponding number of memory elements, a subordinate to the decoding shift register ( 25 ), having the word clock can be acted upon latch (26), an intermediate memory (26) downstream decoding module (27) and the decoding module (27) downstream of converter module (29), wherein the transducer module (29) beaufschlag to one of the slot timing and the word clock Baren Bit clock generator ( 28 ), with which the bit clock of the serial output data can be generated, is connected. 6. Vorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine Kodierregenerationseinheit (2) vorgesehen ist, mit der der Schlitztakt der pulslagenmodulier­ ten Daten regenerierbar ist.6. Device according to one of claims 1 to 5, characterized in that a coding regeneration unit ( 2 ) is provided with which the slot clock of the pulse position modulating data can be regenerated.