DE19828664C2 - Raumsparende Halbleiteranordnung mit mindestens zwei Halbleiterchips insbesondere geeignet zur Temperaturüberwachung und Verfahren zum Herstellen einer derartigen Halbleiteranordnung - Google Patents

Raumsparende Halbleiteranordnung mit mindestens zwei Halbleiterchips insbesondere geeignet zur Temperaturüberwachung und Verfahren zum Herstellen einer derartigen Halbleiteranordnung

Info

Publication number
DE19828664C2
DE19828664C2 DE1998128664 DE19828664A DE19828664C2 DE 19828664 C2 DE19828664 C2 DE 19828664C2 DE 1998128664 DE1998128664 DE 1998128664 DE 19828664 A DE19828664 A DE 19828664A DE 19828664 C2 DE19828664 C2 DE 19828664C2
Authority
DE
Germany
Prior art keywords
semiconductor chip
semiconductor
protective layer
chip
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1998128664
Other languages
English (en)
Other versions
DE19828664A1 (de
Inventor
Eric Bootz
Stefan Schmausser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE1998128664 priority Critical patent/DE19828664C2/de
Publication of DE19828664A1 publication Critical patent/DE19828664A1/de
Application granted granted Critical
Publication of DE19828664C2 publication Critical patent/DE19828664C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Die Bonding (AREA)

Description

Die Erfindung betrifft eine Halbleiteranordnung mit einem er­ sten Halbleiterchip und zumindest einem zweiten Halbleiter­ chip, wobei der erste Halbleiterchip auf der Oberseite mit einer Schutzschicht abgedeckt ist. Die Schutzschicht weist zumindest eine Aussparung auf. Dabei ist der zweite Halblei­ terchip über der Aussparung angeordnet und liegt mit Auflage­ bereichen an seiner Unterseite direkt auf der Schutzschicht auf. Der zweite Halbleiterchip ist über der Aussparung mit dem ersten Halbleiterchip verbunden.
Leistungshalbleiter, z. B. IGBT's, MOSFET's oder Thyristoren erwärmen sich während des Betriebes und können durch zu stär­ ke Temperaturen zerstört werden. Es ist deshalb sinnvoll und notwendig, z. B. die Temperaturen von Leistungshalbleitern zu überwachen. Eine platzsparende und effektive Möglichkeit stellt die sogenannte Chip-on-Chip-Technik (COC) dar. In Stengl/Tihanyi, Leistungs-MOSFET-Praxis, Pflaumverlag Mün­ chen, 1992, Seite 111 ff. sind derartige COC-Anordnungen be­ schrieben. Z. B. wird auf einem Leistungstransistor-Chip ein Logik-Chip montiert, kontaktiert und umpreßt. Mit der Chip- on-Chip-Technologie ist es möglich, intelligente Leistungs­ halbleiter herzustellen, die in einem Gehäuse den größtmögli­ chen Leistungshalbleiterchip mit zusätzlichen Logikfunktionen zu vereinen. Dabei sind für den Leistungsteil und die Logik optimale Technologien möglich. Weiterhin können unterschied­ liche Leistungshalbleiter mit unterschiedlichen Logikchips versehen werden. Die Funktion des Logikchips beschränkt sich dabei nicht nur auf die Überwachung der Übertemperatur eines Leistungshalbleiters, sondern kann ebenso einen Kurzschluß­ schutz, eine Lastunterbrechungserkennung, eine Ausgangsstrom­ begrenzung und dergleichen darstellen.
Im folgenden soll der Aufbau einer derartigen Chip-on-Chip- Anordnung betrachtet werden. Nach der Frontend-Fertigung der Basischips, z. B. der Leitungshalbleiter, liegen diese noch im Waferverbund vor. Um einen Schutz vor mechanischen Verlet­ zungen und Verschmutzung sicherzustellen, werden die Basis­ chips auf ihrer aktiven Seite mit einer Schutzschicht, z. B. einer Polyimidfolie oder Lackschicht, versehen. Diese Schutz­ schicht ist photomaskierbar und strukturierbar, so daß die Schutzschicht an den Stellen, an denen die Basischips Kon­ taktpads für eine elektrische Kontaktierung aufweisen, wegge­ ätzt werden kann. Der Sensorchip (Logikchip) wird mittels ei­ nes Klebers auf der Schutzschicht befestigt. Anschließend kann der Sensorchip elektrisch, z. B. über Bonddrähte, mit dem Basischip verbunden werden. Anschließend können die Halb­ leiteranordnungen aus dem Wafer vereinzelt werden, auf einer Montagevorrichtung, z. B. einem Leadframe, aufgebracht, elek­ trisch mit den Anschlußfingern der Montagevorrichtung verbun­ den und mit einem Gehäuse versehen werden.
Stellt der Sensorchip eine Temperaturüberwachung des Basis­ chips dar, so muß dieser zuverlässig auf die für den Basis­ chip kritische Temperatur ansprechen und den Basischip vor einer Überhitzung schützen. In der Praxis bedeutet dies, daß die Ansprechzeit des Sensorchips innerhalb eines vorgegebenen Zeitrahmens liegen muß. Die Ansprechzeit kann über die Schichtdicke der Schutzschicht, sowie des Klebers beeinflußt werden. Je geringer die Schichtdicke von Kleber und Polyimid­ folie, desto kürzer ist die Ansprechzeit des Sensorchips. Die Schichtdicke der Schutzschicht ist jedoch, da sie einen me­ chanischen Schutz darstellen soll, nur schlecht zu verrin­ gern. Die Wärmeleitfähigkeit der Schutzschicht muß folglich möglichst hoch sein, um die Ansprechzeit möglichst gering zu halten.
Nachteilig bei dieser Konstruktion ist die Tatsache, daß Sen­ sorchip und Basischip nicht mit ausreichender Genauigkeit planparallel zueinander ausgerichtet werden können. Dies ist vor allem dann von Bedeutung, wenn der Sensorchip eine Tempe­ raturüberwachung beinhaltet, die die gesamte Fläche des Sen­ sorchips zur Überwachung heranzieht. Ist der Sensorchip ge­ genüber dem Basischip schräg ausgerichtet, so ist die Zeit­ dauer bis zum Ansprechen des Sensorchips abhängig davon, wo im Basischip die Temperaturgrenze überschritten wird. Dies kann zu unerwünschten Wirkungen führen.
Aufgrund der unterschiedlichen Wärmeausdehnungskoeffizienten von Basischip, Sensorchip, Polyimidfolie und Kleber kann es bei hohen Fertigungstemperaturen z. B. beim Umpressen mit Hüllmasse zu Deformationen und Beschädigungen der Halblei­ teranordnung kommen. Die Zuverlässigkeit ist somit einge­ schränkt.
Aus der US 5,477,417 ist eine Halbleiteranordnung mit einem Halbleiterchip und einem Temperatursensor bekannt. Diese sind zusammen in einem Gehäuse untergebracht, das an die Form der jeweiligen Elemente angepaßte Aussparungen aufweist. Der Tem­ peratursensor und der Halbleiterchip kommen ähnlich einer Chip-on-Chip-Anordnung in der Halbleiteranordnung zum Liegen. Zwischen dem Halbleiterchip und dem Temperatursensor kann ein isolierendes Material vorgesehen sein. Als Temperatursensor ist ein PTC-Thermistor vorgesehen.
Die Aufgabe der Erfindung besteht deshalb darin, eine platzsparende Halb­ leiteranordnung mit einem Basischip und zumindest einem weiteren Chip vorzusehen, bei der ein sicheres und schnelles An­ sprechen des zumindest zweiten Chips bei einem vorbestimmten Zustand des Basischips sichergestellt ist, und die insbesondere für die Temperaturüberwachung geeignet ist. Weiterhin soll ein Verfahren zur Herstellung einer derartigen Halbleiteranordnung angege­ ben werden.
Diese Aufgabe wird mit den Merkmalen des Patent­ anspruchs 1 bzw. den Schritten des Patentanspruchs 13 gelöst.
Ausgestaltungen der Erfindung sind in den Unteransprüchen an­ gegeben.
Der Grundgedanke der Erfindung besteht darin, in einer Schutzschicht, die auf der Seite eines ersten Halbleiterchips aufgebracht ist, auf der ein zweiter Halbleiterchip angeord­ net werden soll, eine Aussparung in etwa der Größe des zwei­ ten Halbleiterchips vorzusehen. Der zweite Halbleiterchip wird über dieser Aussparung angeordnet, wobei der zweite Halbleiterchip an mindestens zwei gegenüberliegenden Seiten über den Rand der Aussparung hinausragt und auf so gebildeten Auflagebereichen direkt auf der Schutzschicht aufliegt. Die Aussparung ist mit einem Medium gefüllt, der den zweiten Halbleiterchip und den ersten Halbleiterchip fest miteinander verbindet.
Der Vorteil der Anordnung besteht darin, daß die Dicke der Halbleiteranordnung um die Schichtdicke des verbindenden Me­ diums reduziert werden kann. Ein weiterer Vorteil besteht darin, daß der zweite Halbleiterchip und der erste Halblei­ terchip planparallel zu einander ausgerichtet sind, da der zweite Halbleiterchip mit mindestens zwei seiner gegenüber­ liegenden Randbereiche auf der Schutzschicht aufliegt, die gleichmäßig auf der Oberseite des Basischips aufgetragen ist. Besonders im Falle der Ausführung des zweiten Halbleiterchips als Temperatursensor ist dies wesentlich, da ein sicheres Ab­ schalten des ersten Chips unabhängig vom Ort des Auftretens der Überhitzung stattfindet, sofern dieser Ort unter dem Sen­ sorchip befindlich ist.
Weiterhin ist die Herstellung einer derartigen Chip-on-Chip- Anordnung vereinfacht gegenüber dem Stand der Technik. Da der zweite Halbleiterchip planparallel zum ersten Halbleiterchip ausgerichtet werden sollte, muß bei einer Anordnung gemäß dem Stand der Technik dafür Sorge getragen werden, daß eine Kle­ berschicht gleichmäßig über der gesamten Oberfläche des er­ sten Halbleiterchips aufgetragen ist. Da beim Aufbringen des zweiten Halbleiterchips auf den ersten Halbleiterchip der Kleber in flüssiger bzw. zähflüssiger Form vorliegt, ist nicht sichergestellt, daß beim Anpressen des zweiten Halblei­ terchips an die Kleberschicht die Planparallelität der ersten Halbleiterchips und der zweiten Halbleiterchips bestehen bleibt. Die Planparallelität ist wegen der unterschiedlichen Wärmeausdehnungskoeffizienten der Halbleitermaterialien, der Schutzschicht sowie des verbindenden Mediums von großer Be­ deutung, um mechanische Spannungen, die zu eventuellen Unzu­ verlässigkeiten oder sogar Ausfällen des Halbleiterbauele­ ments führen könnten, zu verhindern.
Durch die Reduzierung der Bauhöhe der Halbleiteranordnung um die Schichtdicke des verbindenden Mediums ist eine weitere vorteilhafte Eigenschaft dieser Anordnung, daß die Bauhöhe des gesamten, gehäusten Halbleiterbauelementes reduziert wer­ den kann.
In einer weiteren vorteilhaften Ausgestaltung wird als verbindendes Medium ein Kleber in die Aussparung eingebracht, der die Ver­ bindung zwischen dem ersten und dem zweiten Halbleiterchip sicherstellt. Der Vorteil besteht darin, daß der Kleber in einer viskosen Form gut verarbeitet werden kann. Weiterhin läßt er sich mit den vorhandenen Werkzeugen gut in den Ferti­ gungsprozeß einbinden und ermöglicht eine kostengünstige Fer­ tigung.
In einer zusätzlichen Weiterbildung der Erfindung liegt der zweite Halb­ leiterchip mit den Auflagebereichen zumindest teilweise auf der Schutzschicht auf. Dadurch wird erzielt, daß der in der Aussparung befindliche Kleber beim Aufbringen des zweiten Halbleiterchips über die Aussparung an den Stellen, an denen der zweite Halbleiterchip die Aussparung nicht überdeckt, aus dieser austreten kann, so daß der zweite Halbleiterchip mit den zugedachten Auflagebereichen in Berührung mit der Schutz­ schicht steht. Der Hintergedanke besteht darin, daß die Do­ sierung des Klebers nicht so genau durchgeführt werden kann, daß der Kleber die Aussparung vollständig ausfüllt und dabei der zweite Halbleiterchip mit den Auflagebereichen vollstän­ dig mit der Schutzschicht in Berührung steht, um die gefor­ derte Planparallelität zum ersten Halbleiterchip zu gewähr­ leisten. Ist zuviel Kleber in die Aussparung gegeben worden, so kann der überschüssige Kleber an den Überlaufbereichen - das sind die Stellen, an denen der zweite Halbleiterchip die Aussparung nicht überdeckt und somit keine Auflagebereiche mit der Schutzschicht besitzt - überlaufen. Aufgrund der un­ terschiedlichen Wärmeausdehnungskoeffizienten der Halbleiter­ chips, der Schutzschicht sowie des Klebers ist es notwendig, daß in der Aussparung zwischen erstem und zweitem Halbleiterchip keine Luftblasen eingeschlossen werden, die beim Aushär­ ten der Klebeverbindung zu Delaminationen und Beschädigungen der Halbleiteranordnung führen könnten. Folglich ist es not­ wendig, immer etwas mehr Klebermenge in die Aussparung zu do­ sieren, als vom Volumen der Aussparung her notwendig wäre.
In einer weiteren Ausgestaltung der Erfindung liegt der zwei­ te Halbleiterchip mit einem Auflagebereich im gesamten Rand­ bereich auf der Schutzschicht auf, so daß eine große Fläche des zweiten Halbleiterchips mit dem Kleber in Berührung steht. Der Vorteil dieser Anordnung besteht darin, daß der zweite Halbleiterchip entlang seines Umfanges einen Auflage­ bereich besitzt, mit dem er auf der Schutzschicht aufliegt, so daß eine genaue Planparallelität von erstem zu zweitem Halbleiterchip hergestellt werden kann. Die Auflagebereiche sind dabei so gestaltet, daß der Kleber nahezu mit der gesam­ ten Fläche des zweiten Halbleiterchips in Berührung steht, um bezüglich der unterschiedlichen Wärmeausdehnungskoeffizienten der verwendeten Materialien den thermischen Streß auf die Halbleiterchips minimieren zu können.
Um der oben geschilderten Problematik einer zu großen Menge an Kleber in der Aussparung begegnen zu können, weist die Er­ findung in einer weiteren vorteilhaften Ausgestaltung in der Schutzschicht zumindest einen Kapillargang auf, der den Rand der Aussparung mit der vom ersten Halbleiterchip abgewandten Oberfläche der Schutzschicht verbindet. Die Kapillargänge sind vor allem dann vorteilhaft einzusetzen, wenn der zweite Halbleiterchip mit einem Auflagebereich im gesamten Randbe­ reich auf der Schutzschicht aufliegt, so daß ein zu viel di­ mensionierter Kleber über diese Kapiallargänge aus der Aus­ sparung in den Kapillargang entweichen kann, um die Auflage­ bereiche an jeder Stelle mit der Schutzschicht in Berührung bringen zu können. Je nach Größe der Aussparung können einer oder mehrere Kapillargänge die Aussparung mit der Oberfläche der Schutzschicht verbinden, so daß überschüssiger Kleber von den Kapillargängen aufgenommen werden kann. Vorteilhafterweise werden die Kapillargänge an gegenüberliegenden Seiten der Aussparung begonnen.
In einer weiteren Ausgestaltung weisen die Halbleiterchips Kontaktpads auf ihrer Oberseite auf. Dadurch wird erzielt, daß der erste und der zweite Halbleiterchip entsprechend einer weiteren Ausführungsform über ihre Kontaktpads elektrisch miteinan­ der verbunden werden können. Der zweite Halbleiterchip kann dabei einen Logik-Chip darstellen, der bestimmte Zustände des ersten Halbleiterchips überwacht und eventuell vorbestimmte Reaktionen auslöst. Genauso ist es denkbar, daß ein Halblei­ terchip als Peltier-Element ausgeführt ist und Kühlung des anderen Halbleiterchips unterstützt.
Die Kontaktpads des ersten Halbleiterchips können eine elek­ trische Verbindung mit einem anderen Bauelement übernehmen. Weiterhin ist es denkbar, daß die Kontaktpads des ersten Halbleiterchips sowohl mit den Kontaktpads des zweiten Halb­ leiterchips (z. B. über Bonddrähte) als auch mit einem weite­ ren Bauelement verbunden sind. Alternativ kann der erste Halbleiterchip Kontaktpads aufweisen, die die elektrische Verbindung zum zweiten Halbleiterchip übernehmen und separate weitere Kontaktpads, die eine elektrische Verbindung zu einem anderen Bauelement herstellen.
In einer weiteren Ausgestaltung ist die Schutzschicht als Po­ lyimidfolie ausgeführt. Dies hat den Vorteil, daß zur Her­ stellung der Halbleiteranordnung bekannte Fertigungstechnolo­ gien bzw. Fertigungsmaterialien verwendet werden können, so daß eine rationelle und kostengünstige Herstellung möglich ist. Besonders vorteilhaft ist es, wenn die Polyimidfolie photostrukturierbar ist, so daß die Aussparungen und die Ka­ pillargänge durch Photomaskierung und Ätzung in die Polyimid­ folie eingebracht werden können. Dies ermöglicht eine schnel­ le und kostengünstige Fertigung, da dieser Fertigungsschritt noch im Waferverbund durchgeführt werden kann sowie auf ver­ wendete Fertigungsmethoden zurückgreift.
Deshalb ist in einer weiteren Ausführungsform die Schutzschicht eine Lackschicht.
In einer weiteren Ausgestaltung der Halbleiteranordnung be­ sitzt der Kleber eine gute Wärmeleitfähigkeit. Dadurch wird erzielt, daß bei der Ausführung des zweiten Halbleiterchips als Temperatursensor ein schnelles Ansprechen des Temperatur­ sensors auf ein eventuelles Überhitzen oder eine eingestellte Temperaturschwelle des ersten Halbleiterchips sichergestellt ist.
Weiterhin ist es eine vorteilhafte Ausführungsform, wenn der Kleber einen an die Schutzschicht angepaßten Wärmeausdehnungskoeffizienten auf­ weist. Der Vorteil eines an den Wärmeausdehnungskoeffizienten der Schutzschicht angepaßten Wertes besteht darin, daß die Streßbelastung der gesamten Halbleiteranordnung durch auf­ grund von Wärme auftretenden mechanischen Belastung reduziert werden kann.
In einer Ausgestaltung der Erfindung ist der zweite Halblei­ terchip als Temperatursensor ausgeführt. Die vorgeschlagene Erfindung eignet sich in besonderer Weise für einen Tempera­ tursensor, da aufgrund der verringerten Schichtdicke zwischen Temperatursensor und erstem Halbleiterchip ein gegenüber dem Stand der Technik schnelleres Ansprechen gewährleistet ist. Je nach eingestellter Temperaturschwelle des Temperatursen­ sors verhindert dies, daß der erste Halbleiterchip zerstört wird oder sorgt dafür, daß bestimmte Funktionen des ersten Halbleiterchips aktiviert oder deaktiviert werden. Die An­ sprechgenauigkeit des Temperatursensors ist weiterhin dadurch erhöht, da bei bekannter Wärmeleitfähigkeit des Klebers die Zeit bis zum Anspringen des Temperatursensors vorhergesagt werden kann, so daß dies bei der Auslegung der Ansprech­ schwelle berücksichtigt werden kann.
In einem weiteren Ausführungsbeispiel der Halbleiteranordnung ist der erste Halbleiterchip als Leistungshalbleiter ausge­ führt. Der Leistungshalbleiter kann z. B. als Power-MOSFET, Bipdartransistor IGBT, GTO, Thyristor usw. ausgeführt sein. Da Leistungshalbleiter durch Übertemperatur sehr schnell zerstört werden, ist eine exakte Überwachung der Grenztemperatur und ein vorheriges Abschalten des Lastkreises notwendig, wel­ ches durch die vorgeschlagene Erfindung auf sehr einfache und zuverlässige Weise realisiert werden kann.
Weiterhin wird entsprechend für eine derartige Anordnung ein Verfahren zum Herstellen einer Halbleiter­ anordnung mit einem ersten Halbleiterchip mit Kontaktpads auf seiner Oberseite und zumindest einem zweiten Halbleiterchip vorgeschlagen, wobei das Verfahren die folgenden Schritte um­ faßt:
Nach dem Aufbringen des photomaskierbaren Schutzschicht zu­ mindest auf die Seite des ersten Halbleiterchips, auf der die Kontaktpads angeordnet sind, wird die Schutzschicht an den Stellen photomaskiert, an denen der zumindest eine zweite Halbleiterchip angeordnet werden soll sowie an den Stellen, an denen der erste Halbleiterchip Kontaktpads aufweist. Nach dem Ätzen der photomaskierten Schutzschicht wird ein Kleber in die Aussparung eingebracht, wobei über der Aussparung der zweite Halbleiterchip angeordnet wird. Anschließend wird die klebende Verbindung zwischen dem ersten und dem zweiten Halb­ leiterchip, z. B. durch thermische Härtung, ausgehärtet.
Der Vorteil dieses Herstellungsverfahren besteht darin, daß dieses gegenüber dem im Stand der Technik verwendeten Her­ stellungsverfahren keiner Veränderung bedarf, so daß mit den bisherigen Werkzeugen und Herstellungsverfahren gearbeitet werden kann. Da die Schutzschicht an den Stellen, an denen der erste Halbleiterchip Kontaktpads aufweist, so oder so photomaskiert werden muß, bedeutet es keinen Aufwand, zusätz­ liche Aussparungen bei der Photomaskierung mit vorzusehen. Die weiteren Schritte des vorgeschlagenen Herstellungsverfah­ rens entsprechen denen des Standes der Technik.
In einer weiteren Ausgestaltung des vorgeschlagenen Herstellungsver­ fahrens werden beim Photomaskieren der Schutzschicht Kapil­ largänge in der Schutzschicht berücksichtigt, die die Aussparung mit der vom ersten Halbleiterchip abgewandten Oberseite der Schutzschicht verbindet. Auch dieser Herstellungsschritt besitzt den Vorteil, daß das Herstellungsverfahren in seinem Ablauf nicht geändert werden muß und auch keine neuartigen Herstellungswerkzeuge verwendet werden müssen.
Nach dem Aushärten wird, in einer weiteren Ausgestaltung, die elektri­ sche Verbindung zwischen dem ersten und dem zweiten Halblei­ ter-Chip hergestellt.
Die Erfindung wird anhand von Ausführungsbeispielen in Ver­ bindung mit den Fig. 1 bis 7 näher erläutert. Es zeigen:
Fig. 1 eine Halbleiteranordnung mit einem ersten und einem zweiten Halbleiterchip nach dem Stand der Technik im Querschnitt,
Fig. 2 eine erfindungsgemäße Halbleiteranordnung mit einem ersten und einem zweiten Halbleiterchip im Quer­ schnitt,
Fig. 3a einen Ausschnitt einer erfindungsgemäßen Halblei­ teranordnung im Querschnitt, wobei der zweite Halb­ leiterchip mit einem Auflagebereich im gesamten Randbereich auf der Schutzschicht aufliegt,
Fig. 3b die Draufsicht auf die Halbleiteranordnung gemäß Fig. 3a,
Fig. 4 eine Draufsicht auf die erfindungsgemäße Halblei­ teranordnung,
Fig. 5a bis 5d Varianten verschiedener Formen der Aus­ sparungen in der Schutzschicht sowie die Anordnung des zweiten Halbleiterchips über der Aussparung,
Fig. 6 ein Halbleiterbauelement mit einem Chipträger und Anschlußfingern und der erfindungsgemäßen Halb­ leiteranordnung und
Fig. 7 ein zweites Halbleiterbauelement mit Lead-on-Chip- Technik und der erfindungsgemäßen Halbleiteranord­ nung.
Fig. 1 zeigt eine Halbleiteranordnung bestehend aus einem ersten Halbleiterchip (1) (Leistungshalbleiter) und einem zweiten Halbleiterchip (2), der z. B. einen Logikchip dar­ stellt. Der erste Halbleiterchip (1) und der zweite Halblei­ terchip (2) weisen jeweils Kontaktpads (3) auf. Auf den er­ sten Halbleiterchip (1) ist auf der Seite, auf der die Kon­ taktpads (3) aufgebracht sind, eine Schutzschicht (4) aufge­ bracht. Die Schutzschicht (4) weist an den Stellen, an denen der erste Halbleiterchip (1) die Kontaktpads (3) aufweist, Aussparungen (10) für die Kontaktpads auf, um ein elektri­ sches Kontaktieren zu ermöglichen. Der zweite Halbleiterchip (2) ist mittels eines Klebers (7) über die Schutzschicht (4) mit dem ersten Halbleiterchip (1) fest verbunden. Die Seite des zweiten Halbleiterchips (2), die die Kontaktpads (3) auf­ weist, ist dabei von der Seite des ersten Halbleiterchips (1), die die Schutzschicht (4) aufweist, abgewandt.
Der Nachteil dieser Anordnung besteht darin, daß nicht si­ chergestellt ist, daß der zweite Halbleiterchip (2) plan­ parallel zum ersten Halbleiterchip (1) ausgerichet ist. Wei­ terhin besteht ein Nachteil dieser Anordnung darin, daß es aufgrund der unterschiedlichen Wärmeausdehnungskoeffizienten von erstem Halbleiterchip (1), Schutzschicht (4), Kleber (7) sowie zweitem Halbleiterchip (2) zu Spannungen und möglicher­ weise sogar zu Defekten kommen kann. Ist der zweite Halblei­ terchip (2) z. B. als Temperatursensor ausgeführt, so ist aufgrund der Schichtdicken der Schutzschicht (4) sowie des Klebers (7) eine stark verzögerte Ansprechzeit gegenüber der tatsächlichen Temperaturschwelle des ersten Halbleiterchips (1) zu verzeichnen. Dies kann unter Umständen dazu führen, daß der erste Halbleiterchip (1) aufgrund einer Überhitzung bereits zerstört wird, obwohl der zweite Halbleiterchip (2) (Temperatursensor) das Erreichen der Temperaturschwelle noch nicht signalisiert hat.
Fig. 2 zeigt eine Halbleiteranordnung mit einem ersten Halb­ leiterchip (1), der auf seiner Oberseite Kontaktpads (3) auf­ weist. Auf der Oberseite des ersten Halbleiterchips (1) ist eine Schutzschicht (4) aufgebracht. Die Schutzschicht (4) weist an den Stellen, an denen der ersten Halbleiterchip (1) Kontaktpads besitzt, Aussparungen (10) auf, um ein elektri­ sches Kontaktieren zu ermöglichen. Weiterhin weist die Schutzschicht (4) eine Aussparung (5) auf, die etwas kleiner ist, als der zweite Halbleiterchip (2), der über der Ausspa­ rung (5) aufgebracht ist. Der Randbereich der Schutzschicht (4), der unter dem Randbereich des zweiten Halbleiterchips (2) zu liegen kommt, dient diesem als Auflagebereich (6). Die Aussparung (5) in der Schutzschicht (4) ist mit einem Kleber (7) gefüllt, der den ersten Halbleiterchip (1) mit dem zwei­ ten Halbleiterchip (2) fest verbindet und dabei die Ausspa­ rung (5) voll ausfüllt. Der zweite Halbleiterchip (2) ist so auf den Auflagebereichen (6) aufgebracht, daß die Kontaktpads (3) auf einer Seite des zweiten Halbleiterchips (2) so zum Liegen kommen, daß sie der Oberseite des ersten Halbleiter­ chips (1) abgewandt sind. Die Kontaktpads (3) des zweiten Halbleiterchips (2) sind mit den Kontaktpads (3) des ersten Halbleiterchips (1) z. B. mittels Bonddrähten (8) elektrisch verbunden. Der erste Halbleiterchip (1) kann über die ver­ bleibenden Kontaktpads (3) auf seiner Oberseite mit den äuße­ ren Anschlüssen (nicht gezeigt) eines Halbleiterbauelementes verbunden werden.
Es ist zu beachten, daß die Aussparung (5) in der Schutz­ schicht (4) vollständig mit Kleber (7) ausgefüllt ist, so daß nach dem Aufbringen des zweiten Halbleiterchips (2) keine Blasen in der Aussparung (5) bestehen. Da der Kleber z. B. thermisch gehärtet wird, könnte es hierdurch zu mechanischen Beanspruchungen führen, die die Zuverlässigkeit der Halblei­ teranordnung beeinträchtigen oder sogar zu einer Fehlfunktion führen könnten.
Der Vorteil der in Fig. 2 gezeigten Anordnung besteht darin, daß der Abstand zwischen zweitem Halbleiterchip (2) und er­ stem Halbleiterchip (1) um die Dicke des Klebers (7) (nach Fig. 1) verringert werden konnte, da die Schutzschicht (4) eine Aussparung (5) aufweist, die mit Kleber (7) gefüllt ist und somit den ersten (1) und zweiten Halbleiterchip (2) mit­ einander verbindet. Aufgrund der vorhandenen Auflagebereiche (6), die vorteilhafterweise zumindest an zwei gegenüberlie­ genden Seiten der Aussparung vorhanden sind, ist die Plan­ parallelität von erstem (1) und zweitem Halbleiterchip (2) sichergestellt. Auf diese Weise werden die mechanischen Span­ nungen die bei Temperaturwechseln oder einer stärkeren Tempe­ raturerhöhung auftreten, verringert. Sind der erste Halblei­ terchip (1) und der zweite Halbleiterchip (2) nicht plan­ parallel zueinander ausgerichtet, so kann es aufgrund der un­ terschiedlichen Wärmeausdehnungskoeffizienten der beiden Halbleiterchips sowie des Klebers (7) als auch der Schutz­ schicht (4) zu Verspannungen und somit zum Bruch eines Halb­ leiterchips führen.
Vorteilhafterweise liegt der zweite Halbleiterchip mit einem Auflagebereich (6) im gesamten Randbereich, d. h. entlang seines gesamten Umfangs, auf der Schutzschicht (4) auf. Dabei soll eine möglichst große Fläche des zweiten Halbleiterchips (2) mit dem Kleber (7) in Berührung stehen. Um sicherzustel­ len, daß nach dem Aufbringen des zweiten Halbleiterchips (2) die gesamte Aussparung (5) mit Kleber (7) gefüllt ist, muß etwas mehr Kleber (7) in die Aussparung (5) gegeben werden, als das Volumen der Aussparung (5) aufnehmen kann. Da der zweite Halbleiterchip (2) auf dem Auflagebereich (6) entlang seines Umfangs aufliegen soll, d. h. zwischen dem zweiten Halbleiterchip (2) und der Schutzschicht (4) darf kein "überlaufender Kleber" (7) sein, muß der überschüssige Kleber (7) eine andere Möglichkeit haben, aus der Aussparung (5) auszutreten.
Fig. 3a zeigt im Querschnitt einen Ausschnitt der erfin­ dungsgemäßen Halbleiteranordnung mit dem ersten Halbleiter­ chip (1), auf dem sich die Schutzschicht (4) mit der Ausspa­ rung (5) befindet. Der zweite Halbleiterchip (2) liegt mit einem Auflagebereich im gesamten Randbereich auf der Schutz­ schicht (4) auf. Weiterhin befinden sich in der Schutzschicht (4) zumindest ein Kapillargang (9), der dafür Sorge trägt, daß der überschüssige Kleber (7) aus der Aussparung (5) ent­ weichen kann. Somit ist sichergestellt, daß der zweite Halb­ leiterchip (2) mit seinem Auflagebereich (6) im gesamten Randbereich auf der Schutzschicht (4) aufliegt.
In Fig. 3a sind zwei dieser Kapillargänge (9) gezeigt, die an zwei gegenüberliegenden Seiten der Aussparung (5) liegen. Es ist jederzeit denkbar, daß an allen Seiten der Aussparung (5) derartige Kapillargänge (9) angebracht sind. Ein Kapil­ largang (9) verbindet einen Rand der Aussparung (5) mit der vom ersten Halbleiterchip (1) abgewandten Oberfläche der Schutzschicht (4).
Fig. 3b zeigt die Anordnung nach Fig. 3a in Draufsicht, so daß die Anordnung der Kapillargänge (9) ersichtlich ist. Der zweite Halbleiterchip (2) liegt mit einem Auflagebereich im gesamten Randbereich auf der Schutzschicht (4) auf, wobei die gestrichelte Linie den Rand der Aussparung (5) wiedergibt. Weiterhin zeigt Fig. 3b, daß die Kapillargänge (9) den Rand der Aussparung (5) mit der vom ersten Halbleiterchip (1) ab­ gewandten Oberfläche der Schutzschicht verbinden.
Fig. 4 zeigt eine erfindungsgemäße Halbleiteranordnung in Draufsicht. Der zweite Halbleiterchip (2) liegt mit seinem Auflagebereich (6) im gesamten Randbereich auf der Schutz­ schicht (4) auf. An zwei gegenüberliegenden Seiten der Aus­ sparung (5) befinden sich jeweils zwei Kapillargänge (9), die die Ränder der Aussparung (5) mit der vom ersten Halbleiter­ chip (1) abgewandten Oberfläche der Schutzschicht (4) verbin­ den. Die Kontaktpads (3) des zweiten Halbleiterchips (2) sind über Bonddrähte (8) mit Kontaktpads (3) des ersten Halblei­ terchips (1) verbunden. Von diesen Kontaktpads (3) gehen wei­ tere elektrische Verbindungen (Bonddrähte (8)) zu nicht ge­ zeigten elektrischen äußeren Anschlüssen.
In den bisher gezeigten Ausführungsbeispielen wurde eine rechteckige bzw. quadratische Form der Aussparung (5) ge­ zeigt. Dies ist nicht zwangsweise notwendig. In den Fig. 5a bis 5d sind verschiedene Formen der Aussparung (5) und der Anordnung des zweiten Halbleiterchips (2) gezeigt. In Fig. 5a weist die Aussparung (5) eine kreisförmige Form auf. Es sind vier Kapillargänge (9) in kreuzförmiger Weise an der Aussparung (5) angeordnet. Die Kapillargänge (9) enden je­ weils mittig an einer Seite des über der Aussparung (5) lie­ genden zweiten Halbleiterchips (2). Die übrige Anordnung der Kontaktpads (3) des zweiten Halbleiterchips (2) bzw. des er­ sten Halbleiterchips (1) entsprechen der Anordnung aus Fig. 4. Der einzige Unterschied besteht darin, daß die Kontaktpads (3) des zweiten Halbleiterchips (2) auf eigene Kontaktpads (3) des ersten Halbleiterchips (1) mittels Bonddrähten (8) führen. In Fig. 5a weist die Halbleiteranordnung auf dem er­ sten Halbleiterchip (1) eine Vielzahl an Kontaktpads (3) auf. Es ist jederzeit denkbar, daß der erste Halbleiterchip (1) eine andere als die in den Figuren gezeigte Anzahl an Kon­ taktpads (3) besitzt.
Die Aussparung (5) in Fig. 5b weist ebenso eine kreisrunde Form auf, jedoch liegt der zweite Halbleiterchip (2) nur in seinen Eckbereichen auf der Schutzschicht (4) auf. In dieser Anordnung ist es nicht notwendig, Kapillargänge (9) vorzuse­ hen, da der überschüssige Kleber (7) in der Aussparung (5) an den Stellen aus der Aussparung (5) herausgedrückt werden kann, an denen der zweite Halbleiterchip (2) die Aussparung (5) nicht überdeckt. In der in Fig. 5b gezeigten Anordnung existieren folglich vier Bereiche, an denen der Kleber (7) aus der Aussparung (5) herausgedrückt werden kann.
Die Aussparung in Fig. 5c weist eine viereckige Form auf, wobei die Größe der Aussparung (5) in etwa an die Größe des zweiten Halbleiterchips (2) angepaßt ist. Auch in dieser Va­ riante liegt der zweite Halbleiterchip (2) nur in den Eckbe­ reichen auf der Schutzschicht (4) auf. Es existieren wieder­ rum vier Bereiche an denen der überflüssige Kleber (7) aus der Aussparung (5) herausgepreßt werden kann, wenn der zweite Halbleiterchip (2) an seine Position aufgebracht wird. Es ist jederzeit auch denkbar, daß die Aussparung (5) eine achtecki­ ge oder eine sternförmige oder jede beliebige andere Form an­ nimmt, sofern sichergestellt ist, daß der Kleber entweder über Kapillargänge oder aber über Bereiche der Aussparung, die nicht vom zweiten Halbleiterchip überdeckt werden, ent­ weichen kann.
In Fig. 5d weist die Aussparung (5) eine rechteckige Form auf, wobei der zweite Halbleiterchip (2) an zwei gegenüber­ liegenden Seiten auf der Schutzschicht (4) aufliegt. Der überschüssige Kleber (7) kann an den beiden anderen Seiten des zweiten Halbleiterchips (2) beim Aufbringen dieses zwei­ ten Halbleiterchips herausgedrückt werden, so daß der zweite Halbleiterchip (2) planparallel zum ersten Halbleiterchip (1) ausgerichtet ist.
Fig. 6 zeigt ein fertiges Halbleiterbauelement mit der er­ findungsgemäßen Halbleiteranordnung, das wie in Fig. 2 be­ schrieben, ausgeführt ist. Der erste Halbleiterchip (1) ist mit seiner Unterseite auf einem Chipträger (11) aufgebracht. Auf der Oberseite des ersten Halbleiterchips (1) ist die Schutzschicht (4), die an den Stellen, an denen Kontaktpads (3) angebracht sind, Aussparungen (10) aufweist. Weiterhin weist die Schutzschicht (4) eine Aussparung (5) auf. Die Aus­ sparung (5) ist mit einem Kleber (7) gefüllt. Über der Aus­ sparung (5) ist ein zweiter Halbleiterchip (2) angeordnet, wobei die Auflagebereiche (6) des zweiten Halbleiterchips auf der Schutzschicht (4) aufliegen. Die elektrische Verbindung des zweiten Halbleiterchips (2) und des ersten Halbleiter­ chips (1) ist über Bonddrähte (8) zwischen den Kontaktpads (3) der jeweiligen Halbleiterchips durchgeführt. Der erste Halbleiterchip (1) weist weitere Kontaktpads (3) auf, die wie­ derum über Bonddrähte (8) mit Anschlußfingern (12) verbunden sind. Die Anschlußfinger (12) übernehmen die elektrische Kon­ taktierung des Halbleiterbauelements nach außen. Die gesamte Anordnung ist von einer Umhüllung (13) umgeben, die bei­ spielsweise aus einer Preßmasse bestehen kann. Die Anschluß­ finger (12) und der Chipträger (11) sind z. B. als Leadframe ausgeführt, das aus einer Metallfolie ausgestanzt ist. In Fig. 6 weist der erste Halbleiterchip (1) Kontaktpads (3) auf, die zum einen den ersten Halbleiterchip (1) mit den Anschluß­ fingern (12) kontaktieren, sowie die elektrische Verbindung zum zweiten Halbleiterchip (2) herstellen. Es ist jedoch auch denkbar, daß ein oder mehrere Kontaktpads (3) des ersten Halbleiterchips (1) sowohl mit den Bonddrähten (8), die zum Halbleiterchip (2), als auch zu einem Anschlußfinger (12) führen, verbunden ist.
Fig. 7 zeigt eine weitere Ausgestaltungsform eines Halblei­ terbauelements mit der erfindungsgemäßen Halbleiteranordnung gemäß Fig. 2. Das Ausführungsbeispiel nach Fig. 7 unter­ scheidet sich von dem nach Fig. 6 dadurch, daß die Anschluß­ finger (12) in sogenannter Lead-on-Chip-Technik (LOC-Technik) ausgeführt sind. In diesem Fall ist im Randbereich des ersten Halbleiterchips (1) auf der Schutzschicht (4) ein klebendes Tape (14) angebracht, das die Anschlußfinger (12) fest mit der Halbleiteranordnung verbindet. Die elektrische Verbindung der Anschlußfinger (12) zum ersten Halbleiterchip (1) ist mittels Bonddrähten (8) durchgeführt. Die sonstige Anordnung unterscheidet sich nicht von der nach Fig. 6. Sie ist von einer Umhüllung umgeben, die beispielsweise aus Kunststoff­ preßmasse bestehen kann.
Die Vorteile der erfindungsgemäßen Halbleiteranordnung beste­ hen darin, daß der Abstand zwischen dem zweiten Halbleiter­ chip und dem ersten Halbleiterchip (Basischip) verringert werden kann, wodurch zum einen die Bauhöhe eines Halbleiter­ bauelementes verringert werden kann als auch darin, daß durch den verringerten Abstand zwischen dem ersten Halbleiterchip (Basischip) und dem zweiten Halbleiterchip (Sensorchip) der Wärmedurchgang verbessert ist, so daß im Falleder Ausführung des Sensorchips als Temperatursensor ein verbessertes An­ sprechverhalten des Sensorchips gewährleistet ist. Weiterhin ist die Gefahr einer Delamination bzw. eines Defekts des Bau­ elements verringert. Der Kleber, der sich in der Aussparung in der Schutzschicht befindet und der den ersten Halbleiter­ chip mit dem zweiten Halbleiterchip fest verbindet, ist in seinem Wärmeausdehnungskoeffizienten an die Wärmeausdehnungs­ koeffizienten der beiden Halbleiterchips angepaßt. Deshalb entstehen geringere mechanische Spannungen, die für die De­ fekte der Halbleiteranordnungen ursächlich sind. Da der zwei­ te Halbleiterchip zumindest an zwei gegenüberliegenden Seiten auf der Schutzschicht aufliegt, ist eine Planparallelität zwischen beiden Halbleiterchips gewährleistet, was eine wei­ tere Erhöhung der Zuverlässigkeit zur Folge hat.

Claims (16)

1. Halbleiteranordnung mit einem ersten Halbleiterchip (1) mit einer Oberseite und zumindest einem zweiten Halbleiter­ chip (2), wobei
der erste Halbleiterchip (1) auf der Oberseite mit einer Schutzschicht (4) abgedeckt ist,
die Schutzschicht (4) zumindest eine Aussparung (5) auf­ weist,
der zweite Halbleiterchip (2) über der Aussparung (5) ange­ ordnet ist und mit Auflagebereichen (6) an seiner Untersei­ te direkt auf der Schutzschicht (4) aufliegt und
der zweite Halbleiterchip (2) über der Aussparung (5) mit dem ersten Halbleiterchip (1) verbunden ist.
2. Halbleiteranordnung nach Anspruch 1, wobei der erste (1) und der zweite Halbleiterchip (2) klebend miteinander verbun­ den sind.
3. Halbleiteranordnung nach Anspruch 1 oder 2, wobei die Auf­ lagebereiche (6) des zweiten Halbleiterchips (2) zumindest teilweise auf der Schutzschicht (4) aufliegen.
4. Halbleiteranordnung nach Anspruch 1 oder 2, wobei der zweite Halbleiterchip (2) mit einem Auflagebereich (6) im ge­ samten Randbereich auf der Schutzschicht (4) aufliegt, so daß eine große Fläche des zweiten Halbleiterchips (2) mit dem Kleber (7) in Berührung steht.
5. Halbleiteranordnung nach Anspruch 4, wobei die Schutz­ schicht (4) zumindest einen Kapillargang (9) aufweist, die zur Auf­ nahme überschüssigen Klebstoffs dient.
6. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, wo­ bei zumindest ein Halbleiterchip (1, 2) auf der Oberseite Kontaktpads (3) aufweist.
7. Halbleiteranordnung nach Anspruch 6, wobei der erste (1) und der zweite Halbleiterchip (2) über ihre Kontaktpads (3) elektrisch verbunden sind.
8. Halbleiteranordnung nach einem der Ansprüche 1 bis 7, wo­ bei die Schutzschicht (4) eine Polyimidfolie ist.
9. Halbleiteranordnung nach einem der Ansprüche 1 bis 7, wo­ bei die Schutzschicht (4) eine Lackschicht ist.
10. Halbleiteranordnung nach einem der Ansprüche 2 bis 9, wo­ bei der Kleber (7) eine gute Wärmeleitfähigkeit besitzt.
11. Halbleiteranordnung nach einem der Ansprüche 2 bis 10, wobei der Kleber (7) einen an die Schutzschicht (4) angepaß­ ten Wärmeausdehnungskoeffizienten besitzt.
12. Halbleiteranordnung nach einem der Ansprüche 1 bis 11, wobei der zweite Halbleiterchip (2) ein Temperatursensor ist.
13. Halbleiteranordnung nach einem der Ansprüche 1 bis 12, wobei der erste Halbleiterchip (1) ein Leistungshalbleiter ist.
14. Verfahren zum Herstellen einer Halbleiteranordnung gemäß einem der Ansprüche 2 bis 13 mit einem ersten Halbleiterchip (1) mit Kontaktpads (3) auf seiner Oberseite und zumindest einem zweiten Halbleiterchip (2), wobei das Verfahren die folgenden Schritte umfaßt:
  • a) Aufbringen einer Schutzschicht (4) auf den ersten Halblei­ terchip (1)
  • b) Photomaskieren der Schutzschicht (4)
  • c) Ätzen der photomaskierten Schutzschicht (4)
  • d) Einbringen eines klebenden Mediums (7) in die Aussparung (5)
  • e) Anordnen eines zweiten Halbleiterchips (2) über der Aus­ sparung (5)
  • f) Aushärten der klebenden Verbindung.
15. Verfahren zum Herstellen einer Halbleiteranordnung nach Anspruch 14, wobei zwischen Schritt c) und Schritt d) folgen­ der Schritt hinzukommt:
  • 1. Vorsehen von Kapillargängen (9) in der Schutzschicht (4).
16. Verfahren zum Herstellen einer Halbleiteranordnung nach Anspruch 14 oder 15, wobei nach Schritt f) folgender Schritt hinzukommt:
  • a) Herstellen der elektrischen Verbindung zwischen Kontakt­ pads (3) des zweiten Halbleiterchips (2) und Kontaktpads (3) des ersten Halbleiterchips (1).
DE1998128664 1998-06-26 1998-06-26 Raumsparende Halbleiteranordnung mit mindestens zwei Halbleiterchips insbesondere geeignet zur Temperaturüberwachung und Verfahren zum Herstellen einer derartigen Halbleiteranordnung Expired - Fee Related DE19828664C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1998128664 DE19828664C2 (de) 1998-06-26 1998-06-26 Raumsparende Halbleiteranordnung mit mindestens zwei Halbleiterchips insbesondere geeignet zur Temperaturüberwachung und Verfahren zum Herstellen einer derartigen Halbleiteranordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1998128664 DE19828664C2 (de) 1998-06-26 1998-06-26 Raumsparende Halbleiteranordnung mit mindestens zwei Halbleiterchips insbesondere geeignet zur Temperaturüberwachung und Verfahren zum Herstellen einer derartigen Halbleiteranordnung

Publications (2)

Publication Number Publication Date
DE19828664A1 DE19828664A1 (de) 2000-01-05
DE19828664C2 true DE19828664C2 (de) 2003-02-27

Family

ID=7872197

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998128664 Expired - Fee Related DE19828664C2 (de) 1998-06-26 1998-06-26 Raumsparende Halbleiteranordnung mit mindestens zwei Halbleiterchips insbesondere geeignet zur Temperaturüberwachung und Verfahren zum Herstellen einer derartigen Halbleiteranordnung

Country Status (1)

Country Link
DE (1) DE19828664C2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2374727B (en) * 2001-04-20 2003-06-04 Kingpak Tech Inc Stacked package structure of image sensor
DE102014227027A1 (de) * 2014-12-30 2016-06-30 Robert Bosch Gmbh Leistungshalbleiteransteuerung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477417A (en) * 1992-08-28 1995-12-19 Kabushiki Kaisha Toshiba Electronic equipment having integrated circuit device and temperature sensor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477417A (en) * 1992-08-28 1995-12-19 Kabushiki Kaisha Toshiba Electronic equipment having integrated circuit device and temperature sensor

Also Published As

Publication number Publication date
DE19828664A1 (de) 2000-01-05

Similar Documents

Publication Publication Date Title
DE10129388B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils
DE102005050330B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102011053871A1 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE3241509A1 (de) Leistungstransistor-modul
DE19813525A1 (de) Integriertes Halbleiterbauelement
DE10222608B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
WO2004004017A2 (de) Oberflächenmontierbare lumineszenz- und/oder photo-diode und verfahren zu deren herstellung
DE102014113376A1 (de) Verfahren zum herstellen eines chip-package, chip-package, verfahren zum herstellen einer chip-baugruppe und chip-baugruppe
DE102005006730A1 (de) Leiterrahmen, Halbleiterchippackung und zugehöriges Herstellungsverfahren
DE102006000724A1 (de) Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102014100509A1 (de) Verfahren zur herstellung und testung eines chipgehäuses
EP1034555B1 (de) Halbleiterbauelement mit definiertem verhalten bei einem ausfall und verfahren zur herstellung eines solchen
DE10393769T5 (de) Halbleitervorrichtung mit Klemmen zum Verbinden mit externen Elementen
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE102017129924B4 (de) Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung
DE102005011863A1 (de) Halbleitermikrovorrichtung
DE19543427A1 (de) Chipmodul
DE19752195A1 (de) Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE102019127007B4 (de) Stapel elektrischer bauelemente und verfahren zur herstellung desselben
EP1198002A2 (de) Elektrisches oder elektronisches Bauteil und Verfahren zum Herstellen desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee