DE19823943C2 - Schaltungsanordnung für Burn-In-Systeme zum Testen von Bausteinen mittels eines Boards - Google Patents

Schaltungsanordnung für Burn-In-Systeme zum Testen von Bausteinen mittels eines Boards

Info

Publication number
DE19823943C2
DE19823943C2 DE19823943A DE19823943A DE19823943C2 DE 19823943 C2 DE19823943 C2 DE 19823943C2 DE 19823943 A DE19823943 A DE 19823943A DE 19823943 A DE19823943 A DE 19823943A DE 19823943 C2 DE19823943 C2 DE 19823943C2
Authority
DE
Germany
Prior art keywords
burn
board
input
systems
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19823943A
Other languages
English (en)
Other versions
DE19823943A1 (de
Inventor
Joseph Sillup
Frank Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19823943A priority Critical patent/DE19823943C2/de
Priority to JP11145286A priority patent/JP2000030488A/ja
Priority to US09/322,717 priority patent/US6292008B1/en
Publication of DE19823943A1 publication Critical patent/DE19823943A1/de
Application granted granted Critical
Publication of DE19823943C2 publication Critical patent/DE19823943C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572Input/Output interfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

Die Erfindung betrifft eine Schaltungsanordnung für Burn-In-Systeme zum Testen von Bausteinen mittels eines Boards, bei der die Bausteine matrixartig in den Boards angeordnet und in diesen an Eingabe-/Ausgabe-Kanäle (4, 5) anschaltbar und gruppenweise durch Scan-Signale (1) aktivierbar sind. Dabei ist jeweils ein Scan-Signal über eine Diode (2, 3) zwei Eingabekanälen zur Aktivierung der Eingabe-/Ausgabe-Kanäle (4, 5) zugeordnet.

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung für Burn-In-Systeme zum Testen von Bausteinen mittels eines Boards, bei der die Bausteine matrixartig in den Boards ange­ ordnet und in diesen an Eingabe-/Ausgabe-Kanäle anschaltbar und gruppenweise durch Scan-Signale aktivierbar sind.
Eine derartige Schaltungsanordnung ist beispielsweise aus DE 196 10 123 C1 bekannt. Bei dieser bekannten Schaltungsan­ ordnung wird zunächst ein von Bausteinen leeres Board auf seine Funktionalität überprüft. Dann werden in das Board nacheinander Bausteine eingesetzt, und nach jedem Einsetzen eines Bausteines wird ein erneuter Test vorgenommen, um so fehlerhafte Bausteine und gegebenenfalls auch Sockel fest­ stellen zu können.
Bei testenden Burn-In-Systemen, also Systemen, in denen Bau­ steine auf Fehlerfreiheit unter Hochtemperaturbedingungen in der Größenordnung von 130°C überprüft werden, und die eine geringe Anzahl von Eingabe-/Ausgabe-Kanälen für die Bausteine aufweisen, ist die Anzahl der Bausteine pro Board bzw. Prüf­ tafel nicht nur durch die Sockelgröße der jeweiligen Baustei­ ne, sondern auch durch die Anzahl der zur Verfügung stehenden Scan-Signale begrenzt. Scan-Signale oder auch "Enable"-Signa­ le bzw. Freigabesignale werden in testenden Burn-In-Systemen dazu benutzt, eine Gruppe von zu testenden Bausteinen zur Be­ wertung aktiv zu schalten.
In testenden Burn-In-Systemen wird praktisch immer die maxi­ mal mögliche Anzahl von Eingabe-/Ausgabe-Kanälen dieser Sy­ steme benutzt. Als Beispiel sei ein Burn-In-System angeführt, das 64 Eingabe-/Ausgabe-Kanäle hat. Werden in einem solchen Burn-In-System Bausteine mit 16 Datenein- bzw. -ausgängen ge­ testet, so können damit vier Bausteine ("4 × 16 = 64") paral­ lel bewertet werden.
Nun ist aber in solchen testenden Burn-In-Systemen die Anzahl der Scan-Signale ebenfalls begrenzt und beträgt maximal je nach System etwa 32 bis 40 Signale. Damit ist es dann mög­ lich, in einem Board 160 Bausteine ("4 × 40") zu testen, so daß hier eine maximale Boarddichte von ca. 160 Bausteinen vorliegt.
Bei Bausteinen mit 4 oder 8 Datenausgängen, also bei "× 4" oder "× 8" organisierten Bausteinen, beträgt dagegen die Boarddichte, begrenzt durch die Sockelgröße, etwa 256.
Bisher wurden für die einzelnen Baustein-Konfigurationen je­ weils für jede Konfiguration speziell Boards entwickelt, die an die Anforderungen dieser Konfigurationen angepaßt sind. Da in jüngster Zeit speziell bei SDRAM-Bausteinen in einem Ge­ häusetyp verschiedene Konfigurationen untergebracht sind, ist die Entwicklung gesonderter Boards für jede dieser Konfigura­ tionen äußerst aufwendig. Es wäre daher vorteilhaft, wenn Bausteine, die im gleichen Gehäusetyp untergebracht sind, mit nur einem Board in einer Schaltungsanordnung für Burn-In- Systeme getestet werden könnten.
Es ist daher Aufgabe der vorliegenden Erfindung, eine Schal­ tungsanordnung für Burn-In-Systeme zum Testen von Bausteinen mittels eines Boards zu schaffen, in welcher auch höher orga­ nisierte Bausteine als bisherige Bausteine mit der gleichen Boarddichte getestet und geburnt werden können.
Diese Aufgabe wird bei einer Schaltungsanordnung der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß ein Scan- Signal über jeweils eine erste bzw. eine zweite Diode bzw. Eingabekanälen zur Aktivierung der Eingabe-/Ausgabe-Kanäle zugeordnet ist.
Durch die Verwendung der Dioden in Verbindung mit den Scan- Signalen können so beispielsweise "× 16"-organisierte Baustei­ ne mit der gleichen Boarddichte wie "× 4"- oder "× 8"- organisierte Bausteine getestet und geburnt werden.
Werden speziell zwei Dioden und damit über diese geführte zwei Systemsignale verwendet, so können die "× 16"- organisierten Bausteine als "× 8"-Bausteine getestet werden. Voraussetzung ist dabei lediglich, daß bei dem "× 16"- organisierten Baustein wenigstens zwei Bausteinanschlüsse für die Aktivierung der Datenausgänge vorhanden sind, was bei­ spielsweise für die bisherigen SDRAMs zutrifft.
Beim Schreiben von Daten in einen solchen SDRAM-Speicher wer­ den so über die beiden Bausteinanschlüsse zwei Clocks bzw. Takte aktiviert, so daß die Information über alle 16 Daten­ eingänge eingeschrieben wird. Beim Lesen der Daten werden zu­ erst ein Clock und damit die diesem Clock zugeordneten acht Datenausgänge aktiviert und bewertet, worauf sich der zweite Clock mit dem diesen zugeordneten anderen acht Datenausgängen anschließt.
Vorteilhaft an der Erfindung ist insbesondere, daß unabhängig von der Organisation ("× 4", "× 8" oder "× 16") nur noch ein Burn-In-Board für alle Konfigurationen verwendet werden kann. Dies ist für die Fertigung von großem Vorteil, da diese so­ fort an Neuentwicklungen oder sonstige Veränderungen in der Konfiguration der Bausteine anpaßbar ist.
Nachfolgend wird die Erfindung anhand der Zeichnung näher er­ läutert, in deren einziger Figur die erfindungsgemäße Schal­ tungsanordnung schematisch gezeigt ist.
In der Figur ist ein Anschluß 1 gezeigt, an welchem ein Scan- Signal anliegt, das über zwei Dioden 2, 3 Eingabekanälen 4, 5 zur Aktivierung der Datenein-/ausgänge zugeführt ist, an de­ nen Clocks bzw. Taktsignale CLK11, CLK10 anliegen und die mit Bausteinanschlüssen LDQM und UDQM verbunden sind. Die Knoten­ punkte zwischen den Clocks und den Scan-Signalen sind jeweils über Widerstände 6, 7 von etwa 500 Ohm mit Masse GND verbun­ den. Die Clocks CLK10, CLK11 sind ihrerseits ebenfalls über Dioden 8, 9 zugeführt.
Bei der erfindungsgemäßen Schaltungsanordnung wird also das Scan-Signal über die Dioden 2, 3 auf beide Eingabekanäle 4, 5 "verteilt", so daß in gleicher Weise auch höher organisierte Bausteine als beispielsweise "× 8"-organisierte Bausteine mit der gleichen Boarddichte getestet und geburnt werden können.

Claims (2)

1. Schaltungsanordnung für Burn-In-Systeme zum Testen von Bausteinen mittels eines Boards, bei der die Bausteine matrixartig in den Boards angeordnet und in diesen an Eingabe-/Ausgabe-Kanäle (4, 5) anschaltbar und gruppen­ weise durch Scan-Signale (1) aktivierbar sind, dadurch gekennzeichnet, daß ein Scan-Signal (1) über jeweils eine erste bzw. eine zweite Diode (2, 3) zwei Eingabekanälen zur Aktivierung der Eingabe-/Ausgabe-Kanäle (4, 5) zugeordnet ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Baustein ein Speicher ist, und daß beim Schrei­ ben von Daten in den Speicher beide einem Scan-Signal zugeordnete Eingabekanäle gleichzeitig und beim Lesen von Daten aus dem Speicher diese Eingabekanäle (4, 5) sequentiell aktivierbar sind.
DE19823943A 1998-05-28 1998-05-28 Schaltungsanordnung für Burn-In-Systeme zum Testen von Bausteinen mittels eines Boards Expired - Fee Related DE19823943C2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19823943A DE19823943C2 (de) 1998-05-28 1998-05-28 Schaltungsanordnung für Burn-In-Systeme zum Testen von Bausteinen mittels eines Boards
JP11145286A JP2000030488A (ja) 1998-05-28 1999-05-25 ボ―ドを用いたモジュ―ルのテスト用バ―ンインシステム回路装置
US09/322,717 US6292008B1 (en) 1998-05-28 1999-05-28 Circuit configuration for burn-in systems for testing modules by using a board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19823943A DE19823943C2 (de) 1998-05-28 1998-05-28 Schaltungsanordnung für Burn-In-Systeme zum Testen von Bausteinen mittels eines Boards

Publications (2)

Publication Number Publication Date
DE19823943A1 DE19823943A1 (de) 1999-12-02
DE19823943C2 true DE19823943C2 (de) 2000-11-16

Family

ID=7869226

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823943A Expired - Fee Related DE19823943C2 (de) 1998-05-28 1998-05-28 Schaltungsanordnung für Burn-In-Systeme zum Testen von Bausteinen mittels eines Boards

Country Status (3)

Country Link
US (1) US6292008B1 (de)
JP (1) JP2000030488A (de)
DE (1) DE19823943C2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256597B2 (en) * 2005-09-08 2007-08-14 Texas Instruments Incorporated Device design-for-test and burn-in-board with minimal external components and increased testing capacity
CN117672342B (zh) * 2024-01-29 2024-04-05 合肥康芯威存储技术有限公司 一种存储芯片的协议监测***以及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19610123C1 (de) * 1996-03-14 1997-10-23 Siemens Ag Verfahren zum Testen von Burn-in-Boards und darin eingesetzten Bauteilen während des Bestückungsvorganges

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442282A (en) * 1992-07-02 1995-08-15 Lsi Logic Corporation Testing and exercising individual, unsingulated dies on a wafer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19610123C1 (de) * 1996-03-14 1997-10-23 Siemens Ag Verfahren zum Testen von Burn-in-Boards und darin eingesetzten Bauteilen während des Bestückungsvorganges

Also Published As

Publication number Publication date
DE19823943A1 (de) 1999-12-02
JP2000030488A (ja) 2000-01-28
US6292008B1 (en) 2001-09-18

Similar Documents

Publication Publication Date Title
DE19915398B4 (de) Verfahren zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten in einem IC-Testgerät
DE69030528T2 (de) Verfahren und Anordnung zum Testen von Schaltungsplatten
DE10260184B4 (de) Speichermodul mit einer Testeinrichtung
DE10132159B4 (de) Verfahren und Vorrichtung zum gleichzeitigen Testen einer Mehrzahl von integrierten Schaltungen
DE10331860A1 (de) SERDES-Kooperation mit der Grenz-Abtast-Testtechnik
DE19807237C2 (de) Halbleiterbauelement-Testgerät
DE19536226A1 (de) Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken
DE19823943C2 (de) Schaltungsanordnung für Burn-In-Systeme zum Testen von Bausteinen mittels eines Boards
DE102006030616A1 (de) Schnittstellenvorrichtung
DE10032256C2 (de) Chip-ID-Register-Anordnung
DE3639577A1 (de) Logikbaustein zur erzeugung von ungleich verteilten zufallsmustern fuer integrierte schaltungen
DE102004043050B4 (de) Verfahren, Halbleitervorrichtung und Testsystem zur Loop-back-Vermessung des Interface-Timings von Halbleitervorrichtungen
DE10342312A1 (de) Halbleiterwafertestsystem
EP0494436A2 (de) Prüfvorrichtung
DE3313449C2 (de) Vorrichtung zum Prüfen von Flachbaugruppen
DE102008035085A1 (de) Bauteil zum Anschluss an einen seriellen Bus und Verfahren zum Zuweisen einer Adresse an ein Bauteil
DE10350356B3 (de) Integrierte Schaltung, Testsystem und Verfahren zum Auslesen eines Fehlerdatums aus der integrierten Schaltung
DE102004010783A1 (de) Verfahren und Schaltungsanordnung zum Testen elektrischer Bausteine
DE69709329T2 (de) Modul mit schnittstelle zur prüfung und diagnose einer elektronischen telekommunikationseinrichtung
DE60307405T2 (de) Halbleiter-Baustein mit Daten-Ports für simultanen bi-direktionalen Datenaustausch und Methode zum Testen desselben
DE10120282B4 (de) Bussignalhaltezelle und Verfahren
DE102005007580B4 (de) Verfahren zum Testen einer zu testenden Schaltungseinheit, welche Schaltungsuntereinheiten aufweist, und Testvorrichtung zur Durchführung des Verfahrens
DE2755576C2 (de) Prüfeinrichtung für eine bestückte Leiterplatte
DE10358849A1 (de) Testaufbau zum Testen einer integrierten Schaltung, integrierte Schaltung und Testsystem
DE102004041553B4 (de) Testverfahren zum Bestimmen der Verdrahtung von Schaltungsträgern mit darauf angeordneten Bauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee