DE19803186C1 - Verfahren zur Herstellung strukturierter Wafer - Google Patents
Verfahren zur Herstellung strukturierter WaferInfo
- Publication number
- DE19803186C1 DE19803186C1 DE19803186A DE19803186A DE19803186C1 DE 19803186 C1 DE19803186 C1 DE 19803186C1 DE 19803186 A DE19803186 A DE 19803186A DE 19803186 A DE19803186 A DE 19803186A DE 19803186 C1 DE19803186 C1 DE 19803186C1
- Authority
- DE
- Germany
- Prior art keywords
- wafer
- areas
- nitride layer
- structured
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 46
- 150000004767 nitrides Chemical class 0.000 claims abstract description 31
- 238000002161 passivation Methods 0.000 claims abstract description 18
- 235000012431 wafers Nutrition 0.000 claims description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000003631 wet chemical etching Methods 0.000 claims description 5
- 238000007704 wet chemistry method Methods 0.000 claims 1
- 239000004922 lacquer Substances 0.000 abstract description 5
- 238000001039 wet etching Methods 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 29
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000002966 varnish Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000003973 paint Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005191 phase separation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00388—Etch mask forming
- B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00388—Etch mask forming
- B81C1/00412—Mask characterised by its behaviour during the etching process, e.g. soluble masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/958—Passivation layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Element Separation (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Description
Die Erfindung geht aus von einem Verfahren nach der Gattung
des Hauptanspruchs. Naßchemische Ätzverfahren zur
Strukturierung von Wafern sind bereits bekannt.
Üblicherweise wird zur Vorgabe einer Struktur eine
Fotolacktechnik eingesetzt. Steigende Qualitätsanforderungen
in der Herstellung integrierter Schaltkreise bzw. der
Herstellung mikromechanischer Sensoranordnungen erfordern
eine Randentlackung der verwendeten Wafer, da ansonsten
Lackreste beim Transport der Wafer über die verschiedenen
Prozeßschritte hinweg verschleppt werden. Nach einer
Randentlackung jedoch ist der Waferrand ungeschützt den
Ätzmedien ausgesetzt.
Die US 5,387,316 beschreibt ein Verfahren zum Ätzen von
Halbleiterwafern, bei dem vor dem Ätzen der Randzone des
Wafers hoch dotiert wird, um diese ätzresistent zu machen.
Aus
JP 5-234984 A ist die Verwendung einer
Siliziumdioxid-Schicht als Ätzmaske bekannt, aus Patent
Abstracts of Japan, E 1551, 20. Mai 1994, Vol. 18/No. 266
zur JP 5-234 984 A der Einsatz anisotropen Ätzens zur
Herstellung einer dünnen Siliziummembran.
Die Ätzmasken umfassen jeweils Randbereiche
des Wafers.
Das erfindungsgemäße Verfahren mit den
Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil,
trotz Randentlackung eine Waferrandpassivierung zu
gewährleisten, ohne daß beispielsweise Ätzdosen eingesetzt
werden müssen, die den Waferrand vor dem agressiven
Ätzmedium schützen. Durch die Kombination der
Waferrandpassivierung als Negativprozeß mit dem
Positivprozeß der Festlegung der Bereiche,
die nachfolgend geätzt werden sollen, wird ein Verfahren be
reitgestellt, das preiswert ist und trotzdem erhöhten Quali
tätsanforderungen genügt. Ohne Lack am Rand und ohne den
Einsatz von Ätzdosen bleibt der Waferrand vor Ätzmedien ge
schützt.
Durch die in den abhängigen Ansprüchen aufgeführten Maßnah
men sind vorteilhafte Weiterbildungen und Verbesserungen des
im Hauptanspruch angegebenen Verfahrens möglich. Durch die
Entfernung einer Nitridschicht nur in Teilbereichen und ei
nem anschließenden Auftragen einer dünnen Passivierungs
schicht in den Teilbereichen sind auch zwei- oder mehrstufi
ge Ätzprozesse unter Wahrung der Waferrandpassivierung rea
lisierbar.
Besonders vorteilhaft ist die Verwendung einer Oxidschicht
als Passivierungsschicht, die in einem LOCOS-Prozeß (LOCOS =
engl. "Local Oxidation of Silicon") aufgetragen wird.
Ausführungsbeispiele der Erfindung sind in der Zeichnung
dargestellt und in der nachfolgenden Beschreibung näher er
läutert. Es zeigen Fig. 1 ein erstes Ausführungsbeispiel,
Fig. 2 ein zweites Ausführungsbeispiel.
Fig. 1 zeigt ein erstes Ausführungsbeispiel des erfindungs
gemäßen Verfahrens als beidseitigem einstufigen Ätzprozeß.
In der ersten Teilfigur 1 ist ein Wafer 20 mit einer Vorder
seite 22 und einer Rückseite 23 sowie einem Randbereich 21
in einer Querschnittseitenansicht abgebildet. Der Wafer ist
nur teilweise dargestellt und setzt sich nach links hin fort
und wird dort von einem weiteren Randbereich, der nicht dar
gestellt ist, begrenzt. Auf dem Wafer wird per Gasphasenab
scheidung eine Nitridschicht aufgetragen. Anschließend wird
die Nitridschicht unter Einsatz einer üblichen Fotolacktech
nik strukturiert: Es wird Lack auf die Nitridschicht aufge
tragen, der Lack selektiv belichtet und anschließend entwic
kelt wird, (bei Einsatz eines Positivlacks) wird anschlie
ßend der belichtete Teil des Lacks entfernt, daraufhin der
freigelegte Teil der Nitridschicht üblicherweise über einen
Plasmaätzprozeß entfernt, und schließlich wird der restliche
unbelichtete Teil des Lacks entfernt, beispielsweise über
eine Lackveraschung in einem Sauerstoffplasma. Die Nitrid
strukturierung erfolgt dabei zunächst auf der Wafervorder
seite, wie in Teilfigur 1 dargestellt; aus der Strukturie
rung resultiert die strukturierte Nitridschicht 25. Auf der
Rückseite ist noch die unstrukturierte Nitridschicht 24 ab
gebildet. In einem weiteren Schritt wird analog die Nitrid
schicht auf der Rückseite des Wafers strukturiert; entspre
chend ist in Teilfigur 2 als Ergebnis dieser Nitridstruktu
rierung die strukturierte Nitridschicht 26 auf der Rückseite
dargestellt. In einem weiteren Schritt, der in Teilfigur 3
dargestellt ist, erfolgt das Aufbringen einer Passivierungs
schicht. Im Ausführungsbeispiel ist eine als Passivierungs
schicht verwendete Oxidschicht 27 dargestellt, die durch se
lektives Aufwachsen in einem thermischen Prozeß, einem
LOCOS-Prozeß, bei ca. 1100°C, hergestellt wird. In einem
weiteren Schritt wird die Nitridschicht selektiv zum Oxid
mittels eines Plasmaätzprozesses oder Ätzen in heißer Phos
phorsäure entfernt. Das Ergebnis ist in Teilfigur 4 darge
stellt: Ein Wafer 20 mit strukturierter Oxidschicht, wobei
die Oxidschicht auch den Waferrand 21 vollständig umgibt. In
einem weiteren Schritt folgt das Ätzen des Siliziums mittels
eines anisotropen Ätzprozesses, beispielsweise in einem KOH-
Bad. Der Ätzprozeß erfolgt solange, bis die gewünschten Ätz
tiefen erreicht sind, bzw. bis die gewünschte Durchgangsöff
nung 29 herausgeätzt worden ist. In einem weiteren Schritt
wird die Passivierungsschicht entfernt, beispielsweise durch
Applikation eines flußsäurehaltigen Ätzmediums. Das Ergebnis
des Ätzschrittes und der Entfernung der Passivierung ist in
Teilfigur 5 dargestellt: Der im Querschnitt dargestellte
strukturierte Wafer 30 weist eine Durchgangsöffnung 29 und
einen Kavernenbereich 28 auf.
Fig. 2 zeigt ein weiteres Ausführungsbeispiel des erfin
dungsgemäßen Verfahrens. Zunächst wird wie in Teilfigur 1
bis 3 der Fig. 1 beschrieben vorgegangen. In einem weiteren
Schritt jedoch wird in einem Teilbereich 40 des sogenannten
Positivbereichs der Oberfläche des Wafers die Nitridschicht
entfernt. Der Positivbereich ist dabei durch den mit der Ni
tridschicht bedeckten Teil der Oberfläche des Wafers gege
ben. Dabei wird in üblicher Weise ein Fotolackprozeß einge
setzt, um anschließend eine Struktur zu erhalten, wie sie in
Teilfigur 6 dargestellt ist: Der Wafer 20 weist auf der Vor
derseite eine strukturierte Nitridschicht 25 und auf der
Rückseite eine strukturierte Nitridschicht 26 auf. Der Rest
der Oberfläche des Wafers ist bis auf den Teilbereich 40 mit
einer Oxidschicht bedeckt. Im Teilbereich 40 wird nun in ei
ner zweiten lokalen Oxidation (thermischer Oxidationsprozeß,
LOCOS-Prozeß) eine Oxidschicht 41 aufgetragen. Auch hier ist
wie bei der ersten lokalen Oxidation schon die Selektivität
zu den Bereichen, die mit einer Nitridschicht bedeckt sind,
gewährleistet. Teilfigur 7 zeigt das Ergebnis dieses Verfah
rensschritts: einen Wafer, der im Teilbereich 40 mit einer
dünnen Oxidschicht 41 versehen ist sowie in den übrigen Be
reichen entweder mit einer dicken Oxidschicht oder mit einer
Nitridschicht bedeckt ist. In einem weiteren Schritt wird
das Nitrid komplett entfernt, selektiv zum Oxid in einem
Plasmaätzprozeß. Der Wafer mit der in Teilfigur 8 darge
stellten resultierenden Struktur wird nun einem naßchemischen
Ätzprozeß in einem KOH-Bad ausgesetzt. Dabei wird zunächst
ein Vorätzen des Wafers im Bereich der späteren Durchgangs
öffnung 29 durchgeführt, um das Silizium teilweise abzutra
gen und Vertiefungen 42 beidseitig herzustellen (siehe Teil
figur 9). Anschließend wird die dünne Oxidschicht 41 im
Teilbereich 40 mit einem flußsäurehaltigen Ätzmedium ent
fernt, das im Tauchbad überall die Siliziumdioxidschicht an
greift; da die Oxidschicht im Teilbereich 40 jedoch dünner
ist als die restliche Schicht, kann sie selektiv zur restli
chen Oxidschicht vollständig im Teilbereich 40 abgetragen
werden, solange der Ätzprozeß mit dem flußsäurehaltigen Ätz
medium abgebrochen wird, sobald die dünne Oxidschicht 41 ab
getragen ist (Teilfigur 10). Schließlich wird der Wafer KOH
geätzt, bis das Silizium soweit abgetragen ist, bis die end
gültigen Ätztiefen erreicht sind. Fig. 11 zeigt den struk
turierten Wafer nach sich anschließender Entfernung der Pas
sivierungsschicht; er weist eine Durchgangsöffnung 29 sowie
eine flache Kaverne 43 auf. Durch die in Fig. 2 dargestell
te Vorgehensweise eines beidseitigen, zweistufigen KOH-
Ätzprozesses ist im Vergleich zu Fig. 1 eine Strukturierung
des Wafers erreicht worden, aus der eine Kaverne 43 resul
tiert, die flacher ist als die Kaverne 28 aus Fig. 1.
Andere Strukturen mit KOH-Ätzungen der Vorderseite und/oder
Rückseite in einem einstufigen bzw. zweistufigen KOH-
Ätzprozeß lassen sich aus den in Fig. 1 und 2 gezeigten
Ausführungsbeispielen leicht ableiten. Es sind natürlich
auch mehrstufige Ätzprozesse ableitbar, bei denen mehr als
zwei unterschiedliche Oxiddicken realisiert werden, um mehr
fache Abstufungen in den endgültigen Ätztiefen erreichen zu
können. Grundlegend ist in all den Ausführungsbeispielen die
Erzeugung einer Waferpassivierung in einer Fotolacktechnik
in einer Art Negativprozeß dort, wo in einem vorangegangenem
Strukturprozeß Lack entfernt wurde, also auch am Rand. Als
Positivbereiche sind in den Ausführungsbeispielen die Berei
che der Waferoberfläche zu verstehen, die mit einer Nitrid
schicht bedeckt sind. Die übrigen Bereiche der Oberfläche
des Wafers sind Negativbereiche, die auch Randbereiche des
Wafers umfassen, also genau die Bereiche, in denen eine Pas
sivierung gewährleistet sein soll.
Als Fotolacktechnik kann die Standard-IC-Fotolacktechnik mit
gewöhnlicher Randentlackung vor einer Belichtung eingesetzt
werden. Alternativ sind auch Fotolacktechniken einsetzbar,
bei denen eine Randentlackung des Wafers erst nach der Be
lichtung bzw. erst nach Belichtung und Entwicklung des Foto
lacks erfolgt.
Claims (7)
1. Verfahren zur Herstellung strukturierter Wafer (30),
insbesondere mikromechanischer Sensoranordnungen,
bei dem
- a) ein Wafer (20) bereitgestellt wird,
- b) eine Aufteilung der Waferoberfläche in Positivbereiche, die nachfolgend naßchemisch geätzt werden sollen, und in Negativbereiche erfolgt, wobei die Nega tivbereiche Randbereiche (21) des Wafers umfassen,
- c) in einem weiteren Schritt die Negativbereiche mit einer Passivierungsschicht (27), insbesondere Oxidschicht, versehen werden zum Schutz vor nachfolgenden naß chemischen Ätzvorgängen,
- d) in einem weiteren Schritt der Wafer naßchemisch geätzt und
- e) in einem weiteren Schritt die Passivierungsschicht (27) ent
fernt wird, wobei die Aufteilung durch folgende Schritte
erfolgt:
- 1. Auftragen einer Nitridschicht
- 2. in einem weiteren Schritt Strukturieren der Nitridschicht, insbesondere unter Verwendung einer Fotolacktechnik, so daß die mit der strukturierten Nitridschicht (25, 26) bedeckten Teile der Waferoberfläche als Positivbereiche festgelegt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
zwischen dem Versehen der Negativbereiche mit der
Passivierungsschicht (27) und dem naßchemischen Ätzen des
Wafers zumindest in Teilbereichen (40) der
Positivbereiche eine Entfernung der strukturierten Nitridschicht (25, 26)
erfolgt.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß
zwischen der Entfernung der strukturierten Nitridschicht (25, 26) in den
Teilbereichen und den naßchemischen Ätzvorgängen eine
dünne Passivierungsschicht (41) in den Teilbereichen
aufgetragen und in einem weiteren Schritt die strukturierte
Nitridschicht (25, 26) vollständig entfernt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß die eingesetzte Fotolacktechnik eine
bei der Herstellung integrierter Schaltkreise
standardmäßig verwendete Fotolacktechnik ist.
5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß bei der Strukturierung der
Nitridschicht eine Randentlackung nach Belichtung bzw.
nach Belichtung und Entwicklung des Fotolacks erfolgt.
6. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die Passivierungsschicht (27) eine
Oxidschicht ist.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß
das Auftragen der Oxidschicht in einem LOCOS-Prozeß
erfolgt.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803186A DE19803186C1 (de) | 1998-01-28 | 1998-01-28 | Verfahren zur Herstellung strukturierter Wafer |
JP11018682A JPH11288919A (ja) | 1998-01-28 | 1999-01-27 | パタ―ン化ウェ―ハの製造法 |
US09/238,262 US6723250B1 (en) | 1998-01-28 | 1999-01-27 | Method of producing structured wafers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803186A DE19803186C1 (de) | 1998-01-28 | 1998-01-28 | Verfahren zur Herstellung strukturierter Wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19803186C1 true DE19803186C1 (de) | 1999-06-17 |
Family
ID=7855888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803186A Expired - Lifetime DE19803186C1 (de) | 1998-01-28 | 1998-01-28 | Verfahren zur Herstellung strukturierter Wafer |
Country Status (3)
Country | Link |
---|---|
US (1) | US6723250B1 (de) |
JP (1) | JPH11288919A (de) |
DE (1) | DE19803186C1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1510864A2 (de) * | 1999-07-13 | 2005-03-02 | Input/Output, Inc. | Mikromechanisches Herstellungsverfahren mit Überblendeten Masken |
EP1267749B2 (de) † | 2000-03-20 | 2017-07-26 | Vactronix Scientific, Inc. | Implantierbare endoluminale vorrichtungen und herstellungsverfahren dafür |
DE102021206931A1 (de) | 2021-07-01 | 2023-01-05 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zum Bereitstellen eines Waferrandschutzes in einem Herstellungsprozess eines mikromechanischen Sensorelements |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7118991B2 (en) * | 2004-04-01 | 2006-10-10 | Delphi Technologies, Inc. | Encapsulation wafer process |
US7560039B2 (en) * | 2004-09-10 | 2009-07-14 | Lexmark International, Inc. | Methods of deep reactive ion etching |
JP5521359B2 (ja) * | 2008-03-13 | 2014-06-11 | セイコーエプソン株式会社 | 光偏向器及びその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5006202A (en) * | 1990-06-04 | 1991-04-09 | Xerox Corporation | Fabricating method for silicon devices using a two step silicon etching process |
JPH05234984A (ja) * | 1992-02-25 | 1993-09-10 | Matsushita Electric Works Ltd | シリコン基板のエッチング方法 |
US5387316A (en) * | 1992-12-09 | 1995-02-07 | Motorola, Inc. | Wafer etch protection method |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4542650A (en) * | 1983-08-26 | 1985-09-24 | Innovus | Thermal mass flow meter |
DE3841352A1 (de) * | 1988-12-08 | 1990-06-21 | Philips Patentverwaltung | Verfahren zur herstellung eines maskentraegers aus sic fuer strahlungslithographie-masken |
IL88837A (en) * | 1988-12-30 | 1993-08-18 | Technion Res & Dev Foundation | Method for the preparation of mask for x-ray lithography |
US4996627A (en) * | 1989-01-30 | 1991-02-26 | Dresser Industries, Inc. | High sensitivity miniature pressure transducer |
US4957592A (en) * | 1989-12-27 | 1990-09-18 | Xerox Corporation | Method of using erodable masks to produce partially etched structures in ODE wafer structures |
US5131978A (en) * | 1990-06-07 | 1992-07-21 | Xerox Corporation | Low temperature, single side, multiple step etching process for fabrication of small and large structures |
JP3194594B2 (ja) * | 1990-09-26 | 2001-07-30 | 株式会社日立製作所 | 構造体の製造方法 |
US5762813A (en) * | 1995-03-14 | 1998-06-09 | Nippon Steel Corporation | Method for fabricating semiconductor device |
US5804090A (en) * | 1995-03-20 | 1998-09-08 | Nissan Motor Co., Ltd. | Process for etching semiconductors using a hydrazine and metal hydroxide-containing etching solution |
US5711891A (en) * | 1995-09-20 | 1998-01-27 | Lucent Technologies Inc. | Wafer processing using thermal nitride etch mask |
US5738757A (en) * | 1995-11-22 | 1998-04-14 | Northrop Grumman Corporation | Planar masking for multi-depth silicon etching |
US6033997A (en) * | 1997-12-29 | 2000-03-07 | Siemens Aktiengesellschaft | Reduction of black silicon in semiconductor fabrication |
-
1998
- 1998-01-28 DE DE19803186A patent/DE19803186C1/de not_active Expired - Lifetime
-
1999
- 1999-01-27 US US09/238,262 patent/US6723250B1/en not_active Expired - Fee Related
- 1999-01-27 JP JP11018682A patent/JPH11288919A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5006202A (en) * | 1990-06-04 | 1991-04-09 | Xerox Corporation | Fabricating method for silicon devices using a two step silicon etching process |
JPH05234984A (ja) * | 1992-02-25 | 1993-09-10 | Matsushita Electric Works Ltd | シリコン基板のエッチング方法 |
US5387316A (en) * | 1992-12-09 | 1995-02-07 | Motorola, Inc. | Wafer etch protection method |
Non-Patent Citations (2)
Title |
---|
JP 57-95633 A. In: Patent Abstracts of Japan * |
JP 6-45312 A. In: Patent Abstracts of Japan * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1510864A2 (de) * | 1999-07-13 | 2005-03-02 | Input/Output, Inc. | Mikromechanisches Herstellungsverfahren mit Überblendeten Masken |
EP1510864A3 (de) * | 1999-07-13 | 2008-01-23 | ION Geophysical Corporation | Mikromechanisches Herstellungsverfahren mit Überblendeten Masken |
EP1267749B2 (de) † | 2000-03-20 | 2017-07-26 | Vactronix Scientific, Inc. | Implantierbare endoluminale vorrichtungen und herstellungsverfahren dafür |
DE102021206931A1 (de) | 2021-07-01 | 2023-01-05 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zum Bereitstellen eines Waferrandschutzes in einem Herstellungsprozess eines mikromechanischen Sensorelements |
Also Published As
Publication number | Publication date |
---|---|
US6723250B1 (en) | 2004-04-20 |
JPH11288919A (ja) | 1999-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2611158C2 (de) | Verfahren zum Verformen eines einkristallinen Siliciumkörpers | |
DE19929239B4 (de) | Verfahren zur Herstellung von MOS-FET-Halbleiterelementen | |
DE2723944C2 (de) | Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster | |
DE3203898C2 (de) | ||
DE4331798A1 (de) | Verfahren zur Herstellung von mikromechanischen Bauelementen | |
WO1997004319A1 (de) | Verfahren zur herstellung von beschleunigungssensoren | |
JPH036820A (ja) | 窒化シリコンの差別的エッチング | |
DE2227344C3 (de) | ||
DE19803186C1 (de) | Verfahren zur Herstellung strukturierter Wafer | |
EP0001038B1 (de) | Herstellung einer Siliciummaske und ihre Verwendung | |
DE2227344B2 (de) | Verfahren zum aetzen von oeffnungen in eine schicht aus organischem material | |
DE2432719B2 (de) | Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage und anwendung des verfahrens | |
EP0166893B1 (de) | Trockenätzverfahren | |
DE4446850A1 (de) | Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung | |
DE3034980A1 (de) | Verfahren zur herstellung von verbundkoerpern | |
DE19824401B4 (de) | Verfahren zur Herstellung eines Sensormembransubstrats | |
DE19913683C2 (de) | Verfahren zur Herstellung großflächiger Membranmasken | |
DE10237522A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102005008191A1 (de) | Verfahren zur Bestellung von VDMOS-Transistorenx | |
DE2224468A1 (de) | Verfahren zum aetzen von vorzugsweise glas- bzw. siliciumdioxydschichten | |
DE2804830A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
EP0250611B1 (de) | Verfahren zum Entfernen einer strukturierten Maskierungsschicht | |
DE10143239A1 (de) | Verfahren zur Herstellung einer Membranmaske | |
DE1916036A1 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE3707130C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |