DE19801093A1 - Soi-igbt - Google Patents
Soi-igbtInfo
- Publication number
- DE19801093A1 DE19801093A1 DE19801093A DE19801093A DE19801093A1 DE 19801093 A1 DE19801093 A1 DE 19801093A1 DE 19801093 A DE19801093 A DE 19801093A DE 19801093 A DE19801093 A DE 19801093A DE 19801093 A1 DE19801093 A1 DE 19801093A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- soi
- igbt
- cell
- igbt according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000010354 integration Effects 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 239000012212 insulator Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 23
- 239000002800 charge carrier Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Control Of El Displays (AREA)
Description
Die Erfindung betrifft einen SOI-IGBT (SOI = Silicon-on-
Insulator bzw. Silizium auf Isolator; IGBT = Insulated Gate
Bipolar Transistor, Bipolartransistor mit isoliertem Gate),
mit einer Kanalzone des einen Leitfähigkeitstyps, wenigstens
einer Zellenzone des anderen Leitfähigkeitstyps und wenig
stens einer den IGBT begrenzenden Zwischenzone des einen
Leitfähigkeitstyps, wobei die Kanalzone, die Zellenzone und
die Zwischenzone in einer auf einem Halbleiterkörper des ei
nen Leitfähigkeitstyps vorgesehenen Isolatorschicht angeord
net sind.
Es ist ständiges Ziel, IGBTs hinsichtlich ihrer Spannungsfe
stigkeit, Robustheit und Integrierbarkeit zu verbessern. So
weist beispielsweise ein bestehender IGBT eine Zellenstruktur
auf, bei der zwischen p-leitenden Zellen unter einem aus po
lykristallinem Silizium bestehenden Gate eine n-leitende
Oberflächenschicht eingebracht ist.
Aufgabe der vorliegenden Erfindung ist es, einen SOI-IGBT der
eingangs genannten Art hinsichtlich seiner Spannungsfestig
keit, Robustheit und Integrierbarkeit weiter zu verbessern.
Diese Aufgabe wird bei einem SOI-IGBT mit einer Kanalzone des
einen Leitfähigkeitstyps, wenigstens einer Zellenzone des an
deren Leitfähigkeitstyps und wenigstens einer den IGBT be
grenzenden Zwischenzone des einen Leitfähigkeitstyps, wobei
die Kanalzone, die Zellenzone und die Zwischenzone in einer
auf einem Halbleiterkörper des einen Leitfähigkeitstyps vor
gesehenen Isolatorschicht angeordnet sind, erfindungsgemäß
dadurch gelöst, daß die Kanalzone, die Zellenzone und die
Zwischenzone über in der Isolatorschicht vorgesehene Ausspa
rungen mit dem Halbleiterkörper verbunden sind.
Der erfindungsgemäße SOI-IGBT hat so eine Zellenstruktur, bei
der zwischen einem beispielsweise na-leitenden Siliziumsub
strat als Halbleiterkörper und den einzelnen Zellen eine Iso
latorschicht mit einer Schichtdicke von beispielsweise 0,1 µm
angeordnet ist. In dieser Isolatorschicht befinden sich Aus
sparungen, wodurch beispielsweise p+-leitende Zellenzonen und
n--leitende Zwischenzonen in das n--leitende Siliziumsubstrat
hineinreichen. Bei geeignet gewählter Dotierungskonzentration
in dem na-leitenden Siliziumsubstrat, das eine Schichtdicke
von beispielsweise 50 bis 500 µm haben kann, und entsprechend
eingestellter Größe der p+-leitenden Zellenzone wird durch
die Aussparung das Potential der n+-leitenden Kanalzone unter
dem Gate auf einen niedrigen Wert begrenzt. Die Raumladungs
zone im na-leitenden Siliziumsubstrat wird unterhalb der n+
leitenden Kanalzone im Bereich der Aussparung eingeschnürt,
so daß die volle Spannungsfestigkeit des n--leitenden Silizi
umsubstrates erreicht wird.
Die an die Zellenzone angrenzende Zone, die so zwischen der
Zwischenzone und der Zellenzone liegt, hat den gleichen Leit
fähigkeitstyp wie die Zellenzone und ist schwächer als diese
dotiert. Im obigen Beispiel ist also diese angrenzende Zone
p--dotiert. Sie wirkt im Randbereich des IGBTs als "resurf"-
Struktur (resurf = reduced surface field, reduziertes Ober
flächenfeld) und trägt so zur Spannungsfestigkeit bei.
Gegebenenfalls kann im Randbereich des IGBTs noch eine Feld
platte vorgesehen werden, die mit zunehmendem Abstand vom
Rand des Halbleiterkörpers einen stetig oder stufenweise an
wachsenden Abstand von dessen Oberfläche aufweist.
Im obigen Beispiel fließt der Löcherstrom durch die Ausspa
rungen in der Isolatorschicht aus dem n--leitenden Halblei
tersubstrat heraus in die p+-leitenden Zellenzonen. Die Kon
zentration der Löcher und Elektronen ist im n--leitenden Si
liziumsubstrat im leitenden Zustand um so größer, je kleiner
die Fläche der Aussparungen zu den p+-leitenden Zellenzonen
ist, da ein um so größerer- Löcher-Konzentrationsgradient not
wendig wird, um den Löcherstrom zu führen. Außerdem ist der
Spannungsabfall über der Isolatorschicht um so kleiner, je
enger die Aussparungen in der Isolatorschicht zu den p+-lei
tenden Zellenzonen sind.
Bei dem erfindungsgemäßen IGBT führt die "eingeschobene" Iso
latorschicht mit den Aussparungen zu einer höheren Überflu
tung des Siliziumsubstrates mit Ladungsträgern. Die an die
Zellenzone angrenzende und zwischen dieser und der Zwischen
zone gelegene Zone ist vorzugsweise ausgedehnter als der Ab
stand zwischen zwei Zellenzonen. Dadurch wird die Randstruk
tur des IGBTs weiter verbessert und erreicht eine Spannungs
festigkeit in der Größenordnung von weit über 600 Volt. Wird
zusätzlich noch die Feldplatte angebracht, so bedeutet dies
eine weitere Verbesserung in der Spannungsfestigkeit.
Die Kanalzone, die im obigen Beispiel n+-leitend ist, kann
gegebenenfalls einen Metall- oder polykristallinen Kern ent
halten, was zu einer sehr schnellen Rekombination der La
dungsträger führt, so daß praktisch keine Löcher mehr in die
p-leitenden Zonen eintreten, was die Robustheit des IGBTs er
höht.
Die Siliziumschicht auf der Isolatorschicht kann eine
Schichtdicke von beispielsweise 0,1 bis 5 µm haben, wenn die
Isolatorschicht, wie bereits ausgeführt wurde, etwa 0,1 µm
dick ist und das Siliziumsubstrat eine Schichtdicke von 50
bis 500 µm hat.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher
erläutert. Es zeigen:
Fig. 1 ein Schnittbild durch ein erstes Ausführungs
beispiel des erfindungsgemäßen SOI-IGBTs,
Fig. 2 ein Schnittbild durch ein zweites Ausfüh
rungsbeispiel des erfindungsgemäßen SOI-
IGBTs, bei dem zusätzlich zum Ausführungsbei
spiel von Fig. 1 eine Feldplatte vorgesehen
ist,
Fig. 3 ein Schnittbild durch ein drittes Ausfüh
rungsbeispiel des erfindungsgemäßen SOI-
IGBTs, bei dem im Unterschied zu den Ausfüh
rungsbeispielen der Fig. 1 und 2 n+-leitende
Kanalzonen mit Unterbrechungen versehen sind,
und
Fig. 4 ein Schnittbild durch ein viertes Ausfüh
rungsbeispiel des erfindungsgemäßen SOI-IGBTs
mit einer integrierten CMOS-Schaltung.
Fig. 1 zeigt ein etwa 100 bis 500 µm dickes Siliziumsubstrat
1, das n--leitend ist und gegebenenfalls eine n+-leitende Zo
ne 2 aufweisen kann. An diese Zone 2 bzw. an das Silizium 1
grenzt eine p+-leitende Zone 3 an, auf der eine Drainelektro
de 4 aus beispielsweise Aluminium aufgebracht ist.
Auf der zur Drainelektrode 4 gegenüberliegenden Seite des Si
liziumsubstrates 1 ist eine Isolatorschicht 5 aufgebracht, in
der sich Aussparungen 6, 7 und 8 befinden. Auf der Isolator
schicht 5, die eine Schichtdicke von etwa 0,1 µm hat, ist
eine Siliziumschicht 9 vorgesehen, die p+-leitende Zellenzo
nen 10, p-leitende Zonen 11, eine p-leitende Randzone 12, ei
ne n+-leitende Kanalzone 13, n+-leitende Zonen 14 und eine n+-
leitende Zwischenzone 15 enthält.
Oberhalb der Kanalzone 13 ist eine Gateelektrode 16 aus poly
kristallinem Silizium in eine Isolatorschicht 17, die wie die
Isolatorschicht 5 aus beispielsweise Siliziumdioxid oder Si-
Iiziumnitrid bestehen kann, eingebettet. Zu den p+-leitenden
Zonen 10 und zu den Zonen 14 führt eine Source-Metallisierung
18 aus beispielsweise Aluminium.
In die n+-leitende Kanalzone 13 kann ein Kern 29 aus Metall
oder polykristallinem Silizium eingebettet sein, der für eine
rasche Rekombination der Ladungsträger sorgt, so daß in die
p-leitenden Zonen 11 praktisch nur noch Elektronen und keine
Löcher mehr fließen.
Bei dem erfindungsgemäßen SOI-IGBT wird das Potential der n+-
leitenden Zone 13 unterhalb der Gateelektrode 16 auf einen
niedrigen Wert begrenzt. Die Raumladungszone im Silizium
substrat 1 wird unterhalb der Aussparung 6 eingeschnürt, so
daß das Siliziumsubstrat 1 seine volle Spannungsfestigkeit
erreicht.
Die p--leitende Zone 12 im Randbereich wirkt als "resurf"
Struktur und trägt so zur Spannungsfestigkeit bei. Vorzugs
weise sollte die Ausdehnung x dieser Zone 12 größer als der
Abstand y zwischen zwei Aussparungen 7 sein, obwohl dies in
der Fig. 1 gerade nicht so dargestellt ist.
Der Löcherstrom fließt aus dem na-leitenden Siliziumsubstrat
1 durch die Aussparungen 7 in die p+-leitenden Zonen 10, und
die Löcher-Elektronen-Konzentration im n--leitenden Silizium
substrat ist um so größer, je kleiner die Fläche dieser Aus
sparungen 7 ist, da ein um so größerer Löcher-Konzentrations
gradient notwendig ist, um den Löcherstrom zu führen. Außer
dem wird der Spannungsabfall um so kleiner, je enger die Aus
sparungen 7 beeinanderliegen.
Das Ausführungsbeispiel von Fig. 2 unterscheidet sich von dem
Ausführungsbeispiel von Fig. 1 dadurch, daß zusätzlich noch
im Randbereich des IGBTs eine Feldplatte 19 in eine Isolator
schicht 20 eingebettet ist und in leitender Verbindung mit
der Zwischenzone 15 steht. Diese Feldplatte ist "schräg" ge
stellt und weist mit steigendem Abstand vom Rand des Silizi
umsubstrates 1 eine größere Entfernung von dessen Oberfläche
auf. Die Feldplatte kann dabei stetig oder stufenweise an
steigen. Auch ist es möglich, gegebenenfalls mehrere Feld
platten vorzusehen.
Das Ausführungsbeispiel von Fig. 3 entspricht dem Ausfüh
rungsbeispiel von Fig. 2 und unterscheidet sich von diesem
dadurch, daß in den n+-leitenden Kanalzonen 13 zusätzlich
Aussparungen 21 vorgesehen sind. Diese Aussparungen 21 beste
hen aus n--leitendem Silizium und sind also gleich dotiert
wie das Siliziumsubstrat 1.
Fig. 4 zeigt ein weiteres Ausführungsbeispiel des erfindungs
gemäßen SOT-IGBTs, der hier mit einer CMOS-Schaltung inte
griert ist. Die CMOS-Schaltung weist zwei komplementäre
MOSFETs 21, 22 in einer n-leitenden Wanne 23 bzw. einer p
leitenden Wanne 24 auf. Zwischen den beiden Wannen 23, 24
sind die p+-leitenden Zonen 10 von der Source-Metallisierung
18 bis zum Siliziumsubstrat 1 geführt.
Claims (12)
1. SOI-IGBT, mit einer Kanalzone (13) des einen Leitfähig
keitstyps, wenigstens einer Zellenzone (10) des anderen
Leitfähigkeitstyps und wenigstens einer den IGBT begren
zenden Zwischenzone (15) des einen Leitfähigkeitstyps,
wobei die Kanalzone (13), die Zellenzone (10) und die
Zwischenzone (15) in einer auf einem Halbleiterkörper (1)
des einen Leitfähigkeitstyps vorgesehenen Isolatorschicht
(5) angeordnet sind, dadurch gekennzeichnet, daß die Ka
nalzone (13), die Zellenzone (10) und die Zwischenzone
(15) über in der Isolatorschicht (5) vorgesehenen Ausspa
rungen (6, 7, 8) mit dem Halbleiterkörper (1) verbunden
sind.
2. SOI-IGBT nach Anspruch 1) gekennzeichnet durch eine an
die Zellenzone (10) angrenzende Zone (12) des anderen
Leitfähigkeitstyps, die im Vergleich zu der Zellenzone
(10) schwächer dotiert ist.
3. SOI-IGBT nach Anspruch 2, gekennzeichnet durch eine über
der angrenzenden Zone (12) angeordnete Feldplatte (19).
4. SOI-IGBT nach Anspruch 3, dadurch gekennzeichnet, daß der
Abstand zwischen der Feldplatte (19) und dem Halbleiter
körper (1) mit zunehmender Entfernung zu einem Rand des
Halbleiterkörpers (1) stetig oder stufenartig zunimmt.
5. SOI-IGBT nach Anspruch 3 oder 4, dadurch gekennzeichnet,
daß mehrere Feldplatten (19) vorgesehen sind.
6. SOI-IGBT nach einem der Ansprüche 1 bis 5, gekennzeichnet
durch eine Unterbrechung (21) in der Kanalzone (13).
7. SOI-IGBT nach Anspruch 2, dadurch gekennzeichnet, daß der
Abstand (y) zwischen den Aussparungen (7) von zwei Zel
lenzonen (10) kleiner als die Ausdehnung (x) der angren
zenden Zone (12) ist.
8. SOI-IGBT nach einem der Ansprüche 1 bis 7, dadurch ge
kennzeichnet, daß der Halbleiterkörper ein Silizium
substrat (1) mit einer Schichtdicke von 100 bis 500 µm
ist.
9. SOI-IGBT nach einem der Ansprüche 1 bis 8, dadurch ge
kennzeichnet, daß die Schichtdicke der die Kanalzone
(13), die Zellenzone (10) und die Zwischenzone (15) ent
haltenden Siliziumschicht (9) etwa 0,1 bis 5 µm beträgt.
10. SOI-IGBT nach einem der Ansprüche 1 bis 9, dadurch ge
kennzeichnet, daß die Schichtdicke der Isolatorschicht
(5) etwa 0,1 µm beträgt.
11. SOI-IGBT nach einem der Ansprüche 1 bis 10, dadurch ge
kennzeichnet, daß der IGBT mit einer CMOS-Schaltung inte
griert ist (Fig. 4).
12. SOI-IGBT nach einem der Ansprüche 1 bis 11, dadurch ge
kennzeichnet, daß in der Kanalzone (13) ein Kern (29) aus
Metall oder polykristallinem Silizium enthalten ist.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19801093A DE19801093A1 (de) | 1998-01-14 | 1998-01-14 | Soi-igbt |
AT98965104T ATE330331T1 (de) | 1998-01-14 | 1998-12-07 | Vertikal igbt mit einer soi-struktur |
DE59813600T DE59813600D1 (de) | 1998-01-14 | 1998-12-07 | Vertikal igbt mit einer soi-struktur |
EP98965104A EP0966761B1 (de) | 1998-01-14 | 1998-12-07 | Vertikal igbt mit einer soi-struktur |
PCT/DE1998/003590 WO1999036963A1 (de) | 1998-01-14 | 1998-12-07 | Vertical igbt mit einer soi-struktur |
JP53662399A JP2001515662A (ja) | 1998-01-14 | 1998-12-07 | Soi−igbt |
US09/395,319 US6150694A (en) | 1998-01-14 | 1999-09-13 | Silicon-on-insulator insulated gate bipolar transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19801093A DE19801093A1 (de) | 1998-01-14 | 1998-01-14 | Soi-igbt |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19801093A1 true DE19801093A1 (de) | 1999-07-22 |
Family
ID=7854554
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19801093A Withdrawn DE19801093A1 (de) | 1998-01-14 | 1998-01-14 | Soi-igbt |
DE59813600T Expired - Lifetime DE59813600D1 (de) | 1998-01-14 | 1998-12-07 | Vertikal igbt mit einer soi-struktur |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE59813600T Expired - Lifetime DE59813600D1 (de) | 1998-01-14 | 1998-12-07 | Vertikal igbt mit einer soi-struktur |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0966761B1 (de) |
JP (1) | JP2001515662A (de) |
AT (1) | ATE330331T1 (de) |
DE (2) | DE19801093A1 (de) |
WO (1) | WO1999036963A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7569431B2 (en) | 2004-09-02 | 2009-08-04 | Fuji Electric Holdings Co., Ltd. | Semiconductor device and manufacturing method thereof |
DE102005024943B4 (de) * | 2005-05-31 | 2009-11-05 | Infineon Technologies Ag | Soi-igbt |
DE102005038441B4 (de) * | 2005-08-12 | 2010-08-05 | Infineon Technologies Ag | Feldeffekthalbleiterbauelement und Verfahren zur Herstellung desselben |
US7790519B2 (en) | 2004-09-02 | 2010-09-07 | Fuji Electric Systems Co., Ltd. | Semiconductor device and manufacturing method thereof |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112006000522T5 (de) | 2005-03-03 | 2008-01-10 | Fuji Electric Holdings Co., Ltd., Kawasaki | Halbleiterbauelement und Verfahren zu dessen Herstellung |
DE102010020884B4 (de) | 2010-05-18 | 2018-03-15 | Infineon Technologies Ag | Halbleiterbauelement |
JP5816570B2 (ja) | 2011-05-27 | 2015-11-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19538090A1 (de) * | 1995-10-13 | 1997-04-17 | Asea Brown Boveri | Leistungshalbleiterelement |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02135781A (ja) * | 1988-11-17 | 1990-05-24 | Nissan Motor Co Ltd | 絶縁ゲート形縦形半導体装置 |
US5396087A (en) * | 1992-12-14 | 1995-03-07 | North Carolina State University | Insulated gate bipolar transistor with reduced susceptibility to parasitic latch-up |
-
1998
- 1998-01-14 DE DE19801093A patent/DE19801093A1/de not_active Withdrawn
- 1998-12-07 AT AT98965104T patent/ATE330331T1/de not_active IP Right Cessation
- 1998-12-07 WO PCT/DE1998/003590 patent/WO1999036963A1/de active IP Right Grant
- 1998-12-07 EP EP98965104A patent/EP0966761B1/de not_active Expired - Lifetime
- 1998-12-07 JP JP53662399A patent/JP2001515662A/ja not_active Abandoned
- 1998-12-07 DE DE59813600T patent/DE59813600D1/de not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19538090A1 (de) * | 1995-10-13 | 1997-04-17 | Asea Brown Boveri | Leistungshalbleiterelement |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7569431B2 (en) | 2004-09-02 | 2009-08-04 | Fuji Electric Holdings Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7790519B2 (en) | 2004-09-02 | 2010-09-07 | Fuji Electric Systems Co., Ltd. | Semiconductor device and manufacturing method thereof |
DE102005039564B4 (de) * | 2004-09-02 | 2011-03-31 | Fuji Electric Systems Co., Ltd. | Verfahren zum Herstellen eines Halbleiterbauteils |
DE102005024943B4 (de) * | 2005-05-31 | 2009-11-05 | Infineon Technologies Ag | Soi-igbt |
DE102005038441B4 (de) * | 2005-08-12 | 2010-08-05 | Infineon Technologies Ag | Feldeffekthalbleiterbauelement und Verfahren zur Herstellung desselben |
Also Published As
Publication number | Publication date |
---|---|
WO1999036963A1 (de) | 1999-07-22 |
EP0966761B1 (de) | 2006-06-14 |
DE59813600D1 (de) | 2006-07-27 |
ATE330331T1 (de) | 2006-07-15 |
EP0966761A1 (de) | 1999-12-29 |
JP2001515662A (ja) | 2001-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1051756B1 (de) | Mos-feldeffekttransistor mit hilfselektrode | |
DE19954351B4 (de) | Halbleiterbauelement | |
DE19539541B4 (de) | Lateraler Trench-MISFET und Verfahren zu seiner Herstellung | |
EP0996981A1 (de) | Hochvolt-randabschluss für planarstrukturen | |
EP0888639A1 (de) | Durch feldeffekt steuerbares halbleiterbauelement | |
DE102014111279B4 (de) | Halbleiterchip mit integrierten Serienwiderständen und Verfahren zur Herstellung desselben | |
DE3537004A1 (de) | Vdmos-baustein | |
DE19533956A1 (de) | Leistungshalbleitervorrichtung | |
DE3787484T2 (de) | Verdrahtungsentwurf für bipolare und unipolare Transistoren mit isoliertem Gate. | |
DE10229146A1 (de) | Laterales Superjunction-Halbleiterbauteil | |
DE102020116653B4 (de) | Siliziumcarbid-halbleiterbauelement | |
DE19816448C1 (de) | Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung | |
DE19923466B4 (de) | Junctionsisolierter Lateral-MOSFET für High-/Low-Side-Schalter | |
DE10312911B4 (de) | Halbleiterbauelement mit platzsparendem Randabschluss | |
EP0966761B1 (de) | Vertikal igbt mit einer soi-struktur | |
DE102006002438A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE10085054B4 (de) | Trench-IGBT | |
EP0925610A1 (de) | Halbleiterbauelement mit einer steuerelektrode zur modulation der leitfähigkeit eines kanalbereichs unter verwendung einer feldplattenstruktur | |
DE10005772B4 (de) | Trench-MOSFET | |
DE102004045944B4 (de) | MOS-Feldeffekttransistor | |
DE102004052153A1 (de) | Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite | |
DE19839971C2 (de) | Randstruktur für Halbleiterbauelemente | |
DE10317383B4 (de) | Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsgebiet und Feldplatte | |
EP3387677B1 (de) | Halbleitertransistor mit superlattice-strukturen | |
DE19818296C1 (de) | Hochspannungs-Randabschluß für ein Halbleiterbauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
8139 | Disposal/non-payment of the annual fee |