DE19753427C1

DE19753427C1 - Verfahren und Einrichtung zur Erhöhung der Genauigkeit eines digitalen Phasenmodulators für eine faseroptische Signalübertragungs- oder Meßeinrichtung

Info

Publication number: DE19753427C1
Application number: DE19753427A
Authority: DE
Inventors: Maurizio Ribes; Daniel A Tazartes; John G Mark
Original assignee: Litef GmbH
Current assignee: Northrop Grumman Litef GmbH
Priority date: 1997-12-02
Filing date: 1997-12-02
Publication date: 1999-02-04
Anticipated expiration: 2017-12-03
Also published as: US6760111B1; EP1036302B1; WO1999028707A1; EP1036302A1

Description

Die Erfindung betrifft ein Verfahren sowie eine Einrichtung zur Erhöhung der Genauigkeit eines digitalen aus binärgewichteten (Flächen-)Elektroden aufgebauten, bit-parallel anzusteuernden Phasenmodulators innerhalb einer faseroptischen Signalübertragungs- oder Meßeinrichtung, insbesondere für einen faseroptischen Drehratensensor (FOG - Fiber Optic Gyroscope).

Digitale Phasenmodulatoren, wie sie als Bestandteil eines integriert-optischen Chips für FOGs in US 5,137,359 oder US 5 400 142 schrieben sind, bieten den Vorteil, daß sich technisch sehr aufwendige, präzise und rauscharme Hochgeschwindigkeits-D/A-Wand ler mit den zusätzlich erforderlichen sehr linearen Treiberverstärkern vermeiden lassen. Das sich aus einem vorprogrammierten Algorithmus beispiels weise innerhalb eines Regelkreises bei FOGs mit geschlossener Regelschleife ergebende Digitalsignal kann dann direkt binärgewichteten Elektroden des Phasemnodulators zugeführt werden. Die Herstellung hochgenauer Phasen modulatoren mit mehr als 8 Bit Auflösung ist aufwendig und teuer. Für hoch genaue FOGs mit einer Stabilität von etwa 1°/h ist jedoch eine Auflösung von mindestens 10 bis 12 Bit erforderlich. Dies stellt vergleichsweise extreme Anforde rungen an die Herstellungsgenauigkeit des integriert-optischen Chips sowie des sen Temperatur- und Alterungsbeständigkeit.

Der Erfindung liegt damit die Aufgabe zugrunde, die herstellungs- und betriebstechnischen Anforderungen an digitale Phasenmodulatoren der genann ten Art zu reduzieren, ohne Einbußen bei der Genauigkeit in Kauf nehmen zu müs sen.

Die Erfindung besteht bei einem Verfahren zur Erhöhung der Genauigkeit eines digitalen aus binärgewichteten Flächenelektroden aufgebauten, bit-parallel anzusteuernden Phasenmodulators innerhalb einer faseroptischen Signalüber tragungs- oder Meßeinrichtung, vorzugsweise eines faseroptischen Interfero meters, darin, daß den Elektroden des Phasenmodulators individuell zuordenbare Korrekturwerte in einer Speichertabelle abgelegt werden und daß bei Aktivierung des Phasenmodulators das Elektrodenansteuersignal entsprechend den für die zu aktivierenden Elektroden maßgeblichen, gespeicherten Korrekturwerten korrigiert wird.

Vorteilhaft ist es, die Korrekturwerte für die für jede Ansteuerung des Phasenmodu lators zu aktivierenden Elektroden mit Hilfe der gespeicherten Korrekturwerte für jede zu aktivierende Elektrode zu errechnen und diese Korrekturwerte durch Verknüpfung mit einem für die betreffende Ansteuerung maßgeblichen, vorgege benen Elektrodenansteuersignal in ein korrigiertes Elektrodenansteuersignal um zurechnen und die so korrigierten Ansteuersignale bit-parallel auf die Elektroden zu schalten. Weiterhin ist es vorteilhaft, wenn sich die gespeicherten Korrektur werte zur Berücksichtigung von betriebs- oder alterungsbedingten Änderungen der elektrischen Eigenschaften der digitalen Elektroden des Phasemnodulators innerhalb der Speichertabelle ändern lassen.

Bei einer besonders vorteilhaften Ausführungsvariante der Erfindung ist zur Erhöhung der Auflösung des digitalen bit-parallel anzusteuernden Phasen modulators mit n binärgewichteten Elektroden innerhalb der faseroptischen Si gnalübertragungs- oder Meßeinrichtung erfindungsgemaß vorgesehen, daß ein niedersignifikanter Anteil m eines in der Signalübertragungs- oder Meßeinrich tung erzeugten Ansteuersignals für den Phasenmodulator mit einer Auflösung von (n + m) Bit, D/A-gewandelt und als Analogwert auf eine weitere Elektrode des Phasenmodulators geschaltet wird. Dabei können die gespeicherten und/oder errechneten Korrekturwerte mit dem niedersignifikanten Anteil m des Ansteuer signals verknüpft werden und das dabei erhaltene Digitalsignal wird nach D/A-Wandlung als Analogwert auf die weitere Elektrode des Phasenmodulators geschaltet.

Die Erfindung und vorteilhafte Einzelheiten werden nachfolgend mit Bezug auf die Zeichnung in beispielsweisen Ausführungsformen näher erläutert. Es zeigen:

Fig. 1 drei nebeneinander gezeichnete digitale Signalrampen des einen digitalen Phasenmodulator erregenden aus binären Einzelanteilen zusammengesetzten Ansteuersignals;

Fig. 2 den Blockschaltbildaufbau einer prinzipiellen Anordnung zur elektronischen Korrektur der einzelnen die binärgewichteten Elektroden des Phasemnodulators beaufschlagenden Binär signale;

Fig. 3 eine der Fig. 2 entsprechende Blockschaltbildanordnung mit externer Korrekturmöglichkeit einer Korrekturwerttabelle;

Fig. 4 den Blockschaltbildaufbau einer Schaltungsanordnung für den prinzipiellen Aufbau nach Fig. 2, bei der Korrekturterme als Funk tion der jeweils zu aktivierenden Elektroden des digitalen Phasen modulators errechnet werden;

Fig. 5 ein Beispiel für den Aufbau des im Blockschaltbild der Fig. 4 vorgesehenen Addierers;

Fig. 6 eine Ausführungsvariante der Erfindung, bei der die Genauigkeit eines digitalen Phasenmodulators vergleichsweise geringer Auf lösung durch elektronische "Trimmung" wesentlich erhöht wird;

Fig. 7 dient zur Verdeutlichung der Korrekturfunktion bei der Anordnung nach Fig. 6 bei Verwendung eines 2 Bit-D/A-Wandlers, dessen Ausgangssignal eine bestimmte Elektrode des digitalen Phasenmodulators beaufschlagt; und

Fig. 8 eine Ausführungsform für einen hybriden, also einen digital und analog anzusteuernden digitalen Phasenmodulator.

Die drei Signaldiagramme der Fig. 1 verdeutlichen zunächst, wie sich herstellungs- oder anderweitig bedingte Fehler an einer oder mehreren Elektroden eines digitalen Phasenmodulators, im dargestellten Beispiel mit 8 Bit Auflösung, auswirken, wobei eine entsprechende Ungenauigkeit nur dann bemerkbar wird, wenn eine oder mehrere der fehlerhaften Elektroden aktiviert werden.

Das linke Diagramm in Fig. 1 zeigt die ideale Treppenfunktion (digitale Signal rampe) für den Fall, daß alle Elektroden genau der vorgeschriebenen Größe und gewünschten Funktion entsprechen. Das mittlere Diagramm verdeutlicht eine reale Funktion, die Fehler an einigen der binärgewichteten Elektroden erkennen läßt. Das rechte Diagramm in Fig. 1 schließlich läßt eine im Sinne der Erfindung durch vorprogrammierte, gegebenenfalls änderbare Speicherwerte korrigierte Ansteuerfunktion für den digitalen Phasenmodulator erkennen. Dies läßt sich durch Überwachung der diesen Elektroden zugeordneten Ansteuerleitungen und Hinzufügen eines entsprechenden Korrekturwerts zu den die einzelnen Elektroden beaufschlagenden binärgewichteten Signalen erreichen.

Fig. 2 zeigt den prinzipiellen Aufbau eines digitalen 8-Bit-Phasenmodulators 4 mit zugeordneter Ansteuerschaltung, die als wesentliche Baugruppen einen Controller 1 (Steuereinheit), eine Korrektureinheit 2 und eine Schaltergruppe 3 aufweist.

Gemaß einer ersten Ausführungsform ist eine direkte Korrektur der vom Controller 1 gelieferten binären Ansteuersignale unter Verwendung einer Tabelle vorgesehen, die 2ⁿ-Werte mit n-Bit-Wortbreite enthält, beispielsweise n = 8. Die vom Controller 1 gelieferten Binärwerte gelangen als Indexeingang auf die Korrekturtabelle 2, an deren Ausgang eine neu zusammengestellte Kombination der binären Ansteuer signale erscheint, die die einzelnen Elektroden des Phasenmodulators mit entsprechend korrigierter Gewichtung beaufschlagen.

Als Linearisierungs- oder Korrekturtabelle, kommen verschiedene Arten elektro nischer Speicher in Frage, beispielsweise ROMs, EPROMs, EEPROMs usw., um herstellungsbedingte Alterung oder aufgrund anderweitiger Ursachen verursachte Ungenauigkeiten der Phasenmodulatorelektroden auszugleichen.

Die Fig. 3 läßt erkennen, wie die Korrekturtabelle 2 mit 2ⁿ-Werten durch externe Eingabe korrigiert bzw. nachgestellt werden kann, um Fehler zu kompensieren, die aufgrund von alterungsbedingten Änderungen, Temperaturänderungen oder anderen Einflüssen nachträglich auftreten und die einen Einfluß auf die Elektro den hinsichtlich der Erzeugung der gewünschten Phasenverschiebung haben. Der extern zugängliche Stelleingang an der Korrektureinheit 2 ist durch einen Pfeil markiert.

Die digitale Fehlerkompensation des Phasenmodulators läßt sich als mathe matisches Modell wie folgt darstellen:

Ein idealer Phasenmodulator mit n-Bit-Auflösung läßt sich beschreiben durch die Funktion

ψ = Σ^n-1 c_ia_i,

worin ψ den Phasenmodulationswert, c_i Koeffizienten der Form k.2ⁱ angibt und a_i einen der Werte {0, 1} annimmt.

Sofern die Elektroden Fehler aufweisen, weicht der durch solche Elektroden erzeugbare reale Modulationswert vom jeweiligen Idealwert ab. Bezeichnet man eine solche Abweichung mit einem Fehlerterm e_i, so läßt sich die tatsächliche Phasenmodulation wiedergeben durch

ψ = k Σ^n-1 (2ⁱ-e_i)a_i.

Diese Gleichung läßt sich umschreiben zu

ψ = k Σ^n-1 2ⁱa_i - k Σ₀ ^n-1 e_ia_i.

Der Fehler läßt sich also durch Hinzufügen des zweiten Terms der letzteren Gleichung zum Modulatoreingangswert kompensieren.

Zur Implementierung solcher Korrekturwerte werden die die Steuerleitungen zum digitalen Phasenmodulator 4 beaufschlagenden Signale zwischen dem digitalen Controllerausgang und den Eingängen zum Phasenmodulator 4 modifiziert, und zwar durch einen errechneten, der Ungenauigkeit entsprechenden Fehler als Funktion der jeweils aktivierten Elektroden.

Die Fig. 4 in Verbindung mit der Fig. 5 zeigt einen praktisch realisierten Aufbau mit der Korrekturtabelle 2 und einem Addierer 5, aufgebaut als Addierer-Baum. Der Wert der Abweichung vom Idealwert wird für jede Elektrode in der Korrektur werttabelle 2 abgelegt. Über den Addierer 5 läßt sich für jeden Fall ein Korrektur wert erzeugen, um die Ungenauigkeiten des Phasenmodulators zu kompensieren.

Wie die Fig. 5 veranschaulicht, werden die Binärwerte a_i, die letztlich den Status einer betreffenden i-ten Steuerleitung bestimmen als Korrekturwerte heran gezogen, die zu einem bestimmten Zeitpunkt zu den vom Controller 1 gelieferten idealen Werten hinzuaddiert werden. Für diese Lösung wird eine Tabelle von n-Elementen benötigt die den Korrekturwert für die betreffende Elektrode angibt.

Bei einer in Fig. 6 veranschaulichten Ausführungsvariante wird die Korrektur methode gemäß der Erfindung verwendet, um die Genauigkeit eines digitalen Phasenmodulators mit vergleichsweise geringer Auflösung durch eine Art Trimmung deutlich zu erhöhen. Das dargestellte Beispiel zeigt einen digitalen 8-Bit-Phasenmodulator, der unter Verwendung eines 4-Bit-D/A-Wandlers, ins besondere bei Anwendung des oben beschriebenen Korrekturverfahrens, auf eine Auflösung von 11 Bit gebracht wird. Ersichtlicherweise wird dabei die niedrigst signifikante Elektrode durch ein aus den vier LSB-Bits des Controllers 1, gegebe nenfalls nach Korrektur über die Speichertabelle 2, erzeugten Analogsignals beaufschlagt.

Die Fig. 7 verdeutlicht wie eine entsprechende Korrektur unter Verwendung eines 2-Bit-D/A-Wandlers als unmittelbare Fehlerkorrektur erfolgen kann. In dem linken Diagramm der Fig. 7 sind einerseits die idealen Beträge der einzelnen Elektroden bzw. die vom Controller 1 gelieferten idealen Ansteuersignale und andererseits eine reale Situation dargestellt. Das rechte Diagramm in Fig. 7 verdeutlicht dann die ergänzende Korrektur unter Verwendung des über den D/A-Wandler 6 auf die LSB-Elektrode des digitalen Phasenmodulators als Analogwert eingespeisten und korrigierten 4-Bit-Signals vom Controller 1, wie dargestellt, bezogen auf die vier niedrigstsignifikanten Bits.

Die Fig. 8 verdeutlicht eine für die Praxis bedeutsame weitere vorteilhafte Aus führungsform der Erfindung. Hier wird ein digitaler 8-Bit-Phasenmodulator durch eine neunte separate Steuerelektrode zu einem kombinierten digital-analogen Phasenmodulator für Hybridenansteuerbetrieb ergänzt, wodurch eine wesentlich gesteigerte Auflösung erreicht werden kann ohne nennenswerte Erhöhung des Aufwands beim Phasenmodulatorbaustein einerseits bzw. bei dem verwendeten zusätzlichen D/A-Wandler 6 andererseits, für den wie dargestellt eine Auflösung von 4-Bit ausreichend ist, um insgesamt auf eine äquivalente Ansteuerung von 12 Bit Auflösung am Phasenmodulator 4 zu kommen.

Das Blockschaltbild der Fig. 8 verdeutlicht das Konzept eines Phasenmodulators 4, bei dem die den Leitungen 1 bis 8 zugeordneten entsprechend binärgewichteten Elektroden, gegebenenfalls nach Kompensationskorrektur wie oben beschrieben, direkt durch entsprechende Digitalsignale beaufschlagt werden.

Eine weitere mit dem neunten Eingang des Phasenmodulators 4 verbundene Elek trode ist für die Ansteuerung durch ein aus den vier niedrigsignifikanten Bits (LSB-Bits) vom Controller 1 über den D/A-Wandler 6 und einen zugeordneten Treiber verstärker 7 erzeugtes Signal vorgesehen. Dabei können die die Eingangsleitungen 1 bis 8 beaufschlagenden Binärsignale wie oben beschrieben, beispielsweise un ter Verwendung eines EEPROM Speichers vormodifiziert sein, um Abweichungen der einzelnen Elektroden von der zugedachten Binärgewichtung durch das ent sprechende Ansteuersignal auszugleichen.

Der mit der Fig. 8 veranschaulichte Realisierungsvorschlag der Erfindung läßt sich ersichtlicherweise auch auf andere Binärzahlkombinationen sowohl bei der Elektrodenanzahl des Phasenmodulators 4 als auch bei der Auflösung des vom Controller 1 gelieferten Binärsignals anwenden.

Claims

1. Verfahren zur Erhöhung der Genauigkeit eines digitalen, mit binär gewichteten Elektroden realisierten Phasenmodulators innerhalb einer faseropti schen Signalübertragungs- oder Meßeinrichtung, insbesondere faseroptisches In terferometer, dadurch gekennzeichnet, daß

- den Elektroden des Phasenmodulators (4) individuell zuordenbare Korrek turwerte in einer Speichertabelle (2) abgelegt werden und daß
- bei Aktivierung des Phasenmodulators (4) das Elektrodenansteuersignal entsprechend den für die zu aktivierenden Elektroden maßgeblichen, gespeicher ten Korrekturwerten korrigiert wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Korrek turwerte für die für jede Ansteuerung des Phasenmodulators zu aktivierenden Elektroden mit Hilfe von für jede zu aktivierende Elektrode errechneter und dann in der Speichertabelle (2) abgelegter Korrekturwerte durch Verknüpfung mit einem für die betreffende Ansteuerung maßgeblichen, vorgegebenen Elektrodenansteu ersignal in ein korrigiertes Elektrodenansteuersignal umgesetzt werden und daß die so korrigierten Ansteuersignale bit-parallel auf die Elektroden geschaltet werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die gespeicherten Korrekturwerte zur Berücksichtigung von betriebs- oder alters bedingten Änderungen der elektrischen Eigenschaften der digitalen Elektroden des Phasenmodulators innerhalb der Speichertabelle änderbar sind.

4. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekenn zeichnet, daß die Korrekturwerte für die für jede Ansteuerung des Phasenmodu lators zu aktivierenden Elektroden D/A-gewandelt als ein analoger Korrekturwert auf eine separate Elektrode des Phasenmodulators geschaltet wird.

5. Verfahren zur Erhöhung der Auflösung eines digitalen Phasenmodulators mit n-binärgewichteten Elektroden innerhalb einer faseroptischen Signalübertra gungs- oder Meßeinrichtung, insbesondere faseroptisches Interferometer, dadurch gekennzeichnet, daß ein niedersignifikanter Anteil m eines in der Signalübertragung- oder Meßeinrichtung erzeugten digitalen, aus (n + m) Bit be stehenden Ansteuersignals für den Phasenmodulator D/A-gewandelt und als Ana logwer tauf eine weitere separate Elektrode des Phasenmodulators geschaltet wird.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die gemäß ei nem der Ansprüche 1 bis 4 gespeicherten und/oder errechneten Korrekturwerte mit dem niedersignifikanten Anteil m des Ansteuersignals (m + n) verknüpft und das dabei erhaltene Digitalsignal D/A-gewandelt und als Analogwert auf die weitere se parate Elektrode des Phasenmodulators geschaltet wird.

7. Einrichtung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 3, gekennzeichnet durch eine digitale Steuereinheit (1), über welche das einem gewünschten Modulationswert am Phasenmodulator entsprechende digitale Elek trodenansteuersignal bereitgestellt wird, einen Tabellenspeicher (2), der die den ein zelnen Elektroden des Phasenmodulators (4) zuzuordnenden Korrekturwerte ent hält, die entsprechend einem jeweiligen Elektrodenansteuersignal von der Steuer einheit (1) aktivierbar und mit dem Elektrodenansteuersignal verknüpft über eine Schalteinrichtung (3) als linearisiertes, korrigiertes digitales Erregersignal auf die je weils zu aktivierenden Elektroden durchschaltbar sind.

8. Einrichtung nach Anspruch 7, dadurch gekennzeichnet, daß der Tabellenspeicher ein ROM, ein PROM, ein EPROM oder ein EEPROM ist.

9. Einrichtung zur Durchführung des Verfahrens nach Anspruch 4 oder einem der Ansprüche 5 oder 6, gekennzeichnet durch einen D/A-Wandler (6), an dem ein gangsseitig die für jede Ansteuerung des Phasenmodulators maßgeblichen Korrek turwerte zuführbar sind und der ausgangsseltig mit der durch das analoge Korrek tursignal zu beaufschlagenden separaten Elektrode des Phasenmodulators (4) ver bunden ist.

10. Einrichtung zur Durchführung des Verfahrens nach einem der Ansprüche 5 oder 6, gekennzeichnet durch

- eine digitale Steuereinheit (1), welche das digitale Ansteuersignal für den Phasenmodulator (4) mit einer Wortlänge von (n + m) Bit bereitstellt,
- einen D/A-Wandler (6), welcher eingangsseitig durch den niedersigni fikanten Anteil m des Ansteuersignals beaufschlagt ist ausgangsseitig mit der sepa raten Elektrode des Phasenmodulators (4) verbunden ist, und durch
- eine Schalteinrichtung (3), über welche der höhersignifikante Anteil n des korrigierten Ansteuersignals auf die entsprechenden Elektroden des digitalen Phasenmodulators (4) schaltbar ist.