DE19751086C2 - Herstellungsverfahren einer Halbleitereinrichtung mit einer Mehrschichtverbindungsstruktur - Google Patents
Herstellungsverfahren einer Halbleitereinrichtung mit einer MehrschichtverbindungsstrukturInfo
- Publication number
- DE19751086C2 DE19751086C2 DE19751086A DE19751086A DE19751086C2 DE 19751086 C2 DE19751086 C2 DE 19751086C2 DE 19751086 A DE19751086 A DE 19751086A DE 19751086 A DE19751086 A DE 19751086A DE 19751086 C2 DE19751086 C2 DE 19751086C2
- Authority
- DE
- Germany
- Prior art keywords
- organic polymer
- polymer film
- film
- resist pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Die vorliegende Erfindung betrifft ein Herstellungsverfahren einer Halb
leitereinrichtung. Speziell betrifft sie ein Herstellungsverfahren einer Halb
leitereinrichtung mit einer Mehrschichtverbindungsstruktur.
LSI-Halbleiterelemente und Flüssigkristallanzeigeplatten verwenden feine oder miniaturisierte
Mehrschichtverbindungsstrukturen. Die Fig. 12 bis 18 zeigen Layouts eines im Stand der
Technik verwendeten Herstellungsprozesses einer Halbleitereinrichtung. Fig. 12A, 13A, . . .
17A sind Draufsichten, die Layouts zeigen und die speziell einen ersten Herstellungsprozeß
einer Halbleitereinrichtung mit einer Mehrschichtverbindungsstruktur im Stand der Technik
zeigen. Fig. 12B, 13B, . . ., 17B sind entsprechende Querschnittsansichten
entlang der Linie 100-100 in Fig. 12A bis 17A. Mit Bezug zu
Fig. 12A und 12B bis 17A und 17B wird der erste Herstellungsprozeß im Stand
der Technik im folgenden beschrieben.
Wie in Fig. 12A und 12B gezeigt ist, wird ein Sputterverfahren oder ähnliches
derart durchgeführt, daß eine untere Verbindungsschicht 1, die aus Wolfram
silizid gebildet ist, gebildet wird.
Dann wird, wie in Fig. 13A und 13B gezeigt ist, ein CVD-Verfahren oder ähn
liches derart durchgeführt, daß ein Zwischenschichtisolierfilm 2, der die untere
Verbindungsschicht 1 bedeckt und beispielsweise aus einem Siliziumoxidfilm
gebildet ist, gebildet wird.
Dann wird, wie in Fig. 14A und 14B gezeigt ist, ein Lochmuster (d. h. eine Öff
nung) 2a, das die untere Verbindungsschicht 1 erreicht, in einem vorbestimm
ten Bereich indem Zwischenschichtisolierfilm 2 gebildet.
Dann wird, wie in Fig. 15A und 15B gezeigt ist, eine Bearbeitung derart
durchgeführt, daß eine leitende Schicht 3a, die aus einem Wolframsilizidfilm
gebildet ist, sich über die Seitenoberfläche der Öffnung 2a und der oberen
Oberfläche des Zwischenschichtisolierfilmes 2 erstreckt und die mit einem Ab
schnitt der unteren Verbindungsschicht 1 in der Öffnung 2a in Kontakt ist,
gebildet wird. Die leitende Schicht 3a wird beispielsweise durch ein Sputter
verfahren gebildet.
Dann wird, wie in Fig. 16A und 16B gezeigt ist, ein Resistmuster 15 auf einem
vorbestimmten Bereich der leitenden Schicht 3A gebildet. Ein Abschnitt des
Resistmusters 15, der mit der unteren Verbindungsschicht 1 überlappt, weist
eine große Breite W auf, die unter Berücksichtigung eines Überlappungsspiel
raumes D bestimmt wird.
Nach diesem Zustand wird ein anisotropes Ätzen auf der leitenden Schicht 3a,
die in der unteren Ebene mit dem Resistmuster 15 maskiert ist, derart durchge
führt und dann wird das Resistmuster 15 derart entfernt, daß eine obere Ver
bindungsschicht 3 gebildet wird, wie in Fig. 17A und 17B gezeigt ist.
Fig. 18A und 18B zeigen die obere Verbindungsschicht 3, die gebildet wird,
wenn das in Fig. 16A und 16B gezeigte Resistmuster 15 von der beabsichtigten
Position versetzt war. Bei dem in Fig. 16A und 16B gezeigten Resistmuster 15
weist der Abschnitt, der mit der unteren Verbindungsschicht 1 überlappt, die
große Breite W auf, die unter Berücksichtigung des Überlappungsspielraumes
D bestimmt ist. Daher wird schließlich die obere Verbindungsschicht 3 entlang
der Seitenoberfläche der Öffnung 2a, wie in Fig. 18A und 18B gezeigt ist, ge
bildet, sogar wenn das Resistmuster 15 während der Belichtung an einer ver
setzten Position angeordnet war, so daß kein Nachteil auftritt.
Entsprechend dem letzten Anstieg der Integrationsdichte von Halbleitereinrich
tungen wurde jedoch die Miniaturisierung der Verbindungsschichten verlangt.
Es ist daher notwendig, die Breite der oberen Verbindungsschicht 3, die in Fig.
17A und 17B gezeigt ist, zu reduzieren.
Fig. 19A und 20A sind Draufsichten, die Layouts zeigen und die speziell einen
zweiten Herstellungsprozeß einer Halbleitereinrichtung im Stand der Technik
zum Erfüllen der obigen Anforderung zeigen, und Fig. 19B und 20B sind ent
sprechende Querschnittsansichten. Mit Bezug zu Fig. 19A und 19B sowie zu
Fig. 20A und 20B wird im folgenden der zweite Herstellungsprozeß im Stand
der Technik beschrieben. Zuerst wird ein Prozeß ähnlich zu dem herkömm
lichen ersten Herstellungsprozeß, der in Fig. 12A und 12B bis 15A und 15B
gezeigt ist, derart durchgeführt, daß eine Struktur, ähnlich zu der, die in Fig.
15A und 15B gezeigt ist, gebildet wird. Dann wird, wie in Fig. 19A und 19B
gezeigt ist, ein Resistmuster 5 an einem vorbestimmten Bereich auf der leiten
den Schicht 3a gebildet. Für die Miniaturisierung weist das Resistmuster 5
einen zentralen Abschnitt auf, der schmaler ist als der des Resistmusters 15,
das in Fig. 16A und 16B gezeigt ist. Somit weist das in Fig. 19A und 19B gezeigte
Resistmuster 5 eine schmale und gleichmäßige Breite auf. Es wird ein
Ätzen auf der leitenden Schicht 3a, die mit dem Resistmuster 5 maskiert ist,
derart durchgeführt und dann wird das Resistmuster 5 derart entfernt, daß die
obere Verbindungsschicht 3 mit einer kleinen gleichmäßigen Breite, wie in
Fig. 20A und 20B gezeigt ist, gebildet wird.
Der herkömmliche zweite Herstellungsprozeß, der die Miniaturisierung zuläßt
und der in Fig. 19A, 19B, 20A und 20B gezeigt ist, weist die folgende Schwie
rigkeit auf. Mit Bezug zu Fig. 21A, 21B, 22A und 22B wird die Schwierigkeit
im folgenden beschrieben. Wie in Fig. 21A und 21B gezeigt ist, ist es, wenn
das Resistmuster 5 während der Belichtung einer versetzten Position angeord
net war, schwierig, das Kontaktloch 2a vollständig zu füllen, da das
Resistmuster 5 eine kleine Breite aufweist. Genauer füllt, wie in Fig. 21B ge
zeigt ist, das Resistmuster 5 nicht vollständig den Hohlraum, der durch die
Öffnung 2a angeordnete leitende Schicht 3a definiert ist. Wenn ein Ätzen der
leitenden Schicht 3a, die mit dem so gebildeten Resistmuster 5 maskiert ist,
durchgeführt wird, werden die obere Verbindungsschicht 3 und die untere
Verbindungsschicht 1 teilweise geätzt, wie in Fig. 23B gezeigt ist, und im
schlimmsten Fall tritt ein Bruch der Verbindungen auf. Daher war es
schwierig, das in Fig. 19A, 19B, 20A und 20B gezeigte Herstellungsverfahren
zu verwenden, und man mußte den in Fig. 12A und 12B bis 17A und 17B
gezeigten Herstellungsprozeß, der nicht zur Miniaturisierung geeignet ist,
verwenden. Als Ergebnis ist es schwierig, einen Herstellungsprozeß
vorzusehen, der zur Miniaturisierung der Elemente im Stand der Technik
geeignet ist.
Aus der US 4,624,864 ist ein Herstellungsverfahren einer
Halbleitereinrichtung bekannt, das die Merkmale des Oberbegriffs
des Patentanspruches 1 aufweist.
Es ist Aufgabe der vorliegenden Erfindung, ein Herstellungsverfah
ren einer Halbleitereinrichtung vorzusehen, das zur Miniaturisie
rung von Elementen geeignet ist.
Die Aufgabe wird durch das Herstellungsverfahren einer Halblei
tereinrichtung des Anspruches 1 gelöst.
Weiterbildungen der Erfindung sind in den Unteransprüchen angege
ben.
Gemäß dem Herstellungsverfahren des Anspruches 1 wird eine Redu
zierung in einem Überlappungsbereich ermöglicht.
Entsprechend dem Herstellungsverfahren des Anspruches 1 wird
der organische Polymerfilm, der den durch die leitende
Schicht gebildeten Hohlraum füllt, nach dem Bilden der lei
tenden Schicht in Kontakt mit der unteren Schicht gebildet
und dann wird das Resistmuster auf dem organischen Polymer
film gebildet. Daher dient, sogar wenn das Resistmuster von
einer beabsichtigten Position verschoben ist, der organische
Polymerfilm, der in der Öffnung gebildet ist, als ein Ätz
stopp während des Ätzens des organischen Polymerfilmes und
der leitenden Schicht, die mit dem Resistmuster maskiert
sind. Dadurch kann das Ätzen der leitenden Schicht, die in
der Öffnung angeordnet ist, effektiv verhindert werden, sogar
wenn das Resistmuster verschoben ist. Als Ergebnis ist es
möglich, ein nachteiliges Ätzen der unteren Verbindungs
schicht zu verhindern, das durch Ätzen der leitenden Schicht,
die in der Öffnung angeordnet ist, verursacht werden kann.
Entsprechend dem Herstellungsverfahren des Anspruches 1 ist
es, wie oben beschrieben wurde, möglich, Nachteile, wie z. B.
ein Ätzen der unteren Verbindungsschicht, sogar wenn das Re
sistmuster in der verschobenen Position ist, zu verhindern, und
daher ist es möglich, ein feineres Photoresistmuster als im
Stand der Technik zu verwenden. Als Ergebnis kann der Überlap
pungsspielraum reduziert werden und daher ist es möglich, das
Herstellungsverfahren vorzusehen, das für die Miniaturisierung
geeignet ist. Das Ätzen kann derart durchgeführt werden, daß
der organische Polymerfilm und die leitende Schicht, die zumin
dest auf einem anderen Abschnitt des Zwischenschichtisolierfil
mes als der Abschnitt, in dem die Öffnung angeordnet ist, ange
ordnet sind. Das Ätzen kann unter solchen Bedingungen durchge
führt werden, daß eine Ätzrate der leitenden Schicht gleich
oder kleiner als eine Ätzrate des organischen Polymerfilmes
ist. Der organische Polymerfilm enthält bevorzugt eines von ei
nem Polyimidpolymer, einem Polysulfonpolymer, einem Polymela
minpolymer und einem Polymethacrylsäurepolymer. In diesem Fall
kann der organische Polymerfilm ein Vernetzungs- bzw. Verbin
dungspolymer enthalten und das Verfahren kann weiterhin den
Schritt des Härtens des organischen Polymerfilmes durch eine
thermische Behandlung des organischen Polymerfilmes vor dem
Bilden des Resistsmusters aufweisen. Der organische Polymerfilm
kann ein Material aufweisen, das in einem Lösungsmittel des Re
sistmusters nicht löslich ist. Dies kann den Herstellungsprozeß
vereinfachen, da das thermische Verarbeiten des organischen Po
lymerfilmes nicht notwendig ist. Der organische Polymerfilm
wird bevorzugt durch einen Drehaufbringungsverfahren gebildet.
Die leitende Schicht weist bevorzugt eine Filmdicke auf, die
gleich oder kleiner als ½ des Durchmessers der Öffnung ist. Der
organische Polymerfilm kann einen Antireflektionsfilm für die
Belichtung enthalten. Das kann die Genauigkeit der Abmessung
des Resistmusters verbessern, so daß der Überlappungsspielraum
weiter reduziert werden kann. Der Antireflektionsfilm wird
durch Hinzufügen eines Pigmentes mit einer Absorbtionsfähigkeit
bezüglich einer Wellenlänge eines Belichtungslichtes, das zum
Bilden des Resistmusters verwendet wird, in den organischen Po
lymerfilm hergestellt.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der
folgenden Beschreibung von Ausführungsformen anhand der Figuren. Von den
Figuren zeigen:
Fig. 1A-11A Draufsichten, die Layouts zeigen und die speziell einen ersten
Herstellungsprozeß einer Halbleitereinrichtung einer ersten Ausführungs
form zeigen;
Fig. 1B-11B entsprechende Querschnittsansichten entlang der Linie 100-100
in Fig. 1A-11A;
Fig. 12A-18A Draufsichten, die Layouts zeigen und die speziell einen ersten
Herstellungsprozeß einer Halbleitereinrichtung im Stand der Technik
zeigen;
Fig. 12B-18B entsprechende Querschnittsansichten entlang der Linie 100-100
in Fig. 1A-18A;
Fig. 19A und 20A Draufsichten, die Layouts und die speziell einen zweiten
Herstellungsprozeß einer Halbleitereinrichtung im Stand der Technik
zeigen;
Fig. 19B und 20B entsprechende Querschnittsansichten entlang der Linie
100-100 in Fig. 19A und 20A;
Fig. 21A und 22A Querschnittsansichten, die Layouts und die speziell eine
Schwierigkeit des zweiten Herstellungsprozesses des Standes der
Technik zeigen; und
Fig. 21B und 22B entsprechende Querschnittsansichten entlang der Linie
100-100 in Fig. 21A und 22A.
Mit Bezug zu Fig. 1A und 1B bis 8A und 8B wird ein Herstellungsverfahren
einer Halbleitereinrichtung entsprechend einer Ausführungsform im folgenden
beschrieben.
Mit Bezug zuerst zu Fig. 1A und 1B wird das Sputterverfahren oder ähnliches
derart durchgeführt, daß eine unter Verbindungsschicht, die aus einem Wolf
ramsilizidfilm gebildet ist, gebildet wird.
Wie in Fig. 2A und 2B gezeigt ist, wird ein Zwischenschichtisolierfilm 2 mit
einer Dicke von ungefähr 500 nm, der aus einem Siliziumoxidfilm gebildet ist,
auf der unteren Verbindungsschicht 1 durch das CVD-Verfahren gebildet.
Dann wird, wie in Fig. 3A und 3B gezeigt ist, ein Lochmuster (Öffnung) 2a in
dem Zwischenschichtisolierfilm 2 zum elektrischen Verbinden der unteren
Verbindungsschicht 1 mit einer oberen Verbindungsschicht, die später be
schrieben wird, gebildet. Die Öffnung 2a weist einen Durchmesser von unge
fähr 0,3 µm (300 nm) auf.
Wie in Fig. 4A und 4B gezeigt ist, wird eine leitende Schicht 3a mit einer
Dicke von ungefähr 50 nm, die aus einem Wolframsilizidfilm gebildet ist, bei
spielsweise durch das Sputterverfahren gebildet. Die leitende Schicht 3a kann
aus einem polykristallinen Siliziumfilm oder einem geschichteten Film, der aus
einem polykristallinen Siliziumfilm und einem Wolframsilizidfilm gebildet ist,
gebildet sein. Da die Öffnung 2a einen Durchmesser von 300 nm aufweist, kann
die leitende Schicht 3a, die eine Dicke von ungefähr 50 nm aufweist und die in
der Öffnung 2a gebildet ist, nicht vollständig die Öffnung 2a füllen, wie in Fig.
4B gezeigt ist. Daher weist die leitende Schicht 3a, die in der Öffnung 2a an
geordnet ist, eine konkave Form auf.
Dann wird, wie in Fig. 5A und 5B gezeigt ist, ein organischer Polymerfilm 4
mit einer Dicke von ungefähr 80 nm auf einem flachen Abschnitt durch ein
Schleuderbeschichtungsverfahren (d. h. ein Drehaufbringungsverfahren) gebil
det. Da der organische Polymerfilm 4 eine gute Eigenschaft zum Füllen eines
Loches aufweist, ist seine Dicke von ungefähr 80 nm groß genug, den Hohl
raum der leitenden Schicht 3a, die in dem Kontaktloch 2a angeordnet ist, zu
füllen.
Der organische Polymerfilm 4 kann aus einem Polyimidpolymer, einem Poly
sulfonsäurepolymer, einem Polymelaminpolymer oder einem Polymethacryl
säurepolymer gebildet sein. Wenn der organische Polymerfilm aus einem Ver
netzungspolymer, wie z. B. ein Polymelaminpolymer oder ein Polyimidpolymer,
gebildet ist, wird der so gebildete organische Polymerfilm 4 dann bei einer
Temperatur von 130°C oder mehr auf einer warmen Platte derart thermisch
verarbeitet, daß der organische Polymerfilm 4 durch die Wärme gehärtet wird.
Dieses verhindert die Lösung des organischen Polymerfilmes 4 in einem Acetat
lösungsmittel, das für ein später zu bildendes Resistmuster verwendet wird.
Diese Wärmebehandlung ist nicht notwendig, wenn der organische Polymerfilm
aus dem Polysulfonsäurepolymer oder ähnlichem, das in dem Acetatlösungs
mittel unlöslich ist, gebildet ist. Dies vereinfacht den Herstellungsprozeß. Das
Acetatlösungsmittel für den Resist kann ein Propylenglycolmethyletheracetat,
ein Ethylcellosolveacetat oder ein Methyl-3-methoxypropionsäureester sein.
Nach dem in Fig. 5A und 5B gezeigten Schritt wird ein Resistmuster 5 in einem
Bereich, der oberhalb der Öffnung 2A angeordnet ist, auf dem organischen
Polymerfilm 4 gebildet, wie in Fig. 6A und 6B gezeigt ist. Das Resistmuster 5
weist eine gleichmäßige Breite auf, die schmäler ist als die des Resistmusters
15 in dem Stand der Technik, der in Fig. 16A und 16B gezeigt ist. Es wird ein
Ätzen des organischen Polymerfilmes 4 und der leitenden Schicht 3a, die so
gebildet sind und mit dem Resistmuster 5 maskiert sind, derart durchgeführt,
daß eine obere Verbindungsschicht 3, die so bemustert ist, wie in Fig. 7A und
7B gezeigt ist, gebildet wird.
Dann werden das Resistmuster 5 und der organische Polymerfilm 4 derart ent
fernt, daß die in Fig. 8 gezeigte Struktur fertiggestellt wird.
Ein Effekt, der durch den Herstellungsprozeß der ersten Ausführungsform, die
in Fig. 1A und 1B bis 8A und 8B gezeigt ist, erreicht werden kann, wird im
folgenden mit Bezug zu Fig. 9A und 9B bis 11A und 11B beschrieben. Es wird
nun angenommen, daß das Resistmuster 5 an einer versetzten Position gebildet
ist, wie in Fig. 9A und 9B gezeigt ist. Genauer wird angenommen, daß das
Resistmuster 5 die Öffnung 2a nicht komplett bedeckt, sondern nur ein Teil der
Öffnung 2a bedeckt. Wenn das Ätzen des organischen Polymerfilmes 4 und der
leitenden Schicht 3, die mit dem Resistmuster 5 in der versetzten Position
maskiert sind, durchgeführt wird, dient der organische Polymerfilm 4, der in
dem Kontaktloch 2a angeordnet ist, als ein Ätzstopp und verhindert ein Ätzen
der Verbindungsschicht 3, die in dem Kontaktloch 2a angeordnet ist. Dadurch
wird es möglich, effektiv einen Nachteil zu verhindern, der durch den her
kömmlichen Herstellungsprozeß, der in Fig. 21A, 21B, 22A und 22B gezeigt
ist, verursacht wird, und genauer einen solchen Nachteil, daß der Boden der
oberen Verbindungsschicht 3, die in der Öffnung 2a angeordnet ist, abgetragen
wird und die untere Verbindungsschicht 1 ebenfalls geätzt wird. Daher kann ein
Überlappungsspielraum kleiner sein als der, der in dem herkömmlichen Herstel
lungsprozeß, der in Fig. 12A und 12B bis 17A und 17B gezeigt ist, benötigt
wird, und daher kann die Breite des Resistmusters 5 reduziert werden. Als Er
gebnis ist es möglich, den Herstellungsprozeß vorzusehen, der für die Miniatu
risierung geeignet ist.
Wenn der organische Polymerfilm 4 die Öffnung 2a nicht füllt, wird die in der
Öffnung 2a angeordnete leitende Schicht 3a sofort geätzt. Normalerweise wird
ein Überätzen, d. h. ein Ätzen zu einem Ausmaß, das die Filmdicke der leiten
den Schicht 3 übersteigt, zum Bewältigen der Variation der Filmdicke der lei
tenden Schicht 3a durchgeführt. Daher wird die untere Verbindungsschicht 1
ebenfalls geätzt. Im Gegensatz dazu wird entsprechend der Ausführungsform,
die in Fig. 9A und 9B gezeigt ist, in der der organische Polymerfilm 4 die Öff
nung 2a füllt und das Ätzen des organischen Polymerfilmes 4 und der leitenden
Schicht 3a, die mit dem Resistmuster 5 maskiert sind, durchgeführt wird, ein
Abschnitt, der nicht direkt oberhalb der Öffnung 2a angeordnet ist, derart ge
ätzt, daß die Oberfläche des Zwischenschichtisolierfilmes 2 freigelegt wird,
und das Ätzen des Abschnittes des organischen Polymerfilmes 4, der die Öff
nung 2a füllt, wird beendet, bevor die Oberfläche der unteren Verbindungs
schicht 1 freigelegt wird. In dieser Art wird das Ätzen der unteren Verbin
dungsschicht 1 effektiv verhindert. Das Ätzen in dieser Art wird mit einem
Ätzgas, das aus Chlor und in einigen Fällen aus dazu hinzugefügtem Sauerstoff
von 5% oder weniger gebildet ist, durchgeführt. Der Vakuumgrad in der Kam
mer wird derart gesteuert, daß er 0,1 bis 0,5 Pa oder weniger beträgt. Ein Ätz
selektivitätsverhältnis zwischen dem organischen Polymerfilm 4 und der Ver
bindungsschicht 3a (d. h. ein Verhältnis einer Ätzrate der leitenden Schicht 3 zu
einer Ätzrate des organischen Polymerfilmes) wird auf 1,0 oder weniger ge
setzt. Aufgrund dieser so gesteuerten Ätzbedingungen kann das Ätzen des
organischen Polymerfilmes 4 und der leitenden Schicht 3a derart durchgeführt
werden, daß der Abschnitt, der nicht direkt oberhalb der Öffnung 2a angeord
net ist, derart geätzt wird, daß die Oberfläche des Zwischenschichtisolierfilmes
2 freigelegt wird, und daß das Ätzen des Abschnittes des organischen Poly
merfilmes 4, der die Öffnung 2a füllt, fertiggestellt ist, bevor die Oberfläche
der unteren Verbindungsschicht 1 freigelegt wird.
Nachdem in Fig. 10A und 10B gezeigten Schritt werden das Resistmuster 5 und
der organische Polymerfilm 4 derart entfernt, daß die obere Verbindungs
schicht 3 gebildet werden kann, wie in Fig. 11A und 11B gezeigt ist.
Im Gegensatz zu der ersten Ausführungsform, die oben beschrieben wurde, ist
der organische Polymerfilm 4 in der zweiten Ausführungsform zusätzlich mit
einer Antireflektionsfunktion für die Photolithographie vorgesehen. Dies kann
die Genauigkeit der Abmessung des Resistmusters 5 verbessern und der Her
stellungsprozeß kann geeigneter für die Miniaturisierung sein als der Herstel
lungsprozeß der ersten Ausführungsform. Der organische Polymerfilm 4 mit der
Antireflektionsfunktion kann durch Hinzufügen eines Pig
mentes bzw. von Pigmenten in das Lösungsmittel des organi
schen Polymerfilmes 4 hergestellt werden. Genauer können
Pigmente, wie z. B. eine Azoverbindung, ein Benzophe
nolderivat, ein Naphtalenderivat oder ein Anthracenderi
vat, hinzugefügt werden, die eine Absorbtionsfähigkeit
bzw. -vermögen bezüglich einer Wellenlänge des Belich
tungslichtes, das zum Bilden des Resistmusters 5 verwendet
wird, aufweisen.
Die untere Verbindungsschicht 1 der beschriebenen Ausfüh
rungsformen muß beispielsweise nicht aus einer allgemeinen
leitenden Schicht gebildet sein, sondern kann aus einem
Dotierungsbereich, wie z. B. ein Halbleitersubstrat, gebil
det sein.
Claims (9)
1. Herstellungsverfahren einer Halbleitereinrichtung mit einer Mehrschicht
verbindungsstruktur, mit den folgenden Schritten:
Bilden einer unteren Verbindungsschicht (1),
Bilden eines Zwischenschichtisolierfilmes (2) auf der unteren Verbindungsschicht (1) und dann Bilden einer Öffnung (2a), die die untere Verbindungsschicht (1) erreicht, in dem Zwischenschichtisolierfilm (2),
Bilden einer leitenden Schicht (3a), die entlang der Seitenoberfläche der Öffnung (2a) angeordnet ist, die in Kontakt mit der unteren Verbindungsschicht (1) ist und die sich entlang der oberen Oberfläche des Zwischenschichtisolierfilmes (2) erstreckt,
Bilden eines Füllfilmes, der einen Hohlraum in der Öffnung (2a) füllt, der durch die leitende Schicht (3a), die in der Öffnung (2a) angeordnet ist, gebildet ist,
Bilden eines Resistmusters (5) auf dem Füllfilm und
Bilden einer oberen Verbindungsschicht (3) durch Ätzen des Füllfilmes und der leitenden Schicht (3a), die mit dem Resistmuster (5) maskiert sind, dadurch gekennzeichnet, dass das Resistmuster (5) direkt auf dem Füllfilm zumindest oberhalb der Öffnung (2a) gebildet wird, wobei der Füllfilm ein organischer Polymerfilm (4) ist und
das Ätzen derart durchgeführt wird, dass der organische Polymerfilm (4) und die leitende Schicht (3a) erst in dem nicht vom Resistmuster (5) maskierten Bereich entfernt werden, und dann der organische Polymerfilm (4) in der Öffnung (2a) entfernt wird.
Bilden einer unteren Verbindungsschicht (1),
Bilden eines Zwischenschichtisolierfilmes (2) auf der unteren Verbindungsschicht (1) und dann Bilden einer Öffnung (2a), die die untere Verbindungsschicht (1) erreicht, in dem Zwischenschichtisolierfilm (2),
Bilden einer leitenden Schicht (3a), die entlang der Seitenoberfläche der Öffnung (2a) angeordnet ist, die in Kontakt mit der unteren Verbindungsschicht (1) ist und die sich entlang der oberen Oberfläche des Zwischenschichtisolierfilmes (2) erstreckt,
Bilden eines Füllfilmes, der einen Hohlraum in der Öffnung (2a) füllt, der durch die leitende Schicht (3a), die in der Öffnung (2a) angeordnet ist, gebildet ist,
Bilden eines Resistmusters (5) auf dem Füllfilm und
Bilden einer oberen Verbindungsschicht (3) durch Ätzen des Füllfilmes und der leitenden Schicht (3a), die mit dem Resistmuster (5) maskiert sind, dadurch gekennzeichnet, dass das Resistmuster (5) direkt auf dem Füllfilm zumindest oberhalb der Öffnung (2a) gebildet wird, wobei der Füllfilm ein organischer Polymerfilm (4) ist und
das Ätzen derart durchgeführt wird, dass der organische Polymerfilm (4) und die leitende Schicht (3a) erst in dem nicht vom Resistmuster (5) maskierten Bereich entfernt werden, und dann der organische Polymerfilm (4) in der Öffnung (2a) entfernt wird.
2. Herstellungsverfahren der Halbleitereinrichtung nach Anspruch 1
bei dem
das Ätzen unter den Bedingungen durchgeführt wird, dass eine Ätzrate der lei
tenden Schicht (3a) kleiner oder gleich als eine Ätzrate des organischen Poly
merfilmes (4) ist.
3. Herstellungsverfahren der Halbleitereinrichtung nach
Anspruch 1 oder 2, bei dem
der organische Polymerfilm (4) eines von einem Polyimidpolymer, einem Poly
sulfonsäurepolymer, einem Polymelaminpolymer und einem Polymethacryl
säurepolymer enthält.
4. Herstellungsverfahren der Halbleitereinrichtung nach einem der An
sprüche 1 bis 3, bei dem
der organische Polymerfilm (4) ein Vernetzungspolymer enthält und
das Verfahren weiter den Schritt des Härtens des organischen Polymerfilmes
(4) durch eine thermische Bearbeitung des organischen Polymerfilmes (4) vor
dem Bilden des Resistmusters (5) aufweist.
5. Herstellungsverfahren der Halbleitereinrichtung nach einem der An
sprüche 1 bis 4, bei dem
der organische Polymerfilm (4) ein Material enthält, das in einem Lösungs
mittel des Resistmusters (5) nicht löslich ist.
6. Herstellungsverfahren der Halbleitereinrichtung nach einem der An
sprüche 1 bis 5, bei dem
der organische Polymerfilm (4) durch ein Drehaufbringungsverfahren gebildet
wird.
7. Herstellungsverfahren der Halbleitereinrichtung nach einem der An
sprüche 1 bis 6, bei dem
die leitende Schicht (3a) eine Filmdicke aufweist, die gleich oder kleiner als ½
des Durchmessers der Öffnung (2a) ist.
8. Herstellungsverfahren der Halbleitereinrichtung nach einem der An
sprüche 1 bis 7, bei dem
der organische Polymerfilm (4) einen Antireflektionsfilm für die Belichtung
aufweist.
9. Herstellungsverfahren der Halbleitereinrichtung nach
Anspruch 8, bei dem
der Antireflektionsfilm durch Hinzufügen eines Pigments,
das eine Absorbtionsfähigkeit bezüglich einer Wellenlänge
des Belichtungslichtes, das zum Bilden des Resistmusters
(5) verwendet wird, aufweist, in den organischen
Polymerfilm (4) hergestellt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9192263A JPH1140664A (ja) | 1997-07-17 | 1997-07-17 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19751086A1 DE19751086A1 (de) | 1999-01-28 |
DE19751086C2 true DE19751086C2 (de) | 2002-09-19 |
Family
ID=16288385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19751086A Expired - Fee Related DE19751086C2 (de) | 1997-07-17 | 1997-11-18 | Herstellungsverfahren einer Halbleitereinrichtung mit einer Mehrschichtverbindungsstruktur |
Country Status (5)
Country | Link |
---|---|
US (1) | US6133138A (de) |
JP (1) | JPH1140664A (de) |
KR (1) | KR100252480B1 (de) |
DE (1) | DE19751086C2 (de) |
TW (1) | TW353217B (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6358843B1 (en) * | 2001-04-02 | 2002-03-19 | Advanced Micro Devices, Inc. | Method of making ultra small vias for integrated circuits |
US6927261B2 (en) | 2001-04-30 | 2005-08-09 | W. R. Grace & Co.-Conn. | Method of making supported transition metal polymerization catalysts and compositions formed therefrom |
EP1401887A1 (de) | 2001-04-30 | 2004-03-31 | W.R. Grace & Co.-Conn. | Heterogene chromkatalysatoren und verfahren zur polymerisation von olefinen mit diesen katalysatoren |
US7455750B2 (en) * | 2004-06-25 | 2008-11-25 | E.I. Du Pont De Nemours And Company | Meta- and para-aramid pulp and processes of making same |
US9365664B2 (en) | 2009-01-29 | 2016-06-14 | W. R. Grace & Co. -Conn. | Catalyst on silica clad alumina support |
RU2520223C2 (ru) | 2009-01-29 | 2014-06-20 | В.Р.Грейс Энд Ко.-Конн. | Катализатор на подложке из оксида алюминия, с оболочкой из диоксида кремния |
KR102547096B1 (ko) * | 2015-12-22 | 2023-06-26 | 에스케이하이닉스 주식회사 | 듀얼다마신구조를 형성하는 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4624864A (en) * | 1984-06-14 | 1986-11-25 | Commissariat A L'energie Atomique | Process for the autopositioning of an interconnection line on an electric contact hole of an integrated circuit |
US5427980A (en) * | 1992-12-02 | 1995-06-27 | Hyundai Electronics Industries Co., Ltd. | Method of making a contact of a semiconductor memory device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4201800A (en) * | 1978-04-28 | 1980-05-06 | International Business Machines Corp. | Hardened photoresist master image mask process |
JPS5982746A (ja) * | 1982-11-04 | 1984-05-12 | Toshiba Corp | 半導体装置の電極配線方法 |
EP0139549B1 (de) * | 1983-08-12 | 1988-12-28 | Commissariat A L'energie Atomique | Verfahren zum Positionieren einer Verbindungsleitung über einer elektrischen Kontaktöffnung einer integrierten Schaltung |
US4676868A (en) * | 1986-04-23 | 1987-06-30 | Fairchild Semiconductor Corporation | Method for planarizing semiconductor substrates |
AU652220B2 (en) * | 1991-02-15 | 1994-08-18 | Toray Industries, Inc. | Plastic optical articles |
JPH04348032A (ja) * | 1991-05-24 | 1992-12-03 | Nec Corp | 半導体装置およびその製造方法 |
KR950011555B1 (ko) * | 1992-06-16 | 1995-10-06 | 현대전자산업주식회사 | 반도체 접속장치 및 그 제조방법 |
JP3271094B2 (ja) * | 1993-07-05 | 2002-04-02 | ソニー株式会社 | 積層配線基板及びその製造方法 |
US5449639A (en) * | 1994-10-24 | 1995-09-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Disposable metal anti-reflection coating process used together with metal dry/wet etch |
US5840461A (en) * | 1996-04-03 | 1998-11-24 | Konica Corporation | Process for producing cylindrical substrate for image formation |
US5753418A (en) * | 1996-09-03 | 1998-05-19 | Taiwan Semiconductor Manufacturing Company Ltd | 0.3 Micron aperture width patterning process |
-
1997
- 1997-07-17 JP JP9192263A patent/JPH1140664A/ja not_active Withdrawn
- 1997-11-18 DE DE19751086A patent/DE19751086C2/de not_active Expired - Fee Related
- 1997-11-18 TW TW086117180A patent/TW353217B/zh active
- 1997-11-19 KR KR1019970061211A patent/KR100252480B1/ko not_active IP Right Cessation
-
1998
- 1998-01-20 US US09/009,177 patent/US6133138A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4624864A (en) * | 1984-06-14 | 1986-11-25 | Commissariat A L'energie Atomique | Process for the autopositioning of an interconnection line on an electric contact hole of an integrated circuit |
US5427980A (en) * | 1992-12-02 | 1995-06-27 | Hyundai Electronics Industries Co., Ltd. | Method of making a contact of a semiconductor memory device |
Non-Patent Citations (2)
Title |
---|
WIDMANN, D. u.a.: Technologie hochintegrierter Schaltungen, 2. Auflage, Springer, 1996, S. 96-98, ISBN 3-540-59357-8 * |
WOLF, S.: Silicon Processing for the VLSY Era, Volume 2: Process Integration, Lattice Press, 1990, S. 214-217, ISBN 0-961672-4-5 * |
Also Published As
Publication number | Publication date |
---|---|
DE19751086A1 (de) | 1999-01-28 |
KR100252480B1 (ko) | 2000-04-15 |
JPH1140664A (ja) | 1999-02-12 |
US6133138A (en) | 2000-10-17 |
TW353217B (en) | 1999-02-21 |
KR19990013246A (ko) | 1999-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3587985T2 (de) | Herstellungsverfahren für integrierte Schaltungen und Anordnung. | |
DE69131987T2 (de) | Flüssigkristall-Anzeigevorrichtung | |
DE69625975T2 (de) | Halbleiteranordnung mit in selbstjustierter Weise gebildeter Leiternut und Kontaktloch und deren Herstellungsverfahren | |
DE4125221C2 (de) | ||
DE69527104T2 (de) | Struktur von Kontakt zwischen Leiterschichten in einer halbleiterintegrierte Schaltungsanordnung und Verfahren zur Herstellung des Kontakts | |
DE102004002902A1 (de) | Herstellungsverfahren für ein elektronisches Bauteil | |
DE10317628B4 (de) | Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung und Verfahren zu dessen Herstellung | |
DE69730913T2 (de) | Methode für die Herstellung einer Metallisierung unter Verwendung einer Luftbrücke für integrierte Schaltungen | |
DE3783404T2 (de) | Leitende aktivierungsverbindungen fuer halbleiteranordnungen. | |
DE102005027234A1 (de) | Verbindungsstrukturen für Halbleitervorrichtungen und Verfahren zum Bilden derselben | |
DE68920291T2 (de) | Verfahren zum Herstellen von leitenden Bahnen und Stützen. | |
DE102010064289A1 (de) | Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials | |
DE2723944A1 (de) | Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung | |
DE2746778A1 (de) | Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen | |
DE3881074T2 (de) | Nichtfluechtige, durch ultraviolette strahlung loeschbare halbleiterspeicheranordnung und verfahren zu ihrer herstellung. | |
DE68914572T2 (de) | Verfahren zum Herstellen von Halbleitervorrichtungen. | |
DE19919939B4 (de) | Verfahren zur Bildung von elektrisch leitenden Leitungen in integrierten Speicherschaltungen unter Verwendung von selbstjustierenden Silicid-Sperrschichten | |
DE4210821C2 (de) | Verbindungsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung desselben | |
DE19751086C2 (de) | Herstellungsverfahren einer Halbleitereinrichtung mit einer Mehrschichtverbindungsstruktur | |
DE19849938A1 (de) | Flashspeicher und Verfahren zu seiner Herstellung | |
DE69030433T2 (de) | Herstellungsmethode für Halbleiterspeicher | |
DE19531602C2 (de) | Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren | |
EP1540712B1 (de) | Herstellungsverfahren für eine halbleiterstruktur | |
DE69615642T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE10334406B4 (de) | Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |