DE19744925B4 - Verfahren zum Erkennen unerwünschter offener Verbindungen - Google Patents

Verfahren zum Erkennen unerwünschter offener Verbindungen Download PDF

Info

Publication number
DE19744925B4
DE19744925B4 DE1997144925 DE19744925A DE19744925B4 DE 19744925 B4 DE19744925 B4 DE 19744925B4 DE 1997144925 DE1997144925 DE 1997144925 DE 19744925 A DE19744925 A DE 19744925A DE 19744925 B4 DE19744925 B4 DE 19744925B4
Authority
DE
Germany
Prior art keywords
component
electrostatic
electrical
tested
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1997144925
Other languages
English (en)
Other versions
DE19744925A1 (de
Inventor
Georg Dipl.-Ing. Moß
Jürgen Dipl.-Ing. Sanetra
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deutsche Telekom AG
Original Assignee
Deutsche Telekom AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Telekom AG filed Critical Deutsche Telekom AG
Priority to DE1997144925 priority Critical patent/DE19744925B4/de
Publication of DE19744925A1 publication Critical patent/DE19744925A1/de
Application granted granted Critical
Publication of DE19744925B4 publication Critical patent/DE19744925B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Verfahren zum Erkennen unerwünschter offener Verbindungen von elektrischen und/oder elektronischen Bauteilen, insbesondere von Halbleiterbausteinen mit hochohmigen Eingängen, zur Feststellung einer hierauf basierenden verminderten Störfestigkeit gegen elektrostatische Felder mit den Verfahrensschritten:
a) Erfassen eines Zustands oder mehrerer Zustände zumindest eines vorbestimmten Ausgangs wenigstens eines zu prüfenden elektrischen und/oder elektronischen Bauteils,
b) Einbringen des zu prüfenden Bauteils in eine Einrichtung zum Erzeugen eines elektrostatischen Feldes,
c) Erzeugen eines elektrostatischen Feldes vorbestimmter Feldstärke,
d) erneutes Erfassen des oder der Zustände des zumindest einen Ausgangs des Bauteils,
e) Vergleichen der in Schritt a) und d) gewonnenen Ergebnisse.

Description

  • Die Erfindung betrifft ein Verfahren zum Prüfen der Störfestigkeit elektrischer und/oder elektronischer Bauteile, insbesondere Halbleiterbausteine mit hochohmigen Eingängen, gegen elektrostatische Felder.
  • Elektrische und Elektronische Bauteile der gattungsbildenden Art sind dem Fachmann in ihren vielfältigen Variationen bekannt und werden bei den unterschiedlichsten Baugruppen und Geräten, insbesondere auch auf dem Gebiet der Kommunikationstechnik eingesetzt.
  • Um die Funktionstüchtigkeit und -zuverlässigkeit derartiger Bauteile zu gewährleisten, werden diese üblicherweise bereits bei der Herstellung bis hin zur Endabnahme vielfältigen Prüfungen unterzogen und insbesondere auch auf deren Störsicherheit und elektromagnetische Verträglichkeit (EMV) getestet.
  • Um ein Halbleiterbauelement hinsichtlich seines Durchbruchverhaltens bei elektrostatischer Aufladung zu testen, wird in US 4,806,857 A eine Vorrichtung zum Prüfen eines solchen Halbleiterbauelements beschrieben. Dabei wird ein geladenes Modell des Bauelements benutzt, das aufgrund elektrostatischer Aufladung eines dielektrischen Gehäuses des Halbleiterbauelements beschädigt wurde. Die elektrostatische Aufladung erfolgt dadurch, daß eine Metallplatte mit dem dielektrischen Gehäuse in Berührung gebracht wird. Anschließend wird eine zweistufige Entladung des Halbleiterbauelements durchgeführt, wobei es bei einer kritischen Feldstärke zu einem Durchbruch des Halbleiterbauelements kommt, das heißt, ein hochohmiger Zustand zwischen zwei Anschlußstiften geht in einen, zumeist irreversiblen, niederohmigen Zustand über.
  • Zur Prüfung einer elektrischen Leiteranordnung, insbesondere von Leiterbahnen auf einer Leiterplatte, auf Kurzschluß und/oder Unterbrechung wird in DE 41 34 193 A1 ein Verfahren beschrieben, bei dem Prüfpunkte der Leiteranordnung mittels Meßsonden kontaktiert und die ermittelten Meßergebnisse ausgewertet werden. Dabei wird die Leiteranordnung mit einem inhomogenen elektrischen Feld beaufschlagt und mindestens ein sich aufgrund des elektrischen Feldes bildendes Potential von den Meßsonden an den einzelnen Prüfpunkten abgenommen und mit dem Potential anderer Prüfpunkte und/oder mit einer Referenz verglichen wird.
  • Gleichwohl dieser Überprüfungen häuften sich die Beschwerden, daß einzelne Geräte mit elektrischen und/oder elektronischen Bauteilen in deren Funktionstauglichkeit zeitweise fehlerbehaftet sind. So beklagten sich Benutzer von Telefonapparaten, daß diese vorübergehend ausfielen und nach einer gewissen Zeit wieder voll funktionsfähig seien oder sogar vollständig aussetzen. Da in vielen derartigen Fällen bei der Instandsetzung und Wartung keine Fehler festgelstellt werden konnten und Instandhalter um eine Zerstörung durch statische Spannungen zu vermeiden, mit Erdungsarmbändern mit einer Bezugserde verbunden sind, wurde als Ursache dieser Störungen ein Problem hinsichtlich der elektromagnetischen Verträglichkeit vermutet. Alle für die Prüfung der elektromagnetischen Verträglichkeit bekannten Prüf- und Meßverfahen – ESD (elektrostatic discharge) verliefen jedoch negativ.
  • Nachforschungen bei den Herstellerfirmen ergaben, daß im wesentlichen nur Geräte betroffen waren, bei denen einzelne Eingänge (PINs) eines Bauteils nicht definiert abgeschlossen bzw. offen waren. Ausgehend von der Vermutung, daß die Ursache für die vorstehend beschriebenen Störungen in dem Bereich dieser offenen Eingänge zu suchen ist, wurde auf das folgende Phänomen geschlossen:
    Ein offener Eingang in Form nicht abgeschlossener Pins eines elektrischen und/oder elektronischen Bauteils stellen jeweils eine kleine Fläche dar und bildet somit gegenüber einem Bezugspotential eine kleine Kapazität aus. Wird das Bauteil einem elektrostatischen Feld ausgesetzt, wird auf den Pin eine Ladung übertragen, die zu einem Verschiebestrom führt, wodurch wiederum zwischen dem offenen Eingang und dem Bezugspotential eine Spannung erzeugt wird. Erreicht diese Spannung einen vorbestimmten Schaltpegel des Bausteins, wird dessen Ausgang in einen nicht gewünschten logischen Zustand geschaltet. Je hochohmiger dabei die Eingänge des Bauteils sind, desto geringere Verschiebeströme reichen aus, um die für den unerwünschten Schaltvorgang notwendigen Schaltspannungen zu erzeugen. Ein dieses Störphänomen überprüfendes Meßverfahren ist aus dem Stand der Technik nicht bekannt.
  • Aufgabe der Erfindung ist es daher, ein Verfahren bereitzustellen, mit welchem die Störfestigkeit eines elektronischen und/oder elektrischen Bauteils gegen elektrostatische Felder geprüft und offene, insbesondere hochohmige Eingänge des Bauteils erkannt werden können.
  • Diese Aufgabe wird mit den Merkmalen des Anspruchs 1 gelöst.
  • Um das Erkennen offener unerwünschter elektrischer Verbindungen zu ermöglichen und eine hierdurch begründete verminderte Störfestigkeit gegen elektrostatische Felder bei elektrischen und/oder elektronischen Bauteilen nachzuweisen, wird in erfindungsgemäßer Weise das zu prüfende Bauteil einem elektrostatischen Feld definierter Feldstärke ausgesetzt. Ein Vergleich eines definierten Zustandes wenigstens eines Ausgangs des Bauteils (z. B. der logische Pegel an einem bestimmten Ausgang), der ermittelt wird, bevor das Bauteil dem elektrostatischen Feld ausgesetzt worden ist, mit dem Zustand desselben Ausgangs des Bauteils nach dem Einbringen in das elektrostatische Feld, ermöglicht erstmals, unerwünschte offene Verbindungen gezielt aufzuspüren und nach einem vorschriftsmäßigen Abschließen dieser offenen Verbindungen die Störfestigkeit gegen elektrostatische Felder wesentlich zu erhöhen.
  • Das erfindungsgemäße Verfahren kann vorzugsweise insbesondere unmittelbar bei der Halbleiterherstellung zur Kontrolle von integrierten Bausteinen auf offene, nicht aus dem IC herausgeführte Verbindungen, bei der Qualitätssicherung und Fertigungsüberwachung zur Suche nach offenen Eingängen, die die Funktion von Geräten oder Baugruppen beeinträchtigen können und zum Auffinden von nicht einwandfreien oder vergessenen Lötverbindungen während oder nach der Fertigung sowie im Bereich der elektromagnetischen Verträglichkeitsprüfungen als Meßverfahren für die Störfestigkeit gegen elektrostatische Felder eingesetzt werden. Dadurch können im Vorfeld erhebliche Kosten durch Nachbesserungen oder infolge von Rückrufaktionen vermieden werden.
  • In vorteilhafter und bevorzugter Ausgestaltung wird zur Durchführung des erfindungsgemäßen Verfahrens ein herkömmlicher Plattenkondensator eingesetzt, so daß die Überprüfung eines Gerätes bzw. Bauteils auf schnelle und einfache Art und Weise auch unmittelbar vor Ort beim Kunden durchgeführt werden kann.
  • Die Erfindung wird nachfolgend anhand einer in den Zeichnungen dargestellten Ausführungsform beispielhaft beschrieben. Es zeigen:
  • 1 eine schematische Draufsicht auf eine Ausführungsform einer Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens,
  • 2 eine schematische Seitenansicht der in 1 dargestellten Ausführungsform und
  • 3 eine Prinzipskizze der Wirkweise des erfindungsgemäßen Verfahrens.
  • Nachfolgend wird auf die 1 und 2 Bezug genommen, welche beispielhaft eine besonders einfache Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens darstellen. Das zu prüfende Gerät ist in diesem Ausführungsbeispiel ein handelsübliches Telefon, bei welchem ein Telefonhörer 1 über eine Telefonhörerschnur mit der dazu gehörigen Ablageschale 2 verbunden ist, die wiederum über eine Telefonanschlußschnur mit einer TAE-Dose 3 verbunden ist. Der Telefonhörer 1 ist, wie insbesondere bei 2 zu sehen, zwischen zwei elektrisch leitfähige Platten 4 und 5 angeordnet. Bei der in den 1 und 2 dargestellten Anordnung sind zwischen der oberen und unteren Platte 4 bzw. 5 elektrische Isolatoren 6 angeordnet, die die beiden Platten 4 und 5 in einem vorbestimmten Abstand zueinander halten, ohne diese elektrisch miteinander zu verbinden. Die untere Platte 5 ist mit Schutzerde verbunden. Ein einstellbares Gleichspannungsnetzgerät 7, das eine Hochspannung von beispielsweise 7 kV liefern kann, ist mit der positiver Anschlußklemme an der oberen Platte 4 und mit der negativen Anschlußklemme an der unteren Platte 5 angeschlossen. Es sei darauf hingewiesen, daß die Polarität der Platten 4 und 5 nicht vorgeschrieben, sondern frei wählbar ist. Ferner ist ein Meßgerät 8 mit dem Spannungsgerät 7 über die Anschlußklemme elektrisch verbunden.
  • Der Abstand zwischen den beiden Platten 4 und 5 bei der in den 1 und 2 beispielhaft dargestellten Versuchsanordnung beträgt 10 cm. Bei einem Spannungsgerät 7 mit einer max. Ausgangsspannung von 7 kV kann somit eine max. Feldstärke von 70 kV/m erzeugt werden. Aufgrund der relativ großen Fläche der oberen Platte 4 von ungefähr 50 auf 50 cm wurde diese bei der experimentellen Versuchsdurchführung zusätzlich mit nicht dargestellten Berührungsschutz aufgebaut, wobei die eigentliche metallische Platte beidseitig mit einer PVC-Isolierung beschichtet wurde. Bei der oberen Platte 4 kann es sich beispielsweise um eine 2 mm dicke Aluminiumplatte und bei der unteren Platte 5 um eine 1 mm dicke Kupferplatte handeln. Die untere Platte 5 dient als Auflagefläche für das zu prüfende Objekt 1 und kann größe als die obere Platte 4 bemessen sein. Auch wenn mit der dargestellten Anordnung bzw. des dargestellten Aufbaus eines Plattenkondensators nur kleine Objekte, wie beispielsweise das Telefon 1 geprüft werden können, können bei entsprechender Vergrößerung des Abstandes der Platten 4 und 5 zueinander auch größere Objekte geprüft werden. Die an den Platten 4 und 5 anliegende Spannung ist hierfür entsprechend zu erhöhen, um die für eine Prüfung vorbestimmten Feldstärken zu erzeugen.
  • Nachfolgend wird auf 3 Bezug genommen, welche die Wirkungsweise des erfindungsgemäßen Verfahrens schematisch darstellt. Nach Erzeugung eines elektrostatischen Feldes zwischen den beiden Platten 4 und 5 liegt zwischen diesen eine Spannung Uc an, wobei infolge der Polarität der beiden Platten 4 und 5 die durch die Pfeile 9 angedeuteten Feldlinien von der oberen Platte 4 zur unteren Platte 5 verlaufen. Umfaßt das zu prüfende Gerät eine offene Verbindung, stellt diese eine kleine mit der Linie 10 angedeutete Fläche dar (stark vergrößert dargestellt), die gegenüber dem Bezugspotential 11, welches beispielsweise durch einen mit der unteren Platte 5 elektrisch verbundener benachbarter Pin gebildet werden kann, eine kleine Kapazität ausbildet. Das zwischen den Platten 4 und 5 aufgebaute elektrostatischen Feld bewirkt, daß das Potential an dem Pin 10 steigt und dadurch eine Spannung Ue zwischen dem Pin 10 und der Bezugsfläche 11 erzeugt wird. Erreicht die Spannung Ue einen schaltungstechnisch vorbestimmten Schaltpegel, wird ein entsprechender Ausgang des Bauteils in einen nicht gewünschten Zustand geschaltet.
  • Sind vor dem Prüfen des Bauteils 1 die Zustände vorbestimmter Ausgänge erfaßt und protokolliert worden und werden bei oder nach Durchführung des Verfahrens wiederum die Zustände der gleichen Ausgänge erfaßt und protokolliert, kann durch Vergleichen der hierbei jeweils gewonnenen Ergebnisse eine unerwünschte offene Verbindung erkannt und und behoben werden. Es sei darauf hingewiesen, daß es sich bei den zu erfassenden Zuständen um Spannungen und/oder Ströme als auch um ein einfaches akustisches oder visuelles Wahrnehmen handeln kann, und zwar in Abhängigkeit von dem prüfenden Gerätes und der Wirkung des geschalteten Zustandes.

Claims (2)

  1. Verfahren zum Erkennen unerwünschter offener Verbindungen von elektrischen und/oder elektronischen Bauteilen, insbesondere von Halbleiterbausteinen mit hochohmigen Eingängen, zur Feststellung einer hierauf basierenden verminderten Störfestigkeit gegen elektrostatische Felder mit den Verfahrensschritten: a) Erfassen eines Zustands oder mehrerer Zustände zumindest eines vorbestimmten Ausgangs wenigstens eines zu prüfenden elektrischen und/oder elektronischen Bauteils, b) Einbringen des zu prüfenden Bauteils in eine Einrichtung zum Erzeugen eines elektrostatischen Feldes, c) Erzeugen eines elektrostatischen Feldes vorbestimmter Feldstärke, d) erneutes Erfassen des oder der Zustände des zumindest einen Ausgangs des Bauteils, e) Vergleichen der in Schritt a) und d) gewonnenen Ergebnisse.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für das Erzeugen des elektrostatischen Feldes vorbestimmter Feldstärke ein Plattenkondensator verwendet wird.
DE1997144925 1997-10-10 1997-10-10 Verfahren zum Erkennen unerwünschter offener Verbindungen Expired - Fee Related DE19744925B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1997144925 DE19744925B4 (de) 1997-10-10 1997-10-10 Verfahren zum Erkennen unerwünschter offener Verbindungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997144925 DE19744925B4 (de) 1997-10-10 1997-10-10 Verfahren zum Erkennen unerwünschter offener Verbindungen

Publications (2)

Publication Number Publication Date
DE19744925A1 DE19744925A1 (de) 1999-05-06
DE19744925B4 true DE19744925B4 (de) 2006-08-10

Family

ID=7845231

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997144925 Expired - Fee Related DE19744925B4 (de) 1997-10-10 1997-10-10 Verfahren zum Erkennen unerwünschter offener Verbindungen

Country Status (1)

Country Link
DE (1) DE19744925B4 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806857A (en) * 1986-04-11 1989-02-21 Oki Electric Industry Co., Ltd. Apparatus for testing semiconductor devices
DE4134193A1 (de) * 1991-04-10 1992-10-15 Atg Electronic Gmbh Verfahren und vorrichtung zur pruefung einer elektrischen leiteranordnung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806857A (en) * 1986-04-11 1989-02-21 Oki Electric Industry Co., Ltd. Apparatus for testing semiconductor devices
DE4134193A1 (de) * 1991-04-10 1992-10-15 Atg Electronic Gmbh Verfahren und vorrichtung zur pruefung einer elektrischen leiteranordnung

Also Published As

Publication number Publication date
DE19744925A1 (de) 1999-05-06

Similar Documents

Publication Publication Date Title
DE69032763T2 (de) Nutzung eines Magnetkerns für das Messen von Teilentladungen
DE102013207775B4 (de) Vorrichtung zum Erkennen einer Störung einer elektrischen Leitung
DE102018126028B4 (de) Fehlererfassungsschaltung und -verfahren zum Erfassen eines Neutralpunkterdungsfehlers
DE102014220017A1 (de) Batteriesystem mit einer zum Versorgen eines Hochvoltnetzes mit elektrischer Energie ausgebildeten Batterie und einer Messeinrichtung zum Messen mindestens eines Isolationswiderstandes der Batterie
EP2283716B1 (de) Elektronisches gerät und verfahren zum untersuchen einer leiterplatte
DE102016116695B4 (de) Verfahren und Messvorrichtung zum Überprüfen eines Kabelbaumes
DE102016105882A1 (de) Verfahren und Vorrichtung zur Schutzleiterüberwachung
DE102014103420A1 (de) Sicherheitsprüfanordnung und Verfahren zu deren Betrieb
DE102015200902A1 (de) Schaltungsanordnung für Hochspannungsprüfungen und Hochspannungsprüfanlage
DE4036081A1 (de) Tragbare halbleiterspeichervorrichtung
DE19744925B4 (de) Verfahren zum Erkennen unerwünschter offener Verbindungen
DE19742055C2 (de) Vorrichtung zum Testen von Schaltungsplatinen
DE202019100047U1 (de) Hochvoltsteckverbinder
EP3567389B1 (de) Verfahren zur kontinuierlichen isolationsüberwachung einer elektrischen leiteranordnung
DE102016007947A1 (de) Prüfeinrichtung für eine elektrische Verbindungsstelle eines elektrischen Energiespeichers eines Kraftfahrzeugs
DE102009050279B4 (de) Vorrichtung und Verfahren zur Überprüfung des Widerstandes elektrischer Erdungsverbindungen
DE4413585C2 (de) Schaltungsanordnung zur Teilentladungsmessung in einem Prüfling
DE102021105605B4 (de) Verfahren zum erfassen eines übergangswiderstands einer berührsicheren schnittstelle und schnittstelle
DE102018108026B3 (de) Vorrichtung zum Prüfen eines Leistungsrelais
DE102008050154A1 (de) Verdrahtungsplatte und Verfahren zum Verhindern eines Hochspannungsschadens
DE19845108B4 (de) Verfahren zur Ermittlung von CDM-Testdaten
DE2558838A1 (de) Verfahren zur synthetischen pruefung des schaltvermoegens gekapselter leistungsschalter
DE102021112808A1 (de) Elektrische Schaltungsanordnung und Verfahren zur Detektion eines Kurzschlusses
DE19541244A1 (de) Prüfvorrichtung für elektrische Verbindungen auf elektrischen Flachbaugruppen
DE19944246B4 (de) Charakterisierung des EOS/ESD-Verhaltens von ICs

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110502