DE19727396B4 - Polysilicon thin film transistor with silicide and manufacturing process therefor - Google Patents

Polysilicon thin film transistor with silicide and manufacturing process therefor Download PDF

Info

Publication number
DE19727396B4
DE19727396B4 DE19727396A DE19727396A DE19727396B4 DE 19727396 B4 DE19727396 B4 DE 19727396B4 DE 19727396 A DE19727396 A DE 19727396A DE 19727396 A DE19727396 A DE 19727396A DE 19727396 B4 DE19727396 B4 DE 19727396B4
Authority
DE
Germany
Prior art keywords
layer
polysilicon
gate insulation
film transistor
highly doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19727396A
Other languages
German (de)
Other versions
DE19727396A1 (en
Inventor
Jin Jang
Jeong Ha Wijeongbu Lee
Jai Il Ryu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of DE19727396A1 publication Critical patent/DE19727396A1/en
Application granted granted Critical
Publication of DE19727396B4 publication Critical patent/DE19727396B4/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Polysilizium-Dünnschichttransistor mit:
einem Substrat (10);
einer Polysiliziumschicht (11) auf dem Substrat (10);
einer Gate-Isolierungsschicht (13) auf der Polysiliziumschicht (11);
einer Gate-Elektrode (14) über der Gate-Isolierungsschicht (13); und
einer Source-Elektrode (15) und einer Drain-Elektrode (15) auf der Polysiliziumschicht (11) jeweils seitlich der Gate-Elektrode (14), wobei die Source-Elektrode (15) und die Drain-Elektrode (12) jeweils aus einer an der Polysiliziumschicht (11) ausgebildeten hochdotierten Halbleiterschicht (16) und einer auf dieser ausgebildeten Silizidschicht (12) aufgebaut sind.Polysilicon thin film transistor with:
a substrate (10);
a polysilicon layer (11) on the substrate (10);
a gate insulation layer (13) on the polysilicon layer (11);
a gate electrode (14) over the gate insulation layer (13); and
a source electrode (15) and a drain electrode (15) on the polysilicon layer (11) respectively to the side of the gate electrode (14), the source electrode (15) and the drain electrode (12) each consisting of one on the polysilicon layer (11) formed highly doped semiconductor layer (16) and a silicide layer (12) formed thereon.

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft einen Dünnschichttransistor (TFT] und ein Herstellungsverfahren dafür und insbesondere einen TFT aus polykristallinem Silizium (Polysilizium) mit einem Silizid und ein Herstellungsverfahren dafür.The invention relates to a thin film transistor (TFT) and a manufacturing process therefor, and in particular a TFT made of polycrystalline silicon (polysilicon) with a silicide and a manufacturing process for it.

Unter verschiedenen Silizid-bildenden Metallen sind insbesondere hochtemperaturbeständige Metalle, wie Mn, Ta, Ti, W und Cr sowie Quasi-Edelmetalle, wie Co, Ni und Pd, bekannt. Es ist einfach, ein hochwertiges Silizid zu bilden und selektiv abzuätzen, und ferner weisen Silizide starke chemische Bindungen auf. Von diesen silizidbildenden Metallen bilden die Quasi-Edelmetalle Silizide bei einer niedrigen Temperatur (ca. 200°C) in Form von M2Si (M bedeutet Metall) mit einem größeren Anteil an Metall als Silizium. Insbesondere ist Nickel als Material für eine TFT-Elektrode geeignet, da mit Nickelsilizid lange, dünne Silizidschichten mit einer annähernd gleichbleibenden Dicke über die ganze Schichtfläche hinweg gebildet werden können, was zu einem auf der ganzen Nickelsilizidschicht gleichbleibenden Widerstand führt. Nickel bildet bei der Reaktion mit Polysilizium ein Silizid mit einem geringen Wiederstand.Among the various silicide-forming metals, particularly high-temperature-resistant metals such as Mn, Ta, Ti, W and Cr and quasi-noble metals such as Co, Ni and Pd are known. It is easy to form and selectively etch a high quality silicide, and furthermore, silicides have strong chemical bonds. Of these silicide-forming metals, the quasi-noble metals form silicides at a low temperature (approx. 200 ° C.) in the form of M 2 Si (M means metal) with a larger proportion of metal than silicon. Nickel is particularly suitable as a material for a TFT electrode, since long, thin silicide layers with an approximately constant thickness can be formed over the entire layer surface with nickel silicide, which leads to a constant resistance on the entire nickel silicide layer. Nickel forms a low resistance silicide when reacted with polysilicon.

TFTs werden häufig als Ansteuerungsbauteil für Pixel-Elektroden in Flüssigkristallanzeigen (LCD, Liquid Cristal Display) oder als Schaltbauteile in einem SRAM verwendet. TFTs können gemäß der Lage ihrer aktiven Schicht, d.h. einer Halbleiterschicht, in unterschiedliche Typen eingeordnet werden. Unter diesen Typen weist ein TFT eines geschichteten Typs (staggered type) eine Gate-Elektrode und eine Source-Elektrode einerseits sowie eine Drain-Elektrode andererseits auf, zwischen denen sich eine Halbleiterschicht befindet. Bei einem TFT eines koplanaren Typs sind die Gate-Elektrode sowie. die Source-Elektrode und die Drain-Elektrode dagegen auf einer gemeinsamen Seite der Halbleiterschicht angeordnet.TFTs are often used as a drive component for pixel electrodes in liquid crystal displays (LCD, Liquid Cristal Display) or as switching components in an SRAM used. TFTs can according to the situation its active layer, i.e. one semiconductor layer, in different Types can be classified. Among these types, a TFT has one a staggered type, a gate electrode and a Source electrode on the one hand and a drain electrode on the other, between which is a semiconductor layer. With a TFT one The coplanar type are the gate electrode as well. the source electrode and the drain electrode, however, on a common side of the Semiconductor layer arranged.

Aus 3 ist ein Schnitt eines TFTs gemäß eines herkömmlichen geschichteten Typs ersichtlich. Dieser TFT weist eine Source-Elektrode 15 und eine Drain-Elektrode 15 auf einem isolierenden Substrat 10, die in vorbestimmtem Abstand voneinander angeordnet sind, jeweils eine hochdotierte Halbleiterschicht 16 auf der Drain-Elektrode 15 bzw. der Source-Elektrode 15, und eine als Kanal dienende Halbleiterschicht 11 auf den hochdotierten Halbleiterschichten 16 und dem isolierenden Substrat 10 zwischen der Source-Elektrode 15 und der Drain-Elektrode 15 auf. Auf der Halbleiterschicht 11 ist eine Gate-Isolierungsschicht 13 ausgebildet, und eine Gate-Elektrode 14 aus einem leitfähigen Material ist auf einem dem Kanalbereich der Halbleiterschicht 11 entsprechenden Bereich der Gate-Isolierungsschicht 13 ausgebildet. Da die hochdotierte Halbleiterschicht 16 jedoch Luft ausgesetzt ist, weisen TFTs des herkömmlichen geschichteten Typs eine geringe Herstellungsausbeute auf.Out 3 a section of a TFT according to a conventional layered type can be seen. This TFT has a source electrode 15 and a drain electrode 15 on an insulating substrate 10 , which are arranged at a predetermined distance from each other, each have a highly doped semiconductor layer 16 on the drain electrode 15 or the source electrode 15 , and a semiconductor layer serving as a channel 11 on the highly doped semiconductor layers 16 and the insulating substrate 10 between the source electrode 15 and the drain electrode 15 on. On the semiconductor layer 11 is a gate insulation layer 13 formed, and a gate electrode 14 is made of a conductive material on one of the channel region of the semiconductor layer 11 corresponding area of the gate insulation layer 13 educated. Because the highly doped semiconductor layer 16 however, when exposed to air, TFTs of the conventional layered type have a low manufacturing yield.

Aus 4 ist ein Schnitt eines TFTs des umgekehrt geschichteten Typs (inverse staggered type) ersichtlich, der vorgeschlagen wurde, um die oben genannten Probleme zu lösen. Ein TFT eines umgekehrt geschichteten Typs weist eine Gate-Elektrode 14 auf einem isolierenden Substrat 10, eine Gate-Isolierungsschicht 13 auf der gesamten Oberfläche der oben genannten Struktur und eine Halbleiterschicht 11 auf der Gate-Isolierungsschicht 13 über der Gate-Elektrode 14 auf. Ferner stehen die Source-Elektrode 15 und die Drain-Elektrode 15 jeweils mit der Halbleiterschicht 11 an deren jeweiligen Außenseiten in Verbindung, und jeweils eine hochdotierte Halbleiterschicht 16 ist zwischen der Halbleiterschicht 11 und der Source-Elektrode 15 bzw. der Drain-Elektrode 15 ausgebildet. Solch ein TFT-Aufbau ist für TFTs aus amorphem Silizium anwendbar.Out 4 A section of an inverse staggered type TFT that has been proposed to solve the above problems is shown. A reverse layered type TFT has a gate electrode 14 on an insulating substrate 10 , a gate insulation layer 13 on the entire surface of the above structure and a semiconductor layer 11 on the gate insulation layer 13 over the gate electrode 14 on. There are also the source electrode 15 and the drain electrode 15 each with the semiconductor layer 11 on their respective outer sides in connection, and in each case a highly doped semiconductor layer 16 is between the semiconductor layer 11 and the source electrode 15 or the drain electrode 15 educated. Such a TFT structure can be used for TFTs made of amorphous silicon.

Aus 5 ist ein Schnitt eines herkömmlichen TFTs des koplanaren Typs (coplanar type) ersichtlich. Der TFT des herkömmlichen koplanaren Typs weist eine als Kanal dienende Halbleiterschicht 11 aus Polysilizium auf einem isolierenden Substrat 10, einen Ionenstopper 17 in Form einer Schicht aus Siliziumnitrid oder aus Siliziumoxid auf einem mittigen Bereich der Halbleiterschicht 11 und eine hochdotierte Halbleiterschicht 16 auf der Halbleiterschicht 11 auf den beiden Seiten des Ionenstoppers 17 auf. Ferner ist eine Gate-Isolierungsschicht 13 aus Siliziumoxid oder Siliziumnitrid auf der gesamten Oberfläche der so entstandenen Struktur ausgebildet, und Bereiche der Gate-Isolierungsschicht 13 sind entfernt, um einen Teil der hochdotierten Halbleiterschicht 16 freizulegen. Auf der Gate-Isolierungsschicht 13 ist eine Gate-Elektrode 14 über dem Ionenstopper 17 ausgebildet, und eine Source-Elektrode 15 bzw. eine Drain-Elektrode 15 sind auf der einen bzw. auf der anderen Seite der Gate-Elektrode 14 ausgebildet und stehen mit den freiliegenden Bereichen der hochdotierten Halbleiterschicht 16 in Verbindung. TFTs dieses herkömmlichen koplanaren Typs weisen jedoch das Problem einer geringen Ausbeute auf, da der Ionenstopper 17 (aus einem Nitrid oder einem Oxid) in einem getrennt durchgeführten Ioneninjektionsverfahren als Maske verwendet wird, was das Herstellungsverfahren aufwendig macht.Out 5 A section of a conventional coplanar type TFT can be seen. The TFT of the conventional coplanar type has a semiconductor layer serving as a channel 11 made of polysilicon on an insulating substrate 10 , an ion stopper 17 in the form of a layer of silicon nitride or silicon oxide on a central region of the semiconductor layer 11 and a highly doped semiconductor layer 16 on the semiconductor layer 11 on both sides of the ion stopper 17 on. There is also a gate insulation layer 13 made of silicon oxide or silicon nitride on the entire surface of the structure formed in this way, and regions of the gate insulation layer 13 are removed to form part of the highly doped semiconductor layer 16 expose. On the gate insulation layer 13 is a gate electrode 14 over the ion stopper 17 formed, and a source electrode 15 or a drain electrode 15 are on one side or on the other side of the gate electrode 14 formed and stand with the exposed areas of the highly doped semiconductor layer 16 in connection. However, TFTs of this conventional coplanar type have a low yield problem because of the ion stopper 17 (from a nitride or an oxide) is used as a mask in a separately performed ion injection process, which makes the manufacturing process expensive.

Aus EP 0 451 968 A1 ist ein Verfahren zum Herstellen eines Dünnschichttransistors bekannt, wobei auf einer über einem Substrat ausgebildeten Poly-Siliziumschicht eine etwa 50 nm dicke Titanschicht ausgebildet wird, wobei mittels anschließender Silizidierung bei einer Temperatur von wenigstens 500°C und Strukturierung silizidierte Bereiche in dem Gatebereich, dem Sourcebereich und dem Drainbereich des Dünnschichttransistors ausgebildet werden.Out EP 0 451 968 A1 A method for producing a thin-film transistor is known, an approximately 50 nm thick titanium layer being formed on a poly-silicon layer formed over a substrate, silicidated regions in the gate region, the source region, by means of subsequent silicidation at a temperature of at least 500 ° C. and the drain region of the thin film transistor are formed.

Aus EP 0 197 531 A2 ist ein auf einem isolierenden Substrat ausgebildeter Dünnschichttransistor bekannt, wobei in dem Gatebereich und dem Drainbereich jeweils eine Metallsilizidschicht mittels Silizidierung einer etwa 50 nm dicken Metallschicht aus z.B. Platin bei einer Temperatur 200-500°C ausgebildet wird.Out EP 0 197 531 A2 is a thin film transistor formed on an insulating substrate is known, wherein a metal silicide layer is formed in each of the gate region and the drain region by means of siliciding an approximately 50 nm thick metal layer made of, for example, platinum at a temperature of 200-500 ° C.

Ferner ist aus US 5,008,218 ein Verfahren zum Herstellen eines Dünnschichttransistors bekannt, bei dem eine im Bereich der Gate-Elektrode ausgebildeter Platinsilizidschicht als Maske verwendet wird, um mittels Ionenimplantation einen hochdotierten Sourcebereich und einen hochdotierten Drainbereich auszubilden.Furthermore is off US 5,008,218 discloses a method for producing a thin-film transistor in which a platinum silicide layer formed in the region of the gate electrode is used as a mask in order to form a highly doped source region and a highly doped drain region by means of ion implantation.

Aus DE 29 09 320 A1 ist ein Feldeffekttransistor auf Basis einer epitaxial aufgewachsenen, monokristallinen und hochdotierten Halbleiterschicht bekannt, bei dessen Herstellung im Sourcewie im Drainbereich eine Metallsilizidschicht bei einer Temperatur von etwa 700°C bis 800°C gebildet wird.Out DE 29 09 320 A1 a field effect transistor based on an epitaxially grown, monocrystalline and highly doped semiconductor layer is known, in the production of which a metal silicide layer is formed at a temperature of approximately 700 ° C. to 800 ° C. in the source and in the drain region.

Auch diese bekannten Herstellungsverfahren sind jedoch aufgrund der zum Erreichen eines geringen Schichtwiderstandes erforderlichen, relativ hohen Prozeßtemperaturen sowie der vergleichsweise hohen Schichtdicken der Metallsilizidschicht aufwändig.These known manufacturing processes However, due to the need to achieve a low sheet resistance required, relatively high process temperatures and the comparatively high layer thicknesses of the metal silicide layer is expensive.

Dementsprechend ist die Erfindung auf einen Polysilizium-Dünnschichttransistor mit einem Silizid und ein Herstellungsverfahren dafür gerichtet, mit denen die oben genannten Probleme, die auf Beschränkungen und Nachteile des Standes der Technik zurückzuführen sind, vermieden werden.The invention is accordingly on a polysilicon thin film transistor with a silicide and a manufacturing process therefor directed with those of the above problems due to restrictions and disadvantages of the prior art are to be avoided.

Durch die vorliegende Erfindung wird ein Polysilizium-Dünnschichttransistor und ein Verfahren zu dessen Herstellung geschaffen, wobei der Herstellungsaufwand vereinfacht wird.By the present invention a polysilicon thin film transistor and created a method for its manufacture, the manufacturing effort is simplified.

Der erfindungsgemäße Polysilizium-Dünnschichttransistor weist ein Substrat, eine Polysiliziumschicht auf dem Substrat, eine Gate-Isolierungsschicht auf der Polysiliziumschicht, eine Gate-Elektrode über der Gate-Isolierungsschicht, und eine Source-Elektrode und eine Drain-Elektrode auf der Polysiliziumschicht jeweils seitlich der Gate-Elektrode auf, wobei die Source-Elektrode und die Drain-Elektrode jeweils aus einer an der Polysiliziumschicht ausgebildeten hochdotierten Halbleiterschicht und einer auf dieser ausgebildeten Silizidschicht aufgebaut sind.The polysilicon thin film transistor according to the invention has a substrate, a polysilicon layer on the substrate, a Gate insulation layer on the polysilicon layer, a gate electrode over the Gate insulation layer, and a source electrode and a drain electrode on the polysilicon layer to the side of the gate electrode on, with the source electrode and the drain electrode respectively from a highly doped formed on the polysilicon layer Semiconductor layer and a silicide layer formed thereon are built up.

Gemäß eines anderen Gesichtspunkts der Erfindung wird ein Verfahren zur Herstellung eines Polysilizium-Dünnschichttransistors eines sich selbst ausrichtenden Typs bereitgestellt, wobei das Verfahren folgende Schritte aufweist: Ausbilden einer Polysiliziumschicht auf einem isolierenden Substrat, Ausbilden einer Gate-Isolierungsschicht auf der Polysiliziumschicht, Strukturieren der Gate-Isolierungsschicht derart, dass ein erster Seitenbereich der Polysiliziumschicht und ein zweiter Seitenbereich der Polysiliziumschicht freigelegt werden, Ausbilden von jeweiligen hochdotierten Halbleiterschichten an dem ersten Seitenbereich der Polysiliziumschicht und an dem zweiten Seitenbereich der Polysiliziumschicht, Ausbilden von jeweiligen Silizidschichten auf der hochdotierten Halbleiterschicht des ersten Seitenbereichs der Polysiliziumschicht und auf der hochdotierten Halbleiterschicht des zweiten Seitenbereichs der Polysiliziumschicht, und Ausbilden einer Gate-Elektrode über der Gate-Isolierungsschicht.Another point of view The invention relates to a method for producing a polysilicon thin-film transistor self-aligning type provided, the method comprises the following steps: forming a polysilicon layer on an insulating substrate, forming a gate insulation layer on the polysilicon layer, patterning the gate insulation layer such that a first side region of the polysilicon layer and a second side region of the polysilicon layer is exposed, Forming respective highly doped semiconductor layers on the first Side region of the polysilicon layer and on the second side region the polysilicon layer, forming respective silicide layers on the highly doped semiconductor layer of the first side region the polysilicon layer and on the highly doped semiconductor layer the second side region of the polysilicon layer, and forming a gate electrode the gate insulation layer.

Die bevorzugte Ausführungsformen der Erfindung zeigenden Zeichnungen dienen zusammen mit der folgenden Beschreibung zur näheren Erläuterung der Prinzipien der Erfindung.The preferred embodiments Drawings showing the invention serve together with the following Description for closer explanation the principles of the invention.

In den Zeichnungen zeigen:The drawings show:

1 eine elektronenmikroskopische Aufnahme der Oberfläche einer gemäß einer bevorzugten Ausführungsform der Erfindung hergestellten Nickelsilizidschicht; 1 an electron micrograph of the surface of a nickel silicide layer produced according to a preferred embodiment of the invention;

2 einen Graph, der den Schichtwiderstand eines aus auf amorphem ionendotierten Silizium aufgebrachtem Nickel gemäß einer bevorzugten Ausführungsform der Erfindung hergestellten Nickelsilizids in Abhängigkeit von dessen Ausheiztemperatur zeigt; 2 a graph showing the sheet resistance of a nickel silicide produced from amorphous ion-doped silicon according to a preferred embodiment of the invention as a function of its baking temperature;

3 einen Schnitt eines TFTs eines herkömmlichen geschichteten Typs; 3 a section of a TFT of a conventional layered type;

4 einen Schnitt eines TFTs eines herkömmlichen umgekehrt geschichteten Typs; 4 a section of a TFT of a conventional reverse layered type;

5 einen Schnitt eines TFTs eines herkömmlichen koplanaren Typs; 5 a section of a TFT of a conventional coplanar type;

6 einen Schnitt eines Polysilizium-TFTs mit einem Silizid gemäß einer bevorzugten Ausführungsform der Erfindung; 6 a section of a polysilicon TFT with a silicide according to a preferred embodiment of the invention;

7A und 7B die Herstellungsschritte für einen Polysilizium-TFT mit einem Silizid gemäß einer bevorzugten Ausführungsform der Erfindung; 7A and 7B the manufacturing steps for a polysilicon TFT with a silicide according to a preferred embodiment of the invention;

8A und 8B die Übertragungsfunktion und die Ausgangsfunktion eines mit einem Laser ausgeheizten Polysilizium-TFTs mit einem Silizid gemäß einer bevorzugten Ausführungsform der Erfindung; und 8A and 8B the transfer function and the output function of a laser-fired polysilicon TFT with a silicide according to a preferred embodiment of the invention; and

9a und 9b die Übertragungsfunktion und die Ausgangsfunktion eines in der festen Phase kristallisierten Polysilizium-TFTs mit einem Silizid gemäß einer bevorzugten Ausführungsform der Erfindung. 9a and 9b the transfer function and the output function of a polysilicon TFT with a silicide crystallized in the solid phase according to a preferred embodiment of the invention.

Im Folgenden wird detailliert auf die bevorzugten Ausführungsformen der Erfindung eingegangen, Beispiele derer aus den Zeichnungen ersichtlich sind.The following is detailed on the preferred embodiments received the invention, examples of which can be seen from the drawings.

Aus 1 ist eine elektronenmikroskopische Aufnahme einer Oberfläche eines gemäß einer bevorzugten Ausführungsform der Erfindung hergestellten Nickelsilizids ersichtlich. Das Nickelsilizid wird durch folgende Schritte hergestellt: Ausbilden einer amorphen Siliziumschicht mit einer Dicke von etwa 30 nm auf einem Substrat mittels eines CVD-Verfahrens (chemical vapor deposition, Chemische Abscheidung aus der Gasphase) bei einer Temperatur von 250 °C mit einer HF-Leistung (HF = Hochfrequenz) von 15 W; ionenimplantieren mit einer P-Ionendosis von 1017-1018 cm–2; Aufbringen einer Nickelschicht mit einer Dicke von etwa 10 nm mittels eins HF-Sputter-Verfahrens (HF-Kathodenzerstäubungsverfahren) für 15 Sekunden bei einer Temperatur von 200 °C; und Ausheizen bei einer Temperatur von 260 °C für einer Stunde. Wie aus der in 1 gezeigten, elektronenmikroskopischen Aufnahme ersichtlich, wachsen auf diese Weise gleichmäßige Silizidkristalle.Out 1 an electron micrograph of a surface of a nickel silicide produced according to a preferred embodiment of the invention can be seen. The nickel silicide is produced by the following steps: Forming an amorphous silicon layer with a thickness of approximately 30 nm on a substrate by means of a CVD process (chemical vapor deposition, chemical ab separation from the gas phase) at a temperature of 250 ° C with an RF power (HF = radio frequency) of 15 W; ion implantation with a P ion dose of 10 17 -10 18 cm -2 ; Applying a nickel layer with a thickness of approximately 10 nm by means of an HF sputtering method (HF cathode sputtering method) for 15 seconds at a temperature of 200 ° C .; and baking at a temperature of 260 ° C for one hour. As from the in 1 shown, electron micrograph, grow in this way uniform silicide crystals.

Aus 2 ist ein Graph ersichtlich, der den Schichtwiderstand des mit dem auf die ionendotierte amorphe Siliziumschicht aufgebrachten Nickel gebildeten Silizids in Abhängigkeit von dessen Ausheiztemperatur zeigt. Die Ausheizdauer beträgt jeweils eine Stunde. Aus dem Graph ist ersichtlich, dass obwohl bei einer Ausheiztemperatur von etwa 200 °C der Schichtwiderstand etwa 50 Ω/cm2 beträgt, dieser jedoch schnell unter 5 Ω/cm2 fällt, wenn die Ausheiztemperatur über 230 °C steigt. Der Schichtwiderstand liegt bei etwa 1 Ω/cm2, wenn die Ausheiztemperatur über 260 °C liegt. Extrapolieren dieser Kurve zeigt, dass der Schichtwiderstand von da an im Wesentlichen konstant bleibt, selbst wenn die Ausheiztemperatur weiter steigt. Somit ist Nickelsilizid für einen Polysilizium-TFT des selbstjustierenden Typs anwendbar, da das Nickelsilizid einen geringen Widerstand aufweist, wie für die Elektroden eines Polysilizium-TFTs erforderlich.Out 2 a graph can be seen which shows the sheet resistance of the silicide formed with the nickel deposited on the ion-doped amorphous silicon layer as a function of its baking temperature. The baking time is one hour each. It can be seen from the graph that although the sheet resistance is about 50 Ω / cm 2 at a baking temperature of about 200 ° C, it quickly falls below 5 Ω / cm 2 when the baking temperature rises above 230 ° C. The sheet resistance is about 1 Ω / cm 2 if the baking temperature is above 260 ° C. Extrapolating this curve shows that the sheet resistance remains essentially constant from then on, even if the baking temperature continues to rise. Thus, nickel silicide can be used for a self-adjusting type polysilicon TFT because the nickel silicide has a low resistance as required for the electrodes of a polysilicon TFT.

Aus 6 ist ein Schnitt eines Polysilizium-TFTs mit einem Silizid gemäß einer bevorzugten Ausführungsform der Erfindung ersichtlich. Wie aus 6 ersichtlich, weist der Polysilizium-TFT eine Halbleiterschicht 11 auf einem isolierenden Substrat 10 aus Quarz oder Glas oder auf einer auf dem Substrat ausgebildeten Oxidschicht und eine Gate-Isolierungsschicht 13 aus einem Oxid oder einem Nitrid auf der gesamten Oberfläche der oben genannten Struktur auf, wobei Bereiche der Gate-Isolierungsschicht 13 derart entfernt sind, dass Randbereiche der Halbleiterschicht 11 freiliegen. Hochdotierte Halbleiterschichten 16 sind auf der Gate-Isolierungsschicht 13 und auf den freiliegenden Bereichen der Halbleiterschicht 11 ausgebildet, und auf den hochdotierten Halbleiterschichten 16 sind dotierte Nickelsilizidschichten 12 ausgebildet. Die dotierten Nickelsilizidschichten 12 und die hochdotierten Halbleiterschichten 16 bilden zusammen die Gate-Elektrode 14 über der Gate-Isolierungsschicht 13 und die Source-Elektrode 15 bzw. die Drain-Elektrode 15 über der Halbleiterschicht 11.Out 6 A section of a polysilicon TFT with a silicide according to a preferred embodiment of the invention can be seen. How out 6 can be seen, the polysilicon TFT has a semiconductor layer 11 on an insulating substrate 10 made of quartz or glass or on an oxide layer formed on the substrate and a gate insulation layer 13 of an oxide or a nitride on the entire surface of the above structure, with portions of the gate insulation layer 13 are removed in such a way that edge regions of the semiconductor layer 11 exposed. Highly doped semiconductor layers 16 are on the gate insulation layer 13 and on the exposed areas of the semiconductor layer 11 formed, and on the highly doped semiconductor layers 16 are doped nickel silicide layers 12 educated. The doped nickel silicide layers 12 and the highly doped semiconductor layers 16 together form the gate electrode 14 over the gate insulation layer 13 and the source electrode 15 or the drain electrode 15 over the semiconductor layer 11 ,

Gemäß dieser Ausführungsform verhindern die Gate-Isolierungsschicht 13 und die darüberliegende Halbleiterschicht 16 eine Ionenimplantation den Kanalbereich der Halbleiterschicht 11 durch Abblocken der Ionen. Somit wird es möglich, Ionen in die Halbleiterschicht 11 auf beiden Seiten der Gate-Isolierungsschicht 13 sowie in die Halbleiterschicht über der Gate-Isolierungsschicht 13 zu implantieren, um die hochdotierten Halbleiterschichten 16 zu bilden. (Dieses Verfahren wird durchgeführt bevor die Nickelsilizidschichten 12 ausgebildet werden). Auf diese Weise ist kein Ionenstopper erforderlich. Deshalb ist bei der Herstellung des erfindungsgemäßen Polysilizium-TFT kein Verfahrensschritt erforderlich, in dem ein Ionenstopper gebildet wird, da über dem Kanalbereich eine Gate-Isolierungsschicht vorgesehen ist. Ferner ist das Herstellungsverfahren für diesen TFT einfach und weist eine hohe Ausbeute auf, da die Gate-Elektrode aus der Nickelsilizidschicht auf der Gate-Isolierungsschicht zusammen mit dem Source-Bereich und dem Drain-Bereich eine selbstjustierende Struktur bildet.According to this embodiment, prevent the gate insulation layer 13 and the overlying semiconductor layer 16 an ion implantation of the channel region of the semiconductor layer 11 by blocking the ions. Thus, it becomes possible to add ions to the semiconductor layer 11 on both sides of the gate insulation layer 13 as well as in the semiconductor layer over the gate insulation layer 13 to implant to the highly doped semiconductor layers 16 to build. (This procedure is done before the nickel silicide layers 12 be formed). In this way, no ion stopper is required. Therefore, in the manufacture of the polysilicon TFT according to the invention, no method step is required in which an ion stopper is formed, since a gate insulation layer is provided over the channel region. Furthermore, the manufacturing process for this TFT is simple and has a high yield, since the gate electrode from the nickel silicide layer on the gate insulation layer forms a self-aligning structure together with the source region and the drain region.

Aus den 7A und 7B ist ein Herstellungsverfahren für einen Polysilizium-TFT mit einem Silizid gemäß einer bevorzugten Ausführungsform der Erfindung ersichtlich.From the 7A and 7B A manufacturing method for a polysilicon TFT with a silicide according to a preferred embodiment of the invention can be seen.

Wie aus 7a ersichtlich, werden nacheinander eine Halbleiterschicht 11 und eine Gate-Isolierungsschicht 13 auf einem isolierenden Substrat 10 gebildet. Danach wird eine Halbleiterschicht auf der Gate-Isolierungsschicht 13 gebildet. Die Halbleiterschicht auf der Gate-Isolierungsschicht 13 und die Gate-Isolierungsschicht 13 werden zusammen strukturiert, und dann wird ein Ionenimplantieren durchgeführt, um hochdotierte Halbleiterschichten 16 auf der Halbleiterschicht auf der Gate-Isolierungsschicht 13 und den freiligenden Bereichen der Halbleiterschicht 11 auf beiden Seiten der Gate-Isolierungsschicht 13 zu bilden.How out 7a one can see a semiconductor layer in succession 11 and a gate insulation layer 13 on an insulating substrate 10 educated. After that, a semiconductor layer is placed on the gate insulation layer 13 educated. The semiconductor layer on the gate insulation layer 13 and the gate insulation layer 13 are patterned together, and then ion implantation is performed to highly doped semiconductor layers 16 on the semiconductor layer on the gate insulation layer 13 and the exposed areas of the semiconductor layer 11 on both sides of the gate insulation layer 13 to build.

Wie aus 7B ersichtlich, wird mittels eines HF-Sputter-Verfahrens eine Nickelschicht mit einer Dicke von etwa 3 nm auf die hochdotierte Halbleiterschicht 16 aufgebracht, um eine Nickelsilizidschicht 12 über der Gate-Isolierungsschicht 13 und über der Halbleiterschicht 11 auf beiden Seiten der Gate-Isolierungsschicht 13 zu bilden. Bei diesem Sputter-Verfahren wird ein Target aus Nickel mit einer Reinheit von 99,9999 % 20 Minuten bei einer Temperatur von 200 °C unter einem anfänglichen Vakuum von 3 × 10–6 Torr ausgeheizt. Das Sputter-Verfahren wird bei einer HF-Leistung von 75 W für 5 Sekunden durchgeführt. Dann wird die Struktur in einer Argon-Umgebung für einer Stunde bei einer Substrattemperatur von 260 °C ausgeheizt, so dass sich eine Nickelsilizidschicht 12 bildet. Verbleibendes Nickel, das nicht mit dem Silizium reagiert hat, wird durch eine Mischung von HNO3 und HCl in einem Verhältnis von 1:5 entfernt.How out 7B can be seen, a nickel layer with a thickness of about 3 nm is on the highly doped semiconductor layer by means of an HF sputtering process 16 applied to a nickel silicide layer 12 over the gate insulation layer 13 and over the semiconductor layer 11 on both sides of the gate insulation layer 13 to build. In this sputtering process, a target of nickel with a purity of 99.9999% is baked for 20 minutes at a temperature of 200 ° C. under an initial vacuum of 3 × 10 -6 torr. The sputtering process is carried out at an RF power of 75 W for 5 seconds. The structure is then baked in an argon environment for one hour at a substrate temperature of 260 ° C., so that a layer of nickel silicide is formed 12 forms. Remaining nickel that has not reacted with the silicon is removed by a mixture of HNO 3 and HCl in a ratio of 1: 5.

Aus 8A ist die Übertragungsfunktion eines mit einem Laser ausgeheizten (laser annealed) Polysilizium-TFTs mit einem dotierten Nickelsilizid gemäß einer bevorzugten Ausführungsform der Erfindung ersichtlich. Beim Laser-Auseizen wird z.B. eine 70 nm dicke Si:H-Schicht als Ausgangsmaterial für das Ausheizen mit einem Excimer-Laser (ELA, excimer laser annealing) verwendet. Dieses Ausheizen wird mit einer Laserintensität von 300 mW/cm2 bei einer Wellenlänge von 251,3 nm (XeCl-Linie) duchgeführt. Der Polysilizium-TFT weist z.B. eine Kanalbreite von 3-79 μm und eine Kanallänge von 3-33 μm auf. Die bei einer Drain-Spannung von 1 V erzielte Feldeffektbeweglichkeit beträgt 30,6 cm2/Vs, und die Schwellenspannung beträgt 0,5 V. Aus 8A ist ersichtlich, dass der Leckstrom 10–10 A beträgt und das Ein/Aus-Stromverhältnis über 106 liegt.Out 8A the transfer function of a laser annealed polysilicon TFT with a doped nickel silicide can be seen according to a preferred embodiment of the invention. In laser removal, for example, a 70 nm thick Si: H layer is used as the starting material for the removal with an excimer laser (ELA, excimer laser annealing). This baking is carried out with a laser intensity of 300 mW / cm 2 at a wavelength of 251.3 nm (XeCl line). The polysilicon TFT has, for example, a channel width of 3-79 μm and a channel length of 3-33 μm. The field effect mobility achieved at a drain voltage of 1 V is 30.6 cm 2 / Vs, and the threshold voltage is 0.5 V. Off 8A it can be seen that the leakage current is 10-10 A and the on / off current ratio is above 10 6 .

Aus 8B ist ein Graph ersichtlich, der die Ausgangsfunktion des mit einem Laser ausgeheizten Polysilizium-TFTs mit einem dotierten Nickelsilizid gemäß einer bevorzugten Ausführungsform der Erfindung zeigt. Aus 8B ist selbst bei geringer Drain-Spannung kein Stromstau-Effekt (Current Crowding Effect) und kein Schleifen-Effekt (Kink Effekt) ersichtlich.Out 8B A graph can be seen that shows the output function of the laser-fired polysilicon TFT with a doped nickel silicide according to a preferred embodiment of the invention. Out 8B Even with a low drain voltage, there is no current crowding effect and no looping effect (kink effect).

Aus 9a ist ein Graph ersichtlich, der die Übertragungsfunktion eines in der festen Phase kristallisierten Polysilizium-TFTs mit dotiertem Nickelsilizid gemäß einer bevorzugten Ausführungsform der Erfindung zeigt. Der Polysilizium-TFT weist z.B. eine Kanalbreite von 3-79 μm und eine Kanallänge von 3-33 μm auf. Aus der Figur ist ersichtlich, dass der Leckstrom weniger als 10–10 A beträgt und das Ein/Aus-Stromverhältnis 106 übersteigt.Out 9a A graph can be seen which shows the transfer function of a polysilicon TFT with doped nickel silicide crystallized in the solid phase according to a preferred embodiment of the invention. The polysilicon TFT has, for example, a channel width of 3-79 μm and a channel length of 3-33 μm. From the figure it can be seen that the leakage current is less than 10 -10 A and the on / off current ratio exceeds 10 6 .

Aus 9B ist ein Graph ersichtlich, der die Ausgangsfunktion des in der festen Phase kristallisierten Polysilizium-TFTs mit einem dotierten Nickelsilizid gemäß einer bevorzugten Ausführungsform der Erfindung zeigt. Aus 9B ist selbst bei geringer Drain-Spannung kein Current Crowding Effekt und kein Kink-Effekt ersichtlich. Der erfindungsgemäße, kristallisierte Polysilizium-TFT weist eine Feldeffektmobilität von 9,6 cm2/Vs und eine Schwellenspannung von 5,9 V auf, die für eine Kanalleitfähigkeit gd bei einer Gate-Spannung in einem linear verlaufenden Bereich der Ausgangsfunktion berechnet wurden.Out 9B A graph can be seen that shows the output function of the polysilicon TFT crystallized in the solid phase with a doped nickel silicide according to a preferred embodiment of the invention. Out 9B Even with a low drain voltage, no current crowding effect and no kink effect can be seen. The crystallized polysilicon TFT according to the invention has a field effect mobility of 9.6 cm 2 / Vs and a threshold voltage of 5.9 V, which were calculated for a channel conductivity g d at a gate voltage in a linearly extending region of the output function.

Claims (17)

Polysilizium-Dünnschichttransistor mit: einem Substrat (10); einer Polysiliziumschicht (11) auf dem Substrat (10); einer Gate-Isolierungsschicht (13) auf der Polysiliziumschicht (11); einer Gate-Elektrode (14) über der Gate-Isolierungsschicht (13); und einer Source-Elektrode (15) und einer Drain-Elektrode (15) auf der Polysiliziumschicht (11) jeweils seitlich der Gate-Elektrode (14), wobei die Source-Elektrode (15) und die Drain-Elektrode (12) jeweils aus einer an der Polysiliziumschicht (11) ausgebildeten hochdotierten Halbleiterschicht (16) und einer auf dieser ausgebildeten Silizidschicht (12) aufgebaut sind.Polysilicon thin film transistor with: a substrate ( 10 ); a polysilicon layer ( 11 ) on the substrate ( 10 ); a gate insulation layer ( 13 ) on the polysilicon layer ( 11 ); a gate electrode ( 14 ) over the gate insulation layer ( 13 ); and a source electrode ( 15 ) and a drain electrode ( 15 ) on the polysilicon layer ( 11 ) to the side of the gate electrode ( 14 ), the source electrode ( 15 ) and the drain electrode ( 12 ) each of one on the polysilicon layer ( 11 ) highly doped semiconductor layer ( 16 ) and a silicide layer formed on this ( 12 ) are built up. Polysilizium-Dünnschichttransistor nach Anspruch 1, mit: einer hochdotierten Halbleiterschicht (16) auf der Gate-Isolierungsschicht (13); wobei auf der hochdotierten Halbleiterschicht (16) auf der Gate-Isolierungsschicht (13) eine Silizidschicht (12) ausgebildet ist.Polysilicon thin film transistor according to claim 1, comprising: a highly doped semiconductor layer ( 16 ) on the gate insulation layer ( 13 ); where on the highly doped semiconductor layer ( 16 ) on the gate insulation layer ( 13 ) a silicide layer ( 12 ) is trained. Polysilizium-Dünnschichttransistor nach Anspruch 2, wobei die hochdotierte Halbleiterschicht (16) einen Teil der Gate-Elektrode (14) bildet.The polysilicon thin film transistor according to claim 2, wherein the highly doped semiconductor layer ( 16 ) part of the gate electrode ( 14 ) forms. Polysilizium-Dünnschichttransistor nach einem der Ansprüche 1 bis 3, wobei die Silizidschichten (12) aufweisen: Mn, Ta, Ti, W, Cr, Co, Pd und/oder Ni.Polysilicon thin film transistor according to one of claims 1 to 3, wherein the silicide layers ( 12 ) have: Mn, Ta, Ti, W, Cr, Co, Pd and / or Ni. Polysilizium-Dünnschichttransistor nach einem der Ansprüche 1 bis 4, wobei die Gate-Isolierungsschicht (13) ein Nitrid aufweist.The polysilicon thin film transistor according to one of claims 1 to 4, wherein the gate insulation layer ( 13 ) has a nitride. Polysilizium-Dünnschichttransistor nach einem der Ansprüche 1 bis 5, dessen Kanal zwischen der Source-Elektrode (15) und der Drain-Elektrode (15) eine Breite von 3-79 μm und eine Länge von 3-33 μm aufweist.Polysilicon thin-film transistor according to one of claims 1 to 5, the channel between the source electrode ( 15 ) and the drain electrode ( 15 ) has a width of 3-79 μm and a length of 3-33 μm. Polysilizium-Dünnschichttransistor nach einem der Ansprüche 1 bis 6, der einen Leckstrom von etwa 10–10 A und ein Ein/Aus-Stromverhältnis von mehr als 106 aufweist.The polysilicon thin film transistor according to any one of claims 1 to 6, which has a leakage current of about 10 -10 A and an on / off current ratio of more than 10 6 . Polysilizium-Dünnschichttransistor nach einem der Ansprüche 1 bis 7, wobei die hochdotierte Halbleiterschicht (16) auf der Gate-Elektrode (14) und/oder die hochdotierten Halbleiterschichten (16) der Source-Elektrode (15) bzw. der Drain-Elektrode (15) Silizium aufweisen.Polysilicon thin-film transistor according to one of claims 1 to 7, wherein the highly doped semiconductor layer ( 16 ) on the gate electrode ( 14 ) and / or the highly doped semiconductor layers ( 16 ) the source electrode ( 15 ) or the drain electrode ( 15 ) Have silicon. Verfahren zur Herstellung eines amorphen Polysilizium-Dünnschichttransistors eines sich selbst ausrichtenden Typs mit folgenden Schritten: Ausbilden einer Polysiliziumschicht (11) auf einem isolierenden Substrat (10); Ausbilden einer Gate-Isolierungsschicht (13) auf der Polysiliziumschicht (11); Strukturieren der Gate-Isolierungsschicht (13) derart, dass ein erster Seitenbereich der Polysiliziumschicht (11) und ein zweiter Seitenbereich der Polysiliziumschicht (11) freigelegt werden; Ausbilden von jeweiligen hochdotierten Halbleiterschichten (16) an dem ersten Seitenbereich der Polysiliziumschicht (11) und an dem zweiten Seitenbereich der Polysiliziumschicht (11); Ausbilden von jeweiligen Silizidschichten (12) auf der hochdotierten Halbleiterschicht (16) des ersten Seitenbereichs der Polysiliziumschicht (11) und auf der hochdotierten Halbleiterschicht (16) des zweiten Seitenbereichs der Polysiliziumschicht (11); und Ausbilden einer Gate-Elektrode (14) über der Gate-Isolierungsschicht (13).Method for producing an amorphous polysilicon thin-film transistor of a self-aligning type with the following steps: forming a polysilicon layer ( 11 ) on an insulating substrate ( 10 ); Forming a gate insulation layer ( 13 ) on the polysilicon layer ( 11 ); Structuring the gate insulation layer ( 13 ) such that a first side region of the polysilicon layer ( 11 ) and a second side area of the polysilicon layer ( 11 ) be exposed; Formation of respective highly doped semiconductor layers ( 16 ) on the first side area of the polysilicon layer ( 11 ) and on the second side area of the polysilicon layer ( 11 ); Formation of respective silicide layers ( 12 ) on the highly doped semiconductor layer ( 16 ) of the first side area of the polysilicon layer ( 11 ) and on the highly doped semiconductor layer ( 16 ) of the second side area of the polysilicon layer ( 11 ); and forming a gate electrode ( 14 ) over the gate insulation layer ( 13 ). Verfahren nach Anspruch 9, das nach dem Ausbilden der Gate-Isolierungsschicht (13) folgende Schritte aufweist: Ausbilden einer hochdotierten Halbleiterschicht (16) auf der Gate-Isolierungsschicht (13); Strukturieren der hochdotierten Halbleiterschicht (16) zusammen mit der Gate-Isolierungsschicht (13) derart, dass ein erster Seitenbereich der Polysiliziumschicht (11) und ein zweiter Seitenbereich der Polysiliziumschicht (11) freiglegt werden; und Ausbilden einer Silizidschicht (12) auf der strukturierten Halbleiterschicht (16) auf der Gate-Isolierungsschicht (13).A method according to claim 9, which according to Forming the gate insulation layer ( 13 ) has the following steps: formation of a highly doped semiconductor layer ( 16 ) on the gate insulation layer ( 13 ); Structuring the highly doped semiconductor layer ( 16 ) together with the gate insulation layer ( 13 ) such that a first side region of the polysilicon layer ( 11 ) and a second side area of the polysilicon layer ( 11 ) are exposed; and forming a silicide layer ( 12 ) on the structured semiconductor layer ( 16 ) on the gate insulation layer ( 13 ). Verfahren nach Anspruch 9 oder 10, wobei die Polysiliziumschicht (11) mit einem Laser unter Ausbilden einer Silizidschicht (12) ausgeheizt wird.The method of claim 9 or 10, wherein the polysilicon layer ( 11 ) with a laser to form a silicide layer ( 12 ) is baked out. Verfahren nach Anspruch 9 oder 10, wobei die Polysiliziumschicht (11) zum Kristallisieren in der festen Phase gebracht wird.The method of claim 9 or 10, wherein the polysilicon layer ( 11 ) is crystallized in the solid phase. Verfahren nach einem der Ansprüche 9 bis 12, wobei die Silizidschicht (12) mit einem der folgenden Materialien gebildet wird: Mn, Ta, Ti, W, Cr, Co, Pd und/oder Ni.Method according to one of claims 9 to 12, wherein the silicide layer ( 12 ) is formed with one of the following materials: Mn, Ta, Ti, W, Cr, Co, Pd and / or Ni. Verfahren nach einem der Ansprüche 9 bis 13, wobei die Gate-Isolierungsschicht (13) mit einem Nitrid gebildet wird.Method according to one of claims 9 to 13, wherein the gate insulation layer ( 13 ) is formed with a nitride. Verfahren nach einem der Ansprüche 9 bis 14, wobei der Kanal des Polysilizium-Dünnschichttransistors zwischen der Source-Elektrode (15) und der Drain-Elektrode (15) in einer Breite von 3-79 μm und einer Länge von 3-33 μm ausgebildet wird.Method according to one of claims 9 to 14, wherein the channel of the polysilicon thin-film transistor between the source electrode ( 15 ) and the drain electrode ( 15 ) is formed in a width of 3-79 μm and a length of 3-33 μm. Verfahren nach einem der Ansprüche 9 bis 15, wobei der Polysilizium-Dünnschichttransistor mit einem Leckstrom von etwa 10–10 A und einem Ein/Aus-Stromverhältnis von über 106 gebildet wird.A method according to any one of claims 9 to 15, wherein the polysilicon thin film transistor is formed with a leakage current of about 10 -10 A and an on / off current ratio of over 10 6 . Verfahren nach einem der Ansprüche 9 bis 16, wobei die hochdotierte Halbleiterschicht (16) mit Silizium gebildet wird.Method according to one of claims 9 to 16, wherein the highly doped semiconductor layer ( 16 ) is formed with silicon.
DE19727396A 1996-06-28 1997-06-27 Polysilicon thin film transistor with silicide and manufacturing process therefor Expired - Lifetime DE19727396B4 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960024818A KR100252926B1 (en) 1996-06-28 1996-06-28 Polysilicon thin-film transistor using silicide and manufacturing method thereof
KR24818/96 1996-06-28

Publications (2)

Publication Number Publication Date
DE19727396A1 DE19727396A1 (en) 1998-01-02
DE19727396B4 true DE19727396B4 (en) 2004-07-22

Family

ID=19464086

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19727396A Expired - Lifetime DE19727396B4 (en) 1996-06-28 1997-06-27 Polysilicon thin film transistor with silicide and manufacturing process therefor

Country Status (5)

Country Link
JP (1) JPH1098199A (en)
KR (1) KR100252926B1 (en)
DE (1) DE19727396B4 (en)
FR (1) FR2752338B1 (en)
GB (1) GB2314677B (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020076791A (en) * 2001-03-30 2002-10-11 주승기 Method for crystallizing a silicone layer and method for fabricating a thin film transistor using the same
CN100411153C (en) * 2003-01-10 2008-08-13 统宝光电股份有限公司 Method for producing film tranistor array and its driving circuit
TWI382455B (en) 2004-11-04 2013-01-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US7550382B2 (en) 2005-05-31 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device, evaluation method of semiconductor device, and semiconductor device
US7696024B2 (en) 2006-03-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103943509B (en) * 2014-04-11 2017-02-15 深圳市华星光电技术有限公司 Manufacture procedure method of thin film transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2909320A1 (en) * 1978-03-17 1979-09-20 Rca Corp MOSFET e.g. silicon-on-sapphire FET - where source, drain, and gate are covered with metal silicide reducing contact resistance
EP0197531A2 (en) * 1985-04-08 1986-10-15 Hitachi, Ltd. Thin film transistor formed on insulating substrate
US5008218A (en) * 1988-09-20 1991-04-16 Hitachi, Ltd. Method for fabricating a thin film transistor using a silicide as an etch mask
EP0451968A1 (en) * 1990-04-11 1991-10-16 THE GENERAL ELECTRIC COMPANY, p.l.c. Process for manufacturing thin film transistor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57134970A (en) * 1981-02-13 1982-08-20 Citizen Watch Co Ltd Manufacture of thin film transistor
JPH0693509B2 (en) * 1983-08-26 1994-11-16 シャープ株式会社 Thin film transistor
JPS6257252A (en) * 1985-09-06 1987-03-12 Nippon Telegr & Teleph Corp <Ntt> Thin film transistor
GB2215126B (en) * 1988-02-19 1990-11-14 Gen Electric Co Plc Process for manufacturing a thin film transistor
JP2508851B2 (en) * 1989-08-23 1996-06-19 日本電気株式会社 Active matrix substrate for liquid crystal display device and manufacturing method thereof
JP3662263B2 (en) * 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
KR100275717B1 (en) * 1993-12-28 2000-12-15 윤종용 Method for fabricating polysilicon thin film transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2909320A1 (en) * 1978-03-17 1979-09-20 Rca Corp MOSFET e.g. silicon-on-sapphire FET - where source, drain, and gate are covered with metal silicide reducing contact resistance
EP0197531A2 (en) * 1985-04-08 1986-10-15 Hitachi, Ltd. Thin film transistor formed on insulating substrate
US5008218A (en) * 1988-09-20 1991-04-16 Hitachi, Ltd. Method for fabricating a thin film transistor using a silicide as an etch mask
EP0451968A1 (en) * 1990-04-11 1991-10-16 THE GENERAL ELECTRIC COMPANY, p.l.c. Process for manufacturing thin film transistor

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
VLSI Metallization: Physics and Techn. Artec House, 1991, pp. 163-171 *
VLSI Metallization: Physics and Techn. Artec House, 1991, pp. 223-225 *

Also Published As

Publication number Publication date
DE19727396A1 (en) 1998-01-02
GB2314677A (en) 1998-01-07
FR2752338A1 (en) 1998-02-13
FR2752338B1 (en) 2001-05-18
GB2314677B (en) 2000-04-05
KR100252926B1 (en) 2000-04-15
JPH1098199A (en) 1998-04-14
GB9712868D0 (en) 1997-08-20
KR980006438A (en) 1998-03-30

Similar Documents

Publication Publication Date Title
DE69133416T2 (en) Method for crystallizing a non-single crystal semiconductor by means of heating
DE69432615T2 (en) Semiconductor arrangement with a directional non-monocrystalline silicon thin film and method for the production
DE3541587C2 (en) Process for the production of a thin semiconductor film
DE2640525C2 (en) Method for manufacturing an MIS semiconductor circuit arrangement
DE69435045T2 (en) Semiconductor arrangement and manufacturing method therefor
DE3311635C2 (en)
DE112005000775B4 (en) Semiconductor-on-insulator substrate and devices made therefrom
DE69736460T2 (en) Process for producing directionally deposited silicide via transistor electrodes
DE102004056022A1 (en) A method of forming a nickel salicide and a method of manufacturing a semiconductor device using the same
DE3431155A1 (en) THIN FILM TRANSISTOR AND METHOD FOR THE PRODUCTION THEREOF
DE3603470A1 (en) METHOD FOR PRODUCING FIELD EFFECT COMPONENTS ON A SILICON SUBSTRATE
DE2314260A1 (en) CHARGE-COUPLED SEMI-CONDUCTOR ARRANGEMENT AND METHOD OF MANUFACTURING IT
DE102011088714B4 (en) Method for producing a semiconductor component and semiconductor component
EP0000545B1 (en) Method for forming a semiconducter device with self-alignment
DE10208904B4 (en) Method for producing different silicide areas on different silicon-containing areas in a semiconductor element
DE102007015504B4 (en) SOI transistor having reduced length drain and source regions and a strained dielectric material adjacent thereto and method of fabrication
DE3931127C2 (en) Method of manufacturing a semiconductor device
DE19727396B4 (en) Polysilicon thin film transistor with silicide and manufacturing process therefor
DE102004031743B4 (en) A method of making an epitaxial layer for elevated drain and source regions by removing surface defects of the initial crystal surface
DE19718394A1 (en) Thin film transistor with self-aligned offset region
DE102011080438B3 (en) A manufacturing method of an N-channel transistor having a large-gate metal gate electrode structure and a reduced series resistance by epitaxially-fabricated semiconductor material in the drain and source regions and N-channel transistor
EP1181723B1 (en) Double gate mosfet transistor and method for the production thereof
DE4244115A1 (en) Semiconductor device - comprises silicon@ layer, and foreign atom layer contg. boron ions
DE3540452C2 (en) Method of manufacturing a thin film transistor
DE60037337T2 (en) MANUFACTURE OF A TUNGSTEN GATE ELECTRODE

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: LG PHILIPS LCD CO., LTD., SEOUL/SOUL, KR

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

R071 Expiry of right